KR100456116B1

KR100456116B1 - 버스클럭 전송지연 보상장치와 그 방법

Info

Publication number: KR100456116B1
Application number: KR10-2002-0021118A
Authority: KR
Inventors: 봉성암
Original assignee: 엘지전자 주식회사
Priority date: 2002-04-18
Filing date: 2002-04-18
Publication date: 2004-11-06
Also published as: KR20030082685A

Abstract

본 발명은 교환기에서 주변장치로 출력되는 버스클럭신호의 전송 지연값을 확인하고 자동 보상하므로써 오류가 발생하지 않도록 하는 지연 보상장치 및 그 방법에 관한 것이며, 교환기의 각 기능부를 제어 및 감시하는 동시에 상기 주변장치가 버스클럭신호를 정상적으로 수신할 수 있는지를 분석하고 지연값을 선택 출력하여 주변장치에 보상된 버스클럭신호가 출력되도록 하는 제어부와; 제어부의 제어에 의하여 주변장치에 전송할 시험데이터를 제어부에 출력하고 루핑에 의하여 수신한 시험데이터를 제어부에 인가하는 시험부와; 주변장치에 공급되는 버스클럭신호를 포함한 다수의 클럭신호를 생성하여 출력하는 클럭발생부와; 클럭발생부로부터 출력되는 버스클럭신호를 입력받고 여러 경우의 지연된 버스클럭신호를 생성하여 각각 출력하는 지연부와; 지연부로부터 다수의 지연된 버스클럭신호를 입력받고 제어부의 제어에 의하여 선택된 버스클럭신호를 해당 주변장치에 출력하는 먹스를 포함하여 이루어지는 특징 등에 의하여 교환기로부터 출력되는 버스클럭신호의 지연값을 자동으로 확인하고 보상된 지연값으로 주변장치에 인가되도록 하며, 전송지연 보상장치의 크기를 작게하는 동시에 지연값의 신뢰도가 제고되고, 지연값 설정시간이 단축되는 효과가 있다.

Description

버스클럭 전송지연 보상장치와 그 방법{A DEVICE AND A METHOD FOR COMPENSATION BUS CLOCK DELAY}

본 발명은 교환기와 하위 디바이스인 각 주변장치 사이에 전송되는 버스클럭신호 지연(DELAY)을 보상하는 것에 관한 것으로, 특히, 각 주변장치에서 수신되는 버스클럭신호의 전송 지연값을 교환기에서 반복하여 정확하게 확인하고 자동으로 보상하므로써 데이터 전송에 오류가 발생하지 않도록 하는 버스클럭 전송지연 자동 보상장치 및 그 방법에 관한 것이다.

교환기는 각각 할당된 기능을 하는 다수의 하위 디바이스, 즉, 다수의 주변장치가 모여서 이루어지는 시스템 장비이며, 상기 각각의 하위 디바이스인 주변장비와 교환기 사이에는 해당 통신선로를 이용하여 버스클럭신호 및 데이터 신호를 송수신한다.

상기와 같은 교환기와 하위 디바이스(DEVICE)인 각 주변장치 사이에 디지털 신호의 전송방식이 직렬(Serial Data) 방식인 경우, 특히, 전송선로의 길이가, 일 예로, 약 20미터 내지 50미터 범위로 비교적 긴 경우, 교환기로부터 각 하위 디바이스인 주변장치로 전송되는 버스클럭신호에 지연(Delay)이 발생되므로, 교환기와 주변장치 또는 하위 디바이스인 주변장치들 사이에 전송되는 데이터의 동기(Synchronous)를 일치시키기 어려운 문제가 있다.

즉, 상기와 같은 버스클럭(CLK: TD-BUS CLOCK) 신호는 주파수가 비교적 높아 TD-BUS로 이루어지는 긴 전송경로에 의하여 발생되는 지연값이 허용오차 범위를 초과하게 되므로 해당되는 각각의 주변장치에서는 상기 버스클럭신호를 지연하여 수신하게 된다.

상기와 같은 지연값을 보상하기 전에는 해당 하위 디바이스 또는 주변장치에서 데이터를 정상적으로 송수신하지 못하며, 데이터 처리 결과가 정상적이지 못하게 되는 문제가 있으므로, 지연값을 보상하여 해당 허용오차 범위를 초과하지 않도록 해 주어야 한다.

이하, 종래 기술에 의한 버스클럭 전송지연 보상장치를 첨부된 도면을 참조하여 설명한다.

종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 종래 기술에 의한 교환기의 버스클럭신호 전송지연 보상장치 기능 구성도 이다.

상기 첨부된 도1을 참조하면, 종래 기술에 의한 교환기의 버스클럭신호 전송지연 보상장치는, 버스클럭(CLK)신호를 생성하여 교환기 시스템의 각 주변장치에 출력하는 클럭발생부(10)와,

상기 클럭발생부(10)로부터 출력되는 버스클럭(CLK)신호를 입력받고 다수의 경우에 해당하는 지연된(DELAYED) 버스클럭(CLK)신호, 일 예로, 지연되지 않은 신호, 30 n sec가 지연된 신호, 60 n sec가 지연된 신호, 90 n sec가 지연된 신호, 120 n sec가 지연된 신호 등을 생성하여 출력하는 지연부(30)와,

상기 지연부(30)로부터 출력되는, 다수 경우의 지연된(DELAYED) 버스클럭(CLK)신호를 모두 수신하고, 운용자의 수동 결선(STRAP)에 의하여 선택된 지연 버스클럭신호를 출력하도록 하는 스트랩부(20)를 포함하여 이루어지는 구성이다.

이하, 상기와 같은 구성의 종래 기술에 의한 버스클럭 전송지연 보상장치를 첨부된 도면을 참조하여 상세히 설명한다.

상기 클럭(CLK) 발생부(10)는 교환기에 구비되는 것으로, 교환기 자체적으로사용되는 동시에 시스템을 구성하는 모든 하위 디바이스 또는 주변장치에서 사용되는 버스클럭(TD-BUS CLOCK) 신호를 생성하여 공급한다.

상기와 같이 교환기로부터 버스클럭신호를 공급받는 각각의 하위 디바이스 또는 주변장치는, 교환기와 접속되어 버스클럭신호를 공급받는 해당 경로의 길이에 의하여 상기 버스클럭신호에 지연(DELAY)이 발생하고, 상기와 같이 버스클럭신호가 지연되는 지연값의 크기는 선로(LINE) 또는 경로(PATH)의 길이에 의하여 차이가 있다.

상기와 같이 각각의 하위 디바이스 또는 주변장치에서 지연된 버스클럭신호를 수신하는 경우, 상기 해당 주변장치는 교환기로부터 출력되는 데이터를 정확하게 수신하지 못하므로 데이터 오류가 발생하고 또한, 해당 주변장치에서 자체 처리된 데이터를 교환기 또는 다른 주변장치에 송신하는 경우, 수신측에서 데이터 오류가 발생하게 된다.

상기와 같이 버스클럭신호의 지연값을 보상하기 위하여 운용자는, 상기 스트랩부(20)의 결선(STRAP)을 수작업으로 연결하여 해당 하위 디바이스 또는 주변장치에서 수신되는 버스클럭신호가 오차범위 이내가 되도록 반복하므로써, 해당 주변장치에서 지연에 의한 데이터 전송오류가 발생하지 않도록, 즉, 지연값을 보상한다.

상기 클럭발생부(10)로부터 출력되는 버스클럭(CLK) 신호는 지연부(30)에 인가되어 다수의 경우로, 일 예로, 지연되지 않은 신호, 30 n sec 지연(DELAY)된 신호, 60 n sec 지연(DELAY)된 신호, 90 n sec 지연(DELAY)된 신호, 120 n sec 지연(DELAY)된 신호를 각각 생성하여 각각 출력한다.

상기와 같이 지연부(30)로부터 각각 출력되는 다수 경우의 지연된 버스클럭신호는 모두 스트랩부(20)의 해당 단자와 연결되어 인가된다.

상기 스트랩부(20)는 스트랩(STRAP)에 의하여 결선된 지연 버스클럭신호를 TD(TELEPHONE DEVICE)-BUS를 통하여 해당 하위 디바이스 또는 주변장치에 출력한다.

상기와 같은 구성의 버스클럭 전송지연 보상장치를 사용하므로써, 각 주변장치는 교환기와 동기된 클럭신호를 이용하여 데이터를 송수신하고 해당 처리를 하게 되므로, 데이터의 오류가 발생하지 않게 된다.

그러나, 상기와 같은 종래 기술은 일정한 크기를 필요로 하는 스트랩부(20)와 지연부(30)를 사용하여야 하므로 교환기의 부피가 커지는 문제가 있다.

또한, 작업자가 상기 스트랩부(20)의 결선을 직접 조작하여 해당 주변장치에서 데이터 송수신의 오류가 발생하지 않음을 반복 확인하고, 선택된 해당 결선상태를 유지시켜야 하므로 버스클럭신호 전송지연의 보상작업에 시간이 많이 소요되는 문제가 있다.

본 발명은 교환기와 하위 디바이스 또는 주변장치와의 케이블 길이에 의하여 발생하는 지연값을, 전송되는 시험데이터와 루핑되어 회신되는 시험데이터를 비교 및 분석하고 먹스를 이용하여 해당 지연값을 보상하므로써 교환기 주변의 하위 디바이스에서 정상적인 위상의 버스클럭신호를 공급받도록 하는 장치 및 방법을 제공하는 것이 그 목적이다.

상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 교환기 주변장치에 버스클럭신호를 전송하는 장치에 있어서; 상기 교환기의 각 기능부를 제어 및 감시하고 시험데이터로 버스클럭신호를 정상 수신할 수 있는지 분석하며 해당 지연값을 선택 출력하여 각 주변장치에 보상된 버스클럭신호가 출력되도록 하는 제어부와; 상기 제어부의 제어에 의하여 상기 주변장치에 전송할 시험데이터를 출력하고 루핑에 의하여 수신한 시험데이터를 상기 제어부에 인가하는 시험부와; 상기 주변장치에 공급되는 버스클럭신호를 포함한 다수의 클럭신호를 생성하여 출력하는 클럭발생부와; 상기 클럭발생부로부터 출력되는 버스클럭신호를 입력받고 여러 경우의 지연된 버스클럭신호를 생성하여 각각 출력하는 지연부와; 상기 지연부로부터 출력되는 버스클럭신호를 모두 입력받고 상기 제어부의 제어에 의하여 선택된 버스클럭신호를 해당 주변장치에 출력하는 먹스를 포함하는 특징이 있다.

또한, 본 발명은, 교환기 주변장치에 버스클럭신호를 전송하는 방법에 있어서; 상기 교환기 제어부에 의하여 주변장치가 접속되었는지를 확인하는 접속과정과; 상기 접속과정에서 주변장치가 접속되어 있는 것으로 확인되는 경우, 제어부는 버스클럭신호의 지연값을 초기화하고 준비된 다수의 지연값 중에서 순서에 의하여 하나를 선정하는 준비과정과; 상기 제어부는 교환기로부터 출력된 신호가 해당 주변장치에서 루푸백하여 되돌아오도록 루핑모드를 설정하는 루핑과정과; 상기와 같이 루핑모드가 설정된 해당 주변장치에 소정의 시험데이터 신호를 반복 출력하고 루프백되어 되돌아오는 시험데이터 신호를 수신하는 시험과정과; 상기 시험과정에서 수신된 시험데이터 신호와 송신된 시험데이터가 같은지 또는 다른지를 비교하고, 상기의 비교결과 다른 경우는 오류가 발생한 것으로 판단하며 상기 준비과정으로 궤환하는 처리과정과; 상기 처리과정에서 오류가 발생되지 않은 경우는 상기 설정된 루핑모드를 해제하고 상기 준비과정에서 선정된 지연값을 선택하는 제어신호를 먹스에 출력한 후 종료하는 선택과정을 포함하는 특징이 있다.

도1 은 종래 기술에 의한 교환기의 버스클럭신호 전송지연 보상장치 기능 구성도 이고,

도2 는 본 발명에 의한 버스클럭 전송지연 보상장치 기능 구성도 이며,

도3 은 본 발명에 의한 지연부 구성의 상세 기능 블록도 이고,

도4 는 본 발명에 의한 버스클럭 전송지연 보상방법 순서도 이며,

도5 는 본 발명에 의한 지연값 시뮬레이션 결과와 파형도 이다.

** 도면의 주요 부분에 대한 부호 설명 **

10,300 : 클럭발생부 20 : 스트랩부

30,400 : 지연부 100 : 제어부

200 : 시험부 410,420,440,450 : 디프리플롭

430 : 인버터 500 : 먹스

이하, 본 발명에 의한 버스클럭 전송지연 보상장치와 그 방법을 첨부된 도면을 참조하여 설명한다.

본 발명을 설명하기 위하여 첨부된 것으로, 도2 는 본 발명에 의한 버스클럭 전송지연 보상장치 기능 구성도 이며, 도3 은 본 발명에 의한 지연부 구성의 상세 기능 블록도 이고, 도4 는 본 발명에 의한 버스클럭 전송지연 보상방법 순서도 이며, 도5 는 본 발명에 의한 지연값 시뮬레이션 결과와 파형도 이다.

상기 첨부된 도2 및 도3을 참조하면, 본 발명에 의한 버스클럭 전송지연 보상장치는, 교환기와 접속된 주변장치에 TD-BUS를 통하여 버스클럭신호를 전송하는 장치에 있어서,

상기 교환기의 각 기능부를 제어 및 감시하는 동시에 상기 주변장치가 버스클럭신호를 정상적으로 수신할 수 있는지를 루핑(LOOPING)되어 되돌아오는 소정의 시험데이터(TEST DATA)로 분석하고, 적정한 해당 지연값을 선택 제어하여 해당 주변장치에 보상된 버스클럭신호가 출력되도록 하는 제어부(100)와,

상기 제어부(100)의 제어에 의하여 상기 주변장치에 전송할 55H 및 AAH와 같은 소정 형태의 시험데이터를 제어부(100)에 출력하는 동시에 루핑(LOOPING) 모드에 의하여 루프백(LOOP BACK)된 시험데이터를 상기 제어부에 인가하는 시험부(200)와,

상기 주변장치에 공급되는 버스클럭신호를 포함한 다수의 클럭신호를 생성하여 출력하는 클럭발생부(300)와,

상기 클럭발생부(300)로부터 출력되는 버스클럭신호를 입력받고 여러 경우의 지연된 버스클럭신호를 생성하여 각각 출력하는 것으로; 입력되는 버스클럭신호를 해당 경로를 통하여 그대로 출력하며; 상기 클럭발생부(300)로부터 출력되는 20 MHz의 클럭을 동작클럭으로 입력받고, 버스클럭신호를 데이터로 입력받아 처리한 후 출력하는 제1 디프리플롭(410); 상기 클럭발생부(300)로부터 출력되는 20 MHz의 클럭을 동작클럭으로 입력받고, 상기 제1 디프리플롭(410)의 출력을 입력받아 처리한 후 출력하는 제2 디프리플롭(420); 상기 클럭발생부(300)로부터 출력되는 20 MHz의 클럭을 반전(INVERTING)시켜 출력하는 인버터(430); 상기 인버터(430)로부터 출력되는 20 MHz의 클럭을 동작클럭으로 입력받고, 버스클럭신호를 데이터로 입력받아 처리한 후 출력하는 제3 디프리플롭(440); 상기 인버터(430)로부터 출력되는 20 MHz의 클럭을 동작클럭으로 입력받고 상기 제3 디프리플롭(440)의 출력을 입력받아 처리한 후 출력하는 제4 디프리플롭(450)으로 이루어지는 지연부(400)와.

상기 지연부(400)로부터 다수의 지연값으로 각각 지연된 버스클럭신호를 입력받고 상기 제어부(100)의 제어에 의하여 선택된 하나의 버스클럭신호를 해당 주변장치에 출력하는 먹스(MUX)(500)를 포함하여 구성된다.

또한, 상기 첨부된 도4를 참조하면, 본 발명에 의한 버스클럭 전송지연 보상방법은, 교환기 주변장치에 버스클럭신호를 전송하는 방법에 있어서,

상기 교환기 제어부(100)는 TD-BUS를 통하여 주변장치가 접속되었는지를 확인하는 접속과정(S10)과,

상기 접속과정(S10)에서 주변장치가 접속되어 있는 것으로 확인되는 경우, 제어부(100)는 버스클럭신호를 지연(DELAY)하여 전송하는 지연값을 초기화하고(S20), 준비된 지연값 중에서 하나를 순서에 의하여 선정(S30)하는 준비과정과,

상기 제어부(100)는 교환기로부터 출력된 신호가 해당 주변장치에서 루푸백(LOOP BACK)하여 되돌아오도록 루핑모드(LOOPING MODE)를 설정하는 루핑과정(S40)과,

상기와 같이 루핑모드(LOOPING MODE)가 설정된 주변장치에 소정의 시험데이터를 반복 전송한 후, 일 예로, 55H와 AAH의 데이터를 5회 반복하여 전송한 후, 루프백(LOOP BACK) 되어 되돌아오는 시험데이터 신호를 수신하는 시험과정(S50)과,

상기의 시험과정(S50)에서 수신된 시험데이터 55H와 AAH의 신호가 송신된 시험신호와 동일하지 않고 다른 오류(ERROR)를 발생하였는지 판단하고, 상기의 판단결과 오류를 발생한 경우는 상기 준비과정(S30)으로 궤환(FEEDBACK)하는 처리과정(S60)과,

상기 처리과정(S60)에서 수신된 55H와 AAH의 시험데이터에 오류(ERROR)가 발생하지 않은 경우는 상기 설정된 루핑모드(LOOPING MODE)를 해제하고(S70), 상기 준비과정(S30)에서 선정된 지연값을 선택하는 제어신호를 먹스(500)에 출력한 후종료하는(S80) 선택과정을 포함하여 구성된다.

이하, 상기와 같은 구성의 본 발명에 의한 버스클럭 전송지연 보상장치와 그 방법을 상기 첨부된 도2 내지 도4를 참조하여 상세히 설명한다.

상기 제어부(100)는 시험부(200)를 통하여 해당 주변장비가 접속되어 있는 지를 확인하고(S10), 상기의 확인결과 주변장비가 TD-BUS를 통하여 교환기에 접속되어 있는 경우, 해당 주변장치를 위하여 상기 먹스(500)에 설정되거나 선택되어 선정된 지연값을 초기화(INITIALIZE) 시킨다(S20).

상기 제어부(100)는 교환기에 설정된 모든 지연값 중에서 가장 낮은 지연값을 순서에 의하여 선택하고, 상기 선택된 지연값이 적용되도록 해당 제어신호를 상기 먹스(500)에 출력하여 설정하는 동시에 상기 먹스(500)의 TD-BUS와 접속된 해당 주변장치에 제어신호를 인가하여 전송된 신호가 루프백(LOOP BACK)되어 되돌아오도록 하는 루핑(LOOPING) 모드를 설정한다(S40).

상기 제어부(100)는 상기 시험부(200)를 제어하여 시험데이터를 출력하도록 하고, 상기와 같은 제어를 받은 시험부(200)는 55H 및 AAH와 같은 시험데이터를 상기 제어부(100)에 출력한다.

상기 제어부(100)는 시험부(200)로부터 입력받은 55H 및 AAH의 시험데이터를 지연부(400)에 인가하는 동시에 상기 클럭발생부(300)를 제어하여 버스클럭(CLK)신호를 출력하지 못하도록 한다.

상기 지연부(400)는 제어부(100)로부터 입력받은 55H 및 AAH의 시험데이터와 클럭발생부(300)로부터 인가받은 20 MHz의 클럭신호를 이용하여 각 단계별로 지연된 시험데이터 신호를 각각의 경로를 통하여 상기 먹스(500)에 출력한다.

상기 먹스(500)는 이미 제어부(100)의 제어에 의하여 상기 지연부(400)로부터 출력되는 시험신호 중에서, 일 예로, 가장 지연값이 낮은 신호를 선택하여 출력하도록 설정되어 있다.

그러므로, 상기 먹스(500)는 지연부(400)로부터 0 nD(nano sec DELAY; 나노세크 지연) 지연값의 55H 및 AAH 시험신호를 TD-BUS를 통하여 해당 주변장치로 출력한다.

상기 해당 주변장치는 이미 제어부(100)의 제어에 의하여 루핑모드(LOOPING MODE)가 설정된 상태이므로, 상기 입력된 55H 및 AAH의 시험신호를 루프백(LOOP BACK)하여 상기 시험부(200)로 전송하고, 상기 시험부(200)는 루프백된 55H 및 AAH 시험신호를 상기 제어부(100)에 인가한다.

상기와 같은 시험과정은 신뢰도 향상을 위하여 총 5회 반복 실시한다(S50).

상기 제어부(100)는 루프백되어 주변장치로부터 되돌아온 55H 및 AAH의 시험신호를 상기 시험부(200)로부터 생성되어 출력되는 55H 및 AAH의 시험신호와 동일한지 또는 지연(DELAY)에 의하여 오류(ERROR)가 발생하였는지를 판단하고(S60), 지연(DELAY)에 의하여 오류(ERROR)가 발생한 경우는 상기 준비과정(S30)으로 궤환(FEEDBACK) 한다.

상기 궤환된 준비과정(S30)에서는, 상기 제어부(100)에 의하여 다음 순서에 의한 지연값, 일 예로, 30 nD의 지연값을 선택하도록 하는 해당 제어신호를 상기 먹스(500)에 출력한다.

상기와 동일하게 먹스(500)는 지연부(400)로부터 출력되는 55H 및 AAH의 시험신호 중에서 30 nD의 지연값을 갖는 시험신호를 선택하여 TD-BUS를 경유하므로써 해당 주변장치로 출력하게 되고, 상기와 동일한 과정을 거쳐 시험부(200)에서 루프백된 시험신호를 수신한 후, 제어부(100)에 인가하며, 제어부(100)에 의하여 오류가 발생하였는지를 판단한다(S30 내지 S60).

상기와 같은 과정을 반복하여, 상기 제어부(100)가 루프백되어 수신된 시험신호가 시험부(200)로부터 출력된 시험신호 55H 및 AAH와 동일한 경우, 즉, 오류가 발생하지 않은 경우, 상기 제어부(100)는 상기 주변장치에 해당 제어신호를 전송하여 설정된 루핑모드를 해제하는(S70) 동시에, 상기와 같은 시험에 의하여 선정된 것으로써, 오류가 발생하지 않는 지연값을 선택하도록 하는 해당 제어신호를 상기 먹스(500)에 인가한 후 종료한다(S80).

상기와 같이 설정된 지연값에 의하여, 즉, 상기 클럭발생부(300)로부터 출력되는 버스클럭신호가 상기 보상된 지연값에 의하여 주변장치에 전송되므로, 주변장치에서는 정상적인 위상의 버스클럭신호를 수신하게 되고, 교환기 또는 다른 주변장치와 동기된 상태에서 데이터 처리를 한다.

상기 지연부(400)의 세부 구성과 작용을 첨부된 도3 및 도5를 참조하여 상세히 설명한다.

상기 지연부(400)는 제1 내지 제4 디프리플롭(410,420,440,450)과 하나의 인버터(430)로 이루어지며, 클럭발생부(300)로부터 버스클럭(CLK)신호와 20 MHz 클럭신호를 입력받거나 또는 제어부(100)로부터 인가되는 시험데이터 55H 및 AAH를 상기 클럭발생부(300)로부터 인가되는 버스클럭신호 대신에 입력받으며, 상기와 같이 입력되는 시험데이터 또는 버스클럭신호(CLK)를 지연값 없는 경로를 통하여 출력하는 동시에 제1 디프리플롭(410)과 제3 디프리플롭(440)에 데이터 신호로써 각각 인가한다.

상기 디프리플롭(D-FF: D-FLIP FLOP)(410,420,440,450)은 데이터 포트(D)로 입력되는 버스클럭신호 또는 시험데이터신호를 클럭포트로 입력되는 클럭신호에 의하여 잠시 저장 한 후 출력포트(Q)로 출력하는 것으로, 상기 클럭신호(일 예로, 20 MHz 클럭신호)가 발생 시작하는 라이징 포인트(RISING POINT)에서 디프리플롭(D-FF)(410,420,440,450)이 동작하게 되고, 상기 클럭신호가 인버터(430)를 통과하게 되는 경우는 상대적으로 클럭신호가 하강하는 훨링 포인트(FALLING POINT)에서 디프리플롭(D-FF) (410,420,440,450)이 동작하게 된다.

상기와 같은 지연부(400)의 동작을 상세히 설명하면, 상기 제어부(100)가 클럭발생부(300)를 제어하여 버스클럭신호를 출력하지 못하도록 하고 55H 및 AAH의 시험데이터신호를 지연부(400)에 인가하는 경우, 상기 지연부(400)의 각 디프리플롭(410,420,440,450)은 상기의 시험신호를 데이터 신호로 입력받는다.

상기 지연부(400)는 데이터 처리용 신호로써 제어부(100)로부터 55H 및 AAH의 시험데이터를 입력받거나 또는 클럭발생부(300)로부터 정상적으로 버스클럭신호를 입력받거나 동작은 동일하므로, 이하에서는 클럭발생부(300)로부터 정상적인 버스클럭(CLK) 신호가 입력되는 경우를 설명한다.

상기 지연부(400)는 클럭발생부(300)로부터 출력되는 버스클럭(CLK) 신호를처리(PROCESS) 없이 0 nD의 지연값을 갖는 해당 경로를 통하여 상기 먹스(500)로 출력하는 동시에, 상기 제1 디프리플롭(410)의 데이터(D) 포트와 제3 디프리플롭(440)의 데이터(D) 포트로 입력한다.

상기 클럭발생부(300)로부터 출력되는 20 MHz의 클럭신호는 제1 및 제2 디프리플롭(410,420)의 클럭신호로 입력하는 동시에, 인버터(430)를 통하여 제3 및 제4 디프리플롭(440,450)으로 입력된다.

상기 제1 디프리플롭(410)은 20 MHz의 클럭신호에 의하여 버스클럭신호(CLK)를 처리한 후 상기 먹스(500)로 출력하는 동시에 제2 디프리플롭(420)의 데이터로 입력되도록 한다.

상기 제1 디프리플롭(410)으로부터 먹스(500)로 출력되는 버스클럭(CLK)신호는 30 nD 의 지연값을 갖는 지연신호가 되는 것으로, 상기 지연된 신호의 지연값 계산은 다음과 같다.

상기 지연부(300)의 동작을 위한 클럭으로 사용되는 신호가, 일 예로, 20 MHz 이므로 한 주기(CYCLE)의 소요시간은 1 / 20MHz = 50 ns가 되며, 하이(HIGH) 상태의 펄스가 발생하는 시간은 50 ns / 2 = 25 ns가 된다.

상기와 같은 계산에 의한 제1 내지 제4 디프리플롭(410,420,440,450)의 지연시간을 계산하는 공식은 상기 첨부된 도5에 상세히 도시되어 있으며, 상기 공식에 의하여 각 디프리플롭의 시간 지연값 계산결과는 다음과 같다.

- 제1 디프리플롭의 계산된 시간 지연값 = 25 ns

- 제2 디프리플롭의 계산된 시간 지연값 = 75 ns

- 제3 디프리플롭의 계산된 시간 지연값 = 50 ns

- 제4 디프리플롭의 계산된 시간 지연값 = 100 ns

상기와 같은 지연부(400)의 구성에 의한 시간 지연값을 계산한 결과값과, 실제로 적용되어 출력되는 결과값은 약간의 차이가 발생하게 되며, 일 예로, 실제 적용 결과와 동일하게 시뮬레이션(SIMULATION)한 결과의 시간 지연값은 다음과 같다.

- 제1 디프리플롭의 계산된 시간 지연값 = 32 ns

- 제2 디프리플롭의 계산된 시간 지연값 = 83 ns

- 제3 디프리플롭의 계산된 시간 지연값 = 58 ns

- 제4 디프리플롭의 계산된 시간 지연값 = 108 ns

상기와 같은 시뮬레이션의 결과 제1 내지 제4 디프리플롭(410,420,440,450)이 20 MHz 클럭신호의 라이징 포인트와 훨링 포인트에서 동작하는 파형은 상기 도5에 상세히 도시되어 있다.

상기와 같이 시뮬레이션 된 시간 지연값을 참조하여 본 발명에서는 각 디프리플롭(410,420,440,450)에 의하여 발생되는 시간 지연값을 다음과 같이 정의한다.

- 제1 디프리플롭의 계산된 시간 지연값 = 30 ns

- 제2 디프리플롭의 계산된 시간 지연값 = 90 ns

- 제3 디프리플롭의 계산된 시간 지연값 = 60 ns

- 제4 디프리플롭의 계산된 시간 지연값 = 120 ns

상기와 같이 클럭발생부(300)로부터 출력되는 버스클럭(CLK)신호는 지연부(400)에 입력되어 각각 0 ns, 30 ns, 60 ns, 90 ns, 120 ns의 지연값을 갖는 5 종류의 버스클럭신호(CLKD)로 변환되어 먹스(500)에 입력된다.

상기 먹스(500)는, 상기 제어부(100)로부터 선택제어신호를 입력받고, 상기 5 종류의 시간 지연값에 의하여 각각 지연(DELAY)된 버스클럭신호(CLKD) 중에서 하나의 버스클럭신호(CLKD)를 선택하여 주변장치로 출력한다.

상기 지연된 버스클럭(CLKD) 신호를 인가받은 해당 주변장치는 교환기 또는 다른 주변장치와 동기된 상태로 데이터 처리를 하게 된다.

상기와 같이 본 발명은 먹스(500)를 이용하므로써 버스클럭 전송지연장치의 크기를 작게하는 동시에 지연값의 보상을 용이하게 제어할 수 있고, 시험데이터와 루핑에 의하여 회신된 시험데이터를 비교 분석하여 지연값을 판단하므로써 자동으로 지연값을 보상할 수 있다.

상기와 같은 구성의 본 발명은 교환기로부터 주변장치로 직렬 출력되는 버스클럭신호의 지연값을 자동으로 반복 확인하므로써 정확하게 보상된 지연값으로 주변장치에 인가되도록 하는 효과가 있다.

또한, 먹스를 이용하여 전송지연 보상장치의 크기를 작게하는 동시에 5회 반복 시험에 의하여 해당 지연값을 확인하므로, 설정된 지연값의 신뢰도가 제고되며, 지연값의 설정시간이 단축되게 되고 지연값 설정이 용이한 공업적 및 사용상 편리한 이용효과가 있다.

Claims

교환기 주변장치에 버스클럭신호를 전송하는 장치에 있어서,

상기 교환기의 각 기능부를 제어 및 감시하고 시험데이터로 버스클럭신호를 정상 수신할 수 있는지 분석하며 해당 지연값을 선택 출력하여 각 주변장치에 보상된 버스클럭신호가 출력되도록 하는 제어부와,

상기 제어부의 제어에 의하여 상기 주변장치에 전송할 시험데이터를 출력하고 루핑에 의하여 수신한 시험데이터를 상기 제어부에 인가하는 시험부와,

상기 주변장치에 공급되는 버스클럭신호를 포함한 다수의 클럭신호를 생성하여 출력하는 클럭발생부와,

상기 클럭발생부로부터 출력되는 버스클럭신호를 입력받고 여러 경우의 지연된 버스클럭신호를 생성하여 각각 출력하는 지연부와.

상기 지연부로부터 출력되는 버스클럭신호를 모두 입력받고 상기 제어부의 제어에 의하여 선택된 버스클럭신호를 해당 주변장치에 출력하는 먹스를 포함하여 이루어지는 구성을 특징으로 하는 버스클럭 전송지연 보상장치.
제1 항에 있어서, 상기 지연부는,

입력되는 버스클럭신호를 해당 경로를 통하여 그대로 출력하며,

상기 클럭발생부로부터 출력되는 동작클럭 신호를 입력받고, 버스클럭신호를 데이터로 입력받아 해당 처리한 후 출력하는 제1 디프리플롭과,

상기 클럭발생부로부터 출력되는 동작클럭 신호를 입력받고, 상기 제1 디프리플롭의 출력을 입력받아 해당 처리한 후 출력하는 제2 디프리플롭과,

상기 클럭발생부로부터 출력되는 동작클럭 신호를 반전시켜 출력하는 인버터와,

상기 인버터로부터 출력되는 동작클럭 신호를 입력받고, 버스클럭신호를 데이터로 입력받아 해당 처리한 후 출력하는 제3 디프리플롭과,

상기 인버터로부터 출력되는 동작클럭 신호를 입력받고, 상기 제3 디프리플롭의 출력을 입력받아 해당 처리한 후 출력하는 제4 디프리플롭을 포함하여 이루어지는 구성을 특징으로 하는 버스클럭 전송지연 보상장치.
교환기 주변장치에 버스클럭신호를 전송하는 방법에 있어서,

상기 교환기 제어부에 의하여 주변장치가 접속되었는지를 확인하는 접속과정과,

상기 접속과정에서 주변장치가 접속되어 있는 것으로 확인되는 경우, 제어부는 버스클럭신호의 지연값을 초기화하고 준비된 다수의 지연값 중에서 순서에 의하여 하나를 선정하는 준비과정과,

상기 제어부는 교환기로부터 출력된 신호가 해당 주변장치에서 루푸백하여 되돌아오도록 루핑모드를 설정하는 루핑과정과,

상기와 같이 루핑모드가 설정된 해당 주변장치에 소정의 시험데이터 신호를 반복 출력하고 루프백되어 되돌아오는 시험데이터 신호를 수신하는 시험과정과,

상기 시험과정에서 수신된 시험데이터 신호와 송신된 시험데이터가 같은지 또는 다른지를 비교하고, 상기의 비교결과 다른 경우는 오류가 발생한 것으로 판단하며 상기 준비과정으로 궤환하는 처리과정과,

상기 처리과정에서 오류가 발생되지 않은 경우는 상기 설정된 루핑모드를 해제하고 상기 준비과정에서 선정된 지연값을 선택하는 제어신호를 먹스에 출력한 후 종료하는 선택과정을 포함하여 이루어지는 구성을 특징으로 하는 버스클럭 전송지연 보상방법.