JP2003031627A - 半導体チップの測定方法 - Google Patents

半導体チップの測定方法

Info

Publication number
JP2003031627A
JP2003031627A JP2001217585A JP2001217585A JP2003031627A JP 2003031627 A JP2003031627 A JP 2003031627A JP 2001217585 A JP2001217585 A JP 2001217585A JP 2001217585 A JP2001217585 A JP 2001217585A JP 2003031627 A JP2003031627 A JP 2003031627A
Authority
JP
Japan
Prior art keywords
measuring
semiconductor
semiconductor chip
probe
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001217585A
Other languages
English (en)
Inventor
Akihiro Azuma
晃広 吾妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Inter Electronics Corp
Original Assignee
Nihon Inter Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Inter Electronics Corp filed Critical Nihon Inter Electronics Corp
Priority to JP2001217585A priority Critical patent/JP2003031627A/ja
Publication of JP2003031627A publication Critical patent/JP2003031627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】測定用探針の半導体チップ接触点における測定
用探針の間隔を変えないで、チップサイズの異なる半導
体チップの電気的特性を測定ができるようにする。 【解決手段】半導体ウェーハ2上の半導体チップ3を、
所定幅を持つスクライブライン4を介し、隣り合う2つ
の半導体チップ3を1組としたとき、半導体チップ3の
各組が横軸方向に行及び縦軸方向に列を作って等間隔に
多数形成されるように配置し、かつ、各半導体チップ3
は、隣り合う2つの半導体チップ3を介するスクライブ
ライン4に近い主面上の領域から、該スクライブライン
4と反対方向に伸びる電気的測定点として等価の領域を
持つように形成し、測定用探針1は複数本備え、1組の
隣り合う2つの各半導体チップ3のスクライブライン4
の両隣りの電気的測定点として等価の領域に同時に接触
させて1組単位で2つの半導体チップの電気的特性を順
次測定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェーハ上
に形成された複数の半導体チップを複数の測定用探針を
用いて同時にその電気的特性を測定する半導体チップの
測定方法に関するものである。特に、複数の測定用探針
は、探針先端部を所定の間隔に固定した1種類のものを
使用し、大きさの異なる複数の半導体チップ群に共通に
使用できる測定方法であり、また、その測定方法に共通
に使用できるプローブカードに関するものである。
【0002】
【従来の技術】従来のこの種の半導体チップの測定方法
を図5に示す。この測定方法は、半導体ウェーハの上に
形成された複数の半導体チップ3に対し、2本の測定用
探針1を、2個の半導体チップ3に各々接触させ、測定
用探針1の接触側の裏面側となる半導体ウェーハ2を、
電極である導電性テーブル(図示省略)上に接触させて
通電し、例えば2チャンネルのテスタを用いて同時に2
個の半導体チップ3の電気的特性を測定する測定方法で
ある。
【0003】上記の測定方法では、隣り合う2個の半導
体チップ3を1組として同時に測定し、該測定終了後、
縦軸方向又は横軸方向の1組の隣り合う2個の半導体チ
ップ3に2本の測定用探針1が相対的に移動した後、該
半導体チップ3に接触して測定し、以下順次同様にして
半導体チップ3の電気的特性を測定するものである。
【0004】上記の測定方法で半導体チップ3の接触点
での測定用探針1の先端部の間隔を相対的に広くとる
と、図6に示すように、半導体チップ3の大きさが図5
に示した半導体チップ3よりも相対的に小さい場合に
は、測定用探針1の先端部の間隔が広すぎて1組の隣り
合う2個の半導体チップ3を2本の測定用探針1で同時
に接触できず電気的特性の測定が不可能となる。
【0005】そのためにチップサイズの異なる半導体ウ
ェーハ2毎に、半導体チップ3の測定を行いたい場合に
は、測定用探針1の半導体チップ3との接触点の間隔を
その都度設定し直さなければならなかった。
【0006】これは、測定用探針1の固定部がねじ止め
構造等によってその位置を調整できるものにあっては、
位置合わせのための所要時間を必要とし、測定作業の工
数の増大を招来させる。また、測定用探針1がプローブ
針で、プローブカードの基板に針が半田付けにより固定
されているものにあっては、新たなプローブカードを必
要とすることになり、しかも該プローブカードは数万〜
十数万円かかるものがあり、コスト面での負担も大き
い。
【0007】さらに、図示は省略するが、十字状に交差
する境界線を介して隣り合う4個の半導体チップ3を1
組として4本の測定用探針1を各半導体チップ3に1本
づつ接触させ、測定用探針1の接触側と反対側となる半
導体ウェーハ2の裏面側を、電極である導電性テーブル
上に接触させて通電し、例えば、4チャンネルテスタを
用いて同時に4個の半導体チップ3の電気的特性を測定
する方法がある。
【0008】上記の場合にも前記と同様に、4本の測定
用探針1の半導体チップ3の接触点の間隔が所定値より
も広いと、ある1つの半導体ウェーハ2上に形成された
半導体チップ3の十字状に交差する境界線を介して隣り
合う4個の半導体チップ3を1組として、同時に測定
後、縦軸方向又は横軸方向へ移動し、隣の組を次々に測
定した後、別の半導体ウェーハ3上に形成されたチップ
サイズが相対的に小さいものに、4本の測定用探針1の
半導体チップ3の接触点間隔が同じものを使用して測定
しようとした場合、4個の半導体チップ3に同時に4本
の測定用探針1を接触することができず、測定が不可能
となる。
【0009】したがって、測定用探針1の半導体チップ
3への接触点の間隔を狭めた専用の測定用探針に交換し
なければならず、前記同様に工数及びコストの増大とい
う問題が生じる。
【0010】
【発明が解決しようとする課題】上記のように、従来の
半導体チップの測定方法では、半導体ウェーハ2上の半
導体チップ3の測定終了後、別の半導体ウェーハ2上の
相対的にサイズの異なる半導体チップの測定に移る場合
に、常に測定用探針1の半導体チップ3への接触点の間
隔を、測定すべき半導体チップ3の測定位置に合うよう
に変えなければならなかった。そのため、間隔の調整作
業に時間を要したり、別のプローブカードを新たに揃え
なければならず、工数及びコストの増大を招来させると
いう解決すべき課題があった。
【0011】
【発明の目的】本発明は上記のような課題を解決するた
めになされたもので、測定用探針の半導体チップへの接
触点の間隔を変えないで、チップサイズの異なる何種類
かの半導体ウェーハに対して、該半導体チップの電気的
特性の測定を可能とした半導体チップの測定方法及びそ
の測定方法に用いるプローブカードを提供することを目
的とするものである。
【0012】
【課題を解決するための手段】本発明の半導体チップの
測定方法は、半導体ウェーハ状態のまま、該半導体ウェ
ーハ上に所定の幅を持つ境界線を介して行及び列を作っ
て複数形成された半導体チップに対して測定用探針を接
触させて電気的特性を測定し、次いで、前記半導体ウェ
ーハ又は前記測定用探針を該半導体ウェーハ対して横軸
方向又は縦軸方向に移動させ、順次半導体チップの電気
的特性を測定する半導体チップの測定方法において、前
記半導体ウェーハ上の半導体チップを、所定幅を持つ境
界線を介し、隣り合う2つの半導体チップを1組とした
とき、前記半導体チップの各組が横軸方向に行及び縦軸
方向に列を作って等間隔に多数形成されるように配置
し、かつ、前記各半導体チップは、隣り合う2つの前記
半導体チップを介する境界線に近い主面上の領域から、
該境界線と反対方向に伸びる電気的測定点として等価の
領域を持つように形成し、前記測定用探針は複数本備
え、1組の隣り合う2つの各半導体チップの前記境界線
両隣りの電気的測定点として等価の領域に同時に接触さ
せて1組単位で2つの半導体チップの電気的特性を順次
測定することを特徴とするものである。
【0013】また、本発明の他の半導体チップの測定方
法は、半導体ウェーハ状態のまま、該半導体ウェーハ上
に所定の幅を持つ境界線を介して行及び列を作って複数
形成された半導体チップに対して測定用探針を接触させ
て電気的特性を測定し、次いで、前記半導体ウェーハ又
は前記測定用探針を該半導体ウェーハに対して横軸方向
又は縦軸方向に移動させ、順次前記半導体チップの電気
的特性を測定する半導体チップの測定方法において、前
記半導体ウェーハ上の半導体チップを、十字状に交差す
る所定幅を有する前記境界線を介し、隣り合う4つの半
導体チップを1組としたとき、前記半導体チップの各組
が横軸方向に行及び縦軸方向に列を作って等間隔に多数
形成されるように配置し、かつ、各半導体チップは、前
記境界線の十字状の交差点に近い主面上の領域から、該
領域と前記交差点を結んだ主面上の延長方向に伸びる領
域に、電気的測定点として等価の領域を持つように形成
し、前記測定用探針は複数本備え、前記1組の隣り合う
4つの各半導体チップの前記境界線の十字状交差点側の
電気的測定点として等価の領域に同時に複数本の前記測
定用探針を接触させて1組単位で4つの半導体チップの
電気的特性を順次測定することを特徴とするものであ
る。
【0014】また、本発明の半導体チップの測定方法に
用いるプローブカードは、主面外縁部から内側にかけて
電気的測定点として等価の領域を持つ半導体チップが、
所定の幅を持つ境界線を介して複数配置された被測定ウ
ェーハにおいて、前記半導体チップのチップサイズの異
なる少なくとも2種類の前記被測定ウェーハに対して、
共用して使用可能なように複数の測定用探針が境界線を
介して隣り合う2つの半導体チップの電気的測定点とし
て等価の領域に同時に接触するように所定の間隔に設定
された測定用探針を備えたことを特徴とするものであ
る。
【0015】また、本発明の半導体チップの測定方法に
用いる他のプローブカードは、主面外縁部から内側にか
けて電気的測定点として等価の領域を持つ半導体チップ
が、所定の幅を持つ境界線を介して複数配置された被測
定ウェーハにおいて、前記半導体チップのチップサイズ
の異なる少なくとも2種類の前記被測定ウェーハに対し
て、共用して使用可能なように複数の測定用探針が十字
状に交差する境界線を介して隣り合う4つの半導体チッ
プの電気的測定点として等価の領域に同時に接触するよ
うに所定の間隔に設定された測定用探針を備えたことを
特徴とするものである。
【0016】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。第1の実施例では、チップサイズの異
なる5種類のシリーズの被測定ウェーハに対し、2チッ
プに同時に接触する2本の探針から成る1組の探針群を
共用することが可能な半導体チップの測定方法及び測定
用探針について述べる。また、第2の実施例では、4チ
ップ同時に接触する4本の探針から成る1組の探針群を
共用することが可能な半導体チップの測定方法及び測定
用探針について述べる。上記第1の実施例と第2の実施
例における被測定ウェーハは、以下の通りの共通の構成
要素を有する。
【0017】図7はPN接合を有する一般的な整流用ダ
イオード、図8はショットキーバリアダイオードの断面
図であり、図9は、それらのダイオードの第1電極側か
ら見た拡大平面図である。すなわち、本発明の実施例を
示す図1における半導体チップの詳細に示した図であ
る。なお、図7において、5はシリコン基板9の一方の
主面上に形成した第1の電極、6は絶縁膜、7はNエピ
タキシャル層8内に形成したガードリング層、10はシ
リコン基盤9の他方の主面上に形成した第2の電極、1
2は絶縁層6の開口部を示す。また、図8で符号11は
バリヤメタルであり、その他の部分で図7と同一部分に
は同一符号が付してある。
【0018】次に、図9において、半導体チップ1のス
クライブライン4の幅Cは、ダイサー(dicingsaw)の
ダイシングブレード(dicing blade)の幅が同じであるの
で、設計上半導体チップ1のサイズが変わっても変える
必要がなく一定である。通常、半導体ウェーハ2上に形
成されるダイオードのスクライブライン4の幅Cは、C
=30〜40μmである。本実施例ではC=30μmを
採用した。また、ダイシングブレードによる加工ひずみ
領域を考慮して絶縁層6の端部から半導体チップ3の外
縁までの幅Bは、B=20〜30μmとる必要がある。
本実施例ではB=20μmを採用した。
【0019】上記絶縁層6は、動作領域終端での表面安
定化のために必要なものであるから、半導体ウェーハ2
上に形成される半導体チップ3に関してそれ程大幅に、
該絶縁層6の幅Aを変える必要がない。本実施例ではA
=100〜250μmを採用した。また、絶縁層6内周
のコーナ部6Aは、図9及び図10に示すように一定の
曲率半径Rを有している。本実施例ではR=100μm
を採用した。R=100μmの円の1/4が、絶縁層6
の内周の直線部に繋がっている。また、スクライブライ
ン4の幅Cは、一定で縦と横は互いに直交し、半導体チ
ップ3は、一辺Dの正方形となるように本実施例では形
成した。本実施例では、上記のような構成の表1の5種
類のダイオード(表1参照)ついて測定用探針を当てて
測定する。
【0020】
【表1】
【0021】表1において、D1は、そのシリーズの中
で1辺の長さが最小のもの、D2は、最大のものの辺の
長さである。勿論、各シリーズは、D1からD2の間で
様々の辺の長さを持つ正方形の半導体チップ3を群とし
て持っている。
【0022】以上の前提の下に、以下に第1の実施例の
測定方法を説明する。図1は、半導体ウェーハ2上に形
成された1組の隣り合う半導体チップ3のスクライブラ
イン4を挟んで両隣りの電気的測定点として等価の領域
に、2本のプローブカード(図示省略)の測定用探針1
が接触しているところである。また、半導体ウェーハ2
の他方の面が、測定用探針1に対して他方の電極である
導電性テーブル(図示省略)上に接触し、該測定用探針
1に通電して2個の半導体チップ3の電気的特性を同時
に測定している状態を示している。
【0023】上記の測定方法おいて、電気的特性の測定
項目としては、繰り返しピーク逆電圧(VRRM)、ピー
ク逆電流(IR)などがある。次に、図9に基づいてさ
らに詳細に説明する。図において、今、スクライブライ
ン4を介して隣り合う2個の半導体チップ3を1組とし
て2本の測定用探針1を該半導体チップ3の開口部動作
領域12Aに1本づつ各々接して同時に測定を行なう。
なお、第1の電極5は、開口部動作領域12Aと導通し
ているので、該電極5上のどこの位置に測定用探針1を
接触させても測定が可能である。
【0024】したがって、絶縁層6上の該電極5の領域
部分を付加した実施例も当然考えられるが、該電極5が
絶縁層6を介さず、直接開口部動作領域12Aと接して
いる部分に測定用探針1を接触させて測定する方が、よ
り望ましいので、本実施例では、当該開口部動作領域1
2Aに測定用探針1を直接接触させる例について記述し
てある。
【0025】そこで、図9において、縦方向のスクライ
ブライン4の中心線VLをY軸、横方向のスクライブラ
イン4の中心線HLをX軸とし、中心線VLとHLの交
点を原点Sとして、開口部動作領域12Aの原点Sに対
し最も近い端と、最も遠い端を基準として中心線HLま
で垂線を下ろしたときの原点Sからの距離を各々x1
(−x1),x2(−x2)とする。
【0026】その他は図9に付した符号を使って説明す
る。図からも明らかなように、一方の測定用探針1の半
導体チップ3への接触位置(x,y)を、(x1<x<x
2,C/2+B+A<y<C/2+D−B−A)、他方の
測定用探針1の半導体チップ3への接触位置(x,y)
を、(−x2<x<−x1,C/2+B+A<y<C/2
+D−B−A)で、なおかつ絶縁層6内周のコーナー部
6Aでは、絶縁層6の半径100μmの曲率半径Rを考
慮した半導体チップ3の主面絶縁層3の内側に、測定用
探針1を置けば測定ができる。そして各測定用探針1
は、その両者間の間隔を保持したままX軸方向にXp=
(2D+2C)、又はY軸方向にYp=(D+C)移動
し、測定することを順次繰り返せば、被測定半導体ウェ
ーハ2上の半導体チップ3を1度に2チップづつ、すべ
て測定することができる。なお、この移動ステップの幅
については、測定装置の測定用探針とウェーハの相対的
なステップ幅の設定値Xp,Ypを変えるだけで良いの
で、特に面倒な作業ではない。
【0027】次に、表1の具体的数値を用いてさらに説
明する。ここで、絶縁層6の幅をA、絶縁層6の端から
半導体チップ3の外縁までの幅をB、スクライブライン
4の幅をC、正方形である半導体チップ3の1辺の幅を
Dとして、5種類の各ダイオードにおけるシリーズ内の
群で、半導体チップ3の1辺の長さの最小値のものをD
1、最大値のものをD2とする。
【0028】x1は、A,B,Cにより決定し、同じシ
リーズならば同じ値となる。また、x2は、正方形であ
る半導体チップ3の1辺の長さによって変化し、同じシ
リーズ内ならば、表1のMIN.x2からMAX.x2
の間の値となる。なお、同じシリーズとは、表1におい
て、Hシリーズ、Iシリーズ、Jシリーズ、Kシリー
ズ、Lシリーズの各シリーズを意味する。各シリーズを
通して、x1の最大値285μmと、MIN.x2の最
小値745μmをとり、その間に2本の測定用探針1の
x座標を、(−745μm<x<−285μm)及び
(285μm<x<745μm)の位置で探針間隔を決
め、Y軸方向は、C/2+B+A=A+35μm以上、
C/2+(D−B−A)=D−A−5μm以下原点Sよ
り離れた位置に、最初の測定用探針1の位置設定を行な
う。
【0029】すなわち、2本の指針位置(x,y)を、
(285μm<x<745μm,A+35μm<y<D
−A−5μm)及び(−745μm<x<−285μ
m,A+35μm<y<D−A−5μm)で、なおか
つ、絶縁層6の内周コーナー部6Aは、半径100μm
の曲率半径Rの半導体チップ3主面上の絶縁層6の内側
に、測定用探針1を置けば、H〜Lシリーズの5種類す
べてについて半導体チップ3の電気的特性を測定するこ
とが可能である。すなわち、5種類すべてに対し、2本
の測定用探針1の探針間隔を変更することなしに測定す
ることができる。
【0030】ここで、X軸方向の原点Sからの位置が、
数値で限定されているのに対し、Y軸方向の原点Sから
の位置について、符号A及びBが残されている理由は、
X軸方向の測定用探針の接触点の探針間隔が、この数値
範囲内で固定され(例えばプローブカードに半田付けに
て固定)に対し、Y軸方向の探針位置は、各シリーズ
(H,I,J,K,Lシリーズ)で異なる絶縁層6の幅
Aの値や、異なるチップサイズに応じた半導体チップ3
の1辺の幅Dに応じてY軸方向の原点Sからの測定用探
針1の接触位置を、測定の初期設定時に、そこに決定す
れば、本発明の効果である「測定用探針間の間隔が固定
された1種類の測定用探針1を大きさの異なる複数の半
導体チップ群に共用して使用可能」という効果を達成で
きるためである。
【0031】今、表1に示した5種類のダイオードのシ
リーズすべてに共通する電気的測定点として等価の領域
が、2つの半導体チップ3のスクライブライン4側の両
端外周部から内側に向かう領域に形成されている。すな
わち、座標で表現すると、(285μm<x<745μ
m,A+35μm<y<D−A−5μm)及び(−74
5μm<x<−285μm,A+35μm<y<D−A
−5μm)で、なおかつ、絶縁層6の内周コーナー部6
Aは、半径100μmの曲率半径Rの半導体チップ3主
面上の絶縁層3の内側に形成されている。本発明は、こ
の点を、固定された間隔の2本の測定用探針1で同時に
接触し、2つの半導体チップ3を1組として、順次測定
するものである。この測定方法が請求項1,3,4,5
の実施例であり、この測定用探針1を具備したプローブ
カードが請求項7の実施例である。
【0032】本発明では、図2のように図1に示した半
導体チップ3よりも小さい寸法のチップに対しても測定
用探針1における半導体チップ接触点の間隔を変えなく
ても該測定用指針1のY軸方向及びX軸方向の送りピッ
チの設定を変更するだけで、2個の半導体チップ3に同
時に接触し測定ができるようになっている。
【0033】次に、第2の実施例として、4本の測定用
探針1を用いて、十字状に交差するスクライブライン4
を介して隣り合う4個のチップに、測定用探針1を1本
づつ当てて、4個1組として、同時に半導体チップ2の
電気的特性を測定する測定方法を図3を参照して説明す
る。なお、測定用探針1に通電して測定する項目は、第
1の実施例と同様であり、半導体チップ3の構造も第1
の実施例と同様で図7及び図8に示した通りである。
【0034】図10に、図3の半導体チップ1の拡大図
を示す。この図は、図9と同様に図7のダイオード、図
8のショットキーバリアダイオードを第1の電極5側か
ら見た平面図である。また、各符号については、第1の
実施例と同一又は同等部分には同一符号が付してある。
そして、表1のような5種類のダイオードの電気的特性
を測定する。
【0035】図10から明らかなように、4本の測定用
探針1の各々の半導体チップ3の共用して使用できる接
触点の位置を(x,y)とすると、各接触点の座標は、 (x1<x<MIN.x2,y1<y<y2) (−MIN.x2<x<−x1,y1<y<y2) (x1<x<MIN.x2,−y2<y<−y1) (−MIN.x2<x<−x1,−y2<y<−y1) ここで、x1=y1=C/2+B+A MIN.x2=y2=C/2+D1−B−A MIN.x2は、あるシリーズのチップの1辺の長さが
最小のD1のときのx2の値である。最小のD1が測定
できれば、この領域を含むD1より大きいチップサイズ
のものは測定できる。
【0036】そして、絶縁層6の内周コーナー部6A
は、半径100μmの曲率半径R内、半導体チップ3の
主面絶縁層6の内側に、測定用探針1を置けば測定がで
きる。この探針接触間隔とその位置のまま、X軸方向又
はY軸方向に2D+Cの送りピッチで測定用探針1を移
動し、測定することを順次繰り返せば良い。この送り送
りピッチについては、測定装置の測定用探針とウェーハ
の相対的な移動ピッチの設定値を変えれば良いので、特
に作業が面倒となることもない。上記の領域に、4つの
測定用探針1を置けば、同一のシリーズ内のチップ、例
えばHシリーズ内のチップは、チップサイズが異なって
も測定することができる。
【0037】次に、各シリーズ、H〜Lのシリーズを通
し、共通して測定できる領域を考える。各シリーズを通
してのこのx1の最大値、この場合285μm、(MI
N.x2)の最小値、この場合745μmであるが、4
本の探針位置(x,y)をそれぞれ、 (285<x<745, 285<x<745) (285<x<745,−745<y<−285) (−745<x<−285,285<y<745) (−745<x<−285,−745<y<−285) で、なおかつ絶縁層6の内周コーナー部6Aは、半径1
00μmの曲率半径Rの半導体チップ3主面の絶縁層6
内側に測定用探針1を置けば、表1の5種類のシリーズ
は、測定用探針1の半導体チップ3に接触する4本の間
隔及び位置関係を変えることなく電気的特性を測定する
ことができる。
【0038】今、表1に示した5種類のダイオードのシ
リーズは、すべてに共通する電気的測定点として等価の
領域を上記の(x,y)のスクライブライン4の十字交
差部側に形成しており、この点を4本の測定用探針1で
同時に接触し、4つの半導体チップ3を1組として、順
次測定するものである。これは、請求項2,3,4,5
の実施例であり、また、この測定用探針1を具備したプ
ローブカードの請求項8の実施例である。なお、図3に
示した半導体チップ3よりも小さい寸法のチップ(図4
参照)に対しても、測定用探針1の半導体チップ接触点
における間隔を変えなくても、該測定用探針1と半導体
チップ3の縦軸方向又は横軸方向への送りピッチの設定
を変更するだけで、4個の半導体チップ3に同時に接触
し、電気的特性を測定することができる。
【0039】さらに、本発明は上記の実施例における一
般整流用ダイオード、ショットキーバリアダイオードの
動作領域のパターン、すなわち、電気的に等価の領域の
パターンに限定されず、種々の電気的測定点として等価
の領域のパターンを有するデバイスに適用可能である。
例えば、図11のように、スクライブライン4に近い主
面上の領域から、電気的測定点として等価の領域が、ス
クライブライン4と反対側に複数伸びている半導体ウェ
ーハ2上の半導体チップ3において、2つのチップを1
組として測定するとき、2チップのスクライブライン4
に近い側のア、イの各領域に測定用探針1を接触させ、
同じ構造のチップサイズの異なるものに、前記測定用探
針1の各探針間隔を変えずに、測定装置の測定用探針と
ウェーハの相対的な送りピッチの設定を変えるだけで測
定することができる。これはチップサイズが変わっても
最初に接触させた測定用探針位置に電気的測定点として
等価の領域が常にあり、チップサイズが大きくなって
も、領域ア、イにおける測定用探針1の接触していない
面積が大きくなっているにすぎず、共通の電気的測定点
としては等価な領域パターンが形成されていることによ
る。
【0040】上記の場合、電気的測定点として等価な領
域とは、例えば、半導体チップ3がトランジスタでの領
域アは、そのエミッタ領域、領域イは、そのベース領域
である。図12は、図11の半導体ウェーハ2を90°
回転し、導電性テーブル(図示省略)に載置した場合で
ある。このように、スクライブライン4を挟んで2つの
半導体チップ3を上下に同時に測定するようにしても良
い。
【0041】図13のように、対角線位置にスクライブ
ライン4を挟んで位置する、隣り合う2つの半導体チッ
プ3を同時に測定する場合も、スクライブライン4に近
い半導体チップ3の主面上の領域からスクライブライン
4と反対方向に伸びる複数の電気的測定点として等価の
領域が形成されていれば、測定が可能である。すなわ
ち、図13のように、ア、イ、ウの領域中のスクライブ
ライン4側に、測定用探針1を接触させ、また、同じ構
造のチップサイズの異なるものに、前記同様にして装置
の送りピッチの設定を変えることにより測定することが
できる。この場合も最初に接触させた測定用探針位置
に、電気的測定点として等価の領域が常にあり、チップ
サイズが大きくなると、ア、イ、ウの当該測定用探針が
接触していない面積が大きくなっているにすぎず、共通
の電気的測定点としては等価の領域パターンが形成され
ていることによる。この場合、電気的測定点として等価
の領域とは、例えば、半導体チップ3が横型MOS F
ETであり、領域アは、そのドレイン領域であり、領域
イは、そのゲート領域であり、領域ウは、そのソース領
域である。
【0042】また、十字状に交差するスクライブライン
4を介して隣り合う4つの半導体チップ3を1組として
測定する場合、図14のように、スクライブライン4の
交差点Qに近い主面上の領域から、該領域と交差点Qと
を結んだ主面上の延長方向に伸びる領域に電気的測定点
として等価な領域があれば、本発明は上記と同様に適用
することができる。さらに、図15のように、電気的測
定点として等価の領域ア、イ、ウが、1つの半導体チッ
プ3内に複数ある場合も前記と同様に適用可能である。
【0043】本発明における測定方法及びプローブカー
ドは、電気的測定点として等価な領域の位置、測定用探
針1の間隔の選び方及び該測定用探針1を接触させる電
気的測定点としての等価な領域のパターン内の場所が問
題であって、半導体チップ3が如何なる構造を持つデバ
イスであるかは問わない。例えば、電気的測定点として
等価な領域としての図14のア、図15のア、イ、ウ
は、ICの電極パッドでも良く、本発明が適用可能なよ
うに、内部を構成する素子のレイアウトを設計しても良
い。また、図16及び図17のようにサイリスタチップ
でも、また、図18及び図19のように、MOS FE
Tチップでも良い。
【0044】なお、図17では、4つのチップを同時
に、図に示した測定用探針1の接触点で測定している
が、各探針間隔を同一のままチップサイズの大きい図1
6のチップを測定することができる。また、図19で
は、2つのチップを同時に、図に示した測定用探針1の
接触点で測定しているが、各探針間隔を同一のままチッ
プサイズの大きい図18のチップを測定することができ
る。このように、本発明は実に様々なデバイスに対して
適用可能であることが容易に分かるであろう。
【0045】
【発明の効果】以上説明したように、本発明によれば、
スクライブライン等の境界線を介して隣り合う2つのチ
ップ又は十字状に交差する境界線を介して隣り合う4つ
のチップに対して測定用探針を接触させ、同時に電気的
特性を測定する方法をとる場合、各チップに接触する複
数の測定用探針は、所定間隔に固定されたままの1種類
のみで、半導体チップのチップサイズが異なるものの場
合にも共通して使用することができるようにしたもので
ある。したがって、半導体ウェーハ上に形成された半導
体チップのサイズが変わっても測定用探針の半導体チッ
プ接触位置を調整するために、ねじ固定をし直したり、
プローブカードを何枚も揃えて取り替えたりすることが
ない。そのため、半導体チップの測定作業における工数
及びコストを大幅に低減することができるなどの効果が
ある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す半導体チップの測
定方法の斜視図である。
【図2】図1よりも小さな半導体チップサイズにおける
本発明の測定方法を示す斜視図である。
【図3】本発明の第2の実施例を示す半導体チップの測
定方法の斜視図である。
【図4】図3よりも小さな半導体チップサイズにおける
本発明の測定方法を示す斜視図である。
【図5】従来の半導体チップの測定方法を示す斜視図で
ある。
【図6】図5よりも小さな半導体チップサイズにおける
従来の測定方法を示す斜視図である。
【図7】一般整流用ダイオードの断面構造図である。
【図8】ショットキーバリアダイオードの断面構造図で
ある。
【図9】図1の半導体チップの拡大平面図である。
【図10】図3の半導体チップの拡大平面図である。
【図11】本発明の変形例の1つを示す平面図である。
【図12】本発明の変形例の1つを示す平面図である。
【図13】本発明の変形例の1つを示す平面図である。
【図14】本発明の変形例の1つを示す平面図である。
【図15】本発明の変形例の1つを示す平面図である。
【図16】本発明の変形例の1つを示す平面図である。
【図17】本発明の変形例の1つを示す平面図である。
【図18】本発明の変形例の1つを示す平面図である。
【図19】本発明の変形例の1つを示す平面図である。
【符号の説明】
1 測定用探針 2 半導体ウェーハ 3 半導体チップ 4 スクライブライン 5 第1の電極 6 絶縁層 6A コーナー部 7 ガードリング 8 エピタキシャル層 9 シリコン基板 10 第2の電極 11 バリヤメタル 12 開口部 12A 開口部動作領域

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体ウェーハ状態のまま、該半導体ウェ
    ーハ上に所定の幅を持つ境界線を介して行及び列を作っ
    て複数形成された半導体チップに対して測定用探針を接
    触させて電気的特性を測定し、次いで、前記半導体ウェ
    ーハ又は前記測定用探針を該半導体ウェーハ対して横軸
    方向又は縦軸方向に移動させ、順次半導体チップの電気
    的特性を測定する半導体チップの測定方法において、 前記半導体ウェーハ上の半導体チップを、所定幅を持つ
    境界線を介し、隣り合う2つの半導体チップを1組とし
    たとき、前記半導体チップの各組が横軸方向に行及び縦
    軸方向に列を作って等間隔に多数形成されるように配置
    し、かつ、前記各半導体チップは、隣り合う2つの前記
    半導体チップを介する境界線に近い主面上の領域から、
    該境界線と反対方向に伸びる電気的測定点として等価の
    領域を持つように形成し、前記測定用探針は複数本備
    え、1組の隣り合う2つの各半導体チップの前記境界線
    両隣りの電気的測定点として等価の領域に同時に接触さ
    せて1組単位で2つの半導体チップの電気的特性を順次
    測定することを特徴とする半導体チップの測定方法。
  2. 【請求項2】半導体ウェーハ状態のまま、該半導体ウェ
    ーハ上に所定の幅を持つ境界線を介して行及び列を作っ
    て複数形成された半導体チップに対して測定用探針を接
    触させて電気的特性を測定し、次いで、前記半導体ウェ
    ーハ又は前記測定用探針を該半導体ウェーハに対して横
    軸方向又は縦軸方向に移動させ、順次前記半導体チップ
    の電気的特性を測定する半導体チップの測定方法におい
    て、 前記半導体ウェーハ上の半導体チップを、十字状に交差
    する所定幅を有する前記境界線を介し、隣り合う4つの
    半導体チップを1組としたとき、前記半導体チップの各
    組が横軸方向に行及び縦軸方向に列を作って等間隔に多
    数形成されるように配置し、かつ、各半導体チップは、
    前記境界線の十字状の交差点に近い主面上の領域から、
    該領域と前記交差点を結んだ主面上の延長方向に伸びる
    領域に、電気的測定点として等価の領域を持つように形
    成し、前記測定用探針は複数本備え、前記1組の隣り合
    う4つの各半導体チップの前記境界線の十字状交差点側
    の電気的測定点として等価の領域に同時に複数本の前記
    測定用探針を接触させて1組単位で4つの半導体チップ
    の電気的特性を順次測定することを特徴とする半導体チ
    ップの測定方法。
  3. 【請求項3】前記境界線は、半導体ウェーハ面に、凹状
    に形成されたスクライブラインであることを特徴とする
    請求項1又は請求項2のいずれかに記載の半導体チップ
    の測定方法。
  4. 【請求項4】前記境界線は、線幅一定で縦ラインと横ラ
    インが同一の桝目状の半導体チップを構成するように格
    子を形成していることを特徴とする請求項1ないし請求
    項3のいずれかに記載の半導体チップの測定方法。
  5. 【請求項5】前記半導体チップは、ダイオードであり、
    前記境界線に囲まれた桝目状の主面中央部に電極板を介
    して動作領域が配置され、外周部が外縁に沿って幅一定
    の絶縁層に覆われ、該絶縁層の内側に、同時に測定する
    各半導体チップに対し、電気的測定点として等価である
    領域を持つことを特徴とする請求項4の半導体チップの
    測定方法。
  6. 【請求項6】前記測定用探針は、プローブカードのプロ
    ーブ針であることを特徴とする請求項1ないし請求項5
    のいずれかに記載の半導体チップの測定方法。
  7. 【請求項7】主面外縁部から内側にかけ、電気的測定点
    として等価の領域を持つ半導体チップが、所定の幅を持
    つ境界線を介して複数配置された被測定ウェーハにおい
    て、前記半導体チップのチップサイズが異なる少なくと
    も2種類の前記被測定ウェーハに対して、共用して使用
    可能なように複数の測定用探針が境界線を介して隣り合
    う2つの半導体チップの電気的測定点として等価の領域
    に同時に接触するように所定の間隔に設定された測定用
    探針を備えたことを特徴とするプローブカード。
  8. 【請求項8】主面外縁部から内側にかけて電気的測定点
    として等価の領域を持つ半導体チップが、所定の幅を持
    つ境界線を介して複数配置された被測定ウェーハにおい
    て、 前記半導体チップのチップサイズが異なる少なくとも2
    種類の前記被測定ウェーハに対して、共用して使用可能
    なように複数の測定用探針が十字状に交差する境界線を
    介して隣り合う4つの半導体チップの電気的測定点とし
    て等価の領域に同時に接触するように所定の間隔に設定
    された測定用探針を備えたことを特徴とするプルーブカ
    ード。
JP2001217585A 2001-07-18 2001-07-18 半導体チップの測定方法 Pending JP2003031627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001217585A JP2003031627A (ja) 2001-07-18 2001-07-18 半導体チップの測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001217585A JP2003031627A (ja) 2001-07-18 2001-07-18 半導体チップの測定方法

Publications (1)

Publication Number Publication Date
JP2003031627A true JP2003031627A (ja) 2003-01-31

Family

ID=19051874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001217585A Pending JP2003031627A (ja) 2001-07-18 2001-07-18 半導体チップの測定方法

Country Status (1)

Country Link
JP (1) JP2003031627A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196546A (ja) * 2005-01-11 2006-07-27 Nec Electronics Corp ウエハ検査装置及びウエハ検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196546A (ja) * 2005-01-11 2006-07-27 Nec Electronics Corp ウエハ検査装置及びウエハ検査方法

Similar Documents

Publication Publication Date Title
US5341024A (en) Method of increasing the layout efficiency of dies on a wafer, and increasing the ratio of I/O area to active area per die
CN101320725B (zh) 具有增加测试图案区域的参数测试线
US20080308948A1 (en) Wafer-to-wafer alignments
JP3634505B2 (ja) アライメントマーク配置方法
US7064450B1 (en) Semiconductor die with high density offset-inline bond arrangement
US10566290B2 (en) Alignment mark and measurement method thereof
US9024407B2 (en) Monitoring testkey used in semiconductor fabrication
US9337112B2 (en) Semiconductor device having test structure
US6713843B2 (en) Scribe lines for increasing wafer utilizable area
TW201434072A (zh) 疊對取樣方法與度量系統
JP2005277337A (ja) 半導体装置及びその製造方法
TW202013662A (zh) 用於重疊量測之非對稱重疊標記
CN115172362A (zh) 版图结构和版图结构的布局方法
US6320242B1 (en) Semiconductor device having trimmable fuses and position alignment marker formed of thin film
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
US9059182B2 (en) Method for producing bonding connection of semiconductor device
JP2003031627A (ja) 半導体チップの測定方法
JPH0191430A (ja) 集積回路の層の表面効果を決定するテスト構造及びテスト方法
US20230013898A1 (en) Semiconductor wafer and test method
US8954916B2 (en) Test circuit, integrated circuit, and test circuit layout method
JP4194841B2 (ja) 半導体装置配置
US8198738B1 (en) Structure of bond pad for semiconductor die and method therefor
CN113534602B (zh) 光罩的制备方法及光罩
US20230350310A1 (en) Overlay mark
KR100655066B1 (ko) 반도체 소자