JP2003029725A - 液晶表示素子のソースドライバ及び液晶表示素子の駆動方法 - Google Patents
液晶表示素子のソースドライバ及び液晶表示素子の駆動方法Info
- Publication number
- JP2003029725A JP2003029725A JP2002078766A JP2002078766A JP2003029725A JP 2003029725 A JP2003029725 A JP 2003029725A JP 2002078766 A JP2002078766 A JP 2002078766A JP 2002078766 A JP2002078766 A JP 2002078766A JP 2003029725 A JP2003029725 A JP 2003029725A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- output
- liquid crystal
- signal
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 画素数に関係なしに階調電圧に応じて出力バ
ッファを構成し、出力バッファの数を減少させて、消費
電力を低減させることができる液晶表示素子のソースド
ライバ及び液晶表示素子の駆動方法を提供する。 【解決手段】 色相情報のデジタルデータ信号を格納す
るレジスタ部１００と、レジスタ部から提供されたデジ
タルデータ信号をレベル変換するレベルシフタ２００
と、デジタルデータ信号に応答して複数のバッファ制御
信号を発生する出力バッファ制御回路部７００と、アナ
ログ信号である複数の階調電圧を発生する抵抗ストリン
グ８００と、出力バッファ制御回路部から発生した複数
のバッファ制御信号により複数の階調電圧をバッファリ
ングして伝達するための出力バッファ６００と、レベル
シフタからの出力信号により出力バッファから提供され
た階調電圧を液晶パネルに提供するためのデジタル／ア
ナログ変換器５００とを備える。
ッファを構成し、出力バッファの数を減少させて、消費
電力を低減させることができる液晶表示素子のソースド
ライバ及び液晶表示素子の駆動方法を提供する。 【解決手段】 色相情報のデジタルデータ信号を格納す
るレジスタ部１００と、レジスタ部から提供されたデジ
タルデータ信号をレベル変換するレベルシフタ２００
と、デジタルデータ信号に応答して複数のバッファ制御
信号を発生する出力バッファ制御回路部７００と、アナ
ログ信号である複数の階調電圧を発生する抵抗ストリン
グ８００と、出力バッファ制御回路部から発生した複数
のバッファ制御信号により複数の階調電圧をバッファリ
ングして伝達するための出力バッファ６００と、レベル
シフタからの出力信号により出力バッファから提供され
た階調電圧を液晶パネルに提供するためのデジタル／ア
ナログ変換器５００とを備える。
Description
【０００１】
【発明が属する技術分野】本発明は、液晶表示素子のソ
ースドライバに関し、より詳細には、消費電力を低減す
ることのできるソースドライバ及び液晶表示素子の駆動
方法に関する。
ースドライバに関し、より詳細には、消費電力を低減す
ることのできるソースドライバ及び液晶表示素子の駆動
方法に関する。
【０００２】
【従来の技術】セルラフォンや携帯用ゲーム機のような
携帯用電子機器は、表示素子として液晶表示素子（ＬＣ
Ｄ）を使用しているが、液晶表示素子の消費電力が携帯
機器の充電池の使用時間を制限することになる。したが
って、液晶表示素子の消費電力が携帯用ゲーム機が小型
化するほど大きな問題点となっており、充電池の使用時
間を拡張させることの制限となっている。
携帯用電子機器は、表示素子として液晶表示素子（ＬＣ
Ｄ）を使用しているが、液晶表示素子の消費電力が携帯
機器の充電池の使用時間を制限することになる。したが
って、液晶表示素子の消費電力が携帯用ゲーム機が小型
化するほど大きな問題点となっており、充電池の使用時
間を拡張させることの制限となっている。
【０００３】図１は、液晶表示素子のソースドライバの
構成図を示すものであって、２４０個のチャネル構成を
示すものである。図１を参照すれば、従来の液晶表示素
子のソースドライバは、デジタルデータ信号を格納する
レジスタ部１００と、レジスタ部１００から提供される
デジタルデータ信号の電圧レベルをシフトさせるレベル
シフタ２００と、レベルシフタ２００の出力信号を選択
信号として複数の階調電圧（Ｖ１〜Ｖ６４）中、各チャ
ネルに相応する一つの階調電圧を選択出力するデジタル
／アナログ変換器３００と、デジタル／アナログ変換器
３００の出力をＬＣＤパネルのソースラインに出力する
出力バッファ４００とから構成される。
構成図を示すものであって、２４０個のチャネル構成を
示すものである。図１を参照すれば、従来の液晶表示素
子のソースドライバは、デジタルデータ信号を格納する
レジスタ部１００と、レジスタ部１００から提供される
デジタルデータ信号の電圧レベルをシフトさせるレベル
シフタ２００と、レベルシフタ２００の出力信号を選択
信号として複数の階調電圧（Ｖ１〜Ｖ６４）中、各チャ
ネルに相応する一つの階調電圧を選択出力するデジタル
／アナログ変換器３００と、デジタル／アナログ変換器
３００の出力をＬＣＤパネルのソースラインに出力する
出力バッファ４００とから構成される。
【０００４】具体的に、図１のレジスタ部１００は、多
様な実施例が存在するが、図１に示すレジスタ部１００
は、順次、ｍ個のイネーブル信号（Ｅ１〜Ｅｍ）を発生
するシフトレジスタ１１０と、デジタルデータ信号であ
るＲ、Ｇ、Ｂデータ（Ｒ０〜Ｒ５）、（Ｇ０〜Ｇ５）、
（Ｂ０〜Ｂ５）をシフトレジスタ１１０からのイネーブ
ル信号（Ｅ１〜Ｅｍ）により３個のチャネルから構成さ
れた各画素に順次、入力して格納するサンプリングレジ
スタ１２０と、サンプリングレジスタ１２０に順次、格
納されたＲＧＢデータをロード（ＬＤ）信号により各画
素に一度に伝達されて格納すると同時にレベルシフタ２
００に出力するホールドレジスタ１３０から構成されて
いる。
様な実施例が存在するが、図１に示すレジスタ部１００
は、順次、ｍ個のイネーブル信号（Ｅ１〜Ｅｍ）を発生
するシフトレジスタ１１０と、デジタルデータ信号であ
るＲ、Ｇ、Ｂデータ（Ｒ０〜Ｒ５）、（Ｇ０〜Ｇ５）、
（Ｂ０〜Ｂ５）をシフトレジスタ１１０からのイネーブ
ル信号（Ｅ１〜Ｅｍ）により３個のチャネルから構成さ
れた各画素に順次、入力して格納するサンプリングレジ
スタ１２０と、サンプリングレジスタ１２０に順次、格
納されたＲＧＢデータをロード（ＬＤ）信号により各画
素に一度に伝達されて格納すると同時にレベルシフタ２
００に出力するホールドレジスタ１３０から構成されて
いる。
【０００５】以下、上記に示したようなようなソースド
ライバの動作を説明する。サンプリングレジスタ１２０
は、シフトレジスタ１１０から出力される複数個のイネ
ーブル信号（Ｅ１〜Ｅｍ）に応じて所定ビット、例え
ば、６ビットのＲＧＢデータ（Ｒ０〜Ｒ５）、（Ｇ０〜
Ｇ５）、（Ｂ０〜Ｂ５）を順次、格納する。すなわち、
第１イネーブル信号Ｅ１がシフトレジスタ１１０から印
加されれば、サンプリングレジスタ１２０は、第１ＲＧ
Ｂデジタル信号を入力して複数個のチャネルの中から第
１から第３チャネルに同時に格納する。次いで、第２イ
ネーブル信号Ｅ２がシフトレジスタ１１０から印加され
れば、サンプリングレジスタ１２０は、第２ＲＧＢデジ
タル信号を入力して複数個のチャネルの中から第４から
第６チャネルに同時に格納する。このようにしてシフト
レジスタ１１０から印加される第ｍ個のイネーブル信号
によりｍ個のＲＧＢデータをサンプリングレジスタ１２
０の画素別各チャネルに格納する。
ライバの動作を説明する。サンプリングレジスタ１２０
は、シフトレジスタ１１０から出力される複数個のイネ
ーブル信号（Ｅ１〜Ｅｍ）に応じて所定ビット、例え
ば、６ビットのＲＧＢデータ（Ｒ０〜Ｒ５）、（Ｇ０〜
Ｇ５）、（Ｂ０〜Ｂ５）を順次、格納する。すなわち、
第１イネーブル信号Ｅ１がシフトレジスタ１１０から印
加されれば、サンプリングレジスタ１２０は、第１ＲＧ
Ｂデジタル信号を入力して複数個のチャネルの中から第
１から第３チャネルに同時に格納する。次いで、第２イ
ネーブル信号Ｅ２がシフトレジスタ１１０から印加され
れば、サンプリングレジスタ１２０は、第２ＲＧＢデジ
タル信号を入力して複数個のチャネルの中から第４から
第６チャネルに同時に格納する。このようにしてシフト
レジスタ１１０から印加される第ｍ個のイネーブル信号
によりｍ個のＲＧＢデータをサンプリングレジスタ１２
０の画素別各チャネルに格納する。
【０００６】サンプリングレジスタ１２０の各チャネル
に格納されたＲＧＢデジタルデータは、外部から印加さ
れるロード信号（ＬＤ）によりホールドレジスタ１３０
の画素別各チャネルに格納される。ホールドレジスタ１
３０に格納された各チャネル別のＲＧＢデータは、レベ
ルシフタ２００に入力されてレベル変換されるが、レベ
ルシフタ２００は、低電圧で駆動するレジスタ部１００
のデジタルデータ信号を高電圧で駆動するデジタル／ア
ナログ変換器３００に出力することに先立ち、信号の電
圧レベルを変換させるものである。レベルシフタ２００
を介してレベル変換されたＲＧＢデータは、デジタル／
アナログ変換器３００に入力され、デジタル／アナログ
変換器３００は、アナログ信号である複数の階調電圧
（Ｖ１〜Ｖ６４）中、該当する一つの階調電圧をレベル
シフタ２００からの出力信号により選択して出力バッフ
ァ４００に出力する。出力バッファ４００は、デジタル
／アナログ変換器３００から出力されたアナログ信号を
ＬＣＤパネル（図示せず）のソースラインに印加するこ
とになる。
に格納されたＲＧＢデジタルデータは、外部から印加さ
れるロード信号（ＬＤ）によりホールドレジスタ１３０
の画素別各チャネルに格納される。ホールドレジスタ１
３０に格納された各チャネル別のＲＧＢデータは、レベ
ルシフタ２００に入力されてレベル変換されるが、レベ
ルシフタ２００は、低電圧で駆動するレジスタ部１００
のデジタルデータ信号を高電圧で駆動するデジタル／ア
ナログ変換器３００に出力することに先立ち、信号の電
圧レベルを変換させるものである。レベルシフタ２００
を介してレベル変換されたＲＧＢデータは、デジタル／
アナログ変換器３００に入力され、デジタル／アナログ
変換器３００は、アナログ信号である複数の階調電圧
（Ｖ１〜Ｖ６４）中、該当する一つの階調電圧をレベル
シフタ２００からの出力信号により選択して出力バッフ
ァ４００に出力する。出力バッファ４００は、デジタル
／アナログ変換器３００から出力されたアナログ信号を
ＬＣＤパネル（図示せず）のソースラインに印加するこ
とになる。
【０００７】上記のような構成を有するソースドライバ
は、大きくレジスタ部１００及びレベルシフタ２００か
ら構成されたデジタル回路部分と、デジタル／アナログ
変換器３００と出力バッファ４００とから構成されたア
ナログ回路部分とに分けられる。ソースドライバが消費
する全体消費電流の中９０％以上がアナログ回路部分で
消費する。特に、アナログ回路部分で消費される電流の
大部分は、ソースドライバの出力と直接的に関連するバ
ッファ４００で消費される。バッファ４００が消費する
電流は、動作待機状態時、消費する定電流と、実際動作
時、消費する動的電流とに分けられるが、動的電流は時
間的に非常に短い時間に消費されるので、バッファが消
費する電流量というものは、動作待機時に消費する定電
流をいう。
は、大きくレジスタ部１００及びレベルシフタ２００か
ら構成されたデジタル回路部分と、デジタル／アナログ
変換器３００と出力バッファ４００とから構成されたア
ナログ回路部分とに分けられる。ソースドライバが消費
する全体消費電流の中９０％以上がアナログ回路部分で
消費する。特に、アナログ回路部分で消費される電流の
大部分は、ソースドライバの出力と直接的に関連するバ
ッファ４００で消費される。バッファ４００が消費する
電流は、動作待機状態時、消費する定電流と、実際動作
時、消費する動的電流とに分けられるが、動的電流は時
間的に非常に短い時間に消費されるので、バッファが消
費する電流量というものは、動作待機時に消費する定電
流をいう。
【０００８】一方、このような従来のソース駆動方法
は、ユーザの要求に応じて、益々ＬＣＤウインドウの大
きさと解像度が大きくなることによって、バッファの数
も増加するしかないので、消費される電流もそれに比例
して増加する傾向にある。また益々小型化及び携帯化し
ている電子機器（例えば、セルラフォンや携帯用ゲーム
機等）にＬＣＤを使用する場合、前記のような傾向は消
費電流を減らすことの限界にぶつかることにより、充電
池を利用する携帯機器の低電力化の障害となり、したが
って、使用時間の拡張の妨げとなる。
は、ユーザの要求に応じて、益々ＬＣＤウインドウの大
きさと解像度が大きくなることによって、バッファの数
も増加するしかないので、消費される電流もそれに比例
して増加する傾向にある。また益々小型化及び携帯化し
ている電子機器（例えば、セルラフォンや携帯用ゲーム
機等）にＬＣＤを使用する場合、前記のような傾向は消
費電流を減らすことの限界にぶつかることにより、充電
池を利用する携帯機器の低電力化の障害となり、したが
って、使用時間の拡張の妨げとなる。
【０００９】
【発明が解決しようとする課題】そこで、本発明は、上
記従来の技術の問題点に鑑みてなされたものであって、
本発明の目的とするところは、画素数に関係なしに階調
電圧に応じて出力バッファを構成して出力バッファの数
を減少させて、消費電力を低減させることができる液晶
表示素子のソースドライバ及び液晶表示素子の駆動方法
を提供することにある。また、本発明の他の目的は、Ｌ
ＣＤパネルの動作に関与しないバッファを電流遮断状態
に維持させることによって、動作待機状態で発生する消
費電力を減少させることができる液晶表示素子のソース
ドライバ及び液晶表示素子の駆動方法を提供することに
ある。
記従来の技術の問題点に鑑みてなされたものであって、
本発明の目的とするところは、画素数に関係なしに階調
電圧に応じて出力バッファを構成して出力バッファの数
を減少させて、消費電力を低減させることができる液晶
表示素子のソースドライバ及び液晶表示素子の駆動方法
を提供することにある。また、本発明の他の目的は、Ｌ
ＣＤパネルの動作に関与しないバッファを電流遮断状態
に維持させることによって、動作待機状態で発生する消
費電力を減少させることができる液晶表示素子のソース
ドライバ及び液晶表示素子の駆動方法を提供することに
ある。
【００１０】
【課題を解決するための手段】上記のような目的を達成
するためになされた本発明によるソースドライバは、色
相情報のデジタルデータ信号を格納するレジスタ部と、
前記レジスタ部から提供されたデジタルデータ信号をレ
ベル変換するレベルシフタと、前記デジタルデータ信号
に応答して複数のバッファ制御信号を発生する出力バッ
ファ制御回路部と、アナログ信号である複数の階調電圧
を発生する抵抗ストリングと、前記出力バッファ制御回
路部から発生した前記複数のバッファ制御信号により前
記複数の階調電圧をバッファリングして伝達するための
出力バッファと、前記レベルシフタからの出力信号によ
り前記出力バッファから提供された階調電圧を液晶パネ
ルに提供するためのデジタル／アナログ変換器とを備え
ることを特徴とする。
するためになされた本発明によるソースドライバは、色
相情報のデジタルデータ信号を格納するレジスタ部と、
前記レジスタ部から提供されたデジタルデータ信号をレ
ベル変換するレベルシフタと、前記デジタルデータ信号
に応答して複数のバッファ制御信号を発生する出力バッ
ファ制御回路部と、アナログ信号である複数の階調電圧
を発生する抵抗ストリングと、前記出力バッファ制御回
路部から発生した前記複数のバッファ制御信号により前
記複数の階調電圧をバッファリングして伝達するための
出力バッファと、前記レベルシフタからの出力信号によ
り前記出力バッファから提供された階調電圧を液晶パネ
ルに提供するためのデジタル／アナログ変換器とを備え
ることを特徴とする。
【００１１】また、上記のような目的を達成するために
なされた本発明によるソースドライバは、複数のイネー
ブル信号を順次、発生するシフトレジスタと、外部から
印加される複数のＲＧＢデータを入力して前記シフトレ
ジスタからの複数のイネーブル信号により各画素別に順
次、格納するサンプリングレジスタと、外部から印加さ
れるロード信号により前記サンプリングレジスタに印加
されるＲＧＢデータを格納するためのホールドレジスタ
と、前記ホールドレジスタに格納されたＲＧＢデータの
レベルをシフトさせるレベルシフタと、前記ＲＧＢデー
タに応答して複数のバッファ制御信号を発生する出力バ
ッファ制御回路部と、アナログ信号である複数の階調電
圧を発生する抵抗ストリングと、前記出力バッファ制御
回路部から発生する複数のバッファ制御信号により前記
複数の階調電圧をバッファリングして伝達するための出
力バッファと、前記レベルシフタからの出力信号により
前記出力バッファから提供された階調電圧を液晶パネル
に提供するためのデジタル／アナログ変換器とを備える
ことを特徴とする。
なされた本発明によるソースドライバは、複数のイネー
ブル信号を順次、発生するシフトレジスタと、外部から
印加される複数のＲＧＢデータを入力して前記シフトレ
ジスタからの複数のイネーブル信号により各画素別に順
次、格納するサンプリングレジスタと、外部から印加さ
れるロード信号により前記サンプリングレジスタに印加
されるＲＧＢデータを格納するためのホールドレジスタ
と、前記ホールドレジスタに格納されたＲＧＢデータの
レベルをシフトさせるレベルシフタと、前記ＲＧＢデー
タに応答して複数のバッファ制御信号を発生する出力バ
ッファ制御回路部と、アナログ信号である複数の階調電
圧を発生する抵抗ストリングと、前記出力バッファ制御
回路部から発生する複数のバッファ制御信号により前記
複数の階調電圧をバッファリングして伝達するための出
力バッファと、前記レベルシフタからの出力信号により
前記出力バッファから提供された階調電圧を液晶パネル
に提供するためのデジタル／アナログ変換器とを備える
ことを特徴とする。
【００１２】また、上記のような目的を達成するために
なされた本発明による液晶表示素子の駆動方法は、複数
のバッファを備えた出力バッファと液晶パネルとを備え
た液晶表示素子を駆動する方法において、色相情報用デ
ジタルデータ信号を生成するステップと、前記デジタル
データ信号をレベルシフトさせるステップと、前記出力
バッファの複数のバッファのアドレスと前記デジタルデ
ータ信号とを比較するステップと、前記出力バッファの
複数のバッファのアドレスと前記デジタルデータ信号と
の比較結果に応じて複数の階調電圧中、出力が要求され
る階調電圧を各階調電圧の出力を担当している各バッフ
ァを介して出力するステップと、前記各バッファから出
力される階調電圧を前記レベルシフトされた信号により
液晶パネルに提供するステップとを含むことを特徴とす
る。
なされた本発明による液晶表示素子の駆動方法は、複数
のバッファを備えた出力バッファと液晶パネルとを備え
た液晶表示素子を駆動する方法において、色相情報用デ
ジタルデータ信号を生成するステップと、前記デジタル
データ信号をレベルシフトさせるステップと、前記出力
バッファの複数のバッファのアドレスと前記デジタルデ
ータ信号とを比較するステップと、前記出力バッファの
複数のバッファのアドレスと前記デジタルデータ信号と
の比較結果に応じて複数の階調電圧中、出力が要求され
る階調電圧を各階調電圧の出力を担当している各バッフ
ァを介して出力するステップと、前記各バッファから出
力される階調電圧を前記レベルシフトされた信号により
液晶パネルに提供するステップとを含むことを特徴とす
る。
【００１３】また、上記のような目的を達成するために
なされた本発明による液晶表示素子の駆動方法は、複数
のバッファを備えた出力バッファと液晶パネルを備えた
液晶表示素子を駆動する方法において、複数のイネーブ
ル信号を順次、発生するステップと、前記複数のバッフ
ァに対するアドレスを格納するためのステップと、複数
の階調電圧を発生するステップと、外部から印加される
ＲＧＢデータを入力し、前記複数のイネーブル信号によ
り各画素別に順次、格納するステップと、外部から印加
されるロード信号により前記画素別に格納されたＲＧＢ
データを全ての画素に同時に格納するステップと、前記
全ての画素に格納されたＲＧＢデータのレベルをシフト
させるステップと、前記出力バッファの複数のバッファ
のアドレスと前記ＲＧＢデータとを比較して比較信号を
発生するステップと、前記比較信号により前記出力バッ
ファの複数のバッファを駆動するための複数のバッファ
制御信号を生成するステップと、前記複数のバッファ制
御信号によりイネーブルされた各バッファを介して前記
複数の階調電圧中、イネーブルされたバッファが担当す
る階調電圧を出力するステップと、前記各バッファから
出力される階調電圧を前記レベルシフトされた信号によ
り液晶パネルに提供するステップとを含むことを特徴と
する。
なされた本発明による液晶表示素子の駆動方法は、複数
のバッファを備えた出力バッファと液晶パネルを備えた
液晶表示素子を駆動する方法において、複数のイネーブ
ル信号を順次、発生するステップと、前記複数のバッフ
ァに対するアドレスを格納するためのステップと、複数
の階調電圧を発生するステップと、外部から印加される
ＲＧＢデータを入力し、前記複数のイネーブル信号によ
り各画素別に順次、格納するステップと、外部から印加
されるロード信号により前記画素別に格納されたＲＧＢ
データを全ての画素に同時に格納するステップと、前記
全ての画素に格納されたＲＧＢデータのレベルをシフト
させるステップと、前記出力バッファの複数のバッファ
のアドレスと前記ＲＧＢデータとを比較して比較信号を
発生するステップと、前記比較信号により前記出力バッ
ファの複数のバッファを駆動するための複数のバッファ
制御信号を生成するステップと、前記複数のバッファ制
御信号によりイネーブルされた各バッファを介して前記
複数の階調電圧中、イネーブルされたバッファが担当す
る階調電圧を出力するステップと、前記各バッファから
出力される階調電圧を前記レベルシフトされた信号によ
り液晶パネルに提供するステップとを含むことを特徴と
する。
【００１４】
【発明の実施の形態】次に、本発明にかかる液晶表示素
子のソースドライバ及び液晶表示素子の駆動方法の実施
の形態の具体例を図面を参照しながら説明する。図２
は、本発明の実施例に係るソースドライバのブロック構
成図を示すものである。図２を参照すれば、本発明の実
施例に係るソースドライバは、デジタルデータ信号（Ｒ
ＧＢデータ）を格納するレジスタ部１００と、レジスタ
部１００から提供されるデジタルデータ信号の電圧レベ
ルをシフトさせるレベルシフタ２００と、デジタルデー
タ信号を入力してバッファ制御信号（ＣＳ１〜ＣＳｎ）
を発生する出力バッファ制御回路部７００と、複数の階
調電圧（Ｖ１〜Ｖｎ）を発生する抵抗ストリング８００
と、出力バッファ制御回路部７００から発生したバッフ
ァ制御信号（ＣＳ１〜ＣＳｎ）により階調電圧（Ｖ１〜
Ｖｎ）をバッファリングして伝達するための出力バッフ
ァ６００と、レベルシフタ２００からの出力信号（ＬＳ
１〜ＬＳｋ）に応じて出力バッファ６００の出力信号
（ＧＶ１〜ＧＶｎ）をＬＣＤパネル９００に提供するた
めのデジタル／アナログ変換器５００を含む。
子のソースドライバ及び液晶表示素子の駆動方法の実施
の形態の具体例を図面を参照しながら説明する。図２
は、本発明の実施例に係るソースドライバのブロック構
成図を示すものである。図２を参照すれば、本発明の実
施例に係るソースドライバは、デジタルデータ信号（Ｒ
ＧＢデータ）を格納するレジスタ部１００と、レジスタ
部１００から提供されるデジタルデータ信号の電圧レベ
ルをシフトさせるレベルシフタ２００と、デジタルデー
タ信号を入力してバッファ制御信号（ＣＳ１〜ＣＳｎ）
を発生する出力バッファ制御回路部７００と、複数の階
調電圧（Ｖ１〜Ｖｎ）を発生する抵抗ストリング８００
と、出力バッファ制御回路部７００から発生したバッフ
ァ制御信号（ＣＳ１〜ＣＳｎ）により階調電圧（Ｖ１〜
Ｖｎ）をバッファリングして伝達するための出力バッフ
ァ６００と、レベルシフタ２００からの出力信号（ＬＳ
１〜ＬＳｋ）に応じて出力バッファ６００の出力信号
（ＧＶ１〜ＧＶｎ）をＬＣＤパネル９００に提供するた
めのデジタル／アナログ変換器５００を含む。
【００１５】従来と同様に、レジスタ部１００は、イネ
ーブル信号（Ｅ１〜Ｅｍ）を順次、発生するシフトレジ
スタ１１０と、外部から印加される所定ビット、例え
ば、６ビットのＲＧＢデータ（Ｒ０〜Ｒ５）、（Ｇ０〜
Ｇ５）、（Ｂ０〜Ｂ５）、すなわち１８ビットのビデオ
信号をシフトレジスタ１１０からのイネーブル信号（Ｅ
１〜Ｅｍ）により各画素別にＲＧＢデータを順次、格納
するサンプリングレジスタ１２０と、外部から印加され
るロード信号（ＬＤ）によりサンプリングレジスタ１２
０に順次、格納されたＲＧＢデータを一度に格納するホ
ールドレジスタ１３０により構成されている。
ーブル信号（Ｅ１〜Ｅｍ）を順次、発生するシフトレジ
スタ１１０と、外部から印加される所定ビット、例え
ば、６ビットのＲＧＢデータ（Ｒ０〜Ｒ５）、（Ｇ０〜
Ｇ５）、（Ｂ０〜Ｂ５）、すなわち１８ビットのビデオ
信号をシフトレジスタ１１０からのイネーブル信号（Ｅ
１〜Ｅｍ）により各画素別にＲＧＢデータを順次、格納
するサンプリングレジスタ１２０と、外部から印加され
るロード信号（ＬＤ）によりサンプリングレジスタ１２
０に順次、格納されたＲＧＢデータを一度に格納するホ
ールドレジスタ１３０により構成されている。
【００１６】以下、上記のような構成を有する本発明の
液晶表示素子のソースドライバの動作を説明する。サン
プリングレジスタ１１０は、ＲＧＢデータを入力してシ
フトレジスタ１１０から発生したイネーブル信号（Ｅ１
〜Ｅｍ）により各画素別に格納する。各々の画素は、３
個のチャネルから構成される。すなわち、サンプリング
レジスタ１２０は、最初に入力されるビデオ信号、すな
わち６ビットのＲＧＢ信号（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ
６）、（Ｂ０〜Ｂ６）を第１イネーブル信号Ｅ１により
第１乃至第３チャネルに各々格納し、第２番目に入力さ
れるＲＧＢ信号（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ６）、（Ｂ
０〜Ｂ６）を第２イネーブル信号Ｅ２により第４乃至第
６チャネルに各々格納する。このように第ｍイネーブル
信号Ｅｍにより最後のＲＧＢデータ（Ｒ０〜Ｒ６）、
（Ｇ０〜Ｇ６）、（Ｂ０〜Ｂ６）を最後の３個のチャネ
ルに格納する。
液晶表示素子のソースドライバの動作を説明する。サン
プリングレジスタ１１０は、ＲＧＢデータを入力してシ
フトレジスタ１１０から発生したイネーブル信号（Ｅ１
〜Ｅｍ）により各画素別に格納する。各々の画素は、３
個のチャネルから構成される。すなわち、サンプリング
レジスタ１２０は、最初に入力されるビデオ信号、すな
わち６ビットのＲＧＢ信号（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ
６）、（Ｂ０〜Ｂ６）を第１イネーブル信号Ｅ１により
第１乃至第３チャネルに各々格納し、第２番目に入力さ
れるＲＧＢ信号（Ｒ０〜Ｒ６）、（Ｇ０〜Ｇ６）、（Ｂ
０〜Ｂ６）を第２イネーブル信号Ｅ２により第４乃至第
６チャネルに各々格納する。このように第ｍイネーブル
信号Ｅｍにより最後のＲＧＢデータ（Ｒ０〜Ｒ６）、
（Ｇ０〜Ｇ６）、（Ｂ０〜Ｂ６）を最後の３個のチャネ
ルに格納する。
【００１７】本発明の実施例において、液晶表示素子の
一つの走査ラインが８０個の画素から構成されるなら
ば、シフトレジスタ１１０は、第１乃至第８０イネーブ
ル信号（Ｅ１〜Ｅ８０）を発生し、サンプリングレジス
タ１２０は、各画素に対するＲＧＢデータを各チャネル
ごとに格納するので、２４０個のチャネルに順次、入力
されるＲＧＢデータを格納する。このようにサンプリン
グレジスタ１２０に一つの走査ラインに対するＲＧＢデ
ータが全部格納されれば、ホールドレジスタ１３０は、
ロード信号（ＬＤ）によりサンプリングレジスタ１２０
からの一つの走査ラインに対するＲＧＢデータを同時に
格納する。レベルシフタ２００は、ホールドレジスタ１
３０から印加されるＲＧＢデータのレベルをシフトして
デジタル／アナログ変換器５００に出力する。
一つの走査ラインが８０個の画素から構成されるなら
ば、シフトレジスタ１１０は、第１乃至第８０イネーブ
ル信号（Ｅ１〜Ｅ８０）を発生し、サンプリングレジス
タ１２０は、各画素に対するＲＧＢデータを各チャネル
ごとに格納するので、２４０個のチャネルに順次、入力
されるＲＧＢデータを格納する。このようにサンプリン
グレジスタ１２０に一つの走査ラインに対するＲＧＢデ
ータが全部格納されれば、ホールドレジスタ１３０は、
ロード信号（ＬＤ）によりサンプリングレジスタ１２０
からの一つの走査ラインに対するＲＧＢデータを同時に
格納する。レベルシフタ２００は、ホールドレジスタ１
３０から印加されるＲＧＢデータのレベルをシフトして
デジタル／アナログ変換器５００に出力する。
【００１８】一方、デジタルデータ信号であるＲＧＢデ
ータ信号は、出力バッファ制御回路部７００にも印加さ
れるが、出力バッファ制御回路部７００は、ＲＧＢデー
タ信号を入力してバッファ制御信号（ＣＳ１〜ＣＳｎ）
を発生する。出力バッファ６００は、各バッファ制御信
号（ＣＳ１〜ＣＳｎ）により動作及び非動作が決定され
る複数のバッファを備えているが、従来では、パネルの
チャネル数のバッファを備えたが、本発明の実施例で
は、ディスプレーしようとする階調電圧数に該当する数
のバッファを備えれば良い。例えば、６４階調を表現し
ようとする場合には、６４個のバッファのみを備えるこ
とになる。したがって、パネルのチャネル数に応じてバ
ッファを備える従来の技術（図１）よりバッファの個数
が少ないのみでなく、パネルが大きくなることにより増
加するチャネル数に関係なしに階調電圧数に応じた固定
的な数のバッファのみ必要とすることになるので、それ
だけ消費電力を低減することができる。
ータ信号は、出力バッファ制御回路部７００にも印加さ
れるが、出力バッファ制御回路部７００は、ＲＧＢデー
タ信号を入力してバッファ制御信号（ＣＳ１〜ＣＳｎ）
を発生する。出力バッファ６００は、各バッファ制御信
号（ＣＳ１〜ＣＳｎ）により動作及び非動作が決定され
る複数のバッファを備えているが、従来では、パネルの
チャネル数のバッファを備えたが、本発明の実施例で
は、ディスプレーしようとする階調電圧数に該当する数
のバッファを備えれば良い。例えば、６４階調を表現し
ようとする場合には、６４個のバッファのみを備えるこ
とになる。したがって、パネルのチャネル数に応じてバ
ッファを備える従来の技術（図１）よりバッファの個数
が少ないのみでなく、パネルが大きくなることにより増
加するチャネル数に関係なしに階調電圧数に応じた固定
的な数のバッファのみ必要とすることになるので、それ
だけ消費電力を低減することができる。
【００１９】複数の各バッファは、各バッファ制御信号
（ＣＳ１〜ＣＳｎ）により動作如何が決定され、動作が
必要なものと決定されれば、抵抗ストリング８００から
提供される複数の階調電圧（Ｖ１〜Ｖｎ）中、自分が出
力を担当している一つの階調電圧を出力することにな
り、これはデジタル／アナログ変換器５００の入力信号
（ＧＶ１〜ＧＶｎ）の中の一つになる。一例として見た
発明の実施例で６４階調（Ｖ１〜Ｖ６４）中、最初階調
Ｖ１のみパネルに表現する場合、出力バッファ制御回路
の出力（ＣＳ１〜ＣＳ６４）により６４個のバッファを
備えた出力バッファ６００の中のＶ１の出力を担当する
バッファのみ動作状態になってＶ１値をデジタル／アナ
ログ変換器５００の入力ＧＶ１に出力することになる。
そして、残りの６３個のバッファは、非動作状態となっ
て動作待機時消費する定電流がなくなる。デジタル／ア
ナログ変換器５００は、レベルシフタ２００からの出力
信号（ＬＳ１〜ＬＳｋ）により出力バッファ６００の最
初階調Ｖ１に対する出力信号ＧＶ １をＬＣＤパネル９０
０に出力してディスプレイすることになる。
（ＣＳ１〜ＣＳｎ）により動作如何が決定され、動作が
必要なものと決定されれば、抵抗ストリング８００から
提供される複数の階調電圧（Ｖ１〜Ｖｎ）中、自分が出
力を担当している一つの階調電圧を出力することにな
り、これはデジタル／アナログ変換器５００の入力信号
（ＧＶ１〜ＧＶｎ）の中の一つになる。一例として見た
発明の実施例で６４階調（Ｖ１〜Ｖ６４）中、最初階調
Ｖ１のみパネルに表現する場合、出力バッファ制御回路
の出力（ＣＳ１〜ＣＳ６４）により６４個のバッファを
備えた出力バッファ６００の中のＶ１の出力を担当する
バッファのみ動作状態になってＶ１値をデジタル／アナ
ログ変換器５００の入力ＧＶ１に出力することになる。
そして、残りの６３個のバッファは、非動作状態となっ
て動作待機時消費する定電流がなくなる。デジタル／ア
ナログ変換器５００は、レベルシフタ２００からの出力
信号（ＬＳ１〜ＬＳｋ）により出力バッファ６００の最
初階調Ｖ１に対する出力信号ＧＶ １をＬＣＤパネル９０
０に出力してディスプレイすることになる。
【００２０】上述したように、本発明の実施例に係る液
晶表示素子のソースドライバは、例えば、６４階調レベ
ルに対して６４個のバッファのみで構成し、複数のバッ
ファ中、出力が必要な階調に該当するバッファのみを駆
動させる。したがって、従来の構造がサンプリングレジ
スタのチャネル数、すなわちＬＣＤパネルのチャネル数
だけバッファを備えたので電力消費が多かったが、本発
明では、出力バッファの個数を減少させたのみでなく、
出力する階調によって動作が必要なバッファを除き、残
りのバッファはオフさせることによって、全体出力バッ
ファの消費電力を大きく減少させることができる。
晶表示素子のソースドライバは、例えば、６４階調レベ
ルに対して６４個のバッファのみで構成し、複数のバッ
ファ中、出力が必要な階調に該当するバッファのみを駆
動させる。したがって、従来の構造がサンプリングレジ
スタのチャネル数、すなわちＬＣＤパネルのチャネル数
だけバッファを備えたので電力消費が多かったが、本発
明では、出力バッファの個数を減少させたのみでなく、
出力する階調によって動作が必要なバッファを除き、残
りのバッファはオフさせることによって、全体出力バッ
ファの消費電力を大きく減少させることができる。
【００２１】図３は、本発明の実施例に係るソースドラ
イバにおける出力バッファ制御回路部７００のブロック
構成図を示すものであって、図４は、出力バッファ制御
回路部７００の詳細ブロック構成図を示すものである。
図３及び図４を参照すれば、本発明の出力バッファ制御
回路部７００は、出力バッファ６００の複数のバッファ
のアドレスを格納するためのバッファアドレス格納部７
１０と、バッファアドレス格納部７１０の出力信号とＲ
ＧＢデータ信号とを比較するための比較部７２０と、比
較部７２０の出力信号（ＰＳ＿ｃｔｒｌ １〜ＰＳ＿ｃｔ
ｒｌｎ）により出力バッファ６００の複数のバッファを
駆動するためのバッファ制御信号（ＣＳ１〜ＣＳｎ）を
発生するための制御信号発生部７３０とからなる。
イバにおける出力バッファ制御回路部７００のブロック
構成図を示すものであって、図４は、出力バッファ制御
回路部７００の詳細ブロック構成図を示すものである。
図３及び図４を参照すれば、本発明の出力バッファ制御
回路部７００は、出力バッファ６００の複数のバッファ
のアドレスを格納するためのバッファアドレス格納部７
１０と、バッファアドレス格納部７１０の出力信号とＲ
ＧＢデータ信号とを比較するための比較部７２０と、比
較部７２０の出力信号（ＰＳ＿ｃｔｒｌ １〜ＰＳ＿ｃｔ
ｒｌｎ）により出力バッファ６００の複数のバッファを
駆動するためのバッファ制御信号（ＣＳ１〜ＣＳｎ）を
発生するための制御信号発生部７３０とからなる。
【００２２】バッファアドレス格納部７１０は、複数個
のバッファアドレス器７１１〜７１ｎから構成され、各
バッファアドレス器７１１〜７１ｎは、出力バッファ６
００の複数個のバッファ６１１〜６１ｎ中、該当する一
つのバッファに対するアドレスを格納する。バッファア
ドレス器７１１〜７１ｎに格納されたアドレスは、複数
のバッファ中、所定の色相情報に対する該当する階調電
圧を提供するためのバッファのアドレスを格納するもの
である。
のバッファアドレス器７１１〜７１ｎから構成され、各
バッファアドレス器７１１〜７１ｎは、出力バッファ６
００の複数個のバッファ６１１〜６１ｎ中、該当する一
つのバッファに対するアドレスを格納する。バッファア
ドレス器７１１〜７１ｎに格納されたアドレスは、複数
のバッファ中、所定の色相情報に対する該当する階調電
圧を提供するためのバッファのアドレスを格納するもの
である。
【００２３】例えば、第１バッファ６１１は、複数の階
調電圧の中の第１階調電圧Ｖ１が提供され、第２バッフ
ァ６１２は、第２階調電圧Ｖ２が提供され、第ｎバッフ
ァ６１ｎは、第ｎ階調電圧Ｖｎが提供される場合、第１
バッファアドレス器７１１は、第１階調の色相情報を提
供するための第１バッファ６１１のアドレスを格納し、
第２バッファアドレス器７１２は、第２階調の色相情報
を提供するための第２バッファ６１２のアドレスを格納
し、第ｎバッファアドレス器７１ｎは、第ｎ階調の色相
情報を提供するための第ｎバッファ６１ｎのアドレスを
格納するものである。
調電圧の中の第１階調電圧Ｖ１が提供され、第２バッフ
ァ６１２は、第２階調電圧Ｖ２が提供され、第ｎバッフ
ァ６１ｎは、第ｎ階調電圧Ｖｎが提供される場合、第１
バッファアドレス器７１１は、第１階調の色相情報を提
供するための第１バッファ６１１のアドレスを格納し、
第２バッファアドレス器７１２は、第２階調の色相情報
を提供するための第２バッファ６１２のアドレスを格納
し、第ｎバッファアドレス器７１ｎは、第ｎ階調の色相
情報を提供するための第ｎバッファ６１ｎのアドレスを
格納するものである。
【００２４】比較部７２０は、バッファアドレス格納部
７１０のバッファアドレス器７１１〜７１ｎの出力信号
とＲＧＢデータ信号とを順次、比較して二つの信号が同
じである場合、制御信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃ
ｔｒｌｎ）を発生する複数の比較器７２１〜７２ｎから
なる。制御信号発生部７３０は、比較部７２０の複数の
比較器７２１〜７２ｎからの出力信号（ＰＳ＿ｃｔｒｌ
１〜ＰＳ＿ｃｔｒｌｎ）を入力して出力バッファ６００
の複数のバッファ６１１〜６１ｎを駆動するためのバッ
ファ制御信号（ＣＳ１〜ＣＳｎ）を各々発生する複数の
信号発生器７３１〜７３ｎからなる。
７１０のバッファアドレス器７１１〜７１ｎの出力信号
とＲＧＢデータ信号とを順次、比較して二つの信号が同
じである場合、制御信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ＿ｃ
ｔｒｌｎ）を発生する複数の比較器７２１〜７２ｎから
なる。制御信号発生部７３０は、比較部７２０の複数の
比較器７２１〜７２ｎからの出力信号（ＰＳ＿ｃｔｒｌ
１〜ＰＳ＿ｃｔｒｌｎ）を入力して出力バッファ６００
の複数のバッファ６１１〜６１ｎを駆動するためのバッ
ファ制御信号（ＣＳ１〜ＣＳｎ）を各々発生する複数の
信号発生器７３１〜７３ｎからなる。
【００２５】一方、ＲＧＢデータ信号は、デジタル電源
電圧に基づいて信号が設定されている。したがって、比
較部７２０は、デジタル電源電圧を基準として動作す
る。しかし出力バッファがアナログ電源電圧値を使用す
るので、バッファ制御信号（ＣＳ１〜ＣＳｎ）を発生す
る制御信号発生部７３０は、その内部にレベルシフタを
別途に備えれば良い。すなわち、各信号発生部７３１〜
７３ｎは、各々レベルシフタ（図示せず）を備える。
電圧に基づいて信号が設定されている。したがって、比
較部７２０は、デジタル電源電圧を基準として動作す
る。しかし出力バッファがアナログ電源電圧値を使用す
るので、バッファ制御信号（ＣＳ１〜ＣＳｎ）を発生す
る制御信号発生部７３０は、その内部にレベルシフタを
別途に備えれば良い。すなわち、各信号発生部７３１〜
７３ｎは、各々レベルシフタ（図示せず）を備える。
【００２６】以下、上記のような構成を有する本発明の
出力バッファ制御回路部７００の動作を図３、図４に基
づいて説明する。バッファアドレス格納部７１０は、出
力バッファ６００を構成する複数のバッファ６１１〜６
１ｎのアドレスをバッファアドレス器７１１〜７１ｎを
介して格納する。すなわち、第１バッファアドレス器７
１１には、出力バッファ６００の複数のバッファ６１１
〜６１ｎ中の第１バッファ７１１のアドレスを格納し、
第ｎバッファアドレス器７１ｎは、複数のバッファ６１
１〜６１ｎの中の第ｎバッファ６１ｎのアドレスを格納
する。
出力バッファ制御回路部７００の動作を図３、図４に基
づいて説明する。バッファアドレス格納部７１０は、出
力バッファ６００を構成する複数のバッファ６１１〜６
１ｎのアドレスをバッファアドレス器７１１〜７１ｎを
介して格納する。すなわち、第１バッファアドレス器７
１１には、出力バッファ６００の複数のバッファ６１１
〜６１ｎ中の第１バッファ７１１のアドレスを格納し、
第ｎバッファアドレス器７１ｎは、複数のバッファ６１
１〜６１ｎの中の第ｎバッファ６１ｎのアドレスを格納
する。
【００２７】バッファアドレス格納部７１０の各バッフ
ァアドレス器７１１〜７１ｎの出力信号は、比較部７２
０の複数の比較器７２１〜７２ｎ中、該当する一つの比
較器の一入力に提供する。一方、比較部７２０の複数の
比較器７２１〜７２ｎの他の入力には、ＲＧＢデータ信
号が順次、印加される。比較部７２０の各比較器７２１
〜７２ｎは、二つの入力信号を比較して出力信号（ＰＳ
＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）を発生する。すなわ
ち、ＲＧＢデータ信号が比較部７２０の各比較器７２１
〜７２ｎに提供されれば、各比較器７２１〜７２ｎは、
ＲＧＢデータとバッファアドレス格納部７１０の複数の
バッファアドレス器７１１〜７１ｎ中、該当する一つの
バッファアドレス器から提供された出力信号と比較して
同じである場合、各出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ
＿ｃｔｒｌｎ）を発生する。
ァアドレス器７１１〜７１ｎの出力信号は、比較部７２
０の複数の比較器７２１〜７２ｎ中、該当する一つの比
較器の一入力に提供する。一方、比較部７２０の複数の
比較器７２１〜７２ｎの他の入力には、ＲＧＢデータ信
号が順次、印加される。比較部７２０の各比較器７２１
〜７２ｎは、二つの入力信号を比較して出力信号（ＰＳ
＿ｃｔｒｌ１〜ＰＳ＿ｃｔｒｌｎ）を発生する。すなわ
ち、ＲＧＢデータ信号が比較部７２０の各比較器７２１
〜７２ｎに提供されれば、各比較器７２１〜７２ｎは、
ＲＧＢデータとバッファアドレス格納部７１０の複数の
バッファアドレス器７１１〜７１ｎ中、該当する一つの
バッファアドレス器から提供された出力信号と比較して
同じである場合、各出力信号（ＰＳ＿ｃｔｒｌ１〜ＰＳ
＿ｃｔｒｌｎ）を発生する。
【００２８】例えば、任意の６ビットＲＧＢデータ信号
が印加された場合、ＲＧＢデータが第ｎ階調に対する色
相情報を有する信号であると仮定すれば、ＲＧＢデータ
と第ｎバッファアドレス器７１ｎの出力信号とが同一に
なって複数の比較器７２１〜７２ｎ中、第ｎ比較器７２
ｎが活性化状態の出力信号ＰＳ＿ｃｔｒｌｎを発生す
る。制御信号発生部７３０は、比較部７２０の各比較器
７２１〜７２ｎからの出力信号（ＰＳ＿ｃｔｒｌ１〜Ｐ
Ｓ＿ｃｔｒｌｎ）により複数の信号発生器７３１〜７３
ｎ中、該当する一つの信号発生器がバッファ制御信号
（ＣＳ１〜ＣＳｎ）を発生する。
が印加された場合、ＲＧＢデータが第ｎ階調に対する色
相情報を有する信号であると仮定すれば、ＲＧＢデータ
と第ｎバッファアドレス器７１ｎの出力信号とが同一に
なって複数の比較器７２１〜７２ｎ中、第ｎ比較器７２
ｎが活性化状態の出力信号ＰＳ＿ｃｔｒｌｎを発生す
る。制御信号発生部７３０は、比較部７２０の各比較器
７２１〜７２ｎからの出力信号（ＰＳ＿ｃｔｒｌ１〜Ｐ
Ｓ＿ｃｔｒｌｎ）により複数の信号発生器７３１〜７３
ｎ中、該当する一つの信号発生器がバッファ制御信号
（ＣＳ１〜ＣＳｎ）を発生する。
【００２９】すなわち、比較部７２０の第１比較器７２
１から活性化状態の出力信号ＰＳ＿ｃｔｒｌ１が発生す
れば、第１信号発生器７３１は、出力バッファ６００の
複数のバッファ６１１〜６１ｎ中、該当する一つのバッ
ファ６１１を制御するためのバッファ制御信号ＣＳ１を
発生する。第２比較器７２２から活性化状態の出力信号
ＰＳ＿ｃｔｒｌ２が発生すれば、第２信号発生器７３２
は、出力バッファ６００の複数のバッファ６１１〜６１
ｎ中、該当する一つのバッファ６１２を制御するための
バッファ制御信号ＣＳ２を発生する。そして、第ｎ比較
器７２ｎから活性化状態の出力信号ＰＳ＿ｃｔｒｌｎが
発生すれば、第ｎ信号発生器７３２は、出力バッファ６
００の複数のバッファ６１１〜６１ｎ中、該当するバッ
ファ６１ｎを制御するためのバッファ制御信号ＣＳｎを
発生する。
１から活性化状態の出力信号ＰＳ＿ｃｔｒｌ１が発生す
れば、第１信号発生器７３１は、出力バッファ６００の
複数のバッファ６１１〜６１ｎ中、該当する一つのバッ
ファ６１１を制御するためのバッファ制御信号ＣＳ１を
発生する。第２比較器７２２から活性化状態の出力信号
ＰＳ＿ｃｔｒｌ２が発生すれば、第２信号発生器７３２
は、出力バッファ６００の複数のバッファ６１１〜６１
ｎ中、該当する一つのバッファ６１２を制御するための
バッファ制御信号ＣＳ２を発生する。そして、第ｎ比較
器７２ｎから活性化状態の出力信号ＰＳ＿ｃｔｒｌｎが
発生すれば、第ｎ信号発生器７３２は、出力バッファ６
００の複数のバッファ６１１〜６１ｎ中、該当するバッ
ファ６１ｎを制御するためのバッファ制御信号ＣＳｎを
発生する。
【００３０】出力バッファ６００は、抵抗ストリング８
００（図２）から発生する複数の階調電圧（Ｖ１〜Ｖ
６４）中、該当する一つの階調電圧を入力とし、出力バ
ッファ制御回路部７００から発生したバッファ制御信号
（ＣＳ１〜ＣＳｎ）により制御されて入力信号をデジタ
ル／アナログ変換器５００（図２）に提供する複数のバ
ッファ６１１〜６１ｎを備える。出力バッファ制御回路
部７００からバッファ制御信号ＣＳ１が提供されれば、
複数のバッファ６１１〜６１ｎ中、第１バッファ６１１
がイネーブルされて抵抗ストリング８００から発生する
第１階調電圧Ｖ１を出力信号ＧＶ１としてデジタル／ア
ナログ変換器５００に提供する。そして、バッファ制御
信号ＣＳ２またはＣＳｎが提供される場合には、第２バ
ッファ６１２または第ｎバッファ６１ｎがイネーブルさ
れて第２階調電圧Ｖ２または第ｎ階調電圧Ｖｎを出力信
号ＧＶ２またはＧＶｎとしてデジタル／アナログ変換器
５００に提供する。
００（図２）から発生する複数の階調電圧（Ｖ１〜Ｖ
６４）中、該当する一つの階調電圧を入力とし、出力バ
ッファ制御回路部７００から発生したバッファ制御信号
（ＣＳ１〜ＣＳｎ）により制御されて入力信号をデジタ
ル／アナログ変換器５００（図２）に提供する複数のバ
ッファ６１１〜６１ｎを備える。出力バッファ制御回路
部７００からバッファ制御信号ＣＳ１が提供されれば、
複数のバッファ６１１〜６１ｎ中、第１バッファ６１１
がイネーブルされて抵抗ストリング８００から発生する
第１階調電圧Ｖ１を出力信号ＧＶ１としてデジタル／ア
ナログ変換器５００に提供する。そして、バッファ制御
信号ＣＳ２またはＣＳｎが提供される場合には、第２バ
ッファ６１２または第ｎバッファ６１ｎがイネーブルさ
れて第２階調電圧Ｖ２または第ｎ階調電圧Ｖｎを出力信
号ＧＶ２またはＧＶｎとしてデジタル／アナログ変換器
５００に提供する。
【００３１】したがって、デジタル／アナログ変換器５
００は、レベルシフタ４００からの出力信号（ＬＳ１〜
ＬＳｋ）により出力バッファ６００から提供される階調
電圧（ＧＶ１〜ＧＶｎ）を選択して液晶パネル９００に
提供することになる。上記のような動作を一つのフレー
ムに対する色相情報（階調レベル電圧）の出力が完了す
る時点まで出力バッファ制御回路部７００を介して繰り
返し行なう。この場合、一つのフレームに対する色相情
報の出力が完了する時点まで比較部７２０の複数の比較
器７２１〜７２ｎ中、一つの比較器、例えば、比較器７
２ｎにバッファアドレス器７１ｎから入力される色相情
報とＲＧＢデータ信号が一度も同一ではない場合、比較
器７２ｎは、活性化状態の出力信号ＰＳ＿ｃｔｒｌｎを
一度も発生しない。
００は、レベルシフタ４００からの出力信号（ＬＳ１〜
ＬＳｋ）により出力バッファ６００から提供される階調
電圧（ＧＶ１〜ＧＶｎ）を選択して液晶パネル９００に
提供することになる。上記のような動作を一つのフレー
ムに対する色相情報（階調レベル電圧）の出力が完了す
る時点まで出力バッファ制御回路部７００を介して繰り
返し行なう。この場合、一つのフレームに対する色相情
報の出力が完了する時点まで比較部７２０の複数の比較
器７２１〜７２ｎ中、一つの比較器、例えば、比較器７
２ｎにバッファアドレス器７１ｎから入力される色相情
報とＲＧＢデータ信号が一度も同一ではない場合、比較
器７２ｎは、活性化状態の出力信号ＰＳ＿ｃｔｒｌｎを
一度も発生しない。
【００３２】これにより制御信号発生部７３０の信号発
生器７３ｎからバッファ６１ｎをイネーブルさせるため
の信号ＣＳｎが発生しないので、バッファ６１ｎは、一
つのフレームの間オフ状態を維持して電力消費をしない
ことになる。結果的に、ある色相情報を有した一つのフ
レームのデータを出力する時、出力を要しない色相情報
を入力とするバッファは、常にオフ状態となって不要な
定電流の消費を防止できる。
生器７３ｎからバッファ６１ｎをイネーブルさせるため
の信号ＣＳｎが発生しないので、バッファ６１ｎは、一
つのフレームの間オフ状態を維持して電力消費をしない
ことになる。結果的に、ある色相情報を有した一つのフ
レームのデータを出力する時、出力を要しない色相情報
を入力とするバッファは、常にオフ状態となって不要な
定電流の消費を防止できる。
【００３３】以上、説明したように、従来のソースドラ
イバ回路は、各チャネル当たりに一つの出力バッファが
配列されてＬＣＤパネルの大きさが増加、すなわちチャ
ネル数が増加することによって出力バッファの数が増加
することになるが、本発明の実施例では、画素数に関係
なく階調レベル数に該当する数のバッファのみ必要とな
るので、液晶パネルを駆動することに必要なバッファの
数を減少させることができるのみでなく、階調電圧を出
力するバッファのみを駆動し、残りのバッファはオフさ
せることによって、電力消費を減少させることができ
る。
イバ回路は、各チャネル当たりに一つの出力バッファが
配列されてＬＣＤパネルの大きさが増加、すなわちチャ
ネル数が増加することによって出力バッファの数が増加
することになるが、本発明の実施例では、画素数に関係
なく階調レベル数に該当する数のバッファのみ必要とな
るので、液晶パネルを駆動することに必要なバッファの
数を減少させることができるのみでなく、階調電圧を出
力するバッファのみを駆動し、残りのバッファはオフさ
せることによって、電力消費を減少させることができ
る。
【００３４】尚、本発明は、上述の実施例に限られるも
のではない。本発明の技術的範囲から逸脱しない範囲内
で多様に変更実施することが可能である。
のではない。本発明の技術的範囲から逸脱しない範囲内
で多様に変更実施することが可能である。
【００３５】
【発明の効果】上述したように、本発明による液晶表示
素子のソースドライバ及び液晶表示素子の駆動方法によ
れば、画素数に関係なく、階調レベル数だけのバッファ
により出力バッファを構成し、複数のバッファ中、該当
するバッファのみを駆動させることによって、消費電力
を減少させることのできる効果がある。
素子のソースドライバ及び液晶表示素子の駆動方法によ
れば、画素数に関係なく、階調レベル数だけのバッファ
により出力バッファを構成し、複数のバッファ中、該当
するバッファのみを駆動させることによって、消費電力
を減少させることのできる効果がある。
【図１】従来の液晶表示素子のソースドライバのブロッ
ク構成図である。
ク構成図である。
【図２】本発明の実施例に係る液晶表示素子のソースド
ライバのブロック構成図である。
ライバのブロック構成図である。
【図３】本発明の実施例に係る液晶表示素子のソースド
ライバにおける出力バッファ制御回路部のブロック構成
図である。
ライバにおける出力バッファ制御回路部のブロック構成
図である。
【図４】本発明の実施例に係る液晶表示素子のソースド
ライバにおける出力バッファ制御回路部の詳細ブロック
構成図である。
ライバにおける出力バッファ制御回路部の詳細ブロック
構成図である。
１００ レジスタ部
１１０ シフトレジスタ
１２０ サンプリングレジスタ
１３０ ホールドレジスタ
２００ レベルシフタ
５００ デジタル／アナログ変換器
６００ 出力バッファ
６１１〜６１ｎ バッファ
７００ 出力バッファ制御回路部
７１０ バッファアドレス格納手段
７１１〜７１ｎ バッファアドレス器
７２０ 比較手段
７２１〜７２ｎ 比較器
７３０ 制御信号発生手段
７３１〜７３ｎ 信号発生器
８００ 抵抗ストリング
９００ 液晶パネル
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｂ
６２３Ｆ
６２３Ｒ
６３１ ６３１Ｍ
６４１ ６４１Ｃ
Ｆターム(参考） 2H093 NC03 NC13 NC15 NC16 NC22
NC23 NC24 NC26 NC27 NC49
ND05 ND06 ND39 NE07
5C006 AA01 AA16 AA22 AF06 AF51
AF53 AF61 AF69 AF83 AF84
BB11 BC12 BC16 BC20 BF03
BF05 BF11 BF14 BF25 BF43
BF46 FA44 FA47 FA56
5C080 AA10 BB05 CC03 DD03 DD22
DD26 EE29 EE30 JJ02 KK07
KK47
Claims (14)
- 【請求項１】 色相情報のデジタルデータ信号を格納す
るレジスタ部と、 前記レジスタ部から提供されたデジタルデータ信号をレ
ベル変換するレベルシフタと、 前記デジタルデータ信号に応答して複数のバッファ制御
信号を発生する出力バッファ制御回路部と、 アナログ信号である複数の階調電圧を発生する抵抗スト
リングと、 前記出力バッファ制御回路部から発生した前記複数のバ
ッファ制御信号により前記複数の階調電圧をバッファリ
ングして伝達するための出力バッファと、 前記レベルシフタからの出力信号により前記出力バッフ
ァから提供された階調電圧を液晶パネルに提供するため
のデジタル／アナログ変換器とを備えることを特徴とす
る液晶表示素子のソースドライバ。 - 【請求項２】 前記出力バッファは、前記抵抗ストリン
グから提供された複数の階調電圧中、該当する一つの階
調電圧のみを前記デジタル／アナログ変換器に提供する
ための複数のバッファから構成されることを特徴とする
請求項１に記載の液晶表示素子のソースドライバ。 - 【請求項３】 前記出力バッファ制御回路部は、 前記出力バッファの複数のバッファのアドレスを格納す
るためのバッファアドレス格納手段と、 前記バッファアドレス格納手段の出力信号と前記デジタ
ルデータ信号の出力信号とを比較するための比較手段
と、 前記比較手段の出力信号により前記出力バッファの複数
のバッファを各々駆動するための前記複数のバッファ制
御信号を発生するための制御信号発生手段とを備えるこ
とを特徴とする請求項１に記載の液晶表示素子のソース
ドライバ。 - 【請求項４】 前記バッファアドレス格納手段は、前記
出力バッファの複数個のバッファ中、該当する一つのバ
ッファのアドレスを各々格納するための複数のバッファ
アドレス器を備えることを特徴とする請求項３に記載の
液晶表示素子のソースドライバ。 - 【請求項５】 前記比較手段は、前記バッファアドレス
格納手段の各バッファアドレス器の出力信号と前記デジ
タルデータ信号から順次、印加される出力信号とを比較
して二つの信号が同じである場合、活性化状態の制御信
号を各々発生する複数の比較器からなることを特徴とす
る請求項３に記載の液晶表示素子のソースドライバ。 - 【請求項６】 前記制御信号発生手段は、前記比較手段
の各比較器から発生した制御信号を入力して前記出力バ
ッファの複数のバッファ中、該当する一つのバッファを
駆動するための複数のバッファ制御信号を各々発生する
複数の信号発生器からなることを特徴とする請求項３に
記載の液晶表示素子のソースドライバ。 - 【請求項７】 複数のイネーブル信号を順次、発生する
シフトレジスタと、外部から印加される複数のＲＧＢデ
ータを入力して前記シフトレジスタからの複数のイネー
ブル信号により各画素別に順次、格納するサンプリング
レジスタと、 外部から印加されるロード信号により前記サンプリング
レジスタに印加されるＲＧＢデータを格納するためのホ
ールドレジスタと、 前記ホールドレジスタに格納されたＲＧＢデータのレベ
ルをシフトさせるレベルシフタと、 前記ＲＧＢデータに応答して複数のバッファ制御信号を
発生する出力バッファ制御回路と、 アナログ信号である複数の階調電圧を発生する抵抗スト
リングと、 前記出力バッファ制御回路部から発生する複数のバッフ
ァ制御信号により前記複数の階調電圧をバッファリング
して伝達するための出力バッファと、 前記レベルシフタからの出力信号により前記出力バッフ
ァから提供された階調電圧を液晶パネルに提供するため
のデジタル／アナログ変換器とを備えることを特徴とす
る液晶表示素子のソースドライバ。 - 【請求項８】 前記出力バッファは、前記抵抗ストリン
グから提供された複数の階調電圧中、該当する一つの階
調電圧のみを前記デジタル／アナログ変換器に提供する
ための複数のバッファから構成されることを特徴とする
請求項７に記載の液晶表示素子のソースドライバ。 - 【請求項９】 前記出力バッファ制御回路部は、 前記出力バッファの複数のバッファのアドレスを格納す
るためのバッファアドレス格納手段と、 前記バッファアドレス格納手段の出力信号と前記ＲＧＢ
データとを比較するための比較手段と、 前記比較手段の出力信号により前記出力バッファの複数
のバッファを各々駆動するための複数のバッファ制御信
号を発生するための制御信号発生手段とからなることを
特徴とする請求項７に記載の液晶表示素子のソースドラ
イバ。 - 【請求項１０】 前記バッファアドレス格納手段は、前
記出力バッファの複数のバッファ中、該当する一つのバ
ッファのアドレスを各々格納するための複数のバッファ
アドレス器を含むことを特徴とする請求項８に記載の液
晶表示素子のソースドライバ。 - 【請求項１１】 前記比較手段は、前記バッファアドレ
ス格納手段の各バッファアドレス器の出力信号と前記Ｒ
ＧＢデータとを比較して二つの信号が同じである場合、
活性化状態の制御信号を各々発生する複数の比較器から
なることを特徴とする請求項９に記載の液晶表示素子の
ソースドライバ。 - 【請求項１２】 前記制御信号発生手段は、前記比較手
段の各比較器から発生する制御信号を入力して前記出力
バッファの複数のバッファ中、該当する一つのバッファ
を駆動するための複数のバッファ制御信号を各々発生す
る複数の信号発生器からなることを特徴とする請求項９
に記載の液晶表示素子のソースドライバ。 - 【請求項１３】 複数のバッファを備えた出力バッファ
と液晶パネルとを備えた液晶表示素子を駆動する方法に
おいて、 色相情報用デジタルデータ信号を生成するステップと、 前記デジタルデータ信号をレベルシフトさせるステップ
と、 前記出力バッファの複数のバッファのアドレスと前記デ
ジタルデータ信号とを比較するステップと、 前記出力バッファの複数のバッファのアドレスと前記デ
ジタルデータ信号との比較結果に応じて複数の階調電圧
中、出力が要求される階調電圧を各階調電圧の出力を担
当している各バッファを介して出力するステップと、 前記各バッファから出力される階調電圧を前記レベルシ
フトされた信号により液晶パネルに提供するステップと
を含むことを特徴とする液晶表示素子の駆動方法。 - 【請求項１４】 複数のバッファを備えた出力バッファ
と液晶パネルを備えた液晶表示素子を駆動する方法にお
いて、 複数のイネーブル信号を順次、発生するステップと、 前記複数のバッファに対するアドレスを格納するための
ステップと、 複数の階調電圧を発生するステップと、 外部から印加されるＲＧＢデータを入力し、前記複数の
イネーブル信号により各画素別に順次、格納するステッ
プと、 外部から印加されるロード信号により前記画素別に格納
されたＲＧＢデータを全ての画素に同時に格納するステ
ップと、 前記全ての画素に格納されたＲＧＢデータのレベルをシ
フトさせるステップと、 前記出力バッファの複数のバッファのアドレスと前記Ｒ
ＧＢデータとを比較して比較信号を発生するステップ
と、 前記比較信号により前記出力バッファの複数のバッファ
を駆動するための複数のバッファ制御信号を生成するス
テップと、 前記複数のバッファ制御信号によりイネーブルされた各
バッファを介して前記複数の階調電圧中、イネーブルさ
れたバッファが担当する階調電圧を出力するステップ
と、 前記各バッファから出力される階調電圧を前記レベルシ
フトされた信号により液晶パネルに提供するステップと
を含むことを特徴とする液晶表示素子の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-038691 | 2001-06-30 | ||
| KR10-2001-0038691A KR100428651B1 (ko) | 2001-06-30 | 2001-06-30 | 액정표시소자의 소오스 드라이버 및 액정표시소자 구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003029725A true JP2003029725A (ja) | 2003-01-31 |
| JP4446370B2 JP4446370B2 (ja) | 2010-04-07 |
Family
ID=19711617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078766A Expired - Fee Related JP4446370B2 (ja) | 2001-06-30 | 2002-03-20 | 液晶表示素子のソースドライバ及び液晶表示素子の駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6727880B2 (ja) |
| JP (1) | JP4446370B2 (ja) |
| KR (1) | KR100428651B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004271930A (ja) * | 2003-03-10 | 2004-09-30 | Nec Electronics Corp | 表示装置の駆動回路 |
| JP2005043865A (ja) * | 2003-07-08 | 2005-02-17 | Seiko Epson Corp | 表示装置の駆動方法及び駆動装置 |
| JP2006042363A (ja) * | 2004-07-27 | 2006-02-09 | Samsung Electronics Co Ltd | 増幅器の制御回路及び増幅器の制御方法 |
| JP2006126358A (ja) * | 2004-10-27 | 2006-05-18 | Casio Comput Co Ltd | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 |
| US7352314B2 (en) | 2005-08-16 | 2008-04-01 | Epson Imaging Devices Corporation | Digital-to-analog converter circuit |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406538B1 (ko) * | 2001-12-31 | 2003-11-20 | 주식회사 하이닉스반도체 | 저전력 엘시디 소스 드라이버의 비교회로 및 비교방법 |
| JP2005049418A (ja) * | 2003-07-30 | 2005-02-24 | Hitachi Displays Ltd | 液晶表示装置及びその最適階調電圧設定装置 |
| US6913914B2 (en) | 2003-11-18 | 2005-07-05 | Ultra Biotech Limited | Methods and compositions for treating hepatitis B |
| US8144100B2 (en) * | 2003-12-17 | 2012-03-27 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| US8179345B2 (en) * | 2003-12-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| KR100630494B1 (ko) | 2004-09-14 | 2006-10-02 | (주)픽셀칩스 | 엘씨디 소스 드라이버 및 이를 구비한 엘씨디 디스플레이장치 |
| KR100764736B1 (ko) | 2004-12-09 | 2007-10-08 | 삼성전자주식회사 | 크기가 감소된 데이터 드라이브 집적 회로 및 그것을구비한 디스플레이 장치 |
| CN1858839B (zh) * | 2005-05-02 | 2012-01-11 | 株式会社半导体能源研究所 | 显示装置的驱动方法 |
| US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| JP4622674B2 (ja) * | 2005-05-23 | 2011-02-02 | パナソニック株式会社 | 液晶表示装置 |
| KR100793083B1 (ko) * | 2006-03-14 | 2008-01-10 | 엘지전자 주식회사 | 액정 표시 장치 |
| TW201040908A (en) * | 2009-05-07 | 2010-11-16 | Sitronix Technology Corp | Source driver system having an integrated data bus for displays |
| TW201044347A (en) * | 2009-06-08 | 2010-12-16 | Sitronix Technology Corp | Integrated and simplified source driver system for displays |
| KR102054669B1 (ko) * | 2013-06-25 | 2020-01-22 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
| KR102174104B1 (ko) | 2014-02-24 | 2020-11-05 | 삼성디스플레이 주식회사 | 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
| KR102426668B1 (ko) | 2015-08-26 | 2022-07-28 | 삼성전자주식회사 | 디스플레이 구동 회로 및 디스플레이 장치 |
| CN105161068B (zh) * | 2015-10-19 | 2017-06-16 | 昆山龙腾光电有限公司 | 一种用于显示装置的驱动芯片和显示装置 |
| CN112967668B (zh) * | 2021-03-01 | 2022-07-12 | 成都辰显光电有限公司 | 像素电路及其驱动方法、显示面板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4564915A (en) * | 1980-04-11 | 1986-01-14 | Ampex Corporation | YIQ Computer graphics system |
| JPH05341731A (ja) * | 1992-06-05 | 1993-12-24 | Sharp Corp | 液晶ドライバ回路 |
| JPH10326084A (ja) * | 1997-05-23 | 1998-12-08 | Sony Corp | 表示装置 |
| JP3472473B2 (ja) * | 1998-03-25 | 2003-12-02 | シャープ株式会社 | 液晶パネルの駆動方法および液晶表示装置 |
| TW521223B (en) * | 1999-05-17 | 2003-02-21 | Semiconductor Energy Lab | D/A conversion circuit and semiconductor device |
| KR100388799B1 (ko) * | 2001-04-11 | 2003-06-25 | (주)더블유에스디 | 박막트랜지스터 액정표시소자의 소오스 드라이버 |
-
2001
- 2001-06-30 KR KR10-2001-0038691A patent/KR100428651B1/ko active IP Right Grant
- 2001-09-26 US US09/962,814 patent/US6727880B2/en not_active Expired - Lifetime
-
2002
- 2002-03-20 JP JP2002078766A patent/JP4446370B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004271930A (ja) * | 2003-03-10 | 2004-09-30 | Nec Electronics Corp | 表示装置の駆動回路 |
| JP4516280B2 (ja) * | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| US8111230B2 (en) | 2003-03-10 | 2012-02-07 | Renesas Electronics Corporations | Drive circuit of display apparatus |
| JP2005043865A (ja) * | 2003-07-08 | 2005-02-17 | Seiko Epson Corp | 表示装置の駆動方法及び駆動装置 |
| JP2006042363A (ja) * | 2004-07-27 | 2006-02-09 | Samsung Electronics Co Ltd | 増幅器の制御回路及び増幅器の制御方法 |
| JP2006126358A (ja) * | 2004-10-27 | 2006-05-18 | Casio Comput Co Ltd | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 |
| JP4687070B2 (ja) * | 2004-10-27 | 2011-05-25 | カシオ計算機株式会社 | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 |
| US7352314B2 (en) | 2005-08-16 | 2008-04-01 | Epson Imaging Devices Corporation | Digital-to-analog converter circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100428651B1 (ko) | 2004-04-28 |
| US20030001814A1 (en) | 2003-01-02 |
| US6727880B2 (en) | 2004-04-27 |
| JP4446370B2 (ja) | 2010-04-07 |
| KR20030002866A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003029725A (ja) | 液晶表示素子のソースドライバ及び液晶表示素子の駆動方法 | |
| US6801178B2 (en) | Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus | |
| KR100621507B1 (ko) | 표시 장치 구동 디바이스 | |
| US9396695B2 (en) | Source driver and method for driving display device | |
| US7180474B2 (en) | Display apparatus | |
| JP2002149125A (ja) | パネル表示装置のデータ線駆動回路 | |
| JP2002229525A (ja) | 液晶表示装置の信号線駆動回路及び信号線駆動方法 | |
| US20080297500A1 (en) | Display device and method of driving the same | |
| KR20180066313A (ko) | 데이터 구동부 및 그의 구동방법 | |
| US10482805B2 (en) | Display controller and display driving apparatus including the same | |
| KR20120057214A (ko) | 평판 표시 장치의 소스 드라이버 출력 회로 | |
| JPH11305711A (ja) | 低電力駆動回路及び駆動方法 | |
| JP2002318566A (ja) | 液晶駆動回路及び液晶表示装置 | |
| KR100530800B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US10692456B2 (en) | Display driver and output buffer | |
| KR101337497B1 (ko) | 디스플레이 구동 회로 | |
| KR101197222B1 (ko) | 액정표시장치용 구동회로 및 그 구동방법 | |
| KR101865849B1 (ko) | 데이터 집적회로 및 이를 이용한 표시장치 | |
| JP2001166752A (ja) | 液晶表示装置 | |
| KR101212157B1 (ko) | 데이터 구동회로와 이를 이용한 평판 표시장치의 구동장치및 구동방법 | |
| KR100424711B1 (ko) | 저전력 소스 구동 장치 | |
| JPH08272339A (ja) | 液晶表示装置 | |
| KR102473522B1 (ko) | 표시장치 및 그 구동방법 | |
| JP2003029716A (ja) | 液晶表示装置及び液晶表示装置の駆動装置及び液晶表示装置の駆動方法 | |
| KR100682357B1 (ko) | 액정표시장치의 감마전압 자동조정장치 및 그의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4446370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |