JP2003029708A

JP2003029708A - Ｅｌ表示装置

Info

Publication number: JP2003029708A
Application number: JP2001375724A
Authority: JP
Inventors: Yutaka Minamino; 裕南野; Koji Senda; 耕司千田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-12-08
Filing date: 2001-12-10
Publication date: 2003-01-31
Anticipated expiration: 2021-12-10
Also published as: JP3863418B2

Abstract

(57)【要約】【課題】画素の開口率の低下を招くことなく、残像を
抑制して鮮明な画像を認識できるようにしたＥＬ表示装
置を提供する。【解決手段】ＥＬ表示装置１は、単位画素１０がマトリ
クス状に配列された表示部２と、信号線側駆動回路６
と、走査線側駆動回路４とを有する。各単位画素１０
は、ＥＬ素子１１と、スイッチング用トランジスタＴｒ
１と，駆動用トランジスタＴｒ２と、補助容量１３とを
有する。補助容量１３は、一方の電極がトランジスタＴ
ｒ２のゲート電極に接続され、他方の電極が後段走査線
ＧＬに接続されている。走査線側駆動回路４は、トラン
ジスタＴｒ２のゲート電極に書き込まれた電圧を保持す
る保持期間内に、後段走査線ＧＬを介してＥＬ素子１１
の発光状態を強制的に停止するためのブランキング信号
を出力する。これにより、１フレーム内にＥＬ素子１１
が発光されないブランキング期間が挿入される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＥＬ（エレクトロ
ルミネッセンス）表示装置に関する。

【０００２】

【従来の技術】従来のＥＬ表示装置の単位画素の構成
は、図３２と図３３に示されている。図３２及び図３３
において、ＧＬは走査線、１３は補助容量、ＳＬは信号
線、１１はＥＬ素子、Ｔｒ１はスイッチングトランジス
タ、Ｔｒ２は駆動用トランジスタ、７０はＥＬ素子１１
に電流を供給するための電流供給線である。ＥＬ素子１
１の発光に際しては、先ず、走査線ＧＬ及び信号線ＳＬ
が両方ともオンになると、スイッチング用トランジスタ
Ｔｒ１を通して補助容量１３に電荷が蓄積される。そし
て、この補助容量１３が駆動用トランジスタＴｒ２のゲ
ートに電圧を加え続けるため、スイッチング用トランジ
スタＴｒ１がＯＦＦになっても、電流供給線７０からＥ
Ｌ素子１１に電流が流れつづけ、次のフレームで画像信
号が書き込まれるまで、現在の画像信号に応じた電流に
より発光駆動される。ところで、上記従来例では、ＥＬ
素子は１フレーム期間中発光し続けている。そのため、
動画表示を行うと、残像現象のため、前回フレームの画
像が次のフレームの画像に重なり、画像観察者は、画像
がボケたように認識してしまう。（２００１ＦＰＤテ
クノロジー大全ｐ１２２）。このような場合の改善策と
しては、１フレームの画像表示期間中に、ブランキング
期間（ＥＬ素子の発光を停止して画面全体が黒表示状態
となる期間を意味する。）を挿入すると、残像が抑制さ
れ、画像が鮮明になることが知られている。このような
考え方に基づき、特開２０００−２２１９４２号公報に
は、ブランキング信号を与えるための専用トランジスタ
を設けて、次の１フレーム期間が始まる直前の所定期間
にブランキング信号をオンとする構成が開示されてい
る。

【０００３】

【発明が解決しようとする課題】しかし、上記構成では
１画素毎に専用トランジスタと、ブランキング信号を与
える制御線を設ける必要がある。従って、専用トランジ
スタ及び制御線の占有面積分だけ画素の開口率の低下を
招く。また、専用トランジスタ及び制御線を別途設ける
ことから、パネルの歩留まりの低下を招く。

【０００４】本発明の目的は、上記課題を解決し、画素
の開口率の低下を招くことなく、残像を抑制して鮮明な
画像を認識できるようにしたＥＬ表示装置及を提供する
ことである。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、本発明のうち請求項１記載の発明は、走査信号が供
給される複数の走査線と画像信号が供給される複数の信
号線を備えるとともに、単位画素がマトリクス状に配列
され、各単位画素は、ＥＬ素子と、電流供給線を介して
前記ＥＬ素子に供給される電流量を制御する駆動用トラ
ンジスタと、走査信号によりスイッチング動作が変化す
るとともにスイッチング動作の変化により前記信号線と
前記駆動用トランジスタのゲート電極との導通・遮断を
切替えるスイッチング用トランジスタとを有してなる表
示部と、前記信号線に画像信号を供給する信号線側駆動
回路と、前記走査線に走査信号を供給するとともに、前
記駆動用トランジスタのゲート電極に書き込まれた電圧
を保持する保持期間内に走査線を介して、前記ＥＬ素子
の発光状態を強制的に停止するためのブランキング信号
を出力する走査線側駆動回路と、を備えたことを特徴と
する。

【０００６】上記構成により、各画素のＥＬ素子が画像
信号に応じて発光され、希望する画像が表示されるとと
もに、１フレーム内にＥＬ素子が発光されないブランキ
ング期間が挿入されることになる。従って、動画表示に
おいて、前回フレームの画像と、次回フレームの画像と
の間に、黒表示が挿入される。この結果、残像現象が抑
制され、鮮明な画像を認識することができるようにな
る。

【０００７】また、走査線を介してブランキング信号を
供給することにより、ブランキングのための専用のトラ
ンジスタや、ブランキング信号用の配線が不要となる。
従って、その分だけ開口率が向上する。

【０００８】なお、用語「停止」とは、発光状態が完全
に停止する場合の他に、完全停止に近い状態をも含む。

【０００９】また、請求項２記載の発明は、請求項１記
載のＥＬ表示装置であって、前記ブランキング信号は、
前記駆動用トランジスタをＯＦＦ状態に強制的に設定す
る信号であることを特徴とする。ここで、用語「ＯＦＦ
状態」とは、完全なＯＦＦ状態の場合の他に、完全なＯ
ＦＦ状態に近い状態（極めて弱いＯＮ状態）をも含む。

【００１０】また、請求項３記載の発明は、請求項２記
載のＥＬ表示装置であって、前記単位画素は、一方の電
極が前記駆動用トランジスタのゲート電極に接続され、
他方の電極が前記複数の走査線のうちの何れか１つの特
定走査線に接続された補助容量を備え、前記ブランキン
グ信号は前記特定走査線から前記補助容量を介して駆動
用トランジスタのゲート電極に与えられることを特徴と
する。

【００１１】また、請求項４記載の発明は、請求項３記
載のＥＬ表示装置であって、前記特定走査線が、選択さ
れている画素に接続されている走査線に対して、後段の
走査線であることを特徴とする。

【００１２】例えば、選択画素自身の走査線を特定走査
線用いることも可能である。但し、この場合は、選択パ
ルスのオンからオフへの遷移に伴って、画素自身の走査
線に接続された駆動用トランジスタの寄生容量の影響
で、画素電極の電位が変化することが予想され、これを
防止するためには大きな蓄積容量を付加する必要があ
る。この点に関し、特定走査線を後段の走査線とするこ
とにより、かかる問題を解決することができる。また、
特定走査線を後段の走査線とすることにより、配線の引
き回しを最小とすることができる。

【００１３】また、請求項５記載の発明は、請求項４記
載のＥＬ表示装置であって、前記スイッチング用トラン
ジスタ及び前記駆動用トランジスタはともにＰチャネル
型トランジスタであり、前記ＥＬ素子のアノード電極が
画素電極として構成され、前記ＥＬ素子のカソ−ド電極
が対向電極として構成されたことを特徴とする。

【００１４】上記構成により、極性の異なるトランジス
タを用いる場合に比べて、表示装置全体の駆動電圧を小
さくすることができる。

【００１５】また、請求項６記載の発明は、請求項４記
載のＥＬ表示装置であって、前記スイッチング用トラン
ジスタ及び前記駆動用トランジスタはともにＮチャネル
型トランジスタであり、前記ＥＬ素子のカソ−ド電極が
画素電極として構成され、前記ＥＬ素子のアノ−ド電極
が対向電極として構成されたことを特徴とする。

【００１６】上記構成によっても、極性の異なるトラン
ジスタを用いる場合に比べて、表示装置全体の駆動電圧
を小さくすることができる。

【００１７】また、請求項７記載の発明は、請求項４記
載のＥＬ表示装置であって、前記スイッチング用トラン
ジスタは、複数のトランジスタが直列に接続されたマル
チゲート構造を有するトランジスタであることを特徴と
する。

【００１８】スイッチング用トランジスタに関しては、
その要求される特性としてはリーク電流が少ない、言い
換えればデータの保持特性が良好なものが望まれる。そ
こで、上記の如く、スイッチング用トランジスタをマル
チゲート構造とすることにより、良好なオフ特性を得る
ことができる。

【００１９】また、請求項８記載の発明は、請求項４記
載のＥＬ表示装置であって、前記スイッチング用トラン
ジスタは、ＬＤＤ（Lightly doped drain）構造を有
するトランジスタであることを特徴とする。

【００２０】上記構成により、上記請求項７記載の発明
と同様に、良好なオフ特性を得ることができる。

【００２１】また、請求項９記載の発明は、請求項４記
載のＥＬ表示装置であって、前記各単位画素は複数の副
画素に分割され、前記副画素は、それぞれ個別に副画素
電極、スイッチング用トランジスタ、制御用トランジス
タ、補助容量及び走査線を備え、前記各副画素のオン／
オフを組み合わせることにより階調が表示されるととも
に、各副画素毎に走査線を介してブランキング信号が与
えられことを特徴とする。

【００２２】上記構成により、階調性に優れたＥＬ表示
装置が構成される。

【００２３】また、請求項１０記載の発明は、請求項９
記載のＥＬ表示装置であって、前記副画素におけるＥＬ
素子の発光部分の面積が、表示する階調に応じて入力さ
れるビット数に対応して重み付けされていることを特徴
とする。

【００２４】１つの単位画素を構成する各副画素の発光
部分の面積比を、ビットに対応して１：２：４：…：２
^(n-1)と重み付けすることにより、２ⁿ階調を表示させる
ことが可能となる。

【００２５】また、請求項１１記載の発明は、請求項４
記載のＥＬ表示装置であって、前記スイッチング用トラ
ンジスタ及び前記駆動用トランジスタが、ポリシリコン
で形成されていることを特徴とする。

【００２６】ポリシリコンはアモルファスシリコンに比
較して移動度が大きく、素子の微細化が容易である。従
って、本発明のように１画素中に複数のトランジスタを
用いる場合は、特に効果的である。

【００２７】また、請求項１２記載の発明は、請求項４
記載のＥＬ表示装置であって、前記駆動用トランジスタ
の動作領域がリニア領域であることを特徴とする。

【００２８】上記の如く、駆動用トランジスタをリニア
領域で動作させることにより、駆動用トランジスタのし
きい値あるいは駆動用トランジスタのゲートに印加され
る電圧がばらついたとしてもほとんど電流値に影響を与
えないようにすることができる。よって、従来では使用
に耐えられないと考えられてきたような特性の悪いトラ
ンジスタでも使用できる。

【００２９】また、請求項１３記載の発明は、請求項１
記載のＥＬ表示装置であって、前記複数の走査線のうち
の何れか１つの特定走査線が前記制御用トランジスタを
介して前記ＥＬ素子のアノ−ド電極と接続され、前記Ｅ
Ｌ素子のカソ−ド電極は対向電極として構成され、前記
特定走査線が前記電流供給線を兼ねており、前記特定走
査線から前記ＥＬ素子に向けて流れる電流によって前記
ＥＬ素子が発光駆動され、前記ブランキング信号は前記
特定走査線より供給されるとともに、このブランキング
信号はＥＬ素子のカソ−ド電極の電位よりも低い電圧レ
ベルに設定された信号であることを特徴とする。

【００３０】上記の如く、特定走査線からＥＬ素子に電
流を供給することにより、ＥＬ素子に電流を供給するた
めの専用の電流供給線が不要となる。この結果、従来例
よりも開口率を大きくすることができると共に、電流供
給線に起因した層間ショート、層内ショートによる線欠
陥の発生を防止し、歩留まりの向上したＥＬ表示装置を
構成することができる。

【００３１】また、請求項１４記載の発明は、請求項１
記載のＥＬ表示装置であって、前記複数の走査線のうち
の何れか１つの特定走査線が前記制御用トランジスタを
介して前記ＥＬ素子のカソ−ド電極と接続され、前記Ｅ
Ｌ素子のアノ−ド電極は対向電極として構成され、前記
特定走査線が前記電流供給線を兼ねており、前記前記Ｅ
Ｌ素子から前記特定走査線に向けて流れる電流によって
前記ＥＬ素子が発光駆動され、前記ブランキング信号は
前記特定走査線より供給されるとともに、このブランキ
ング信号はＥＬ素子のアノ−ド電極の電位よりも高い電
圧レベルに設定された信号であることを特徴とする。

【００３２】上記構成によってもまた、請求項１３記載
の発明と同様な作用を奏する。

【００３３】また、請求項１５記載の発明は、請求項１
３記載のＥＬ表示装置であって、前記特定走査線が、前
段走査線であることを特徴とする。

【００３４】上記請求項４記載の発明における作用と同
様に、大きな蓄積容量を付加することなく、トランジス
タの寄生容量に起因した画素電極電位の変化を抑制でき
る。

【００３５】また、請求項１６記載の発明は、請求項１
３記載のＥＬ表示装置であって、前記特定走査線のイン
ピーダンスと前記特定走査線に接続される走査線側駆動
回路における最終段バッファの出力インピーダンスの和
が、前記特定走査線に接続されるＥＬ素子のインピーダ
ンスに対して２０％以下であることを特徴とする。イン
ピーダンスを規制するのは、２０％を超えると、走査線
の終電端の電位が低下し、ＥＬ素子に十分な電圧が印加
されなくなり、均一な表示が得られないからである。

【００３６】また、請求項１７記載の発明は、請求項１
３記載のＥＬ表示装置であって、前記各単位画素は複数
の副画素に分割され、前記副画素は、それぞれ個別に副
画素電極、スイッチング用トランジスタ、制御用トラン
ジスタ、補助容量及び走査線を備え、前記各副画素のオ
ン／オフを組み合わせることにより階調が表示されると
ともに、各副画素毎に走査線を介してブランキング信号
が与えられことを特徴とする。

【００３７】上記構成により、階調性に優れたＥＬ表示
装置が構成される。

【００３８】また、請求項１８記載の発明は、請求項１
７記載のＥＬ表示装置であって、前記副画素におけるＥ
Ｌ素子の発光部分の面積が、表示する階調に応じて入力
されるビット数に対応して重み付けされていることを特
徴とする。

【００３９】１つの単位画素を構成する各副画素の発光
部分の面積比を、ビットに対応して１：２：４：…：２
^(n-1)と重み付けすることにより、２ⁿ階調を表示させる
ことが可能となる。

【００４０】また、請求項１９記載の発明は、走査信号
が供給される複数の走査線と画像信号が供給される複数
の信号線を備えるとともに、単位画素がマトリクス状に
配列され、各単位画素は、ＥＬ素子と、ＥＬ素子に流れ
る電流量を制御する駆動用トランジスタと、走査信号に
よりスイッチング動作が変化するとともにスイッチング
動作の変化により前記信号線と前記駆動用トランジスタ
のゲート電極との導通・遮断を切替えるスイッチング用
トランジスタとを有してなるＥＬ表示装置において、前
記マトリクス状に配列された単位画素の各行毎に設けら
れ、前記駆動用トランジスタのゲート電極に書き込まれ
た電圧を保持する保持期間内に前記駆動用トランジスタ
をＯＦＦ状態に強制的に設定するためのブランキング信
号が供給されるブランキング信号用配線と、前記ブラン
キング信号用配線よりブランキング信号を供給するブラ
ンキング信号駆動回路と、前記単位画素毎に設けられ、
一方の電極が前記駆動用トランジスタのゲート電極に接
続され、他方の電極が前記ブランキング信号用配線に接
続された補助容量と、を備え、前記ブランキング信号
は、ブランキング信号用配線から前記補助容量を介して
駆動用トランジスタのゲート電極に与えられることを特
徴とする。

【００４１】上記構成により、ブランキングのための専
用のトランジスタを設ける必要がなく、従って、その分
だけ開口率が向上する。

【００４２】また、請求項２０記載の発明は、請求項１
９記載のＥＬ表示装置であって、前記ブランキング信号
用配線は、前記ブランキング信号駆動回路に個別に接続
されていることを特徴とする。

【００４３】上記構成により、ブランキング信号は、各
ブランキング信号用配線毎に異なるタイミングで供給さ
れる。

【００４４】また、請求項２１記載の発明は、請求項１
９記載のＥＬ表示装置であって、前記ブランキング信号
用配線は、１本の共通ラインを介して前記ブランキング
信号駆動回路に接続されていることを特徴とする。

【００４５】上記構成により、ブランキング信号は各ブ
ランキング信号用配線から同一のタイミングで供給され
る。

【００４６】

【発明の実施の形態】（実施の形態１）図１は実施の形
態１に係るアクティブマトリクス型ＥＬ表示装置の構成
を示す回路図である。アクティブマトリクス型ＥＬ表示
装置１は、単位画素１０がマトリクス状に配置された表
示部２と、各単位画素１０に走査線ＧＬ１，ＧＬ２，…
（走査線を総称するときは参照符号ＧＬで示す）を介し
て走査信号を出力する走査線側駆動回路４と、各単位画
素１０に信号線ＳＬ１，ＳＬ２，…（信号線を総称する
ときは参照符号ＳＬで示す）を介して画像信号を出力す
る信号線側駆動回路６と、各ＥＬ素子１１に電流を供給
するための電流供給線７０とを有する。

【００４７】単位画素１０は、単位画素の発光体として
機能するＥＬ素子１１と、スイッチング用トランジスタ
Ｔｒ１と、ＥＬ素子１１への駆動電流量を制御する駆動
用トランジスタＴｒ２と、補助容量１３とを有する。補
助容量１３の一方の電極は特定走査線としての後段走査
線ＧＬに接続され、補助容量１３の他方の電極は駆動用
トランジスタＴｒ２のゲート及びスイッチングトランジ
スタＴｒ１のドレインに共通に接続されている。トラン
ジスタＴｒ１，Ｔｒ２は、いずれも同極性の薄膜トラン
ジスタ（ＴＦＴ）であり、本実施の形態１ではＰチャネ
ル型トランジスタで構成されている。

【００４８】図２は走査線側駆動回路の構成を示すブロ
ック図であり、図３は走査線側駆動回路の一部の構成を
示す回路図である。走査線側駆動回路４は、走査線ＧＬ
１，ＧＬ２，…に対応したセレクタ回路Ａ１，Ａ２，…
（セレクタ回路を総称するときは参照符号Ａで示す）を
有する。このセレクタ回路Ａには、電圧レベルの異なる
３つの入力信号Ｖ１，Ｖ２，Ｖ３がそれぞれ入力されて
いる。また、セレクタ回路Ａには、２つのセレクト信号
Ｓａ，Ｓｂ（セレクト信号を総称するときは参照符号Ｓ
ａ，Ｓｂで示し、セレクト信号を個別に示すときは参照
符号Ｓａ，Ｓｂに添字を付す。例えば、セレクタ回路Ａ
１に関連するセレクト信号の場合は参照符号Ｓａ１，Ｓ
ｂ１で示す。）が入力されている。そして、このセレク
ト信号Ｓａ，Ｓｂの論理値の組み合わせにより、３つの
入力信号Ｖ１，Ｖ２，Ｖ３の何れかが選択され、走査線
ＧＬに出力されるように構成されている。

【００４９】なお、セレクト信号Ｓａ，Ｓｂは、外部の
コントローラ（図示せず）により生成されて走査線側駆
動回路４に供給されている。

【００５０】セレクタ回路Ａ１の具体的な構成は、図３
に示されている。即ち、セレクタ回路Ａ１は、４つのイ
ンバータ３ａ，３ｂ，３ｃ，３ｄと、５つのトランスフ
ァーゲート５ａ，５ｂ，５ｃ，５ｄ，５ｅとから構成さ
れている。

【００５１】次いで、セレクタ回路Ａ１の動作について
説明する。例えば、セレクト信号Ｓａ１，Ｓｂ１が共に
論理「０」であるときは、Ｖ１が選択され走査線ＧＬ１
に出力される。回路動作を簡単に説明すると、Ｓａ１が
論理「０」であると、トランスファーゲート５ａ，５ｃ
はＯＮ状態で、トランスファーゲート５ｂはＯＦＦ状態
となる。従って、トランスファーゲート５ｄにはＶ１が
入力され、トランスファーゲート５ｅにはＶ３が入力さ
れる。一方、Ｓｂ１が論理「０」であるので、トランス
ファーゲート５ｄはＯＮ状態で、トランスファーゲート
５ｅはＯＦＦ状態となる。従って、Ｖ１とＶ３のうちＶ
１が選択されて走査線ＧＬ１に出力されることになる。

【００５２】上記と同様な動作に基づき、セレクト信号
Ｓａ１が論理「０」、セレクト信号Ｓｂ１が論理「１」
のときは、Ｖ２が選択され走査線ＧＬ１に出力される。
セレクト信号Ｓａ１が論理「１」、セレクト信号Ｓｂ１
が論理「０」のときは、Ｖ３が選択され走査線ＧＬ１に
出力される。

【００５３】このようにして、セレクタ回路Ａ１は、セ
レクト信号Ｓａ１，Ｓｂ１の論理値に応じてＶ１〜Ｖ３
の何れかを選択して走査線ＧＬに出力する。

【００５４】セレクタ回路Ａ１以外の残余のセレクタ回
路Ａ２，…は、セレクタ回路Ａ１と同様な構成を有して
おり、セレクタ回路Ａ１と同様にセレクト信号Ｓａ２，
Ｓｂ２；Ｓａ３，Ｓｂ３；…の論理値の組合わせに応じ
てＶ１〜Ｖ３の何れかを選択して走査線ＧＬ２，ＧＬ
３，…に出力する。

【００５５】こうして、走査線側駆動回路４は、Ｖ１〜
Ｖ３の何れかを選択して走査線ＧＬに出力するように構
成されている。

【００５６】なお、本実施の形態１では、Ｖ１はスイッ
チング用トランジスタＴｒ１をＯＮにする電圧レベルに
設定されており、Ｖ２はスイッチング用トランジスタＴ
ｒ１をＯＦＦにする電圧レベルに設定されている。即
ち、Ｖ１とＶ２とが通常の走査信号に相当するものであ
る。また、Ｖ３はブランキング信号電圧レベルに設定さ
れている。

【００５７】図４は一画素の構成を示す断面図であり、
図５は一画素の構成を示す平面図である。ＥＬ素子１１
は、図４に示すようにアノ−ド電極３１（本実施の形態
では画素電極２０に相当する）と、カソ−ド電極３２
（本実施の形態では対向電極２１に相当する）と、アノ
−ド電極３１とカソ−ド電極３２間に配置されたＥＬ発
光層２２とから構成されている。なお、図４において、
３５はガラス基板、３７はゲート絶縁膜、３８は平坦化
膜、３９は層間絶縁膜である。

【００５８】また、図４において、前記アノ−ド電極３
１はインジウムティンオキサイド（ＩＴＯ）等の透明電
極であり、カソ−ド電極３２は不透明電極（Ｍｇ、Ａｌ
等又は、これらの金属とＡｇ、Ｌｉ等との合金からなる
金属電極）である。従って、ＥＬ発光層２２からの光
は、ガラス基板３５側から照射される。なお、ＥＬ素子
１１は、有機ＥＬ素子でも、無機ＥＬ素子であってもよ
く、また、電荷注入層や電荷輸送層を有する構成であっ
てもよい。すなわち、図４に示す構成のものに限定され
るものではなく、公知のＥＬ素子を使用することができ
る。なお、基板３５は、ＥＬ素子を坦持できるものであ
ればよく、ガラスに限らず、ポリカーボネート、ポリメ
チルメタクリレート、ポリエチレンテレフタレートなど
の樹脂フィルムなどの透明基板を用いてもよい。

【００５９】次いで、上記構成のＥＬ表示装置の表示動
作について説明する。図６はＥＬ素子の発光動作のタイ
ミングチャ−トである。図６（ａ）は画像信号電圧の波
形図であり、図６（ｂ）は走査線ＧＬａの電圧の波形図
であり、図６（ｃ）は走査線ＧＬｂの電圧の波形図であ
る。ここで、説明の便宜上、図７に示す上下に隣接する
２つの画素１０ａ，１０ｂを例にして説明することにす
る。なお、図７において、画素１０ａに関連する構成要
素については添字ａを付し（例えば、走査線は参照符号
ＧＬａで、スイッチング用トランジスタはＴｒ１ａ等で
示す）、画素１０ｂに関連する構成要素については添字
ｂを付す（例えば、走査線は参照符号ＧＬｂで、スイッ
チング用トランジスタはＴｒ１ｂ等で示す）。なお、本
実施の形態１では対向電極電位は７．４Ｖに設定されて
おり、電流供給線７０の電位は１２．４Ｖに設定されて
いるものとする。また、画像信号は５Ｖと１２．４Ｖの
２値の電圧レベルを有し、５Ｖの場合は発光状態を、１
２．４Ｖの場合は非発光状態を示すものとする。

【００６０】先ず、図６（ｂ）に示すように、時刻Ｔ１
において、当段の走査線ＧＬａはＶ２レベル（本実施の
形態１では１２．４Ｖ）からＶ１レベル（本実施の形態
１では０Ｖ）に切り替えられ、画素１０ａが選択され
る。これにより、Ｐチャネル型トランジスタであるスイ
ッチング用トランジスタＴｒ１aがＯＮ状態となる。こ
のトランジスタＴｒ１ａのＯＮ状態により、信号線ＳＬ
を介して画像信号電圧（７．４Ｖ）が駆動用トランジス
タＴｒ２ａのゲート及び補助容量１３ａに印加される。
即ち、時刻Ｔ１からＴ２の期間が、画像信号の書込み期
間に相当する。ここで、電流供給線７０の電位は１２．
４Ｖに設定されているため、駆動用トランジスタＴｒ２
ａのゲート・ソース間には７．４−１２．４＝−５Ｖが
印加される。これにより、駆動用トランジスタＴｒ２ａ
はＯＮとなり、電流供給線７０、駆動用トランジスタＴ
ｒ２ａを介して、ＥＬ素子１１ａのアノ−ド電極（画素
電極）からカソ−ド電極（対向電極）に向けて電流が流
れ、ＥＬ素子１１ａが発光する。

【００６１】そして、駆動用トランジスタＴｒ２ａのゲ
ート電極に書き込まれた電圧が保持され、所定の駆動電
流によってＥＬ素子１１ａは発光し続ける。この駆動用
トランジスタＴｒ２ａのゲート電極に書き込まれた電圧
が保持される保持期間内の時刻Ｔ３において、後段走査
線ＧＬｂを介して補助容量１３ａにブランキング信号が
与えられる。即ち、時刻Ｔ３で、後段の走査線ＧＬｂが
ブランキング信号電圧Ｖ３（本実施の形態では１７．５
Ｖ）となる。これにより、駆動用トランジスタＴｒ２ａ
のゲート電極は後段の走査線ＧＬｂと容量結合されてい
るため、駆動用トランジスタＴｒ２ａのゲート電位は５
Ｖ程度電位が増加する。このため、駆動用トランジスタ
Ｔｒ２ａのゲート・ソース間の電位はほぼ０となり、駆
動用トランジスタＴｒ２ａはＯＦＦし、ＥＬ素子１１ａ
の発光は停止する。なお、補助容量１３は駆動用トラン
ジスタＴｒ２のゲート容量に対して十分大きな容量値に
設定されているものとする。もし、逆に設定されていれ
ば、ブランキング信号が供給されても、駆動用トランジ
スタＴｒ２ａのゲート電位が殆ど変化せず、駆動用トラ
ンジスタＴｒ２ａをＯＦＦできないからである。

【００６２】このようにして、駆動用トランジスタＴｒ
２ａのゲート電極に書き込まれた電圧が保持される保持
期間内の時刻Ｔ３において、走査線ＧＬｂを介してブラ
ンキング信号が出力され、これによりＥＬ素子１１ａの
発光が強制的に停止する。

【００６３】上記の例では、トランジスタＴｒ２ａのゲ
ートに与えるブランキング信号電圧によって、ＥＬ素子
の発光が完全に停止するようにしたけれども、発光が止
まった消光ではなく減光（例えば輝度レベルが１％程度
以内の明るさ）となるようにしてもよい。また、ＥＬ素
子はμｓオーダーの高速応答性を有するため、ｍｓオー
ダーのパルス幅（Ｔ３〜Ｔ４）であるブランキング信号
であっても、ＥＬ素子のブランキングを行うことができ
る。

【００６４】次いで、時刻Ｔ４で走査線ＧＬａが選択さ
れると、上記と同様に画像信号電圧が書き込まれる。こ
のとき、画像信号電圧は１２．４Ｖ（非発光状態を示す
信号電圧）が書き込まれるため、駆動用トランジスタＴ
ｒ２ａはＯＦＦ状態となり、ＥＬ素子は発光を停止し、
次のフレーム期間まで非発光状態が保持される。このと
きの非発光状態は、画像データに基づくものであり、ブ
ランキング信号によるものではない。こうして、画素１
０ａが画像信号に対応して発光駆動されるとともに、１
フレーム期間内にブランキング状態が得られる。

【００６５】上記の例では画素１０ａに関する発光動作
について説明したが、その他の画素についても同様な動
作が行われ、各画素のＥＬ素子が画像信号に応じて発光
され、希望する画像が表示されるとともに、１フレーム
内にＥＬ素子が発光されないブランキング期間が挿入さ
れることになる。従って、動画表示において、前回フレ
ームの画像と、次回フレームの画像との間に、黒表示が
挿入され、これにより、残像現象が抑制され、画像を鮮
明に認識することができるようになる。

【００６６】なお、駆動用トランジスタＴｒ２はＮチャ
ネル型トランジスタを使用することも可能であるが、本
実施の形態のようなＰチャネル型トランジスタを使用す
るのが望ましい。なぜなら、駆動用トランジスタＴｒ２
をＮチャネル型トランジスタで形成すれば、駆動用トラ
ンジスタＴｒ２をＯＮ状態とするためのゲート電圧がＥ
Ｌ素子のアノードより高い電圧が必要となり、アクティ
ブマトリクス型ＥＬ素子を駆動するのに必要な電圧が増
加するからである。

【００６７】（実施の形態２）図８は実施の形態２に係
るアクティブマトリクス型ＥＬ表示装置の一画素の構成
を示す断面図である。本実施の形態２は、トランジスタ
Ｔｒ１，Ｔｒ２をいずれもＮチャネル型トランジスタと
し、且つ、ＥＬ素子のカソード電極を画素電極とし、ア
ノ−ド電極を対向電極として構成することを特徴とする
ものであり、その他の構成は上記実施の形態１と同様で
ある。本実施の形態２では、カソ−ド電極は不透明電極
とし、アノ−ド電極をＩＴＯ電極とするものである。こ
のような構成であれば、発光層からの光は基板３５とは
反対側から照射されることになる。従って、この実施の
形態２では、基板３５は必ずしも実施の形態１のように
透明基板を使用する必要はなく、シリコン等の不透明基
板を使用してもよい。

【００６８】また、ＥＬ素子のカソード電極を画素電極
とし、アノ−ド電極を対向電極として構成する場合に、
駆動用トランジスタＴｒ２はＰチャネル型トランジスタ
であってもよいが、低電圧化の観点からはＮチャネル型
トランジスタを用いる方が望ましい。なお、本実施の形
態２に係るアクティブマトリクス型ＥＬ表示装置の表示
動作は、上記実施の形態１と同様であり、画像信号に応
じてＥＬ素子を発光させ、希望する画像を表示するとと
もに、ブランキング期間が挿入される。

【００６９】図９は実施の形態２に係るＥＬ表示装置の
発光動作のタイミングチャートである。図９（ａ）は画
像信号電圧の波形図であり、図９（ｂ）は走査線ＧＬｃ
の電圧の波形図であり、図９（ｃ）は走査線ＧＬｄの電
圧の波形図である。ここで、図１０に示す上下に隣接す
る２つの画素１０ｃ，１０ｄを例にして説明することに
する。なお、図１０において、画素１０ｃに関連する構
成要素については添字ｃを付し（例えば、走査線は参照
符号ＧＬｃで、スイッチング用トランジスタはＴｒ１ｃ
等で示す）、画素１０ｄに関連する構成要素については
添字ｄを付す（例えば、走査線は参照符号ＧＬｄで、ス
イッチング用トランジスタはＴｒ１ｄ等で示す）。

【００７０】先ず、図９（ｂ）に示すように、時刻Ｔ１
において、当段の走査線ＧＬｃはＶ２レベル（本実施の
形態２では０Ｖ）からＶ１レベル（本実施の形態２では
１２．５Ｖ）に切り替えられ、画素１０ｃが選択され
る。これにより、Ｎチャネル型トランジスタであるスイ
ッチング用トランジスタＴｒ１ｃがＯＮ状態となる。こ
のＮチャネル型トランジスタＴｒ１ｃのＯＮ状態によ
り、信号線ＳＬを介して画像信号電圧（５．０Ｖ）がＮ
チャネル型駆動用トランジスタＴｒ２ｃのゲート及び補
助容量１３ｃに印加される。なお、本実施の形態２で
は、電流供給線７０の電位は−５．０Ｖであり、また、
対向電極電位は０Ｖに設定されている。従って、駆動用
トランジスタＴｒ２ｃのゲート・ソース間にはほぼ５Ｖ
が印加されるため、駆動用トランジスタＴｒ２ｃがＯＮ
となる。これにより、アノ−ド電極（対向電極）からカ
ソ−ド電極（画素電極）に向けて電流が流れ、ＥＬ素子
１１ｃが発光する。そして、この発光状態は後段の走査
線ＧＬｄがブランキング信号電圧Ｖ３（本実施の形態で
は−５．０Ｖ）となるタイミング（時刻Ｔ３）まで保持
される。そして、駆動用トランジスタＴｒ２ｃのゲート
電極は補助容量１３ｃを介して後段の走査線ＧＬｄと接
続されているため、時刻Ｔ３で、駆動用トランジスタＴ
ｒ２ｃのゲート電位は５Ｖ程度電位が減少する。このた
め、駆動トランジスタＴｒ２ｃのゲート・ソース間の電
位は０となり、ＥＬ素子１１ｃの発光は停止する。な
お、補助容量１３は駆動用トランジスタＴｒ２のゲート
容量に対して十分大きな容量値に設定されているものと
する。もし、逆に設定されていれば、ブランキング信号
が供給されても、駆動用トランジスタＴｒ２ｃのゲート
電位が殆ど変化せず、駆動用トランジスタＴｒ２ｃをＯ
ＦＦできないからである。

【００７１】上記の例では、ＥＬ素子１１ｃに関する発
光及びブランキングについて説明したけれども、ＥＬ素
子１１ｃ以外のその他のＥＬ素子も、同様な動作によっ
て発光及びブランキングが得られる。

【００７２】このように、本実施の形態２においても、
実施の形態１と同様に１フレーム内にブランキング期間
を挿入することができ、残像の影響を無くし、鮮明な画
像を認識できるようになる。

【００７３】なお、本発明においては、システム全体の
耐圧が許される場合はトランジスタＴｒ１とトランジス
タＴｒ２は極性の異なるトランジスタで構成するように
してもよい。

【００７４】（実施の形態３）図１１は実施の形態３に
係る表示装置の表示部の平面図であり、図１２はその回
路図である。なお、図１１及び図１２は１画素に関する
構成のみ示している。本実施の形態３は、１つの単位画
素を複数の領域に分割し、面積諧調方式により階調表示
することを特徴とするものである。以下、図１１及び図
１２を参照して、具体的な構成について説明する。

【００７５】単位画素１０は、複数の領域（本実施の形
態３では４つ）に分割された構造を有する。この分割領
域である副画素５０の構成は、上記実施の形態１におけ
る単位画素１０の構成と同様である。即ち、副画素５０
はそれぞれ走査線ＧＬを有するとともに、スイッチング
用トランジスタＴｒ１、駆動用トランジスタＴｒ２、補
助容量１３を有する。

【００７６】階調の表示方法としては、分割された副画
素領域の発光/非発光を組み合わせることにより実現さ
れる。なお、信号線ＳＬには、デジタル画像信号が供給
される。階調表示の具体的な方法としては、複数の領域
に分割された副画素５０におけるＥＬ素子１１の発光部
分の面積がビットに対応して重み付けされている。この
ように、等分に分割するのではなく、発光部分の面積比
をビットに対応して１：２：４：…：２^(n-1)と重み付
けすることにより、２ⁿ階調を表示させることが可能と
なる。

【００７７】なお、図１１の例では、４ビットのデータ
により１６階調の表示が可能である。また、図１３に示
すように６つの副画素５０を備える構成では、６ビット
のデータにより６４階調の表示が可能となる。勿論、副
画素の電極レイアウトは、図１１及び図１３に限られる
ものではない。

【００７８】また、従来例のように、ブランキング信号
を供給する専用線やブランキングのための専用のトラン
ジスタを設ける必要がないため、本発明は、画素の開口
率を大きくとることできる。そして、このような構成に
係る本発明は、特に面積階調方式を採用することによ
り、表示の均一性、階調性に優れたアクティブマトリク
ス型ＥＬ表示装置を実現するのにきわめて有効である。

【００７９】（実施の形態４）本実施の形態４は、上記
実施の形態の表示装置を駆動するに当たって、駆動用ト
ランジスタＴｒ２の動作領域がリニア領域で動作する動
作条件により駆動することを特徴とするものである。

【００８０】ＥＬ素子は、素子を流れる電流に応じて輝
度が異なる電流制御型発光素子であるため、表示ムラを
なくすためには定電流駆動する必要がある。かかる定電
流駆動を行う方法としては、画素内に定電流回路を設け
る方法がある。しかし、定電流回路を設ける構成では、
トランジスタの個数が多くなり、歩留まりの低下を招
く。そこで、本実施の形態４では、駆動用トランジスタ
をリニア領域で動作させることにより、駆動用トランジ
スタのしきい値あるいは駆動用トランジスタのゲートに
印加される電圧がばらついたとしてもほとんど電流値に
影響を与えないようにすることができる。

【００８１】図１４にＥＬ素子１１と駆動用トランジス
タＴｒ２（Ｐチャネル型トランジスタを用いた）の動作
点解析を行った結果を示す。図１４において、ラインＬ
５はＥＬ素子１１の電圧／電流特性を示し、ラインＬ６
〜Ｌ１０は駆動用トランジスタＴｒ２のドレイン電圧／
ドレイン電流特性を示す。なお、ラインＬ６はゲート電
圧を−１Ｖとした場合、ラインＬ７はゲート電圧を−３
Ｖとした場合、ラインＬ８はゲート電圧を−４Ｖとした
場合、ラインＬ９はゲート電圧を−５Ｖとした場合、ラ
インＬ１０はゲート電圧を−６Ｖとした場合のドレイン
電圧／ドレイン電流特性である。図１４から明らかなよ
うに、トランジスタのゲート電圧が変化した場合でも、
駆動用トランジスタＴｒ２のドレイン電圧／ドレイン電
流特性とＥＬ素子１１の電圧／電流特性との交点の電流
値はほとんど影響を受けないことが理解される。従っ
て、従来では使用に耐えられないと考えられてきたよう
な特性の悪いトランジスタでも使用できる。これは、と
くにトランジスタとしてポリシリコンを用いる場合に有
利な条件である。

【００８２】（実施の形態５）図１５は実施の形態５に
係るＥＬ表示装置の回路図であり、図１６は実施の形態
５に係るＥＬ表示装置の発光動作を示すタイミングチャ
ートである。本実施の形態５は、実施の形態１に類似
し、対応する部分には同一の参照符号を付す。上記実施
の形態１では走査線ＧＬからブランキング信号を供給す
るようにしたけれども、本実施の形態５ではブランキン
グ信号を供給する専用配線（ブランキング信号用配線）
を設け、このブランキング信号用配線からブランキング
信号を供給するように構成されている。

【００８３】なお、図１５では、第ｎ−１行目の走査線
ＧＬn-1，第ｎ行目の走査線ＧＬn、及び第ｍ列の信号線
ＳＬm，第ｍ＋１列の信号線ＳＬm+1に関する４つの画素
のみ描いているが、その他の画素も同様な構成を有して
いる。

【００８４】図１５を参照して、本実施の形態の構成に
ついて説明する。ブランキング信号用配線は各行毎に個
別に設けられている。図１５において、ＢＬn-1は第ｎ
−１行目のブランキング信号用配線であり、ＢＬnは第
ｎ行目のブランキング信号用配線である。ブランキング
信号用配線ＢＬn-1は、第ｎ−１行目に属する各画素の
補助容量１３の一方の電極に接続されている。また、ブ
ランキング信号用配線ＢＬnは、第ｎ行目に属する各画
素の補助容量１３の一方の電極に接続されている。これ
らのブランキング信号用配線ＢＬn-1，ＢＬnはブランキ
ング信号駆動回路８０に共通に接続されており、ブラン
キング信号駆動回路８０はブランキング信号用配線ＢＬ
n-1，ＢＬnを介して所定のタイミングで所定電圧のブラ
ンキング信号を供給するように構成されている。

【００８５】なお、本実施の形態では、走査線ＧＬから
ブランキング信号が供給されないため、走査線側駆動回
路４に代えて、シフトレジスタと出力バッファとから構
成される走査線側駆動回路（例えば、後述する実施の形
態７の走査線側駆動回路４Ａ）が用いられる。

【００８６】次いで、図１６を参照して、上記構成のＥ
Ｌ表示装置の発光動作について説明する。なお、信号線
ＳＬm，ＳＬm+1に供給される画像信号電圧Ｖsは、図１
６（ａ）に示すように、７．４Ｖと１２．４Ｖの２つの
電圧レベルを有し、７．４Ｖは発光状態、１２．４Ｖは
非発光状態を示すものとする。また、電流供給線７０の
電位は１２．４Ｖに設定されており、ＥＬ素子１１のカ
ソード電極の電位は０Ｖに設定されているものとする。

【００８７】先ず、第n-1行に属する画素の発光動作に
ついて説明する。時刻Ｔ１で走査線ＧＬn-1の電位が、
図１６（ｃ）に示すように、ハイレベル（Ｖ２レベルに
相当し、本実施の形態では１２．５Ｖ）からローレベル
（Ｖ１レベルに相当し、本実施の形態では０Ｖ）に変化
する。これにより、走査線ＧＬn-1に接続されているス
イッチングトランジスタＴｒ１は、この時刻Ｔ１のタイ
ミングでＯＮし、信号線ＳＬm，ＳＬm+1を介して駆動用
トランジスタＴｒ２のゲート電極に画像信号電圧（７．
４Ｖ）が印加される。ここで、電流供給線７０の電位は
１２．４Ｖであり、ＥＬ素子１１のカソード電極の電位
は０Ｖであるため、駆動用トランジスタＴｒ２のゲート
・ソース間には−５Ｖが印加される。従って、駆動用ト
ランジスタＴｒ２がＯＮとなり、電流が電流供給線７０
からＥＬ素子１１を通じて流れ、ＥＬ素子１１が発光す
る。駆動用トランジスタＴｒ２のゲート電極には、補助
容量１３が接続されており、これによりゲート電圧は
７．４Ｖに保持されている。

【００８８】次いで時刻Ｔ３のタイミングでブランキン
グ信号配線ＢＬn-1の電位が５Ｖ（ブランキング信号電
圧Ｖ３に相当する）引き上げられる（図１６（ｂ）のＡ
点からＢ点まで引き上げられる）。一方、補助容量１３
は、駆動用トランジスタＴｒ２のゲート容量に対して十
分大きな容量値に設定されている。従って、ブランキン
グ信号配線ＢＬn-1の５Ｖの電位上昇により、駆動用ト
ランジスタＴｒ２のゲート電極の電位は５Ｖ近く上昇す
る。このため、駆動用トランジスタＴｒ２はＯＦＦとな
り、発光は停止する。この状態は、次の書きこみタイミ
ング（時刻Ｔ５）まで続く。従って時刻Ｔ３から時刻Ｔ
５までの期間が第ｎ−１行目の画素に対してのブランキ
ング期間となる。

【００８９】同様に第ｎ行目の画素に関しては、時刻Ｔ
４から時刻Ｔ６までがブランキング期間となる。

【００９０】もちろん、ブランキングを与えるタイミン
グならびにその時間幅は必要に応じてそれぞれの行に対
応するブランキング信号の出力タイミングを調整するこ
とにより同一期間あるいは異なる期間など効果が最大に
なるように任意に与えることができる。

【００９１】このように、同一行に属するすべての画素
に対して同一期間にブランキング信号を印加し、かつ、
各行では順次一定期間ずれてブランキング信号を印加す
ることができ、より効果的なブランキング動作を行わせ
ることができる。

【００９２】（実施の形態６）図１７は実施の形態６の
回路図であり、図１８は発光動作のタイミングチャート
である。本実施の形態６は、上記実施の形態５と同様に
ブランキング信号配線ＢＬを備えており、ＥＬ素子１１
を発光させる基本的な動作は実施の形態５と同等であ
る。但し、実施の形態５ではブランキング信号配線がそ
れぞれの行に対して独立に駆動するように構成されてい
たけれども、本実施の形態６では各行毎に配線されたブ
ランキング信号配線ＢＬは共通ライン６０を介してブラ
ンキング信号駆動回路８０に接続された構成となってい
る。従って、ブランキング信号を与えるタイミングはす
べての行の画素に対して同一期間、換言すれば、表示面
の全ての画素に対して同一期間となる。

【００９３】以下に、図１８を参照して発光動作につい
て説明する。時刻Ｔ１から時刻Ｔ２に至る期間におい
て、走査線ＧＬ1,ＧＬ2,…,ＧＬn,…，ＧＬlast（最終
行の走査線を意味する）が、順次選択され、各行毎の画
素が順次発光していく。そして、走査線ＧＬlastに属す
る画素の選択が行われた後の時刻３で、ブランキング信
号配線ＢＬの電位が５Ｖ上昇する。これにより、すべて
の行に属する画素がこの時刻Ｔ３で発光を停止する。即
ち、時刻Ｔ３で、表示面全体が黒表示となる。そして、
時刻Ｔ４で、ブランキング信号配線の電位が５Ｖ減少し
て、元のローレベルの状態となる。従って、ブランキン
グ状態が解除される。即ち、時刻Ｔ３〜時刻４までの期
間が、ブランキング期間に相当する。一方、この時刻Ｔ
４から、再び、走査線ＧＬ1,ＧＬ2,…,ＧＬn,…，ＧＬl
astが、順次選択されて、次フレームの画像が表示され
る。

【００９４】このようにして、最終走査線の選択期間後
に、全ての画素が同一タイミングでブランキング状態と
なり、かつ、ブランキング期間も同一となる。従って、
本実施の形態６は、実施の形態５と比べるとブランキン
グ信号駆動回路８０の構成を簡略化できるという長所を
有する。

【００９５】但し、本実施の形態では、最終走査線の選
択期間後、第１行の走査線が選択されるまでの期間にお
いて、ブランキング期間が挿入されるため、実施の形態
５と比較すると、ブランキング期間は短い。しかし、こ
のような短い期間においても、ブランキング期間の挿入
により、画像の鮮明化が得られることが本願発明者等の
実験により確認されている。

【００９６】（実施の形態７）図１９は実施の形態７に
係るアクティブマトリクス型ＥＬ表示装置の構成を示す
回路図である。本実施の形態７は、上記実施の形態１に
類似し、対応する部分には同一の参照符号を付し、詳細
な説明は省略する。上記実施の形態１では電流供給線７
０が設けられていたけれども、本実施の形態７では電流
供給線７０は省略されており、走査線ＧＬからＥＬ素子
１１に駆動電流を供給するように構成されている。ま
た、ブランキング信号は、走査線ＧＬより直接ＥＬ素子
に与えられるように構成されている。

【００９７】以下に、図１９を参照して実施の形態７に
係るＥＬ表示装置の構成を説明する。本実施の形態７に
おいては、スイッチング用トランジスタＴｒ１のゲート
電極は走査線ＧＬに接続され、スイッチング用トランジ
スタＴｒ１のソース電極が信号線ＳＬに接続され、スイ
ッチング用トランジスタＴｒ１のドレイン電極は駆動用
トランジスタＴｒ２のゲート及び補助容量１３の一方の
電極に共通に接続されて構成されている。また、前記駆
動用トランジスタＴｒ２は、ソース電極が特定走査線で
ある前段走査線３及び補助容量１３の他方の電極に共通
に接続され、ドレイン電極がＥＬ素子１１のアノ−ド電
極（画素電極２０に相当する）に接続されて構成されて
いる。

【００９８】このように前段走査線（特定走査線に相
当）によりＥＬ素子１１に駆動電流を供給する構成とす
ることにより、電流供給線を省略することができ、開口
率の向上を図ることができるとともに、従来において問
題とされていた信号線と電流供給線との間あるいは走査
線と電流供給線との間のショ−トの発生を防止すること
ができる。なお、前段走査線とＥＬ素子１１間の接続線
は、前段走査線からの引き出し線に相当するものであ
り、電流供給線のようなバス配線ではない。従って、上
記接続線は、電流供給線に比べて、線幅が極めて小さ
く、そのため、接続線の画素に対して占める面積は極め
て小さく、開口率の低下に支障を来すものではない。

【００９９】また、本実施の形態７では、実施の形態１
の走査線側駆動回路４に代えて走査線側駆動回路４Ａが
用いられている。この走査線側駆動回路４Ａは、図２０
に示すように、シフトレジスタ６５と、出力バッファ４
０とから構成され、ハイレベルとローレベルの２値の信
号レベルを選択的に出力するように構成されている。

【０１００】次いで、上記構成の表示装置の表示動作に
ついて説明する。図２１はＥＬ素子の発光動作のタイミ
ングチャ−トである。図２１（ａ）は画像信号電圧の波
形図であり、図２１（ｂ）は走査線ＧＬａの電圧の波形
図であり、図２１（ｃ）は走査線ＧＬｂの電圧の波形図
である。なお、説明の便宜上、図２２に示す上下に隣接
する２つの画素１０ａ，１０ｂを例にして説明すること
にする。

【０１０１】なお、図２２において、画素１０ａに関連
する構成要素については添字ａを付し（例えば、走査線
は参照符号ＧＬａで、スイッチング用トランジスタはＴ
ｒ１ａ等で示す）、画素１０ｂに関連する構成要素につ
いては添字ｂを付す（例えば、走査線は参照符号ＧＬｂ
で、スイッチング用トランジスタはＴｒ１ｂ等で示
す）。また、本実施の形態７ではＥＬ素子のカソ−ド電
極電位（対向電極電位）は７．４Ｖに設定されているも
のとする。

【０１０２】先ず、図２１（ｃ）に示すように、書き込
み期間Ｗ１（時刻Ｔ１〜時刻Ｔ２）において、走査線Ｇ
Ｌｂの電圧レベルがローレベル（Ｖ１レベルに相当し、
本実施の形態７では０Ｖ）であるため、画素１０ｂが選
択される。そして、この書き込み期間Ｗ１において、Ｐ
チャネル型トランジスタであるスイッチング用トランジ
スタＴｒ１ｂがＯＮ状態となっているめ、信号線ＳＬを
介して画像信号電圧（例えば７．４Ｖ）が駆動用トラン
ジスタＴｒ２ｂのゲート及び補助容量１３ｂに印加され
る。一方、時刻Ｔ１〜Ｔ２の期間では、図２１（ｂ）に
示すように、前段画素１０ａは非選択期間であるため、
前段走査線ＧＬａはハイレベル（Ｖ１レベルに相当し、
本実施の形態７では１２．４Ｖ）であり、そのため、駆
動用トランジスタＴｒ２ｂのゲート・ソース間には７．
４−１２．４＝−５Ｖが印加され、駆動用トランジスタ
Ｔｒ２ｂがＯＮとなる。これにより、前段走査線ＧＬ
ａ、駆動用トランジスタＴｒ２ｂを介して、ＥＬ素子１
１ｂのアノ−ド電極（画素電極）からカソ−ド電極（対
向電極）に向けて電流が流れ、ＥＬ素子１１ｂが発光す
る。なお、ＥＬ素子１１ａは、ＥＬ素子１１ｂの上記発
光動作と同様な動作により、発光している。

【０１０３】ここで、一般的なＥＬ素子の駆動であれ
ば、図２１（ｂ）の仮想線Ｍで示すように、前段走査線
ＧＬａは次フレームの書き込みタイミング（時刻Ｔ４）
までハイレベルを維持する。しかしながら、本実施の形
態７においては、図２１（ｂ）に示すように、時刻Ｔ４
より以前の時刻Ｔ３で前段走査線ＧＬａはハイレベルか
らローレベルに変化する。これにより、ＥＬ素子１１ｂ
のカソ−ド電極電位（７．４Ｖ）よりも、前段走査線Ｇ
Ｌａの電位（０Ｖ）が低くなる。そのため、ＥＬ素子１
１ｂへの電流供給が停止し、ＥＬ素子１１ｂは発光を停
止する。即ち、時刻Ｔ３で画素１０ｂがブランキング状
態となる。そして、前段画素１０ａの書き込み期間Ｗ１
（時刻Ｔ４〜Ｔ５）が完了するまで前段走査線ＧＬａは
ローレベルのままである。従って、ＥＬ素子１１ｂは、
ブランキング状態のままである。

【０１０４】なお、前段走査線ＧＬａにおいて、時刻Ｔ
３〜Ｔ４までのローレベルの期間は、画素１０ｂをブラ
ンキングするためのブランキング信号Ｖ３が出力されて
いる期間であり、時刻Ｔ４〜Ｔ５までのローレベルの期
間は、画素１０ａに画像信号を書込むための書込み期間
Ｗ１である。但し、本実施の形態においては、ブランキ
ング信号電圧が走査信号のローレベル（０Ｖ）と一致し
た値に設定されているため、図２１（ｂ）に示すよう
に、時刻Ｔ３〜Ｔ５までの期間が全てローレベルの期間
となっている。

【０１０５】次いで、時刻Ｔ５で前段走査線ＧＬａの電
位は、ローレベルからハイレベルに変化する。従って、
書き込み期間において駆動用トランジスタＴｒ２ａのゲ
ート電極に書き込まれた電位に応じて、前段走査線ＧＬ
ａの更に前段走査線（図示せず）から供給される電流が
制御され、ＥＬ素子１１ａに流れて、発光する。ここで
は、書き込み期間（時刻Ｔ４〜Ｔ５の期間）の画像信号
電圧が１２．４Ｖであるため、ＥＬ素子１１ａは発光を
停止したままである。勿論、画像信号電圧が７．４Ｖで
あれば、ＥＬ素子１１ａは発光する。

【０１０６】また、ＥＬ素子１１ｂも上記のＥＬ素子１
１ａと同様な動作により、駆動用トランジスタＴｒ２ａ
のゲート電極に書き込まれる画像信号電圧に応じて、発
光状態又は発光停止状態となる。

【０１０７】上記の例では、ブランキング信号電圧Ｖ３
は、走査信号のローレベル（０Ｖ）と同一に設定されて
いたけれども、これに限定されるものではない。即ち、
ブランキング信号電圧Ｖ３は、ＥＬ素子のカソ−ド電極
（対向電極）の電位よりも小さければ十分であり、これ
によりＥＬ素子への電流を停止することができる。但
し、この場合は、走査線ＧＬの電位は、３つの電圧レベ
ル信号Ｖ１〜Ｖ３を必要とするため、走査線側駆動回路
としては、走査線側駆動回路４Ａに代えて、実施の形態
１の走査線側駆動回路４を用いればよい。

【０１０８】また、ＥＬ素子１１ｂのブランキング期間
では、前段走査線ＧＬａはローレベルであるため、スイ
ッチング用トランジスタＴｒ１ａはＯＮ状態となってお
り、その期間において仮に駆動用トランジスタＴｒ２ａ
に７．４Ｖが書き込まれたとしても、ＥＬ素子１１ａの
ブランキング状態に変化はない。なぜなら、ＥＬ素子１
１ｂのブランキング状態となる以前において、ＥＬ素子
１１ａはブランキング状態となっている。従って、仮に
駆動用トランジスタＴｒ２ａに７．４Ｖが書き込まれた
としても、ＥＬ素子１１ａに電流を供給する走査線（前
段走査線ＧＬａの更に前段の走査線）の電位はローレベ
ルとなっているため、駆動用トランジスタＴｒ２ａのゲ
ート電極の電位に影響なく、ＥＬ素子１１ａに電流は供
給されず、発光は停止したままだからである。

【０１０９】上記の例は、上下に隣接する画素１０ａ，
１０ｂについての発光及びブランキング動作について説
明したけれども、その他の画素も同様な動作により、発
光及びブランキング動作が行われる。

【０１１０】このようにして、本実施の形態７では、走
査線が電流供給線を兼ねるとともに、走査線よりブラン
キング信号を出力することができる。

【０１１１】なお、参考まで述べると、駆動用トランジ
スタＴｒ２はＮチャネル型トランジスタを使用すること
も可能であるが、本実施の形態のようなＰチャネル型ト
ランジスタを使用するのが望ましい。なぜなら、駆動用
トランジスタＴｒ２をＮチャネル型トランジスタで形成
すれば、駆動用トランジスタＴｒ２をＯＮ状態とするた
めのゲート電圧がＥＬ素子のアノードより高い電圧が必
要となり、アクティブマトリクス型ＥＬ素子を駆動する
のに必要な電圧が増加するからである。

【０１１２】（実施の形態８）図２３は実施の形態８に
係るＥＬ表示装置の回路図であり、図２４は実施の形態
８に係るＥＬ表示装置の発光動作のタイミングチャ−ト
である。なお、図２４（ａ）は画像信号電圧の波形図で
あり、図２４（ｂ）は走査線ＧＬｃの電圧の波形図であ
り、図２４（ｃ）は走査線ＧＬｄの電圧の波形図であ
る。本実施の形態８は、実施の形態７に類似し対応する
部分には同一の参照符号を付す。実施の形態８では、ス
イッチング用トランジスタ及び制御用トランジスタがＮ
チャネル型トランジスタである。また、ＥＬ素子のアノ
−ド電極が対向電極とされ、カソ−ド電極が画素電極と
され、ＥＬ素子から走査線に向けて流れる電流によっ
て、ＥＬ素子が発光するように構成されている。

【０１１３】以下に、図２３に示す上下に隣接する２つ
の画素１０ｃ，１０ｄを例にして、本実施の形態の発光
及びブランキング動作について説明することにする。な
お、本実施の形態８ではアノ−ド電極電位（対向電極電
位）は３．０Ｖに設定されているものとする。

【０１１４】先ず、図２４（ｃ）に示すように、画素１
０ｄの書込み期間Ｗ１（時刻Ｔ１から時刻Ｔ２）におい
て、走査線ＧＬｄの電圧レベルがハイレベル（Ｖ１レベ
ルに相当し、本実施の形態８では１２．４Ｖ）であるた
め、画素１０ｄが選択される。そして、この書込み期間
Ｗ１において、Ｎチャネル型トランジスタであるスイッ
チング用トランジスタＴｒ１ｄはＯＮ状態であるため、
信号線ＳＬを介して画像信号電圧（例えば５．０Ｖ）が
駆動用トランジスタＴｒ２ｄのゲート及び補助容量１３
ｄに印加される。一方、この時刻Ｔ１〜Ｔ２の期間で
は、図２４（ｂ）に示すように、前段画素１０ｃは非選
択期間であるため、前段走査線ＧＬｃはローレベル（Ｖ
２レベルに相当し、本実施の形態８では０Ｖ）であり、
また、アノ−ド電極電位（対向電極電位）は３．０Ｖに
設定されているため、駆動用トランジスタＴｒ２ｄのゲ
ート・ソース間には５．０−３．０＝２Ｖが印加され、
駆動用トランジスタＴｒ２ｄがＯＮとなる。これによ
り、ＥＬ素子１１ｄから前段走査線ＧＬｃに向けて電流
が流れ、ＥＬ素子１１ｄが発光する。

【０１１５】ここで、一般的なＥＬ素子の駆動であれ
ば、図２４（ｂ）の仮想線Ｍで示すように、前段走査線
ＧＬｃは次フレームの書き込みタイミング（時刻Ｔ４）
までローレベルを維持する。しかしながら、本実施の形
態７においては、図２４（ｂ）に示すように、時刻Ｔ４
より以前の時刻Ｔ３で前段走査線ＧＬｃはローレベル
（本実施の形態では、０Ｖ）からハイレベルに変化す
る。これにより、ＥＬ素子１１ｄのアノ−ド電極電位
（３．０Ｖ）よりも、前段走査線ＧＬｃの電位（１２．
４Ｖ）が高くなる。そのため、ＥＬ素子１１ｄの電流供
給が停止し、ＥＬ素子１１ｄは発光を停止する。即ち、
時刻Ｔ３で画素１０ｄがブランキング状態となる。そし
て、前段画素１０ｃの書き込み期間Ｗ１（時刻Ｔ４〜Ｔ
５）が完了するまで前段走査線ＧＬｃはハイレベルのま
まである。従って、ＥＬ素子１１ｄは、ブランキング状
態のままである。このようにして、ＥＬ素子１１ｄは、
１フレーム期間において、画像信号に応じて発光すると
ともに、発光が停止するブランキン状態が得られること
になる。ＥＬ素子１１ｄ以外の残余のＥＬ素子もＥＬ素
子１１ｄと同様な発光及びブランキング動作が行われ
る。

【０１１６】このようにして、本実施の形態において
も、１フレーム内にブランキング期間を挿入することが
できる。

【０１１７】なお、前段走査線ＧＬｃにおいて、時刻Ｔ
３〜Ｔ４までのハイレベルの期間は、画素１０ｄをブラ
ンキングするためのブランキング信号Ｖ３が出力されて
いる期間であり、時刻Ｔ４〜Ｔ５までのハイレベルの期
間は、画素１０ｃに画像信号を書込むため書込み期間Ｗ
１である。但し、本実施の形態においては、ブランキン
グ信号電圧が走査信号のハイレベル（１２．４Ｖ）と一
致した値に設定されているため、図２４（ｂ）に示すよ
うに、時刻Ｔ１〜Ｔ５までの期間が全てローレベルの期
間となっている。

【０１１８】上記の例では、ブランキング信号電圧Ｖ３
は、走査信号のハイレベル（１２．４Ｖ）と同一に設定
されていたけれども、これに限定されるものではない。
即ち、ブランキング信号電圧Ｖ３は、ＥＬ素子のアノ−
ド電極（対向電極）の電位よりも高ければ十分であり、
これによりＥＬ素子への電流を停止することができる。

【０１１９】（実施の形態９）実施の形態９は、実施の
形態７の構成において、特定走査線ＧＬのインピーダン
スと該特定走査線ＧＬに接続される走査線側駆動回路４
Ａにおける最終段バッファの出力インピーダンスの和
が、該特定走査線ＧＬに並列接続されるＥＬ素子のイン
ピーダンスに対して２０％以下とすることを特徴とする
ものである。そして、このようなインピーダンスの規制
により、ＥＬ素子に十分な電圧を印加することができ、
均一な表示を実現できる。以下、図２５及び図２６を参
照して、インピーダンスの規制により均一な表示を実現
できる理由について説明する。

【０１２０】図２５は駆動用トランジスタに接続された
画素電極がアノ−ド電極となる場合における、走査線及
び該走査線を流れる電流により駆動されるＥＬ素子等を
含めた等価回路であり、図２６は駆動用トランジスタに
接続された画素電極がカソード電極となる場合におけ
る、走査線及び該走査線を流れる電流により駆動される
ＥＬ素子等を含めた等価回路を示す。図２５及び図２６
において、４０は走査線側駆動回路４Ａの最終段のバッ
ファを示し、４１は走査線ＧＬの抵抗を示し、４２は走
査線ＧＬの容量を示す。図２５に示すように、ＥＬ素子
１１のアノ−ド電極が画素電極となる場合は、バッファ
４０の出力インピーダンスならびに走査線ＧＬのインピ
ーダンスを通してＥＬ素子１１に電流が流れる。図２６
に示すように、ＥＬ素子１１のカソ−ド電極が画素電極
となる場合は、ＥＬ素子１１から走査線ＧＬに向けて電
流が流れる。図２５及び図２６の何れのタイプであって
も、バッファ４０の出力インピーダンスならびに走査線
ＧＬのインピーダンスがＥＬ素子１１のインピーダンス
に比較して高ければ、電流が流れたときに走査線等で電
圧降下が生じ、十分な電圧がＥＬ素子１１に印加されな
い。

【０１２１】本等価回路に対して回路シミュレーション
を行った結果を図２７に示す。図２７において、ライン
Ｌ１はバッファ４０の入力を示し、ラインＬ２はバッフ
ァ４０の出力を示し、ラインＬ３は走査線ＧＬのインピ
ーダンスとバッファ４０の出力インピーダンスの和が走
査線のインピーダンスの２％程度の場合の終電端Ｋ（図
２５及び図２６参照）の電位を示し、ラインＬ４は走査
線ＧＬのインピーダンスとバッファ４０の出力インピー
ダンスの和が走査線ＧＬのインピーダンスの２０％の場
合の終電端Ｋの電位を示す。図２７より明らかなよう
に、出力インピーダンスと走査線ＧＬのインピーダンス
の和が、各画素のＥＬ素子１１のインピーダンスに対し
２０％を超えると、走査線ＧＬの終電端Ｋの電位が大き
く低下することが認められる。よって、ＥＬ素子１１に
十分な電圧が印加されなくなり、均一な表示が得られな
い。

【０１２２】なお、走査線側駆動回路４Ａの出力インピ
ーダンスを低減させるためには、例えば、走査線側駆動
回路の最終段にボルテージホロアを設けるようにしても
よい。

【０１２３】（実施の形態１０）図２８は実施の形態１
０に係る表示装置の表示部の平面図であり、図２９はそ
の回路図である。なお、図２８及び図２９は１画素に関
する構成のみ示している。本実施の形態１０は、実施の
形態７における１つの単位画素を複数の領域に分割し、
面積諧調方式により階調表示することを特徴とするもの
である。以下、図２８及び図２９を参照して、具体的な
構成について説明する。単位画素１０は、複数の領域
（本実施の形態４では４つ）に分割された構造を有す
る。この分割領域である副画素５０の構成は、上記実施
の形態１における単位画素１０の構成と同様である。即
ち、副画素５０はそれぞれ走査線ＧＬを有するととも
に、スイッチング用トランジスタＴｒ１、駆動用トラン
ジスタＴｒ２、補助容量１３を有する。駆動用トランジ
スタＴｒ１のソースは、隣接する副画素の走査線に接続
される構成とするのが望ましい。階調の表示方法として
は、分割された副画素領域の発光/非発光を組み合わせ
ることにより実現される。なお、信号線ＳＬには、デジ
タル画像信号が供給される。

【０１２４】階調表示の具体的な方法としては、複数の
領域に分割された副画素５０におけるＥＬ素子１１の発
光部分の面積がビットに対応して重み付けされている。
このように、等分に分割するのではなく、発光部分の面
積比をビットに対応して１：２：４：…：２^(n-1)と重
み付けすることにより、２ⁿ階調を表示させることが可
能となる。

【０１２５】なお、図２８の例では、４ビットのデータ
により１６階調の表示が可能である。また、図３０に示
すように６つの副画素５０を備える構成では、６ビット
のデータにより６４階調の表示が可能となる。勿論、副
画素の電極レイアウトは、図２８及び図３０に限られた
ものでない。

【０１２６】このように、専用の電流供給線がなく、画
素の開口率を大きくとることが可能な構成である本発明
においては、特に面積階調方式を採用することにより、
表示の均一性、階調性に優れたアクティブマトリクス型
ＥＬ表示装置を実現するのにきわめて有効である。

【０１２７】（実施の形態１１）図３１は実施の形態１
１に係るアクティブマトリクス型ＥＬ表示装置の回路図
である。本実施の形態１１は実施の形態７に類似し、対
応する部分には同一の参照符号を付す。なお、図３１は
単位画素に関する構成のみを示している。本実施の形態
１１ではオフセットキャンセラー機能を有する回路構成
とすることを特徴とするものであり、スイッチング用ト
ランジスタＴｒ１及び駆動用トランジスタＴｒ２の他
に、電流スイッチ信号によりＯＮ／ＯＦＦ制御されるス
イッチング用トランジスタＴｒ３及びトランジスタリセ
ット信号によりＯＮ／ＯＦＦ制御されるスイッチング用
トランジスタＴｒ４が備えられている。

【０１２８】次いで、上記回路におけるオフセットキャ
ンセラー機能について説明すると、先ず、トランジスタ
Ｔｒ２のしきい値電圧ＶｔをコンデンサＣ１にメモリす
る。具体的には、トランジスタＴｒ１がＯＦＦである期
間において、トランジスタＴｒ３がＯＦＦで、かつ、ト
ランジスタＴｒ４がＯＮとされる。これにより、コンデ
ンサＣ１の端子間電圧がＶｔまで上昇する。即ち、コン
デンサＣ１にＶｔがメモリされたことになる。このと
き、走査線ＧＬの電位をＶｄｄとすると、接続点７１の
電位はＶｄｄ−Ｖｔとなる。

【０１２９】次いで、トランジスタＴｒ３がＯＮで、か
つ、トランジスタＴｒ４がＯＦＦとされ、ＥＬ素子と走
査線ＧＬ（電流供給線に相当）とが接続状態となる。

【０１３０】次いで、トランジスタＴｒ３がＯＮで、か
つ、トランジスタＴｒ４がＯＦＦの状態で、トランジス
タＴｒ１がＯＮとなり、画像信号電圧Ｖonがコンデンサ
Ｃ２を介してトランジスタＴｒ２のゲートに印加され
る。このとき、予めコンデンサＣ１にＶｔがメモリされ
ているため、接続点７１の電位（トランジスタＴｒ２の
ゲート電位に相当）はＶon＋Ｖｄｄ＋Ｖｔとなる。従っ
て、トランジスタＴｒ２の電流値はｆ（Ｖon＋Ｖｄｄ＋
Ｖｔ−Ｖｔ）となり、Ｖｔが相殺された値についての関
数となるため、トランジスタＴｒ２のしきい値Ｖｔにバ
ラツキがあっても、それに影響されることなくＥＬ素子
を駆動することができる。

【０１３１】そして、本実施の形態においては、上記の
オフセットキャンセラー機能を有する構成において、駆
動用トランジスタＴｒ２のソースに走査線ＧＬを接続す
ることにより、上記実施の形態と同様に走査線ＧＬから
ＥＬ素子１１に電流を供給することができ、また、走査
線ＧＬよりブランキング信号を与えることができる。

【０１３２】（その他の事項）（１）上記実施の形態１〜４では、駆動用トランジスタ
のゲートは補助容量を介して後段走査線と接続され、後
段走査線よりブランキング信号を与えるようにしたけれ
ども、本発明はこれに限定されるものではない。即ち、
後段走査線に代えて何れかの走査線を補助容量と接続
し、その走査線からブランキング信号を与えるようにし
てもよい。従って、例えば、選択画素自身の走査線を用
いることも可能である。但し、この場合は、選択パルス
のオンからオフへの変化に伴って、画素自身の走査線に
接続された駆動用トランジスタの寄生容量の影響で、画
素電極の電位が変化することが予想され、これを防止す
るためには大きな蓄積容量を付加する必要がある。この
点に関し、ブランキング信号を与える走査線を後段走査
線とすることにより、かかる問題を解決することが可能
である。なぜならブランキング信号を与える走査線を後
段走査線とすることにより、配線の引き回しも必要最小
限でよく、トランジスタの寄生容量による電位変動も最
小限に抑えることが可能となる等のメリットを有する。
従って、特定走査線は画素の後段走査線とするのが、望
ましい。

【０１３３】（２）上記実施の形態１〜１１におけるス
イッチング用トランジスタＴｒ１は、その要求される特
性としてはリーク電流が少ない、言い換えればデータの
保持特性が良好なものが望まれる。従って、スイッチン
グ用トランジスタＴｒ１は、複数のトランジスタが直列
に接続されたマルチゲート構造あるいはＬＤＤ（Lightl
y doped drain）構造のものを使用するのが望ましく、
このようにすれば、良好なオフ特性を得ることができ
る。

【０１３４】（３）上記実施の形態１〜１１におけるト
ランジスタＴｒ１，Ｔｒ２は、アモルファスシリコンで
形成してもよく、また、ポリシリコンで形成するように
してもよい。但し、ポリシリコンで形成する場合は、ポ
リシリコンはアモルファスシリコンに比較して移動度が
大きく、素子の微細化が容易であるため、本発明のよう
に１画素中に複数のトランジスタを用いる場合に特に有
利である。

【０１３５】（４）上記実施の形態１〜１１において、
トランジスタを低温ポリシリコンで作製する場合、走査
線側駆動回路及び信号線側駆動回路の少なくとも一方を
画素部のトランジスタを作製すると同時にガラス基板上
に一体形成するようにしてもよい。このように周辺駆動
回路を内蔵駆動回路とすることにより、消費電力を大幅
に削減することができ、また、表示装置全体の軽量・薄
型化を図ることができる。

【０１３６】（５）実施の形態７〜１１の表示装置を駆
動するに当たって、実施の形態４と同様に、駆動用トラ
ンジスタＴｒ２の動作領域がリニア領域で動作する動作
条件により駆動するようにしてもよい。

【０１３７】（６）実施の形態７〜１１では、特定走査
線は選択画素に接続される走査線に対して前段走査線と
したけれども、本発明はこれに限定されるものではな
く、何れかの走査線であればよく、例えば、選択画素自
身の走査線を用いることも可能である。但し、この場合
は、選択パルスのオンからオフへの変化に伴って、画素
自身の走査線に接続された駆動用トランジスタの寄生容
量の影響で、画素電極の電位が変化することが予想さ
れ、これを防止するためには大きな蓄積容量を付加する
必要がある。この点に関し、特定走査線を前段の走査線
とすることにより、かかる問題を解決することが可能で
ある。なぜなら、書き込み終了時より次のフレームにお
ける前段の画素の書き込み開始まで、駆動用トランジス
タのゲート電極の電位は一定に保持されるからである。
しかも、特定走査線を前段の走査線とすることにより、
配線の引き回しも必要最小限でよく、トランジスタの寄
生容量による電位変動も最小限に抑えることが可能とな
る等のメリットを有する。従って、特定走査線は画素の
前段走査線とするのが、望ましい。

【０１３８】（７）本発明は、実施の形態１〜１１に限
定されるものではなく、実施の形態１〜１１を適宜選択
して組み合わせた構成であってもよい。

【０１３９】

【発明の効果】以上のように本発明の構成によれば、以
下の効果を奏する。（１）各画素のＥＬ素子が画像信号に応じて発光され、
希望する画像が表示されるとともに、１フレーム内にＥ
Ｌ素子が発光されないブランキング期間が挿入されるこ
とになる。従って、動画表示において、前回フレームの
画像と、次回フレームの画像との間に、黒表示が挿入さ
れる。この結果、残像現象が抑制され、鮮明な画像を認
識することができるようになる。

【０１４０】（２）また、走査線を介してブランキング
信号を供給することにより、ブランキングのための専用
のトランジスタや、ブランキング信号用の配線が不要と
なる。従って、その分だけ開口率が向上する。

【０１４１】（３）また、特定走査線からＥＬ素子に電
流を供給することにより、ＥＬ素子に電流を供給するた
めの専用の電流供給線が不要となる。この結果、従来例
よりも開口率を大きくすることができると共に、電流供
給線に起因した層間ショート、層内ショートによる線欠
陥の発生を防止し、歩留まりの向上したＥＬ表示装置を
構成することができる。

【図面の簡単な説明】

【図１】実施の形態１に係るＥＬ表示装置の構成を示す
回路図である。

【図２】実施の形態１に係るＥＬ表示装置に用いられる
走査線側駆動回路の構成を示す回路図である。

【図３】セレクト回路Ａ１の構成を示す回路図である。

【図４】実施の形態１に係るＥＬ表示装置の一画素の構
成を示す断面図である。

【図５】実施の形態１に係るＥＬ表示装置の一画素の構
成を示す平面図である。

【図６】実施の形態１に係るＥＬ表示装置の発光動作の
タイミングチャ−トであって、図６（ａ）は画像信号電
圧の波形図であり、図６（ｂ）は走査線ＧＬａの電圧の
波形図であり、図６（ｃ）は走査線ＧＬｂの電圧の波形
図である。

【図７】実施の形態１におけるＥＬ素子の発光動を説明
するための上下に隣接する画素１０ａ，１０ｂの構成図
である。

【図８】実施の形態２に係るＥＬ表示装置の一画素の構
成を示す断面図である。

【図９】実施の形態２に係るＥＬ表示装置の発光動作の
タイミングチャ−トであって、図９（ａ）は画像信号電
圧の波形図であり、図９（ｂ）は走査線ＧＬｃの電圧の
波形図であり、図９（ｃ）は走査線ＧＬｄの電圧の波形
図である。

【図１０】実施の形態２におけるＥＬ素子の発光動を説
明するための上下に隣接する画素１０ｃ，１０ｄの構成
図である。

【図１１】実施の形態３に係るＥＬ表示装置の表示部の
平面図である。

【図１２】実施の形態３に係るＥＬ表示装置の表示部の
回路図である。

【図１３】実施の形態３に係るＥＬ表示装置の表示部の
変形例を示す平面図である。

【図１４】実施の形態４に係るＥＬ表示装置におけるＥ
Ｌ素子と駆動用トランジスタの動作点解析を行った結果
を示すシミュレーション図である。

【図１５】実施の形態５に係るＥＬ表示装置の表示部の
回路図である。

【図１６】実施の形態５に係るＥＬ表示装置の発光動作
のタイミングチャ−トである。

【図１７】実施の形態６に係るＥＬ表示装置の表示部の
回路図である。

【図１８】実施の形態６に係るＥＬ表示装置の発光動作
のタイミングチャ−トである。

【図１９】実施の形態７に係るアクティブマトリクス型
ＥＬ表示装置の構成を示す回路図である。

【図２０】実施の形態７に係るアクティブマトリクス型
ＥＬ表示装置に用いられる走査線側駆動回路４Ａの構成
を示す回路図である。

【図２１】実施の形態７のＥＬ素子の発光動作のタイミ
ングチャ−トであって、図２１（ａ）は画像信号電圧の
波形図であり、図２１（ｂ）は走査線ＧＬａの電圧の波
形図であり、図２１（ｃ）は走査線ＧＬｂの電圧の波形
図である。

【図２２】実施の形態７におけるＥＬ素子の発光動を説
明するための上下に隣接する画素１０ａ，１０ｂの構成
図である。

【図２３】実施の形態８に係るＥＬ表示装置の回路図で
ある。

【図２４】実施の形態８に係るＥＬ表示装置の発光動作
のタイミングチャ−トであって、図２４（ａ）は画像信
号電圧の波形図であり、図２４（ｂ）は走査線ＧＬａの
電圧の波形図であり、図２４（ｃ）は走査線ＧＬｂの電
圧の波形図である。

【図２５】駆動用トランジスタに接続された画素電極が
アノ−ド電極となる場合における、走査線及び該走査線
を流れる電流により駆動されるＥＬ素子等を含めた等価
回路である。

【図２６】駆動用トランジスタに接続された画素電極が
カソ−ド電極となる場合における、走査線及び該走査線
を流れる電流により駆動されるＥＬ素子等を含めた等価
回路である。

【図２７】図２５及び図２６の等価回路に対して回路シ
ミュレーションを行った結果を示すグラフである。

【図２８】実施の形態１０に係る表示装置の表示部の平
面図である。

【図２９】実施の形態１０に係る表示装置の回路図であ
る。

【図３０】実施の形態１０に係るＥＬ表示装置の表示部
の変形例を示す平面図である。

【図３１】実施の形態１１に係るアクティブマトリクス
型ＥＬ表示装置の回路図である。

【図３２】従来例の構成を示す回路図である。

【図３３】従来例の構成を示す平面図である。

【符号の説明】

１：液晶表示装置２：表示部４，４Ａ：走査線側駆動回路６：信号線側駆動回路１０，１０ａ，１０ｂ，１０ｃ，１０ｄ：単位画素１１，１１ａ，１１ｂ，１１ｃ，１１ｄ：ＥＬ素子１３，１３ａ，１３ｂ，１３ｃ，１３ｄ：補助容量４０：バッファ６０：共通ライン７０：電流供給線８０：ブランキング信号駆動回路Ｔｒ１，Ｔｒ１ａ，Ｔｒ１ｂ，Ｔｒ１ｃ，Ｔｒ１ｄ：
スイッチング用トランジスタＴｒ２，Ｔｒ２ａ，Ｔｒ２ｂ，Ｔｒ２ｃ，Ｔｒ２ｄ：
制御用トランジスタＧＬ１，ＧＬ２，…，ＧＬａ，ＧＬｂ，ＧＬｃ，ＧＬｄ
：走査線ＳＬ１，ＳＬ２，…，ＳＬａ，ＳＬｂ，ＳＬｃ，ＳＬｄ
：信号線ＢＬ，ＢＬn-1，ＢＬn ：ブランキング信号用配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１ＧＨ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 ＡＦターム(参考） 3K007 AB02 AB17 AB18 BA06 CB01 DA01 DB03 EB00 GA02 GA04 5C080 AA06 BB05 DD02 DD23 EE29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 5C094 AA07 AA10 AA13 AA42 AA43 BA03 BA27 CA19 CA25 DA09 DA13 DB01 DB04 EA04 EA05 EA07 FA01 FB01 FB12 FB14 FB15 FB20 GA10

Claims

【特許請求の範囲】

【請求項１】走査信号が供給される複数の走査線と画像
信号が供給される複数の信号線を備えるとともに、単位
画素がマトリクス状に配列され、各単位画素は、ＥＬ素
子と、電流供給線を介して前記ＥＬ素子に供給される電
流量を制御する駆動用トランジスタと、走査信号により
スイッチング動作が変化するとともにスイッチング動作
の変化により前記信号線と前記駆動用トランジスタのゲ
ート電極との導通・遮断を切替えるスイッチング用トラ
ンジスタとを有してなる表示部と、前記信号線に画像信号を供給する信号線側駆動回路と、前記走査線に走査信号を供給するとともに、前記駆動用
トランジスタのゲート電極に書き込まれた電圧を保持す
る保持期間内に走査線を介して、前記ＥＬ素子の発光状
態を強制的に停止するためのブランキング信号を出力す
る走査線側駆動回路と、を備えたことを特徴とするＥＬ表示装置。
【請求項２】前記ブランキング信号は、前記駆動用トラ
ンジスタをＯＦＦ状態に強制的に設定する信号である請
求項１記載のＥＬ表示装置。
【請求項３】前記単位画素は、一方の電極が前記駆動用
トランジスタのゲート電極に接続され、他方の電極が前
記複数の走査線のうちの何れか１つの特定走査線に接続
された補助容量を備え、前記ブランキング信号は前記特定走査線から前記補助容
量を介して駆動用トランジスタのゲート電極に与えられ
る請求項２記載のＥＬ表示装置。
【請求項４】前記特定走査線が、選択されている画素に
接続されている走査線に対して、後段の走査線である請
求項３記載のＥＬ表示装置。
【請求項５】前記スイッチング用トランジスタ及び前記
駆動用トランジスタはともにＰチャネル型トランジスタ
であり、前記ＥＬ素子のアノード電極が画素電極として
構成され、前記ＥＬ素子のカソ−ド電極が対向電極とし
て構成された請求項４記載のＥＬ表示装置。
【請求項６】前記スイッチング用トランジスタ及び前記
駆動用トランジスタはともにＮチャネル型トランジスタ
であり、前記ＥＬ素子のカソ−ド電極が画素電極として
構成され、前記ＥＬ素子のアノ−ド電極が対向電極とし
て構成された請求項４記載のＥＬ表示装置。
【請求項７】前記スイッチング用トランジスタは、複数
のトランジスタが直列に接続されたマルチゲート構造を
有するトランジスタである請求項４記載のＥＬ表示装
置。
【請求項８】前記スイッチング用トランジスタは、ＬＤ
Ｄ（Lightly dopeddrain）構造を有するトランジスタ
である請求項４記載のＥＬ表示装置。
【請求項９】前記各単位画素は複数の副画素に分割さ
れ、前記副画素は、それぞれ個別に副画素電極、スイッチン
グ用トランジスタ、制御用トランジスタ、補助容量及び
走査線を備え、前記各副画素のオン／オフを組み合わせることにより階
調が表示されるとともに、各副画素毎に走査線を介して
ブランキング信号が与えられ請求項４記載のＥＬ表示装
置。
【請求項１０】前記副画素におけるＥＬ素子の発光部分
の面積が、表示する階調に応じて入力されるビット数に
対応して重み付けされている請求項９記載のＥＬ表示装
置。
【請求項１１】前記スイッチング用トランジスタ及び前
記駆動用トランジスタが、ポリシリコンで形成されてい
る請求項４記載のＥＬ表示装置。
【請求項１２】前記駆動用トランジスタの動作領域がリ
ニア領域である請求項４記載のＥＬ表示装置。
【請求項１３】前記複数の走査線のうちの何れか１つの
特定走査線が前記制御用トランジスタを介して前記ＥＬ
素子のアノ−ド電極と接続され、前記ＥＬ素子のカソ−
ド電極は対向電極として構成され、前記特定走査線が前記電流供給線を兼ねており、前記特
定走査線から前記ＥＬ素子に向けて流れる電流によって
前記ＥＬ素子が発光駆動され、前記ブランキング信号は前記特定走査線より供給される
とともに、このブランキング信号はＥＬ素子のカソ−ド
電極の電位よりも低い電圧レベルに設定された信号であ
る請求項１記載のＥＬ表示装置。
【請求項１４】前記複数の走査線のうちの何れか１つの
特定走査線が前記制御用トランジスタを介して前記ＥＬ
素子のカソ−ド電極と接続され、前記ＥＬ素子のアノ−
ド電極は対向電極として構成され、前記特定走査線が前記電流供給線を兼ねており、前記Ｅ
Ｌ素子から前記特定走査線に向けて流れる電流によって
前記ＥＬ素子が発光駆動され、前記ブランキング信号は前記特定走査線より供給される
とともに、このブランキング信号はＥＬ素子のアノ−ド
電極の電位よりも高い電圧レベルに設定された信号であ
る請求項１記載のＥＬ表示装置。
【請求項１５】前記特定走査線が、前段走査線である請
求項１３記載のＥＬ表示装置。
【請求項１６】前記特定走査線のインピーダンスと前記
特定走査線に接続される走査線側駆動回路における最終
段バッファの出力インピーダンスの和が、前記特定走査
線に接続されるＥＬ素子のインピーダンスに対して２０
％以下である請求項１３記載のＥＬ表示装置。
【請求項１７】前記各単位画素は複数の副画素に分割さ
れ、前記副画素は、それぞれ個別に副画素電極、スイッチン
グ用トランジスタ、制御用トランジスタ、補助容量及び
走査線を備え、前記各副画素のオン／オフを組み合わせることにより階
調が表示されるとともに、各副画素毎に走査線を介して
ブランキング信号が与えられ請求項１３記載のＥＬ表示
装置。
【請求項１８】前記副画素におけるＥＬ素子の発光部分
の面積が、表示する階調に応じて入力されるビット数に
対応して重み付けされている請求項１７記載のＥＬ表示
装置。
【請求項１９】走査信号が供給される複数の走査線と画
像信号が供給される複数の信号線を備えるとともに、単
位画素がマトリクス状に配列され、各単位画素は、ＥＬ
素子と、ＥＬ素子に流れる電流量を制御する駆動用トラ
ンジスタと、走査信号によりスイッチング動作が変化す
るとともにスイッチング動作の変化により前記信号線と
前記駆動用トランジスタのゲート電極との導通・遮断を
切替えるスイッチング用トランジスタとを有してなるＥ
Ｌ表示装置において、前記マトリクス状に配列された単位画素の各行毎に設け
られ、前記駆動用トランジスタのゲート電極に書き込ま
れた電圧を保持する保持期間内に前記駆動用トランジス
タをＯＦＦ状態に強制的に設定するためのブランキング
信号が供給されるブランキング信号用配線と、前記ブランキング信号用配線よりブランキング信号を供
給するブランキング信号駆動回路と、前記単位画素毎に設けられ、一方の電極が前記駆動用ト
ランジスタのゲート電極に接続され、他方の電極が前記
ブランキング信号用配線に接続された補助容量と、を備え、前記ブランキング信号は、ブランキング信号用配線から
前記補助容量を介して駆動用トランジスタのゲート電極
に与えられることを特徴とするＥＬ表示装置。
【請求項２０】前記ブランキング信号用配線は、前記ブ
ランキング信号駆動回路に個別に接続されている請求項
１９記載のＥＬ表示装置。
【請求項２１】前記ブランキング信号用配線は、１本の
共通ラインを介して前記ブランキング信号駆動回路に接
続されている請求項１９記載のＥＬ表示装置。