JP2003017630A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003017630A JP2003017630A JP2001198329A JP2001198329A JP2003017630A JP 2003017630 A JP2003017630 A JP 2003017630A JP 2001198329 A JP2001198329 A JP 2001198329A JP 2001198329 A JP2001198329 A JP 2001198329A JP 2003017630 A JP2003017630 A JP 2003017630A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- thickness
- lead frame
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 変形が生じにくい信頼性の高い半導体装置を
提供すること。 【解決手段】 集積回路が形成され、接続パッド２が上
表面に形成された半導体素子１と、一端が前記半導体素
子上表面に接着されたリードフレーム４と、このリード
フレームの一端と前記半導体素子の接続パッドとの間に
接続されたワイヤー５と、前記リードフレームの一部を
被覆し、かつ、前記半導体素子を被覆し、その厚さの中
心と同一位置又は下方側に前記半導体素子の上表面が位
置する封止樹脂６とを有する半導体装置。
提供すること。 【解決手段】 集積回路が形成され、接続パッド２が上
表面に形成された半導体素子１と、一端が前記半導体素
子上表面に接着されたリードフレーム４と、このリード
フレームの一端と前記半導体素子の接続パッドとの間に
接続されたワイヤー５と、前記リードフレームの一部を
被覆し、かつ、前記半導体素子を被覆し、その厚さの中
心と同一位置又は下方側に前記半導体素子の上表面が位
置する封止樹脂６とを有する半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
半導体素子を搭載し、互いをボンディングワイヤで接続
し、封止樹脂により、それら全体を封止した半導体装置
に関するものである。
半導体素子を搭載し、互いをボンディングワイヤで接続
し、封止樹脂により、それら全体を封止した半導体装置
に関するものである。
【０００２】
【従来の技術】図９に従来のＬＯＣ（リードオンチッ
プ：lead on chip）構造のＴＳＯＰ(Thin Small Outlin
e package)などの薄型パッケージ形状による半導体装置
の断面図及びその反り量が示される。
プ：lead on chip）構造のＴＳＯＰ(Thin Small Outlin
e package)などの薄型パッケージ形状による半導体装置
の断面図及びその反り量が示される。
【０００３】ここでは、半導体素子（チップ）３０がそ
の上表面の中央部分に接続パッド３１を複数個有してい
る。この接続パッド３１が形成されていない部分の半導
体素子３０の上表面に接着剤３２がリードフレーム３３
の下面に接着されている。ここでは、半導体素子３０の
左右にそれぞれ反対方向へ延在するように１対のリード
フレーム３３が設けられている。
の上表面の中央部分に接続パッド３１を複数個有してい
る。この接続パッド３１が形成されていない部分の半導
体素子３０の上表面に接着剤３２がリードフレーム３３
の下面に接着されている。ここでは、半導体素子３０の
左右にそれぞれ反対方向へ延在するように１対のリード
フレーム３３が設けられている。
【０００４】このリードフレーム３３の接続パッド３１
近辺の端部にはボンディングワイヤー３４が接続パッド
３１との間に設けられて、リードフレーム３３と接続パ
ッド３１との間で信号が伝達される。これら、半導体素
子３０、接続パッド３１、接着剤３２、リードフレーム
３３の主要部分、ボンディングワイヤー３４は封止樹脂
３５によって被覆される。リードフレーム３３の封止樹
脂３５から露出した部分は半導体装置を実装基板（図示
せず）への装着に用いられる。
近辺の端部にはボンディングワイヤー３４が接続パッド
３１との間に設けられて、リードフレーム３３と接続パ
ッド３１との間で信号が伝達される。これら、半導体素
子３０、接続パッド３１、接着剤３２、リードフレーム
３３の主要部分、ボンディングワイヤー３４は封止樹脂
３５によって被覆される。リードフレーム３３の封止樹
脂３５から露出した部分は半導体装置を実装基板（図示
せず）への装着に用いられる。
【０００５】ここで、実装面となる半導体装置の下面に
対して垂直方向の封止樹脂３５の中心である中心線Ａの
両側にまたがってチップ３０全体が配置されている。
対して垂直方向の封止樹脂３５の中心である中心線Ａの
両側にまたがってチップ３０全体が配置されている。
【０００６】ここでは、チップの存在しない非チップ領
域Ｂでは、リードフレーム上下樹脂厚比は約０．２６と
なっている。すなわち、リードフレーム３３上の封止樹
脂３５の厚さを約０．１８ｍｍとし、リードフレーム３
３の下の樹脂厚を０．６９５ｍｍに設定されている。
域Ｂでは、リードフレーム上下樹脂厚比は約０．２６と
なっている。すなわち、リードフレーム３３上の封止樹
脂３５の厚さを約０．１８ｍｍとし、リードフレーム３
３の下の樹脂厚を０．６９５ｍｍに設定されている。
【０００７】ここで、接着剤３２の厚さは例えば約１０
０μｍ程度であり、チップ３０の厚さは例えば約０．３
ｍｍである。リードフレーム３３の厚さは例えば約０．
１２５ｍｍであり、封止樹脂３５全体の厚さは例えば約
１ｍｍである。また、封止樹脂３５全体の長さは約２
２．２２ｍｍで、幅は約１０．１６ｍｍであり、チップ
３０の長さは約２０ｍｍであり、封止樹脂の約９０％の
大チップである。
０μｍ程度であり、チップ３０の厚さは例えば約０．３
ｍｍである。リードフレーム３３の厚さは例えば約０．
１２５ｍｍであり、封止樹脂３５全体の厚さは例えば約
１ｍｍである。また、封止樹脂３５全体の長さは約２
２．２２ｍｍで、幅は約１０．１６ｍｍであり、チップ
３０の長さは約２０ｍｍであり、封止樹脂の約９０％の
大チップである。
【０００８】また、チップ３０の存在するチップ領域Ｃ
では、チップの上側の封止樹脂は下側の封止樹脂に比べ
て厚くなっている。
では、チップの上側の封止樹脂は下側の封止樹脂に比べ
て厚くなっている。
【０００９】ここでは、チップ領域Ｃではチップ上下樹
脂厚比を約１．３７となっている。すなわち、チップ３
０上の樹脂厚を０．４０５ｍｍとなり、チップ３０下の
樹脂厚を０．２９５ｍｍとなっている。このように、チ
ップ領域Ｃでは、半導体チップの上側の樹脂厚と下側の
樹脂厚とがほぼ等しくなるように形成されている。しか
し、半導体チップが形成されていない部分Ｂでは、リー
ドの上側と下側との樹脂厚は大きく異なっている。
脂厚比を約１．３７となっている。すなわち、チップ３
０上の樹脂厚を０．４０５ｍｍとなり、チップ３０下の
樹脂厚を０．２９５ｍｍとなっている。このように、チ
ップ領域Ｃでは、半導体チップの上側の樹脂厚と下側の
樹脂厚とがほぼ等しくなるように形成されている。しか
し、半導体チップが形成されていない部分Ｂでは、リー
ドの上側と下側との樹脂厚は大きく異なっている。
【００１０】封止樹脂の反り状態は図９の下方に示され
る通りで、凹反りが生じている。ここで反り量は約−３
５．３μｍとなっている。この反り量は、二次元の梁モ
デルにおいて、封止温度である１８０℃から常温である
２５℃へ変化させた場合における各材料の線膨張率、弾
性率、Ｔｇ温度（ガラス転移点）より求めている。反り
量を表す図は、パッケージ端を基準とした場合の実装面
に対して垂直方向の変形を、奥行きのない断面で、長
さ、厚さ、材料の特性値、温度変化のパラメータを基に
した熱応力の働きについての二次元梁モデルのシミュレ
ーションによりプロットしており、反り量の値はパッケ
ージ内の高低差の最大値を算出している。
る通りで、凹反りが生じている。ここで反り量は約−３
５．３μｍとなっている。この反り量は、二次元の梁モ
デルにおいて、封止温度である１８０℃から常温である
２５℃へ変化させた場合における各材料の線膨張率、弾
性率、Ｔｇ温度（ガラス転移点）より求めている。反り
量を表す図は、パッケージ端を基準とした場合の実装面
に対して垂直方向の変形を、奥行きのない断面で、長
さ、厚さ、材料の特性値、温度変化のパラメータを基に
した熱応力の働きについての二次元梁モデルのシミュレ
ーションによりプロットしており、反り量の値はパッケ
ージ内の高低差の最大値を算出している。
【００１１】次に、図１０に示される従来例では、パッ
ケージ長２２．２２ｍｍに対して、チップ長が７ｍｍの
封止樹脂に対して約３０％の小チップの断面図及び反り
量が示されている。図９に示された大チップでは反り量
が凹反り３５．３μｍであるのに対して、図１０に示さ
れた小チップ時では、凸反り１４０．５μｍと大きい反
り量が生じている。
ケージ長２２．２２ｍｍに対して、チップ長が７ｍｍの
封止樹脂に対して約３０％の小チップの断面図及び反り
量が示されている。図９に示された大チップでは反り量
が凹反り３５．３μｍであるのに対して、図１０に示さ
れた小チップ時では、凸反り１４０．５μｍと大きい反
り量が生じている。
【００１２】従来のＬＯＣで構造は、パッケージサイズ
に対してチップサイズが小さい場合に、反り量が大きく
なることが分かっている。これは、チップの存在しない
エリア（図９及び図１０のＢ領域）では、リードフレー
ム上下の樹脂厚比が０．２６と不均一になるため、封止
時からの温度変化により、リードフレーム下の樹脂の収
縮が強く、凸反りを伴ってしまうためである。
に対してチップサイズが小さい場合に、反り量が大きく
なることが分かっている。これは、チップの存在しない
エリア（図９及び図１０のＢ領域）では、リードフレー
ム上下の樹脂厚比が０．２６と不均一になるため、封止
時からの温度変化により、リードフレーム下の樹脂の収
縮が強く、凸反りを伴ってしまうためである。
【００１３】
【発明が解決しようとする課題】以上のような従来の半
導体装置では、以下の課題が生じる。
導体装置では、以下の課題が生じる。
【００１４】パッケージ断面デザインは、パッケージ反
りを考慮して、チップの上下樹脂厚比を１．０とするこ
とが最適である。これは、チップと封止樹脂の熱収縮率
の差によって、チップ上下の封止樹脂厚にボリュームの
差があると、封止時の温度約１８０℃から常温へ降温す
るときにボリュームの大きい方へ収縮し、反りが発生す
るためである。
りを考慮して、チップの上下樹脂厚比を１．０とするこ
とが最適である。これは、チップと封止樹脂の熱収縮率
の差によって、チップ上下の封止樹脂厚にボリュームの
差があると、封止時の温度約１８０℃から常温へ降温す
るときにボリュームの大きい方へ収縮し、反りが発生す
るためである。
【００１５】ここで、図１１には、変形が生じていない
場合の図１０に示される半導体装置を実装基板４０に実
装した状態の側面図が示される。ここで、半導体装置の
封止樹脂３５の下面と実装基板４０の上面との間には、
空間が設けられ、その大きさがスタンドオフＩとなって
いる。また、半導体装置の封止樹脂３５の上面と実装基
板４０の上面との間の距離（パッケージ取り付け高さ）
はＪとして設定されている。
場合の図１０に示される半導体装置を実装基板４０に実
装した状態の側面図が示される。ここで、半導体装置の
封止樹脂３５の下面と実装基板４０の上面との間には、
空間が設けられ、その大きさがスタンドオフＩとなって
いる。また、半導体装置の封止樹脂３５の上面と実装基
板４０の上面との間の距離（パッケージ取り付け高さ）
はＪとして設定されている。
【００１６】これに対し、図１２には、変形が生じた場
合の図１０に示される半導体装置を実装基板４０に実装
した状態の側面図が示される。ここで、半導体装置の封
止樹脂３５の下面と実装基板４０の上面との間には、空
間が設けられ、その大きさがスタンドオフＫとなってい
る。このスタンドオフＫは、封止樹脂３５の端部におけ
る変形のために図１１に示されるスタンドオフＩよりも
小さくなっている。また、半導体装置の封止樹脂３５の
上面と実装基盤４０の上面との間の距離（パッケージ取
り付け高さ）はＬとなっている。この距離Ｌは封止樹脂
の変形のために図１１における距離Ｊよりも大きくなっ
ている。
合の図１０に示される半導体装置を実装基板４０に実装
した状態の側面図が示される。ここで、半導体装置の封
止樹脂３５の下面と実装基板４０の上面との間には、空
間が設けられ、その大きさがスタンドオフＫとなってい
る。このスタンドオフＫは、封止樹脂３５の端部におけ
る変形のために図１１に示されるスタンドオフＩよりも
小さくなっている。また、半導体装置の封止樹脂３５の
上面と実装基盤４０の上面との間の距離（パッケージ取
り付け高さ）はＬとなっている。この距離Ｌは封止樹脂
の変形のために図１１における距離Ｊよりも大きくなっ
ている。
【００１７】すなわち、リードフレームよりも封止樹脂
は熱膨張係数が高く、リードフレームの上側と下側と
で、封止樹脂の体積の差があると、体積がより大きい側
の樹脂の収縮が強く働く。そのため、チップの非存在領
域においては、リード下側の樹脂厚が大きいため、樹脂
厚の厚い下側樹脂の収縮が強く、樹脂が上側に凸となる
方向へ反りが発生する。
は熱膨張係数が高く、リードフレームの上側と下側と
で、封止樹脂の体積の差があると、体積がより大きい側
の樹脂の収縮が強く働く。そのため、チップの非存在領
域においては、リード下側の樹脂厚が大きいため、樹脂
厚の厚い下側樹脂の収縮が強く、樹脂が上側に凸となる
方向へ反りが発生する。
【００１８】また、チップの存在領域においては、チッ
プ上側の樹脂厚が大きいため、樹脂厚の厚い上側樹脂の
収縮が強く、下側樹脂が凹となる方向へ反りが発生す
る。
プ上側の樹脂厚が大きいため、樹脂厚の厚い上側樹脂の
収縮が強く、下側樹脂が凹となる方向へ反りが発生す
る。
【００１９】このように、パッケージに反りが生じる
と、図１１及び図１２に示すように、パッケージ取り付
け高さＪ，ＬやスタンドオフＩ，Ｋ等のリード成形へ悪
影響を与えてしまう。
と、図１１及び図１２に示すように、パッケージ取り付
け高さＪ，ＬやスタンドオフＩ，Ｋ等のリード成形へ悪
影響を与えてしまう。
【００２０】図１２に示されるように、樹脂の下側端部
では、半導体実装基板上に接触する程度まで凹反りが発
生してしまうと、スタンドオフを維持できなくなってし
まう。このような場合、リードが実装基板に許容範囲内
の接着力でもって接着され得なくなり、実装状態での半
導体装置の信頼性が得られなくなってしまう。反り量が
大きくなると、パッケージ形状への影響が考えられる
が、特にＴＳＯＰ等の薄型パッケージでは、実装時の取
り付け高さや、スタンドオフに影響がある。
では、半導体実装基板上に接触する程度まで凹反りが発
生してしまうと、スタンドオフを維持できなくなってし
まう。このような場合、リードが実装基板に許容範囲内
の接着力でもって接着され得なくなり、実装状態での半
導体装置の信頼性が得られなくなってしまう。反り量が
大きくなると、パッケージ形状への影響が考えられる
が、特にＴＳＯＰ等の薄型パッケージでは、実装時の取
り付け高さや、スタンドオフに影響がある。
【００２１】ここで近年のチップシュリンクにより、図
１０に示されるようにチップが存在するエリアＣより
も、チップが存在しないエリアＢの方が半導体装置全体
での面積比が大きくなる。チップの存在しないエリアで
は、リードフレーム上下の樹脂厚比が不均一になるた
め、封止時からの温度変化により、リードフレーム下の
樹脂のボリュームが大きく、下側へ収縮する凸反りを伴
う。特にＴＳＯＰ等の薄型パッケージでは、パッケージ
反りが取り付け高さ等のリード成形へ与える影響が強
い。
１０に示されるようにチップが存在するエリアＣより
も、チップが存在しないエリアＢの方が半導体装置全体
での面積比が大きくなる。チップの存在しないエリアで
は、リードフレーム上下の樹脂厚比が不均一になるた
め、封止時からの温度変化により、リードフレーム下の
樹脂のボリュームが大きく、下側へ収縮する凸反りを伴
う。特にＴＳＯＰ等の薄型パッケージでは、パッケージ
反りが取り付け高さ等のリード成形へ与える影響が強
い。
【００２２】本発明の目的は以上のような従来技術の課
題を解決することにある。
題を解決することにある。
【００２３】特に、本発明の目的は、変形が生じにくい
信頼性の高い半導体装置を提供することにある。
信頼性の高い半導体装置を提供することにある。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、これを解決する手段として、集積回路が
形成され、接続パッドが上表面に形成された半導体素子
と、一端が前記半導体素子上表面に接着されたリードフ
レームと、このリードフレームの一端と前記半導体素子
の接続パッドとの間に接続されたワイヤーと、前記リー
ドフレームの一部を被覆し、かつ、前記半導体素子を被
覆し、その厚さの中心と同一位置又は下方側に前記半導
体素子の上表面が位置する封止樹脂とを有する半導体装
置としている。
に、本発明は、これを解決する手段として、集積回路が
形成され、接続パッドが上表面に形成された半導体素子
と、一端が前記半導体素子上表面に接着されたリードフ
レームと、このリードフレームの一端と前記半導体素子
の接続パッドとの間に接続されたワイヤーと、前記リー
ドフレームの一部を被覆し、かつ、前記半導体素子を被
覆し、その厚さの中心と同一位置又は下方側に前記半導
体素子の上表面が位置する封止樹脂とを有する半導体装
置としている。
【００２５】
【発明の実施の形態】（第１の実施の形態）本実施の形
態は、チップサイズが封止樹脂のサイズに比べて小さい
場合、例えば封止樹脂の長さの１／３程度の大きさのチ
ップに適用される。図１に本実施の形態の半導体装置の
断面図及びその反り量を示す。この図１は図２に示され
る本実施の形態の半導体装置の上面図におけるＥ−Ｆ線
上での断面図に相当する。
態は、チップサイズが封止樹脂のサイズに比べて小さい
場合、例えば封止樹脂の長さの１／３程度の大きさのチ
ップに適用される。図１に本実施の形態の半導体装置の
断面図及びその反り量を示す。この図１は図２に示され
る本実施の形態の半導体装置の上面図におけるＥ−Ｆ線
上での断面図に相当する。
【００２６】ここでは、集積回路がその内部に形成され
た半導体素子（チップ）１がその上表面の中央部分に接
続パッド２を複数個有している。この接続パッド２が形
成されていない部分の半導体素子１の上表面に接着剤３
がリードフレーム４の下面に接着されている。
た半導体素子（チップ）１がその上表面の中央部分に接
続パッド２を複数個有している。この接続パッド２が形
成されていない部分の半導体素子１の上表面に接着剤３
がリードフレーム４の下面に接着されている。
【００２７】ここでは、半導体素子１の左右にそれぞれ
反対方向へ延在するように１対のリードフレーム４が設
けられている。このリードフレーム４の接続パッド２近
辺の端部にはボンディングワイヤー５が接続パッド２と
の間に設けられて、リードフレーム４と接続パッド２と
の間で信号が伝達される。これら、半導体素子１、接続
パッド２、接着剤３、リードフレーム４の主要部分、ボ
ンディングワイヤー５は封止樹脂６によって被覆され
る。リードフレーム４の封止樹脂６から露出した部分は
半導体装置を実装基板（図示せず）への装着に用いられ
る。
反対方向へ延在するように１対のリードフレーム４が設
けられている。このリードフレーム４の接続パッド２近
辺の端部にはボンディングワイヤー５が接続パッド２と
の間に設けられて、リードフレーム４と接続パッド２と
の間で信号が伝達される。これら、半導体素子１、接続
パッド２、接着剤３、リードフレーム４の主要部分、ボ
ンディングワイヤー５は封止樹脂６によって被覆され
る。リードフレーム４の封止樹脂６から露出した部分は
半導体装置を実装基板（図示せず）への装着に用いられ
る。
【００２８】ここで、実装面となる半導体装置の下面に
対して垂直方向の封止樹脂６の中心である中心線Ａより
も下側にチップ１全体を配置している。こうして、封止
樹脂６内におけるリードフレーム４の位置を下げ、チッ
プ１の存在しない非チップ領域Ｂでのリードフレーム上
下樹脂厚比を１．０に近づける。ここでは、例えば、リ
ードフレーム上下樹脂厚比を約０．４７とする。すなわ
ち、非チップ領域Ｂでは、リードフレーム４上の封止樹
脂６の厚さを約０．２８ｍｍとし、リードフレーム４の
下の樹脂厚を０．５９５ｍｍに設定している。
対して垂直方向の封止樹脂６の中心である中心線Ａより
も下側にチップ１全体を配置している。こうして、封止
樹脂６内におけるリードフレーム４の位置を下げ、チッ
プ１の存在しない非チップ領域Ｂでのリードフレーム上
下樹脂厚比を１．０に近づける。ここでは、例えば、リ
ードフレーム上下樹脂厚比を約０．４７とする。すなわ
ち、非チップ領域Ｂでは、リードフレーム４上の封止樹
脂６の厚さを約０．２８ｍｍとし、リードフレーム４の
下の樹脂厚を０．５９５ｍｍに設定している。
【００２９】ここで、接着剤３の厚さは例えば約１００
μｍ程度であり、チップ１の厚さは例えば約０．３ｍｍ
である。リードフレーム４の厚さは例えば約０．１２５
ｍｍであり、封止樹脂６全体の厚さは例えば約１ｍｍで
ある。また、封止樹脂６全体の長さは約２２．２２ｍｍ
で、幅は約１０．１６ｍｍであり、チップ１の長さは約
７ｍｍである。
μｍ程度であり、チップ１の厚さは例えば約０．３ｍｍ
である。リードフレーム４の厚さは例えば約０．１２５
ｍｍであり、封止樹脂６全体の厚さは例えば約１ｍｍで
ある。また、封止樹脂６全体の長さは約２２．２２ｍｍ
で、幅は約１０．１６ｍｍであり、チップ１の長さは約
７ｍｍである。
【００３０】また、チップ１の存在するチップ領域Ｃで
は、チップの上側の封止樹脂を下側の封止樹脂に比べて
厚くしている。
は、チップの上側の封止樹脂を下側の封止樹脂に比べて
厚くしている。
【００３１】ここでは、チップ領域Ｃではチップ上下樹
脂厚比を約２．５９としている。すなわち、チップ１上
の樹脂厚を０．５０５ｍｍとしている。チップ１下の樹
脂厚を０．１９５ｍｍとしている。
脂厚比を約２．５９としている。すなわち、チップ１上
の樹脂厚を０．５０５ｍｍとしている。チップ１下の樹
脂厚を０．１９５ｍｍとしている。
【００３２】このようにして、チップの存在しないエリ
アとチップの存在するエリアとでは、相反する反りが発
生し、パッケージ全体の反り量を低減し、実装基板に装
着した際の信頼性を向上することが可能となる。
アとチップの存在するエリアとでは、相反する反りが発
生し、パッケージ全体の反り量を低減し、実装基板に装
着した際の信頼性を向上することが可能となる。
【００３３】封止樹脂の反り状態は図１の下方に示され
る通りで、非チップ領域Ｂでは、凸反り、チップ領域Ｃ
では、凹反りが生じている。ここで反り量は約３９．８
μｍとなっている。この反り量は、二次元の梁モデルに
おいて、封止温度である１８０℃から常温である２５℃
へ変化させた場合における各材料の線膨張率、弾性率、
Ｔｇ温度（ガラス転移点）より求めている。
る通りで、非チップ領域Ｂでは、凸反り、チップ領域Ｃ
では、凹反りが生じている。ここで反り量は約３９．８
μｍとなっている。この反り量は、二次元の梁モデルに
おいて、封止温度である１８０℃から常温である２５℃
へ変化させた場合における各材料の線膨張率、弾性率、
Ｔｇ温度（ガラス転移点）より求めている。
【００３４】このように、チップの存在しないエリアで
はリードフレーム上下樹脂厚比が１．０に近づくため
に、温度変化時の収縮の上下差が小さくなることで、反
り量が低減される。
はリードフレーム上下樹脂厚比が１．０に近づくため
に、温度変化時の収縮の上下差が小さくなることで、反
り量が低減される。
【００３５】ここで、実装基板に半導体装置を搭載する
上で、反り量は小さいほどその信頼性が高い。また、反
り量は同じ絶対値の場合、正の値のほうが負の値よりも
実装基板上で、リードと実装基板上の接続パッドとの間
のスタンドオフ確保への影響が少ないので、より好まし
い。
上で、反り量は小さいほどその信頼性が高い。また、反
り量は同じ絶対値の場合、正の値のほうが負の値よりも
実装基板上で、リードと実装基板上の接続パッドとの間
のスタンドオフ確保への影響が少ないので、より好まし
い。
【００３６】以上の結果により、チップの位置を垂直方
向の封止樹脂の中心よりも下側に配置することで、反り
量を４０μｍ以下に抑えることが可能である。
向の封止樹脂の中心よりも下側に配置することで、反り
量を４０μｍ以下に抑えることが可能である。
【００３７】本実施の形態では、パッケージ断面デザイ
ンにおいて、パッケージの厚さの中心線Ａよりも下側に
チップ１全体を配置することで、小チップ時の凸反りを
低減させることができる。
ンにおいて、パッケージの厚さの中心線Ａよりも下側に
チップ１全体を配置することで、小チップ時の凸反りを
低減させることができる。
【００３８】（第２の実施の形態）本実施の形態は、チ
ップサイズが封止樹脂のサイズに比べて小さい場合でも
大きい場合でもどちらに対しても適用される。図３に本
実施の形態の半導体装置の断面図及びその反り量を示
す。この図３は図２に示される第１の実施の形態の半導
体装置の上面図におけるＥ−Ｆ線上での断面図に相当す
る。
ップサイズが封止樹脂のサイズに比べて小さい場合でも
大きい場合でもどちらに対しても適用される。図３に本
実施の形態の半導体装置の断面図及びその反り量を示
す。この図３は図２に示される第１の実施の形態の半導
体装置の上面図におけるＥ−Ｆ線上での断面図に相当す
る。
【００３９】ここでは、半導体素子（チップ）１及び接
着剤３の厚さが第１の実施の形態よりも薄く形成されて
いて、それ以外の構成は第１の実施の形態と同様であ
る。ここで、実装面となる半導体装置の下面に対して垂
直方向の封止樹脂６の中心である中心線Ａよりも下側に
チップ１全体を配置している。こうして、封止樹脂６内
におけるリードフレーム４の位置を下げ、チップ１の存
在しない非チップ領域Ｂでのリードフレーム上下樹脂厚
比を１．０に近づける。ここでは、例えば、リードフレ
ーム上下樹脂厚比を約０．７５とする。すなわち、リー
ドフレーム４上の封止樹脂６の厚さを約０．３７５ｍｍ
とし、リードフレーム４の下の樹脂厚を０．５ｍｍに設
定している。
着剤３の厚さが第１の実施の形態よりも薄く形成されて
いて、それ以外の構成は第１の実施の形態と同様であ
る。ここで、実装面となる半導体装置の下面に対して垂
直方向の封止樹脂６の中心である中心線Ａよりも下側に
チップ１全体を配置している。こうして、封止樹脂６内
におけるリードフレーム４の位置を下げ、チップ１の存
在しない非チップ領域Ｂでのリードフレーム上下樹脂厚
比を１．０に近づける。ここでは、例えば、リードフレ
ーム上下樹脂厚比を約０．７５とする。すなわち、リー
ドフレーム４上の封止樹脂６の厚さを約０．３７５ｍｍ
とし、リードフレーム４の下の樹脂厚を０．５ｍｍに設
定している。
【００４０】ここで、接着剤３の厚さは例えば約３０μ
ｍ程度であり、チップ１の厚さは例えば約０．０５ｍｍ
である。ここでは、例えば裏面研削技術等を用いて、チ
ップを薄くしている。
ｍ程度であり、チップ１の厚さは例えば約０．０５ｍｍ
である。ここでは、例えば裏面研削技術等を用いて、チ
ップを薄くしている。
【００４１】リードフレーム４の厚さは例えば約０．１
２５ｍｍであり、封止樹脂６全体の厚さは例えば約１ｍ
ｍである。また、封止樹脂６全体の長さは約２２．２２
ｍｍで、幅は約１０．１６ｍｍであり、チップ１の長さ
は約７ｍｍである。
２５ｍｍであり、封止樹脂６全体の厚さは例えば約１ｍ
ｍである。また、封止樹脂６全体の長さは約２２．２２
ｍｍで、幅は約１０．１６ｍｍであり、チップ１の長さ
は約７ｍｍである。
【００４２】また、チップ１の存在するチップ領域Ｃで
は、チップの上側の封止樹脂を下側の封止樹脂に比べて
厚くしている。
は、チップの上側の封止樹脂を下側の封止樹脂に比べて
厚くしている。
【００４３】ここでは、チップ上下樹脂厚比を約１．２
６としている。すなわち、チップ１上の樹脂厚を０．５
３ｍｍとしている。チップ１下の樹脂厚を０．４２ｍｍ
としている。
６としている。すなわち、チップ１上の樹脂厚を０．５
３ｍｍとしている。チップ１下の樹脂厚を０．４２ｍｍ
としている。
【００４４】このようにして、チップの存在するエリア
とチップの存在しないエリアの上下樹脂厚をともに１．
０へ近づけて、反り量を低減し、実装基板へ装着した際
の信頼性を向上することが可能となる。
とチップの存在しないエリアの上下樹脂厚をともに１．
０へ近づけて、反り量を低減し、実装基板へ装着した際
の信頼性を向上することが可能となる。
【００４５】封止樹脂の反り状態は図３の下方に示され
る通りで、非チップ領域Ｂでは、凸反り、チップ領域Ｃ
では、凹反りが生じている。ここで反り量は約３６．１
μｍとなっている。この反り量は、第１の実施の形態同
様に二次元の梁モデルを用いて求めている。
る通りで、非チップ領域Ｂでは、凸反り、チップ領域Ｃ
では、凹反りが生じている。ここで反り量は約３６．１
μｍとなっている。この反り量は、第１の実施の形態同
様に二次元の梁モデルを用いて求めている。
【００４６】このように、チップの存在しないエリアで
はリードフレーム上下樹脂厚比が第１の実施の形態より
もより１．０に近づくために、温度変化時の収縮の上下
差が小さくなることで、反り量が低減される。
はリードフレーム上下樹脂厚比が第１の実施の形態より
もより１．０に近づくために、温度変化時の収縮の上下
差が小さくなることで、反り量が低減される。
【００４７】（第２の実施の形態の変形例）第１の実施
の形態では、チップの存在するエリアＣでのチップ上下
樹脂厚を、チップの存在しないエリアＢの反り量を打ち
消す凹反りを発生させる目的で、チップ下側樹脂厚より
もチップ上側樹脂厚の方が厚くなる方向へ配置したが、
チップが８ｍｍ程度と大きくなる場合には、凹反りの影
響が強くなり、従来構造の場合とは反対に凹反り方向で
反りが問題となる。このような場合には、図４及び図５
に示される本実施の形態の変形例が適用できる。
の形態では、チップの存在するエリアＣでのチップ上下
樹脂厚を、チップの存在しないエリアＢの反り量を打ち
消す凹反りを発生させる目的で、チップ下側樹脂厚より
もチップ上側樹脂厚の方が厚くなる方向へ配置したが、
チップが８ｍｍ程度と大きくなる場合には、凹反りの影
響が強くなり、従来構造の場合とは反対に凹反り方向で
反りが問題となる。このような場合には、図４及び図５
に示される本実施の形態の変形例が適用できる。
【００４８】ここでは、図４に示されるように、チップ
の大きさ及び接着剤の大きさが本実施の形態よりも大き
く形成されていて、それ以外は本実施の形態と同様の構
成となっている。すなわち、チップの大きさを２０ｍｍ
としている。図４に示される断面図は、図５に示される
上面図におけるＧ−Ｈ線上での断面に相当する。
の大きさ及び接着剤の大きさが本実施の形態よりも大き
く形成されていて、それ以外は本実施の形態と同様の構
成となっている。すなわち、チップの大きさを２０ｍｍ
としている。図４に示される断面図は、図５に示される
上面図におけるＧ−Ｈ線上での断面に相当する。
【００４９】封止樹脂の反り状態は図４の下方に示され
る通りで、非チップ領域Ｂでは、反りがごくわずかであ
り、チップ領域Ｃでは、凹反りが生じている。ここで反
り量は約−１５．４μｍとなっている。この反り量は、
第１の実施の形態同様に二次元の梁モデルを用いて求め
ている。
る通りで、非チップ領域Ｂでは、反りがごくわずかであ
り、チップ領域Ｃでは、凹反りが生じている。ここで反
り量は約−１５．４μｍとなっている。この反り量は、
第１の実施の形態同様に二次元の梁モデルを用いて求め
ている。
【００５０】ここで、実装基板に半導体装置を搭載する
上で、反り量は小さいほどその信頼性が高い。また、反
り量は同じ絶対値の場合、正の値のほうが負の値よりも
実装基板上で、リードと実装基板上の接続パッドとの間
のスタンドオフ確保への影響が少ないので、より好まし
い。
上で、反り量は小さいほどその信頼性が高い。また、反
り量は同じ絶対値の場合、正の値のほうが負の値よりも
実装基板上で、リードと実装基板上の接続パッドとの間
のスタンドオフ確保への影響が少ないので、より好まし
い。
【００５１】本実施の形態の変形例では、パッケージ断
面デザインにおいて、パッケージの厚さの中心線Ａより
も下側にチップ１全体を配置することで、大チップ時の
凸反りを低減させることができる。
面デザインにおいて、パッケージの厚さの中心線Ａより
も下側にチップ１全体を配置することで、大チップ時の
凸反りを低減させることができる。
【００５２】さらに、第１の実施の形態同様に、実装面
に対して垂直方向の封止樹脂の中心線Ａよりも下側にチ
ップ全体を配置させると共に、チップ厚及び接着剤厚を
薄くすることで、上下樹脂厚比のバランスを更に向上さ
せることが可能となる。
に対して垂直方向の封止樹脂の中心線Ａよりも下側にチ
ップ全体を配置させると共に、チップ厚及び接着剤厚を
薄くすることで、上下樹脂厚比のバランスを更に向上さ
せることが可能となる。
【００５３】以上の結果より、チップの位置を垂直方向
の封止樹脂の中心よりも下側に配置することで、反り量
を４０μｍ以下に抑えることが可能である。また、チッ
プ厚を薄くすることや、チップが接着される面のリード
フレームを薄くすることで、小チップ時の凸反りだけで
なく、大チップ時の凹反りを低減させることも可能であ
る。
の封止樹脂の中心よりも下側に配置することで、反り量
を４０μｍ以下に抑えることが可能である。また、チッ
プ厚を薄くすることや、チップが接着される面のリード
フレームを薄くすることで、小チップ時の凸反りだけで
なく、大チップ時の凹反りを低減させることも可能であ
る。
【００５４】なお、上下樹脂厚の比率を保って、樹脂厚
を薄くすることも可能である。
を薄くすることも可能である。
【００５５】このように半導体チップの厚さや接着材の
厚さを減らし、かつ、樹脂厚も減らすことができるの
で、半導体装置自体の厚さを減らして、実装の際の実装
基板上表面から半導体装置上面までの高さを減らし、実
装基板を積み重ねる際の間隔を狭めることができる。こ
のように本実施の形態の変形例の半導体装置を用いるこ
とで、実装密度を向上することができる。
厚さを減らし、かつ、樹脂厚も減らすことができるの
で、半導体装置自体の厚さを減らして、実装の際の実装
基板上表面から半導体装置上面までの高さを減らし、実
装基板を積み重ねる際の間隔を狭めることができる。こ
のように本実施の形態の変形例の半導体装置を用いるこ
とで、実装密度を向上することができる。
【００５６】（第３の実施の形態）本実施の形態は、チ
ップサイズが封止樹脂のサイズに比べて小さい場合でも
大きい場合でもどちらに対しても適用される。図６に本
実施の形態の半導体装置の断面図及びその反り量を示
す。この図６は図５に示される第２の実施の形態の変形
例の半導体装置の上面図におけるＧ−Ｈ線上での断面図
に相当する。
ップサイズが封止樹脂のサイズに比べて小さい場合でも
大きい場合でもどちらに対しても適用される。図６に本
実施の形態の半導体装置の断面図及びその反り量を示
す。この図６は図５に示される第２の実施の形態の変形
例の半導体装置の上面図におけるＧ−Ｈ線上での断面図
に相当する。
【００５７】ここでは、リードフレーム４のチップ装着
側に凹部１０が形成されていて、その凹部１０内に接着
剤３が接着され、半導体素子（チップ）１の一部も凹部
１０内に形成されていて、それ以外の構成は第２の実施
の形態の変形例と同様である。ここで、実装面となる半
導体装置の下面に対して垂直方向の封止樹脂６の中心で
ある中心線Ａよりも下側にチップ１全体を配置してい
る。こうして、封止樹脂６内におけるリードフレーム４
の位置を下げ、チップ１の存在しない非チップ領域Ｂで
のリードフレーム上下樹脂厚比を１．０に近づける。こ
こでは、例えば、リードフレーム上下樹脂厚比を約０．
７５とする。すなわち、リードフレーム４上の封止樹脂
６の厚さを約０．３７５ｍｍとし、リードフレーム４の
下の樹脂厚を０．５ｍｍに設定している。
側に凹部１０が形成されていて、その凹部１０内に接着
剤３が接着され、半導体素子（チップ）１の一部も凹部
１０内に形成されていて、それ以外の構成は第２の実施
の形態の変形例と同様である。ここで、実装面となる半
導体装置の下面に対して垂直方向の封止樹脂６の中心で
ある中心線Ａよりも下側にチップ１全体を配置してい
る。こうして、封止樹脂６内におけるリードフレーム４
の位置を下げ、チップ１の存在しない非チップ領域Ｂで
のリードフレーム上下樹脂厚比を１．０に近づける。こ
こでは、例えば、リードフレーム上下樹脂厚比を約０．
７５とする。すなわち、リードフレーム４上の封止樹脂
６の厚さを約０．３７５ｍｍとし、リードフレーム４の
下の樹脂厚を０．５ｍｍに設定している。
【００５８】ここで、接着剤３の厚さは例えば約３０μ
ｍ程度であり、チップ１の厚さは例えば約０．０５ｍｍ
である。ここでは、例えば裏面研削技術等を用いて、チ
ップを薄くしている。
ｍ程度であり、チップ１の厚さは例えば約０．０５ｍｍ
である。ここでは、例えば裏面研削技術等を用いて、チ
ップを薄くしている。
【００５９】リードフレーム４の厚さは例えば約０．１
２５ｍｍであり、封止樹脂６全体の厚さは例えば約１ｍ
ｍである。ここで、図６に示されるようにチップを接着
するエリアよりも広いエリアで、例えばハーフエッチン
グ技術等により、リードフレーム下面に凹部１０を設け
ている。ここでは、この凹部１０の深さよりもチップと
接着剤を合わせた厚さの方が厚くなっている、また、封
止樹脂６全体の長さは約２２．２２ｍｍで、幅は約１
０．１６ｍｍであり、チップ１の長さは約２０ｍｍであ
る。
２５ｍｍであり、封止樹脂６全体の厚さは例えば約１ｍ
ｍである。ここで、図６に示されるようにチップを接着
するエリアよりも広いエリアで、例えばハーフエッチン
グ技術等により、リードフレーム下面に凹部１０を設け
ている。ここでは、この凹部１０の深さよりもチップと
接着剤を合わせた厚さの方が厚くなっている、また、封
止樹脂６全体の長さは約２２．２２ｍｍで、幅は約１
０．１６ｍｍであり、チップ１の長さは約２０ｍｍであ
る。
【００６０】また、チップ１の存在するチップ領域Ｃで
は、チップの上側の封止樹脂を下側の封止樹脂に比べて
厚くしている。
は、チップの上側の封止樹脂を下側の封止樹脂に比べて
厚くしている。
【００６１】ここでは、チップ上下樹脂厚比を約１．２
６としている。すなわち、チップ１上の樹脂厚を０．５
３ｍｍとしている。チップ１下の樹脂厚を０．４２ｍｍ
としている。
６としている。すなわち、チップ１上の樹脂厚を０．５
３ｍｍとしている。チップ１下の樹脂厚を０．４２ｍｍ
としている。
【００６２】このようにして、チップの存在するエリア
とチップの存在しないエリアの上下樹脂厚をともに１．
０へ近づけて、反り量をほぼ０とすることが可能とな
る。
とチップの存在しないエリアの上下樹脂厚をともに１．
０へ近づけて、反り量をほぼ０とすることが可能とな
る。
【００６３】さらに、第１の実施の形態同様に、実装面
に対して垂直方向の封止樹脂の中心線Ａよりも下側にチ
ップ全体を配置させると共に、チップ厚及び接着剤厚を
薄くし、リードフレームに凹部を設けることで、上下樹
脂厚比のバランスを更に向上させることが可能となる。
に対して垂直方向の封止樹脂の中心線Ａよりも下側にチ
ップ全体を配置させると共に、チップ厚及び接着剤厚を
薄くし、リードフレームに凹部を設けることで、上下樹
脂厚比のバランスを更に向上させることが可能となる。
【００６４】以上の結果より、チップの位置を垂直方向
の封止樹脂の中心よりも下側に配置することで、反り量
をほぼゼロとして、実装基板へ装着した際の信頼性を向
上することが可能である。また、チップ厚を薄くするこ
とや、チップが接着される面のリードフレームを薄くす
ることで、小チップ時の凸反りだけでなく、大チップ時
の凹反りを低減させることも可能である。
の封止樹脂の中心よりも下側に配置することで、反り量
をほぼゼロとして、実装基板へ装着した際の信頼性を向
上することが可能である。また、チップ厚を薄くするこ
とや、チップが接着される面のリードフレームを薄くす
ることで、小チップ時の凸反りだけでなく、大チップ時
の凹反りを低減させることも可能である。
【００６５】なお、上下樹脂厚の比率を保って、樹脂厚
を薄くすることも可能である。
を薄くすることも可能である。
【００６６】このように半導体チップの厚さや接着材の
厚さを減らし、かつ、樹脂厚も減らすことができるの
で、半導体装置自体の厚さを減らして、実装の際の実装
基板上表面から半導体装置上面までの高さを減らし、実
装基板を積み重ねる際の間隔を狭めることができる。こ
のように本実施の形態の半導体装置を用いることで、実
装密度を向上することができる。
厚さを減らし、かつ、樹脂厚も減らすことができるの
で、半導体装置自体の厚さを減らして、実装の際の実装
基板上表面から半導体装置上面までの高さを減らし、実
装基板を積み重ねる際の間隔を狭めることができる。こ
のように本実施の形態の半導体装置を用いることで、実
装密度を向上することができる。
【００６７】（第３の実施の形態の第１の変形例）本変
形例では、図６に示された第３の実施の形態と同様の構
成を採用した上で、図７に示すように、凹部１０内にチ
ップ１が収まるように、接着剤３及びチップ１の厚さを
設定している。ここでは、接着材の厚さは例えば約２０
μｍ程度に薄く設定している。
形例では、図６に示された第３の実施の形態と同様の構
成を採用した上で、図７に示すように、凹部１０内にチ
ップ１が収まるように、接着剤３及びチップ１の厚さを
設定している。ここでは、接着材の厚さは例えば約２０
μｍ程度に薄く設定している。
【００６８】このようにして、上下樹脂厚が完全に等し
くなるため、反り量はほぼ０になる。
くなるため、反り量はほぼ０になる。
【００６９】（第３の実施の形態の第２の変形例）ここ
では、図８に示すように、図７に示される第３の実施の
形態の第１の変形例におけるチップの上下樹脂厚比を均
一に保ったまま樹脂厚を薄くしている。このようにし
て、パッケージの薄型化が可能となる。薄型化を行うこ
とで、実装面に対して垂直方向の実装密度を向上させる
ことが可能となる。
では、図８に示すように、図７に示される第３の実施の
形態の第１の変形例におけるチップの上下樹脂厚比を均
一に保ったまま樹脂厚を薄くしている。このようにし
て、パッケージの薄型化が可能となる。薄型化を行うこ
とで、実装面に対して垂直方向の実装密度を向上させる
ことが可能となる。
【００７０】ここでは、接着材の厚さは例えば約２０μ
ｍ程度に薄く設定している。
ｍ程度に薄く設定している。
【００７１】このようにして、反り量をほぼゼロとする
ことが可能であり、また、リードフレーム４の厚さを
０．１ｍｍ、上下樹脂厚を０．１８ｍｍとすることで、
厚さ１ｍｍのＴＳＯＰに対して、半分以下の厚さである
０．４６ｍｍの樹脂封止厚さが実現可能である。
ことが可能であり、また、リードフレーム４の厚さを
０．１ｍｍ、上下樹脂厚を０．１８ｍｍとすることで、
厚さ１ｍｍのＴＳＯＰに対して、半分以下の厚さである
０．４６ｍｍの樹脂封止厚さが実現可能である。
【００７２】なお、上記各実施の形態に組み合わせて、
又は、別に樹脂材料として、熱収縮の少ない材料を使用
することで、熱変形を防ぐことが可能である。
又は、別に樹脂材料として、熱収縮の少ない材料を使用
することで、熱変形を防ぐことが可能である。
【００７３】さらに、ダミーのリードフレームを樹脂内
の厚さが厚い部分に入れ込むことで、樹脂の厚さを均一
化して、熱膨張の影響を減らすことが可能である。
の厚さが厚い部分に入れ込むことで、樹脂の厚さを均一
化して、熱膨張の影響を減らすことが可能である。
【００７４】
【発明の効果】本発明によれば、変形が生じにくい信頼
性の高い半導体装置を提供することができる。
性の高い半導体装置を提供することができる。
【図１】 本発明の第１の実施の形態に係る半導体装置
の構造及び反り量を表す断面図。
の構造及び反り量を表す断面図。
【図２】 本発明の第１の実施の形態に係る半導体装置
の構造を表す上面図。
の構造を表す上面図。
【図３】 本発明の第２の実施の形態に係る半導体装置
の構造及び反り量を表す断面図。
の構造及び反り量を表す断面図。
【図４】 本発明の第２の実施の形態の変形例に係る半
導体装置の構造及び反り量を表す断面図。
導体装置の構造及び反り量を表す断面図。
【図５】 本発明の第２の実施の形態の変形例に係る半
導体装置の構造を表す上面図。
導体装置の構造を表す上面図。
【図６】 本発明の第３の実施の形態に係る半導体装置
の構造を表す断面図。
の構造を表す断面図。
【図７】 本発明の第３の実施の形態の第１の変形例に
係る半導体装置の構造を表す断面図。
係る半導体装置の構造を表す断面図。
【図８】 本発明の第３の実施の形態の第２の変形例に
係る半導体装置の構造を表す断面図。
係る半導体装置の構造を表す断面図。
【図９】 従来の大チップの半導体装置の構造及び反り
量を表す断面図。
量を表す断面図。
【図１０】 従来の小チップの半導体装置の構造及び反
り量を表す断面図。
り量を表す断面図。
【図１１】 従来の変形がない半導体装置の実装状態を
表す側面図。
表す側面図。
【図１２】 従来の変形がある場合の半導体装置の実装
状態を表す側面図。
状態を表す側面図。
１ 半導体素子（チップ）
２ 接続パッド
３ 接着剤
４ リードフレーム
５ ボンディングワイヤー
６ 封止樹脂
１０ 凹部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大倉 寛之
神奈川県川崎市川崎区駅前本町25番地１
東芝マイクロエレクトロニクス株式会社内
Ｆターム(参考） 4M109 AA01 BA01 CA21 DB15 FA04
5F067 AA06 BB00 BE10 DE01 DE10
Claims (5)
- 【請求項１】集積回路が形成され、接続パッドが上表面
に形成された半導体素子と、 一端が前記半導体素子上表面に接着されたリードフレー
ムと、 このリードフレームの一端と前記半導体素子の接続パッ
ドとの間に接続されたワイヤーと、 前記リードフレームの一部を被覆し、かつ、前記半導体
素子を被覆し、その厚さの中心と同一位置又は下方側に
前記半導体素子の上表面が位置する封止樹脂とを有する
ことを特徴とする半導体装置。 - 【請求項２】前記リードフレームは前記半導体素子がそ
の下側に位置する部分での厚さが他の部分での厚さより
も薄く形成されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】前記リードフレームは第１の厚さを有する
半導体素子接着部分と、この第１の厚さよりも厚い第２
の厚さを有する半導体素子非接着部分とを有し、この半
導体素子接着部分に前記半導体素子が接着され、この半
導体素子の下面が前記リードフレームの半導体素子非接
着部分の下面と等しい位置又は上方にあることを特徴と
する請求項１又は２いずれか１項記載の半導体装置。 - 【請求項４】前記リードフレームは凹部を有し、この凹
部内に前記半導体素子が接着されていることを特徴とす
る請求項１記載の半導体装置。 - 【請求項５】前記半導体素子の下面は前記リードフレー
ムの非凹部の下面よりも上方又は同一の垂直方向の位置
にあることを特徴とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198329A JP2003017630A (ja) | 2001-06-29 | 2001-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198329A JP2003017630A (ja) | 2001-06-29 | 2001-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017630A true JP2003017630A (ja) | 2003-01-17 |
Family
ID=19035796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198329A Abandoned JP2003017630A (ja) | 2001-06-29 | 2001-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249414A (ja) * | 2010-05-24 | 2011-12-08 | Sansha Electric Mfg Co Ltd | スティックダイオード |
-
2001
- 2001-06-29 JP JP2001198329A patent/JP2003017630A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249414A (ja) * | 2010-05-24 | 2011-12-08 | Sansha Electric Mfg Co Ltd | スティックダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118184A (en) | Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow | |
| JP2671922B2 (ja) | 半導体パッケージ | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| US5554885A (en) | Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape | |
| KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| KR20020072145A (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| JPS63148670A (ja) | リ−ドフレ−ム材 | |
| US5834837A (en) | Semiconductor package having leads with step-shaped dimples | |
| JP2008251731A (ja) | 半導体装置 | |
| JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JP2003017630A (ja) | 半導体装置 | |
| US8050049B2 (en) | Semiconductor device | |
| JP3442721B2 (ja) | 半導体装置 | |
| JPS6178149A (ja) | 半導体装置 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| KR100570512B1 (ko) | 칩 스케일형 반도체 패키지 | |
| JPH1056110A (ja) | 半導体用プラスチックパッケージと半導体装置 | |
| JPH10214933A (ja) | 半導体装置とその製造方法 | |
| JP2004146706A (ja) | 半導体装置 | |
| US6583501B2 (en) | Lead frame for an integrated circuit chip (integrated circuit peripheral support) | |
| JP2003100958A (ja) | 半導体装置 | |
| JP2009141068A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060710 |