JP2003009267A - 多重回線電話通信に対する分散制御交換ネットワーク - Google Patents

多重回線電話通信に対する分散制御交換ネットワーク

Info

Publication number
JP2003009267A
JP2003009267A JP2002126351A JP2002126351A JP2003009267A JP 2003009267 A JP2003009267 A JP 2003009267A JP 2002126351 A JP2002126351 A JP 2002126351A JP 2002126351 A JP2002126351 A JP 2002126351A JP 2003009267 A JP2003009267 A JP 2003009267A
Authority
JP
Japan
Prior art keywords
switch
port
channel
data
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002126351A
Other languages
English (en)
Other versions
JP3860500B2 (ja
Inventor
John M Cotton
エム、コットン ジョン
Neil C Olsen
シー、オールセン ニール
Alex T Wissink
ティー、ウィシンク アレックス
Gary V Pieper
ブイ、ピーパー ゲーリー
Nicholas Necula
ネキュラ ニコラス
William A Oswald
エイ、オズワルド ウィリアム
Enrique Abreu
アブレー エンリーケー
Maurice J Mascarenhas
ジェイ、マスカレナーズ モーリス
Bruyn Rudy De
デ ブルーイン ルーディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPC Information Systems Inc
Original Assignee
IPC Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPC Information Systems Inc filed Critical IPC Information Systems Inc
Publication of JP2003009267A publication Critical patent/JP2003009267A/ja
Application granted granted Critical
Publication of JP3860500B2 publication Critical patent/JP3860500B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
    • H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13107—Control equipment for a part of the connection, distributed control, co-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13144—Searching path through number of switching stages or nodes, e.g. revertive blocking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13174—Data transmission, file transfer

Abstract

(57)【要約】 【課題】ディジタル時分割多重化技術を用いて、フレキ
シビリティがあるディジタル交換ネットワークを低コス
トで提供する。 【解決手段】スイッチ素子は、データを送受信する複数
のスイッチポート１７３と、複数のアドレス指定可能な
位置を有するメモリ手段１４７を有する。入出力データ
はアドレス指定可能なメモリ位置に読み書きされる。ス
イッチ素子は、さらにデータを読み書きするためのメモ
リ位置のアドレスを記憶可能なポインタテーブル１２２
を有する。アドレスは入出力データの各１つに対応す
る。スイッチ素子は、さらに、入力データがメモリ手段
内において同一のアドレスを有しているとき、２つまた
はそれ以上の入力データの和をとる加算手段と、スイッ
チ素子の作動を行い、アドレス指定可能な位置のアドレ
スを処理することによって出力スイッチポートを選択す
るのに適合したプロセッサー手段１４０とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタル交換ネ
ットワーク、特に、多数のボタン電話システムと、多重
アナログおよびディジタル回線との間のインターフェイ
スを有する多重回線電話システムに関するものである。
【０００２】
【従来の技術】ときには「トレーダータレット」と呼ば
れる、多重回線電話キーステーションは、銀行、証券会
社および他の投資会社におけるトレーディングオペレー
ションのような、高速通信ネットワークにおいて広範に
使用されている。この形式の電話機によれば、キーステ
ーション上の単一のキーを押すことによって選択される
１本の回線によって、多数の電話回線に直接アクセスす
ることができる。多くのトレーディングルームは、それ
ぞれが多額のドルを含む多くのトランザクションを同時
に達成するための、多数の電話キーステーションを含み
得る。トレーダータレットは、一般に少なくとも３０個
の回線キーを含んでおり、しばしば数百個の回線キーを
含んでいる。トレーダータレットは、通常、回線数が電
話機の数よりも多いのに対し、通常の電話キーステーシ
ョンによって、電話機の数が回線数を上回っているよう
なネットワークにおいて使用される。
【０００３】各電話キーステーションは、トレーディン
グルーム内におけるシステムの別の電話キーステーショ
ンにアクセスし、多数の外線および専用回線にアクセス
する。各電話ユーザーは、会議モードにおいて、同時に
いくつかの回線または端末機に接続され得る。
【０００４】典型的なトレーディングトランザクション
は、例えば、最適の価格で売買するための望ましい安全
性を備えたトレーダーを捜し出すための、高速の一連の
短い電話会話を含んでいる。典型的なコールが数秒間続
き、単一のトランザクションが進行している間に１分間
あたり多数のコールが発生する。トレーダーが、システ
ムロード条件と関係なく外線に直接アクセスすることが
重要である。
【０００５】システム全体に及ぶ障害は許容され得な
い。なぜなら、このような障害は、たとえ短時間のもの
であっても、もしこれらがピークトレーディング時に発
生すれば、大きなビジネス上の損害を生じさせてしまう
からである。加えて、付加的な容量の増大が要求される
とき、システムダウンを生じることなく、望まれるよう
に拡張されうるシステムが必要とされる。一般的なシス
テム使用を意図された、従来の連続的に拡張可能な電話
交換ネットワークの一例が、ギースキン(Giesken)等に
与えられた米国特許第4,173,713 号およびローレンス(L
awrence)等に与えられた米国特許第4,201,891 号に開示
されている。
【０００６】システム全体に及ぶ障害を避けるために、
分散アーキテクチャーが本質的であり、これによって、
破局的なシステム全体に及ぶ障害が引き起こされ得るシ
ングルポイント障害は存在しなくなる。伝統的なネット
ワークに対する分散アーキテクチャーが、ファイル(Fei
l)に与えられた米国特許第Re.31,144 号に示されてい
る。ディジタル交換ネットワークの分散制御の別の例
が、ローレンス(Lawrence)等に与えられた米国特許第4,
201,889 号、コックス(Cox) 等に与えられた米国特許第
4,317,962 号およびブラウンシュタイン(Braunstein)等
に与えられた米国特許第4,998,275 号に開示されてい
る。これら一連の特許に開示された技術は、電話ディジ
タル交換ネットワークを制御するための限定された分散
処理を有するディジタル交換ネットワークを与える。
【０００７】複数のプロセッサーを備えた高度に分散さ
れた処理システムを設計する際の主要な問題は、複数の
プロセッサー間の効果的な通信を維持することである。
従来のシステムにおいては、システム内の他のプロセッ
サーと通信するために、各プロセッサーは、特に、シス
テム内における他のプロセッサーのコードネーム、位
置、割り当てられたタスクおよびデータフォーマットを
含むシステムアーキテクチャーを知っている必要があ
る。したがって、ディジタル交換環境においては、送信
プロセッサーは、宛先プロセッサーがシステム内のどこ
に物理的に位置していたのかを知り、システムのトポロ
ジーの全体的な知識に基づいて、ネットワークを通じた
経路を指定しなければならない。このアプローチは、シ
ステムを他のシステムに対して硬直した、融通性のない
ものにしがちである。さらに、経路指定が既知のアーキ
テクチャーに基づくこのようなシステムは、システム内
の障害のまわりの経路を効果的に見つけ出さない、相対
的に融通性のない経路指定を行う傾向がある。
【０００８】
【発明が解決しようとする課題】したがって、本発明の
目的は、ディジタル時分割多重化技術を用いて、低コス
トで付加的な特徴およびオプションを備えたより大きな
フレキシビリティを達成することである。本発明の別の
目的は、米国のＴ１搬送波またはヨーロッパのＣＥＰＴ
搬送波のようなディジタル回線と、また統合ディジタル
通信サービス網（ＩＳＤＮ）とコンパチブルなディジタ
ル交換ネットワークを提供することである。
【０００９】本発明のさらに別の目的は、ネットワーク
内の各プロセッサーがそのタスクに対して必要なネット
ワーク情報のみを有しており、したがって、他のすべて
のプロセッサーの位置の知識を必要としないような独創
的なアドレス指定技術を提供することである。本発明の
さらに別の目的は、各プロセッサーが、宛先がどこにあ
るのかを直接知ることなく、適当な経路を通じて宛先に
向かって情報を伝送することができるような独創的なア
ドレス指定スキームを提供することである。
【００１０】
【課題を解決するための手段】本発明によるシステムに
おいては、ディジタル交換ネットワークは、モジュラー
スイッチ素子を有している。ネットワークは、トレーダ
ータレット、回線、Ｔ１またはＣＥＰＴ搬送波および中
央オフィス専用回線を含む種々の端末装置に接続され得
る。システムアーキテクチャーは、２４ビットのパルス
符号変調（ＰＣＭ）チャンネルを有する通信回線を使用
することを基本としており、これによってＰＣＭ音声お
よびデータを同時に送受信することが可能となってい
る。連結および分離スイッチモジュールは、それぞれ３
２の時間多重化されたチャンネルを有している。
【００１１】本発明による交換ネットワークは、回線カ
ードとインターフェイスカードを備えた電話キーステー
ションの間における音声およびデータに対する通信経路
を指定するため、プロセッサーおよびメモリを有するイ
ンテリジェントディジタルスイッチ素子のモジュラーア
レイを有している。インターフェイスカードは、電話ス
テーションおよび電話回線内の電話信号を、ディジタル
スイッチ素子のディジタルフォーマットに変換するため
に使用される。ネットワークオペレーションは、自己経
路指定をサポートする新規なアドレス指定スキームに基
づいており、必要な装置の拡張に適合すべく拡張可能で
ある。システム内におけるアドレス指定が可能な位置
は、一義的な論理アドレスコード（ＬＡＣ）に割り当て
られる。経路が要求されたとき、スイッチ素子プロセッ
サーが宛先ＬＡＣを解釈し、当該宛先に向かう経路を指
定する通信経路内の各スイッチ素子によって、宛先に向
かうスイッチを通じて経路を選択する。いかなるスイッ
チ素子も、完全な経路の選択のために必要な全システム
アーキテクチャー情報の知識を必要としない。
【００１２】交換ネットワークは、フレキシブルな通信
のためのデュプレックス経路を備えている。デュプレッ
クス経路は、電話ステーションおよび回線カードのよう
な２つの位置の間に設定される。このようなデュプレッ
クス経路によって、音声は電話ステーションおよび回線
カードから、異なるソースから音声データの和をとるブ
リッジポート内に向けられる。和をとられた音声は、そ
の後ブリッジポートから端末装置、すなわち電話ステー
ションおよび回線カードに送られる。その後、端末装置
に結合されたインターフェイススイッチは、それ自体の
音声データを総和から減算し、入力音声データを導出す
る。すなわち、回線カードに結合するインターフェイス
スイッチは、回線カードによって発生せしめられた音声
データを減算し、電話ステーションからの入力音声デー
タを分離し、電話ステーションに結合するインターフェ
イススイッチは、電話ステーションによって発生せしめ
られた音声データを減算し、回線カードからの入力音声
データを分離する。
【００１３】
【発明の実施の形態】本発明の前述した特徴および別の
特徴、並びに長所を、以下の本発明の好ましい実施例の
詳細な説明において、添付図面を参照しながら説明す
る。
【００１４】Ａ．システムレイアウト 図１には、本発明によるユニット１１〜１５として一般
に表された、種々の形式の音声またはデータ装置および
電話回線を相互に接続するための交換ネットワークが示
してある。好ましい実施例においては、交換ネットワー
クは、一般に４つのステージを有している。最初の２つ
のステージは、インターフェイス（Ｉ／Ｆ）スイッチ２
２およびアクセススイッチ（ＡＳ）２４と呼ばれ、電話
回線および端末装置のための交換ネットワークに対する
エントリーポイントを与えるターミナルユニット２０内
に存在する。第３および第４のステージは、セクション
スイッチ２６および反射スイッチ２８と呼ばれ、それぞ
れ、別個のスイッチプレーン３０上に配置されている。
【００１５】ターミナルユニット２０はそれぞれ、１４
個のインターフェイススイッチ２２および３個のアクセ
ススイッチ２４を有している。ターミナルユニットにお
けるインターフェイススイッチはそれぞれ、通信リンク
によって、３個の関係するアクセススイッチに結合され
ている。好ましい実施例において、交換ネットワークに
は６個のスイッチプレーン３０が存在する。ターミナル
ユニットの３個のアクセススイッチのそれぞれは、その
対応する通信リンクを通じて、６個のスイッチプレーン
のうちの４個からなる異なる組に結合されている。
【００１６】スイッチプレーン上のセクションスイッチ
は、ターミナルユニットからの３個のアクセススイッチ
のうちの２個に結合されている。したがって、この構成
を有する最大のシステムには、スイッチプレーン上に１
９個のセクションスイッチが存在するので、各プレーン
に結合された９５個ものターミナルユニットが存在す
る。
【００１７】この構成を有する最大のシステムにおい
て、各スイッチプレーンは、また９個の反射スイッチ２
８を有している。反射スイッチ２８は、それぞれ、すべ
ての他のセクションスイッチに結合されている。この構
成によって、通信経路が、キーステーション側における
インターフェイススイッチ、３個のアクセススイッチの
いずれか１個、および６個のスイッチプレーンのいずれ
か１個上の適当なセクションスイッチおよび反射スイッ
チ、並びに回線側における３個のアクセススイッチのう
ちのいずれか１個およびインターフェイススイッチを通
じて、キーステーションから回線端末に確立され得る。
アクセススイッチ、セクションスイッチ、反射スイッチ
または交換スイッチのいずれかが障害を起こした場合に
は、交換ネットワークを通じて、利用可能な多数の経路
が常に存在する。インターフェイススイッチが障害を起
こした場合には、この障害は、特定の障害を起こしたイ
ンターフェイススイッチに接続されたターミナルユニッ
トに影響を及ぼすだけであり、システムの残りの部分の
作動には全く影響を及ぼさない。ステージにおけるスイ
ッチの総数は、システムの大きさ、必要とされる非ブロ
ッキング通信の程度および必要とされる冗長性の程度に
依存する。交換ネットワークの別の実施例は、スイッチ
素子に接続するための別の構成を有している。
【００１８】スイッチ素子はそれぞれ独立に作動し、独
立のプロセッサーによって制御される。好ましい実施例
において、すべてのスイッチ素子、すなわち、インター
フェイススイッチ、アクセススイッチ、セクションスイ
ッチおよび反射スイッチは、多くの共通の構造的素子を
有している。各スイッチ素子は、複数個のインプットス
イッチポートおよび複数個のアウトプットスイッチポー
トを有している。スイッチポートを通じた通信は、３２
個の時分割されたチャンネル上にある。システムアーキ
テクチャーは、音声およびデータを同時に送受信する２
４ビットパルス符号変調（ＰＣＭ）チャンネルを使用す
ることを基本としている。各スイッチ素子に関係するプ
ロセッサーは、（１つのポートから別のポートに至る）
空間内で切り換えを行こと、および（１つのチャンネル
から別のチャンネルに至る）時間内に切り換えを行うこ
とができる。
【００１９】好ましい実施例において、反射スイッチ、
セクションスイッチおよびアクセススイッチは、基本的
に同一であり、それぞれ１９個のスイッチポートを有し
ている。インターフェイススイッチは、他のスイッチ素
子と同様であるが、これらより小さく、１個のターミナ
ルポートおよび４個のスイッチポートを有している。イ
ンターフェイススイッチの別の実施例は、４個以上のス
イッチポートを有し得る。
【００２０】Ｂ．ポートグループの割当て 交換ネットワークは、ソースと宛先の間の音声またはデ
ータ通信を伝送するための複数の経路を備えている。す
なわち、いずれのスイッチ素子においても、その宛先に
向かう伝送を行うために利用可能な多数個のスイッチポ
ートが存在する。ポートグループは、その宛先へのかか
る伝送を経路づけするために使用され得るスイッチ素子
に対する多数のスイッチポートを指定する。ポートグル
ープが一旦指定される（すなわちスイッチポートがいず
れかのポートグループに割り当てられる）と、交換ネッ
トワークの構成が確立される。ポートグループ割当て情
報が、その後、システム初期設定の間に、適当なスイッ
チ素子内にロードされる。好ましい実施例において、３
２個のポートグループが使用可能である。ポートグルー
プ０〜１９は、個々のスイッチポートを識別するために
保存され、一方、スイッチポートグループ２０〜３１
は、スイッチポートのグループを指定するために保存さ
れる。
【００２１】図１に示したように、インターフェイスス
イッチは、端末装置に接続された１個のターミナルポー
ト（ポート＃１８）および同一のターミナルユニット内
の３個のアクセススイッチに結合された３個のスイッチ
ポート（ポート＃０〜ポート＃２）を有している。すべ
てのインターフェイススイッチにおける１つのポート
（ポート＃３）は、ブリッジポート（以下に説明するよ
うに、アウトプットがインプットに接続されているスイ
ッチポート）に対して保存される。加えて、すべてのイ
ンターフェイススイッチにおける１つのポート（ポート
＃１９）は、リンクデータポート（以下に詳細に説明す
るように、スイッチ素子がデータパケットをネットワー
クに対して送受信することを許可するスイッチポート）
に対して保存される。好ましくは、次のようなポートグ
ループの割当てがインターフェイススイッチに対して使
用される。
【００２２】 インターフェイススイッチ 対応するポート ポートグループ ０ ポート＃０（アクセススイッチステージに対し） １ ポート＃１（アクセススイッチステージに対し） ２ ポート＃２（アクセススイッチステージに対し） ３ ポート＃３（ブリッジに対し） ４〜１７ 未定義 １８ ポート＃18（端末装置に対し） １９ ポート＃19（リンクデータポート） ２０ ポート＃０，１，２ ２１ ポート＃０，１ ２２ ポート＃１，２ ２３ ポート＃０，２ ２４〜３１ 未定義
【００２３】この定義は、インターフェイススイッチを
アクセススイッチに接続する３個のスイッチポートがす
べて、出力通信リンク（ポートグループ２０）に対して
識別されること、アクセススイッチ（ポートグループ２
１〜２３）に移行する２個のスイッチポートのすべての
組み合わせが識別されること、または個々のスイッチポ
ートがすべて、アクセスステージ（ポートグループ０〜
２）に対する出力通信リンクとして識別されることを可
能にする。
【００２４】図１に示したように、アクセススイッチの
１４個のスイッチポート（ポート＃０〜ポート＃１３）
は、ターミナルユニット上の１４個の関係するインター
フェイススイッチに結合されており、アクセススイッチ
の残りの４個のスイッチポート（ポート＃１４〜ポート
＃１７）は、６個のスイッチプレーンのうちの４個上に
ある４個のセクションスイッチに結合されている。すべ
てのアクセススイッチにおける１個のポート（ポート＃
１９）は、リンクデータポートに対して保存される。加
えて、すべてのアクセススイッチにおける１個のポート
（ポート＃１８）は、望まれた伝送を記録するためのテ
ープ装置に結合されている。好ましくは、次のポートグ
ループの割当てがアクセススイッチに対して用いられ
る。
【００２５】 アクセススイッチ 対応するポート ポートグループ ０〜１９ 各々の独立なポート（ポート＃０〜ポート＃19） ２０ ポート＃14,15,16,17(セクションスイッチステージに対し ) ２１〜３１ 未定義
【００２６】この規約は、アクセススイッチをセクショ
ンスイッチに接続する４個のスイッチポートがすべて、
出力通信リンクとして識別されること、あるいは個々の
スイッチポートがすべて出力通信リンクとして識別され
ることを可能にする。交換ネットワークの冗長なアーキ
テクチャーによって、アクセススイッチに接続された４
個のスイッチプレーンがすべて、伝送のために使用され
得る。すなわち、ポートグループ２０は、出力経路を十
分に識別する。しかしながら、ポートグループ２１〜３
１は、依然としてポートグループのさらなる定義のため
に使用可能である。
【００２７】図１に示したように、セクションスイッチ
の１０個のスイッチポート（ポート＃０〜ポート＃９）
は、５個のターミナルユニット（ＴＵ１〜ＴＵ５）の関
係するアクセススイッチに結合されており、セクション
スイッチの９個のスイッチポート（ポート＃１０〜ポー
ト＃１８）は、同一のスイッチプレーン上の９個の反射
スイッチに結合されている。説明のために、ターミナル
ユニットＴＵ１は、ポート＃０およびポート＃５に結合
されている。ＴＵ２は、ポート＃１およびポート＃６に
結合されている。ＴＵ３は、ポート＃２およびポート＃
７に結合されている。ＴＵ４は、ポート＃３およびポー
ト＃８に結合されている。ＴＵ５は、ポート＃４および
ポート＃９に結合されている。すべてのセクションスイ
ッチにおける１個のポート（ポート＃１９）は、リンク
データポートに対して保存される。好ましくは、次のポ
ートグループの割当てがセクションスイッチに対して使
用される。
【００２８】 セクションスイッチ 対応するポート ポートグループ ０〜１９ 各々の独立なポート（ポート＃０〜ポート＃１９） ２０ ポート＃０，５（ＴＵ１に対応する） ２１ ポート＃１，６（ＴＵ２に対応する） ２２ ポート＃２，７（ＴＵ３に対応する） ２３ ポート＃３，８（ＴＵ４に対応する） ２４ ポート＃４，９（ＴＵ５に対応する） ２５ ポート＃１０〜＃１８ ２６〜３１ 未定義
【００２９】この定義は、セクションスイッチに接続さ
れたターミナルユニットのそれぞれに対するポートグル
ープを定義する。加えて、この定義は、反射スイッチに
出力する伝送に対するポートグループ（ポートグループ
２５）を定義する。セクションスイッチから反射スイッ
チに伝播する伝送に対して、伝送は、９個の反射スイッ
チのいずれかに向けられる。
【００３０】図１に示したように、反射スイッチは（ポ
ート＃０〜ポート＃１８を通じて）すべてのセクション
スイッチに、すなわちすべてのターミナルユニットに伝
送する。しかしながら、反射スイッチから特定のターミ
ナルユニットに達するには、ただ１個のセクションスイ
ッチが適している。すなわち、いかなるポートグループ
も定義されない。すべての反射スイッチにおける１個の
ポート（ポート＃１９）は、リンクデータポートに対し
て保存される。好ましくは、次のポートグループの割当
てが反射スイッチに対して使用される。
【００３１】 反射スイッチ 対応するポート ポートグループ ０〜１９ 個々のポート（ポート＃０〜ポート＃１９） ２０〜３１ 未定義
【００３２】この定義は、個々の独立なスイッチポート
だけを、反射スイッチからの適当なアウトプット経路と
して識別する。
【００３３】Ｃ．スイッチデータフォーマット スイッチ素子に対するデータフォーマットを、図２に示
した。通信リンクはそれぞれ、シリアルフォーマットに
おける時分割多重化（ＴＤＭ）ディジタル情報の３２の
チャンネルを搬送する。図示のように、ＴＤＭフォーマ
ットの各フレームは、３２のチャンネルを表している。
各チャンネルは、スイッチ素子内で処理されるとき、２
４ビットの情報を含む通信リンクを越える３０ビットを
有している。各スイッチ素子は、入力チャンネルセグメ
ント上の５Ｂ／４Ｂデコーディングを与える。その結
果、通信リンク内の３０ビットセグメントが情報の２４
ビットセグメントに変換される。残りの６ビットがエラ
ー補正のために使用される。エンコーディングは、クロ
ック抽出のための適当な１の密度を与え、フレームのチ
ャンネル０内のフレーム指示シグナルが模倣され得ない
ことを保証するために使用される。各スイッチ素子は、
２４ビットチャンネル情報を伝送する前に、４Ｂ／５Ｂ
エンコーディングを実行し、３０ビットチャンネルを有
する通信リンクを与える。各フレームの長さは１２５μ
秒である。各フレームのチャンネル０は、同期情報を含
んでおり、クロッキング情報を含むこともできる。チャ
ンネル３０および３１は、回線状態情報を同報通信する
ために使用され得る。
【００３４】好ましい実施例において、２４ビットのチ
ャンネルワードの情報は、８ビットのコマンドコードと
１６ビットの引き数に分割される。コマンドコードのい
くつかの例は、「経路指定」、「経路クリア」、「非応
答（ＮＡＫ）」および「確認」である。「経路指定」コ
マンドの変形は、「データ専用経路指定」、「データマ
ルチキャスト経路指定」、「音声デュプレックス経路指
定」、「音声シンプレックス経路指定」および「音声専
用経路指定」を含んでいる。特定のコマンドが、各チャ
ンネルワードの始めに現れる８ビットコードに準拠して
いる。これらのコマンドが存在するとき、これらはシス
テム内のプロセッサーによって解釈され、それぞれの機
能が実行される。１６ビットの引き数は、スイッチによ
って伝送される。
【００３５】Ｄ．アドレス指定スキーム 交換ネットワークを通じた経路選択は、論理アドレスコ
ード（ＬＡＣ）、タイプアドレスコード（ＴＡＣ）およ
びパケットアドレスコード（ＰＡＣ）を含むアドレス指
定スキームを使用する。交換ネットワークを通じた経路
指定は、それ自体論理アドレスコードに依存する。
【００３６】ＬＡＣは、データが発生しあるいはデータ
が送られる交換ネットワーク内の位置に割り当てられた
一義的なコード数である。例えば、ＬＡＣによって定義
された位置は、アナログ回線カード、トレーダーステー
ション、ディジタル回線Ｔ１チャンネル回線カード、処
理機能（ソフトウェア位置）、またはスイッチ内のスイ
ッチ素子からなり得る。
【００３７】ＬＡＣは、経路指定のために交換ネットワ
ーク内のスイッチ素子によって使用される。例えば、
「経路指定」コマンドに応答して、スイッチ素子は、交
換ネットワークを横切る、入力回線からなる１つのＬＡ
Ｃから、キーステーションまたはいくつかの他の端末装
置からなる他方のＬＡＣに至る通信経路を確立する。そ
の後、通信経路に対する適当なチャンネルが選択され、
通信の間を通じて割当てられ、通信が終了するまで、あ
るいは強制的に解除されるまで、情報を発信ＬＡＣから
宛先ＬＡＣまで伝送する。ＬＡＣを使用する特別の利点
は、それがシステムにおける物理的な変化から分離され
た層を与えることである。
【００３８】ＴＡＣまたはこの形式のアドレスコード
は、データが同時にマルチキャストである、すなわちデ
ータの多数の伝送に対するものであるＬＡＣのグループ
を表示する一義的なコードである。
【００３９】ＰＡＣは、パケット形式を識別するために
使用される。パケットが送られるとき、送信プログラム
はコードおよびパケットのデータにリンクされ、よって
パケットの構造が知られる。しかしながら、パケットが
受信されたとき、パケットの構造は受信プロセッサーに
対して知られていない。ＰＡＣを個々のパケットに割り
当てることによって、ローカル変換および交換が、パケ
ットアドレスコードおよびターゲットプロセッサーパケ
ットソフトウェアアドレスの間において実行される。
【００４０】論理アドレスコード（ＬＡＣ）に加えて、
交換ネットワークにおける各スイッチ素子は、交換ネッ
トワークにおけるスイッチ素子の位置またはノードを識
別する物理的スイッチアドレス（ＰＳＡ）を割り当てら
れている。ネットワーク内の各スイッチ素子は一義的な
ＬＡＣを割り当てられているにもかかわらず、いくつか
のプロセッサーが同一のＰＳＡをもち得る。例えば、キ
ーステーションおよびキーステーションが接続されるイ
ンターフェイススイッチはともに、同一のＰＳＡをもち
得る。なぜなら、これらは交換ネットワークの同一のノ
ードに位置しているからである。好ましくは、ＰＳＡ
は、ＬＡＣの位置を、ＬＡＣに達するために交換ネット
ワークの反射ステージからとられるべき経路を指定する
ことによって識別する４バイトからなっている。
【００４１】ＰＳＡの第１バイトは、その宛先に伝送す
ることができるセクションンスイッチに伝送を向けるた
めに、反射スイッチステージからとられなければならな
いスイッチポートを識別する。（各反射スイッチに対す
るポート＃１は、スイッチプレーン上の第１のセクショ
ンスイッチに結合されており、各反射スイッチに対する
ポート＃２は、スイッチプレーン上の第２のセクション
スイッチに結合されている等々。）
【００４２】ＰＳＡの第２バイトは、その宛先に伝送を
行うために、適当なセクションスイッチからとられなけ
ればならないスイッチポートを識別する。同様に、ＰＳ
Ａの第３バイトは、その宛先に伝送を行うために、適当
なアクセススイッチからとられなければならないスイッ
チポートを識別する。
【００４３】最後に、セクションスイッチまたは反射ス
イッチに対応するＬＡＣの位置を完全に識別するため
に、ＰＳＡの第４バイトは、スイッチ素子がその上に位
置するスイッチプレーンを指定する。アクセススイッチ
に対して、第４バイトは、ターミナルユニット上の３個
のアクセススイッチのうちの１個がどのアクセススイッ
チであるのかを指定する。インターフェイススイッチま
たは他のＬＡＣに対し、第４バイトは０である。
【００４４】システムセンター１５は、ネットワークに
おいて割り当てられた各論理アドレスコード（ＬＡＣ）
に対する物理的スイッチアドレス（ＰＳＡ）の一覧を作
成するロードイメージアレイを維持する。さらに、ロー
ドイメージアレイは、隣接するスイッチ素子を識別する
ＬＡＣおよびＴＡＣを含む各スイッチ素子に対する特定
のデータのパケットを維持する。
【００４５】Ｅ．システムセンター 図１において、システムセンター１５は、交換システム
の初期設定および維持に対して責任を有している。シス
テムセンターは、インターフェイススイッチ２１を通じ
て交換ネットワークにアクセスする、ファイルサーバー
１５ａおよびコンピュータターミナル１５ｂを有してい
る。システムセンターは、一義的なＬＡＣ、ＴＡＣおよ
びＰＡＣアドレスコードを割当て、これらの割当てを分
析してデータをシステムの初期設定に必要なものとして
分散するために使用される。
【００４６】以下により詳細に説明するように、システ
ム初期設定の間に、各スイッチ素子は、隣接するスイッ
チ素子を、それらの同一性を認識することに関してポー
リングする。システムセンターにより近接するスイッチ
素子は、最初に識別される。一旦、各スイッチ素子が交
換システム内においてその識別を決定されると、システ
ムセンターは適当なソフトウェアおよびデータをスイッ
チ素子に伝送する。
【００４７】また、システムセンターは、システム状態
情報を維持する。交換ネットワークが作動している間
に、もしスイッチ素子のスイッチポートが作動しなくな
れば、リポートがシステムセンターに送られ、システム
センターは、その異常の原因となるスイッチポートを識
別する。システムセンターは、疑わしい障害通信リンク
について分析し、補正動作に関して保守点検する人間に
ガイダンスを与える。
【００４８】Ｆ．基本的なスイッチ素子 スイッチ素子に対する基本的なレイアウトを図３に示し
た。図３において、１９個のスイッチポートが、それぞ
れチャンネル受信機およびチャンネル送信機を有してい
る。既に説明したように、通信リンクは、１チャンネル
あたり２４ビットの情報を有するシリアル３２チャンネ
ル時分割多重化（ＴＤＭ）フレームフォーマットで、ス
イッチポートに対してシリアルデータをやりとりする。
各チャンネルの第１の８ビットは、経路を指定し、また
は経路をクリアするようなコマンドに対して使用され、
一方、残りの１６ビットがデータ伝送のために使用され
る。チャンネル０は、情報のクロッキングのために使用
され、フレームの始まりを識別するコード化された識別
子（１１１１１０００００）を有している。
【００４９】スイッチ素子は、１９個のチャンネル受信
機１００および１９個のチャンネル送信機１０２を有し
ている。別のスイッチ素子からの、あるいはインターフ
ェイススイッチの場合にはターミナルポートからの入力
データが、インアドレスポインタレジスタ１２８によっ
て向けられたとき、チャンネル毎方式に基づくクロスポ
イントメモリ１２２内に記憶される。同様に、データは
クロスポイントメモリから読み出され、アウトアドレス
ポインタレジスタ１３０によって、スイッチポートの選
択されたチャンネル送信機および選択されたチャンネル
に向けられ得る。このようにして、入力データは、（ス
イッチポートのすべてのチャンネル受信機からスイッチ
ポートのすべてのチャンネル送信機に至る）空間内にお
いてシフトされ、また（１つのインプットチャンネルか
らすべてのアウトプットチャンネルに至る）時間内にお
いてシフトされ得る。スイッチ素子は、特定のクロスポ
イントメモリ位置に置かれたデータの総和をとり、２個
またはそれ以上のチャンネルに対してデータを加え合わ
せることによって会議モードを与えることができる。
【００５０】入力通信リンク１７０上のデータは、逐次
的にチャンネル受信機１００に送られる。チャンネル受
信機は、シリアルデータインプットを受信し、そのデー
タをシリアルフォーマットからパラレルフォーマットに
変換するためのシフトレジスタ１０６を有している。シ
フトレジスタの最初の１０ビットは、フレームの始めの
コード化された識別子を見つけ出すフレーム同期検出器
１０８に結合されている。また、シフトレジスタは、一
度に１個のデータチャンネルを受信するチャンネル情報
ラッチ１０４に結合されている。フレーム同期検出器１
０８は、チャンネル情報ラッチ１０４におけるデータに
対する最新の入力チャンネル数を識別するチャンネルカ
ウンタ１１０に結合されている。
【００５１】既に説明したように、各フレームの始め
に、５個の０を後ろに従えた５個の１からなる（１１１
１１０００００）１０ビットフレーム同期ワードが与え
られる。フレーム同期検出器がフレーム同期パターンを
認識したとき、カウンタが、リセットされた後、チャン
ネルをカウントし入力チャンネル数を追跡し続ける。シ
フトレジスタ１０６が、シリアル入力ビットストリーム
をパラレルワードに変換し、パラレルワードを備えたチ
ャンネルワードラッチ１０４を与える。
【００５２】チャンネルセレクタ１１２が、逐次、ポー
トの各チャンネルワードラッチをサンプリングし、イン
データレジスタ１１４にパラレルにデータを伝送する。
インデータレジスタ１１４のアウトプットは、マルチプ
レクサ１１８および１６ビット飽和加算器１１６に結合
されている。クロスポイントテンポラリーレジスタ１２
０が、クロスポイント（Ｘポイント）メモリ位置からの
データを加算器の第２のインプットに与える。加算器の
アウトプットは、また、マルチプレクサに結合されてお
り、マルチプレクサのアウトプットはクロスポイントメ
モリ１２２に結合されている。
【００５３】各スイッチポートタイムスロットの間に、
入力チャンネル情報がクロスポイントメモリ位置に記憶
され、各出力タイムスロットの間に、クロスポイントメ
モリ位置の内容が、検索され、出力チャンネル送信機１
０２に与えられる。クロスポイントメモリは、データを
入力通信リンクから適当な出力通信リンクに伝送する高
速６４０×２４ビットＲＡＭからなっている。
【００５４】入力および出力チャンネル情報に対するク
ロスポイントメモリ位置のアドレスは、ポインタＲＡＭ
１３４に記憶される。ポインタＲＡＭにおけるクロスポ
イントメモリ位置のアドレスはスイッチポートおよびチ
ャンネル数によってインデックスを付される。ポインタ
ＲＡＭ１３４は、クロスポイントメモリアドレスの２つ
の組、または入力および出力チャンネルのそれぞれに対
応するポインタに対して保存される高速（６４０×２）
×１２スタティックＲＡＭからなっている。
【００５５】ポインタＲＡＭインデックスは、１１ビッ
トアドレス「ＰＰＰＰＰＣＣＣＣＣ」（ここでＡ＝０ま
たは１）として定義される。これは、それぞれ、入力チ
ャンネルに対するアドレスまたは出力チャンネルに対す
るアドレスを表している。ＣＣＣＣＣは０から３１まで
のチャンネル数であり、ＰＰＰＰＰは０から１９までの
ポート数である。ここで、１９はリンクデータポートの
アドレスであり、１８はインターフェイススイッチにお
いてのみ使用されるターミナルポートに対して保存され
るアドレスである。ポインタＲＡＭデータは、クロスポ
イントメモリ位置に対する１０ビットとして定義され、
１ビットはアイドルコードがフラグを立てられているか
どうかを表し、１つのビットは、クロスポイントメモリ
位置が会議コールの一部であるかまたはリセットビット
であるかを表す。
【００５６】ポインタＲＡＭは、ポインタデータアウト
レジスタ１３２ａおよび１３２ｂに結合されている。ポ
インタデータアウトレジスタ１３２ａは、インアドレス
ポインタレジスタ１２８に結合され、ポインタデータア
ウトレジスタ１３２ｂは、アウトアドレスポインタレジ
スタ１３０に結合されている。インアドレスポインタレ
ジスタは、入力データをその割り当てられたクロスポイ
ントメモリ位置１２２ａに向ける。同様に、アウトアド
レスポインタレジスタは、その割り当てられたクロスポ
イントメモリ位置１２２ｂからの入力データを選択す
る。出力データは、アウトデータレジスタ１２４から適
当なスイッチポートに、チャンネル送信機１０２内のチ
ャンネル情報レジスタを通じて伝送される。
【００５７】チャンネル送信機１０２は、出力通信リン
ク１７２にシリアル出力データストリームを与える。チ
ャンネル送信機１０２は、パラレルフォーマットで出力
チャンネルワードを受信するチャンネルワードレジスタ
１７４を有している。チャンネルワードレジスタ１７４
は、シフトレジスタ１７６に結合されている。シフトレ
ジスタは、パラレルデータをシリアルビットストリーム
に変換する。各出力フレームの始めにおいて、フレーム
同期ビット（１１１１１０００００）が、シーケンスポ
ートによって、およびディレクター１２６およびその後
チャンネル送信機に対するローカルチャンネル数によっ
て与えられ、シフトレジスタ１７６によって伝送され
る。
【００５８】各チャンネル受信機１００において、チャ
ンネルカウンタ１１０が入力チャンネル数を、セレクタ
１１２を通じてポインタアドレスレジスタ１３６ａに与
える。ポインタアドレスレジスタ１３６ａは、また、使
用されるスイッチポート数を追跡するシーケンサー１３
８に結合されている。ポインタアドレスレジスタ１３６
ａは、ポインタＲＡＭ１３４に結合されており、入力チ
ャンネル数およびスイッチポート数をポインタＲＡＭに
与える。
【００５９】シーケンサー１３９は、ポインタＲＡＭに
ローカルチャンネル数およびスイッチポート数を与える
ポインタアドレスレジスタ１３６ｂに結合されている。
ローカルチャンネル数は、入力チャンネル数と同じでは
ないことがわかる。２つの独立なチャンネルカウントが
維持されることが好ましい。なぜなら、入力チャンネル
ワードは、異なる時間に個々のスイッチポートに到達
し、よって同期していないからである。しかしながら、
すべてのスイッチポートにおけるチャンネル送信機は、
同時に同一のチャンネル数を伝送する。
【００６０】１チャンネル時間に、各スイッチポートは
一義的なタイムスロットを割り当てられる。各スイッチ
ポートタイムスロットは、そのときシステムクロックに
よって６つの位相時間に分割される。各スイッチポート
タイムスロットの間に、２つの位相時間が、出力データ
をそのクロスポイントメモリ位置からそのチャンネル情
報レジスタに伝送するために使用される。同様に、２つ
の位相時間が、入力データをその宛先クロスポイントメ
モリ位置に伝送するために使用される。最後の２つの位
相時間は、コントローラ１４０のデータ伝送に対して保
存される。
【００６１】スイッチ素子は、また、コントローラバス
１５０に結合されたリアルタイムコントローラ１４０を
有している。このコントローラは、それがクロスポイン
トメモリ位置に情報を伝送することを可能にするデータ
バス１４１によってインデータレジスタ１１４に結合さ
れている。同様に、コントローラは、それがクロスポイ
ントメモリ位置から情報を受信することを可能にするデ
ータバス１４３によってアウトデータレジスタ１２４に
結合されている。また、ＦＩＦＯバッファー部１４４が
コントローラバス１５０に結合されている。その責任の
一部として、コントローラはスイッチポートを起動し、
操作する。さらに、回線、キーステーションおよび他の
プロセッサーに対する通信経路を設定し、またクリアす
る。
【００６２】スイッチ素子は、また、機能プロセッサー
バス１５２に結合された機能プロセッサー部１４６を有
している。機能プロセッサー部は、コール処理機能、初
期化、障害に対する回復および保守を実行する。機能プ
ロセッサー部１４６およびコントローラ１４０は、イベ
ントＦＩＦＯ１５６、アクションＦＩＦＯ１５８および
フリーＦＩＦＯ１６０を通じて互いに通信する。機能プ
ロセッサー部およびコントローラは、またゲート１５４
を通じてメモリリソースを共有することができる。ゲー
ト１５４は、コントローラバス１５０を適当な時間に機
能プロセッサーバス１５２に結合させる。コントローラ
および機能プロセッサーの機能は、結合され、１個の非
常に高速なプロセッサーによって与えられ得ることがわ
かる。
【００６３】宛先ポート記憶装置（ＤＰＳ）１６４がコ
ントローラバス１５０に結合される。宛先ポート記憶装
置は、各論理アドレスコード（ＬＡＣ）に対する経路指
定情報を含むメモリテーブルからなっている。論理アド
レスコード（ＬＡＣ）によって宛先ポート記憶装置内に
インデックスを付すことによって、コントローラは、そ
の宛先に対するコールを転送するために使用されるべき
ポートまたはポートのグループを見つけ出すことができ
る。
【００６４】チャンネル割当てシステム（ＣＡＳ）１６
２がコントローラバス１５０に結合されている。スイッ
チ素子を横切る経路を設定する間に、コントローラは、
接続を完全にするために、出力通信リンク上の１つまた
はそれ以上のフリーチャンネルを選択しなければならな
い。チャンネル割当てシステムは、コントローラの要求
により、短い、固定されたかつ繰り返し可能な時間に、
この機能を実行する。それは、第１の使用可能なチャン
ネルを選択し、同一の機能グループにおけるスイッチポ
ート中にロードを分散させる。
【００６５】リンクデータポート（ＬＤＰ）１４８ａお
よび１４８ｂは、コントローラバスに結合されており、
ネットワークに対してデータパケットを送受信するため
の機構を与える。スイッチ素子のスイッチポートに対し
て、リンクデータポートは、ただ別のスイッチポートと
して現れる。リンクデータポートは、スイッチ素子クロ
スポイントメモリ位置からデータを読み出しまたはこれ
にデータを書き込むことができる３２の専用タイムスロ
ットを有している。コントローラ１４０に対して、リン
クデータポートは３２のＲＡＭ位置として現れる。
【００６６】スイッチ素子に対するクロッキングは図３
には示していないが、当業者によく知られた種々のクロ
ッキング技術を用いることができる。例えば、各スイッ
チ素子に対する専用回線を備えた集中化されたクロック
が与えられる。しかしながら、好ましいクロックは分散
されたクロッキング機構であり、米国特許出願第−−−
−号「分散されたクロッキングシステム」（弁護士事件
番号第416-4034号) に記載されているように、この機構
において、クロックシグナルは、音声およびデータを搬
送する同一の通信リンクを通じてシステムの至る所に伝
送される。この特許出願の記載を、ここに参考文献とし
て組み込む。
【００６７】セレクタ１１２のアウトプットは、データ
バス１４１を通じてコマンドデコーダー１４２に結合さ
れている。コマンドデコーダーのアウトプットは、順
次、ＦＩＦＯバッファー部１４４に結合されている。ス
イッチポートタイムスロットが、特定のスイッチポー
ト、例えばスイッチポート番号１に対して設定されると
き、チャンネルデータは、セレクタ１１２を通じてイン
データレジスタ１１４に伝送され、また入力チャンネル
数情報が、セレクタ１１２を通じてポインタアドレスレ
ジスタ１３６ａに伝送される。チャンネルデータの最初
の８ビットが、入力コマンドをデコードするコマンドデ
コーダー１４２によってチェックされる。もしコマンド
デコーダーがコントローラの注意を要求するコマンドを
認識したならば、それは、入力チャンネルワードを、コ
ントローラおよび機能プロセッサーによってさらに処理
を行うＦＩＦＯバッファー部１４４に与える。
【００６８】この点で、ポインタアドレスレジスタ１３
６ａは、入力チャンネル数およびスイッチポート数を含
んでいる。チャンネル数はセレクタ１１２から得られ、
スイッチポート数はシーケンサー１３８から得られる。
ポインタアドレスレジスタは、その後、スイッチポート
数およびチャンネル数によってポインタＲＡＭ１３４に
インデックスを付与し、適当なクロスポイントメモリ位
置のアドレスを与える。そのとき、クロスポイントメモ
リ位置のアドレスはポインタデータアウトレジスタ１３
２ａに与えられる。
【００６９】インデータレジスタ１１４は、セレクタに
よって与えられたデータを含んでいる。インアドレスポ
インタレジスタ１２８は、クロスポイントメモリ位置を
ポインタデータアウトレジスタ１３２ａから検索する。
インアドレスポインタレジスタ１２８は、また、加算器
１１６およびマルチプレクサ１１８に結合されている。
インアドレスポインタレジスタ内のデータは、ポインタ
ＲＡＭデータをロードするとき、コントローラによって
与えられるフラグシグナルを含んでいる。フラグシグナ
ルは、加算器およびマルチプレクサに送られる。使用可
能なフラグシグナルが加算器１１６およびマルチプレク
サ１１８に与えられたとき、インデータレジスタ１１４
の内容が、指定された「イン」クロスポイントメモリ位
置１２２ａに直接記憶される。もし使用可能なフラグシ
グナルが存在しなければ、指定されたクロスポイントメ
モリ位置１２２ａの内容は、インデータレジスタ１１４
の内容に加えられ、マルチプレクサ１１８は、その加え
られた結果をとり、指定されたクロスポイントメモリ位
置１２２ａに記憶させる。
【００７０】スイッチポートに対する伝送タイムスロッ
トの間に、上述の手続きと同様の手続きが生じる。しか
しながら、このタイムスロットにおいて、ポインタアド
レスレジスタ１３６ｂは、シーケンサー１３９によって
与えられたローカルチャンネル数およびスイッチポート
数をロードされる。クロスポイントメモリ位置のアドレ
スは、その後、指定された「アウト」クロスポイントメ
モリ位置１２２ｂを指示するアウトアドレスポインタレ
ジスタ１３０に送られる。指定されたクロスポイントメ
モリ位置１２２ｂの内容は、アウトデータレジスタ１２
４に送られる。アウトデータレジスタの内容は、コント
ローラ１４０に送られ、あるいはスイッチポートディレ
クター１２６に直接ロードされる。スイッチポートディ
レクター１２６はこのとき、チャンネル情報レジスタ１
７４および最終的に出力通信リンク１７２に伝送される
適当なデータをもつ。
【００７１】ポインタＲＡＭ１３４内の情報は、コント
ローラ１４０を通じてロードされる。スイッチ素子プロ
セッサーは、各スイッチポート数およびチャンネル数に
対する適当なクロスポイントメモリ位置を割り当てる責
任を有している。この情報は、コントローラからポイン
タＲＡＭ１３４に送られる。上述のように、すべての入
力スイッチポートのすべてのチャンネル上の情報は、ス
イッチ素子における出力スイッチポートのすべての別の
チャンネルに切り換えられ得る。
【００７２】加算器１１６およびインアドレスポインタ
レジスタ１２８は、多数の入力チャンネルが互いに加え
られ得るフレキシブルな多対１操作を可能とする。この
和は、指定された出力チャンネルに対するクロスポイン
トメモリ位置に記憶される。以下に詳細に説明するよう
に、このフレキシビリティは、デュプレックスモードお
よび会議モードを可能とする。例えば、もし回線および
トレーダーボタン電話ステーションがデュプレックス経
路として接続されているならば、あるいはもし多数のト
レーダーボタン電話ステーションのユーザーが互いに話
すことを望むならば、各回線またはユーザーに対応する
各チャンネルの内容が、別のチャンネルの内容に加えら
れるだけである。したがって、もし入力チャンネルがデ
ュプレックス経路または会議コールの一部であれば、チ
ャンネルデータは加算器１１６を用いてクロスポイント
メモリ位置の現存する内容に加えられる。
【００７３】同様に、アウトアドレスポインタレジスタ
１３０は１対多操作を可能とする。アウトアドレスポイ
ンタレジスタは、異なるスイッチポート上の異なる出力
チャンネルに対する同一のクロスポイントメモリ位置を
指定する。出力チャンネルにおけるデータは、クロスポ
イントメモリ位置から取り出され、次のチャンネル時間
の伝送のためにチャンネル送信機に記憶される。もし読
み出されたクロスポイントメモリ位置が会議コールの一
部になっていれば、メモリ位置はゼロ値にリセットされ
る。
【００７４】図４は、図３に示したスイッチ素子の概念
図である。明瞭にするために、図４に示したスイッチ素
子は、以後、図３のスイッチ素子の代わりに使用され
る。なぜなら、概念は簡単な図面によってより容易に視
覚化できるからである。図３に示したチャンネル受信機
１００およびチャンネル送信機１０２の各対は、入力リ
ンク１７０および出力リンク１７２を有する１個のスイ
ッチポート１７３として示してある。図３の機能プロセ
ッサー部１４６は、また、共用メモリ空間１４７を使用
するコントローラ１４０に接続されている。図４におけ
る共用メモリ１４７は、図３の機能プロセッサーＲＡＭ
１６８およびコントローラＲＡＭ１６６を表している。
図３のリンクデータポート１４８ａおよび１４８ｂは、
図４において１個のリンクデータポート１４８として表
されている。図３のクロスポイントメモリ１２２は、ま
た図４において、以下においてより詳細に説明するよう
に、順方向クロスポイントメモリ位置に対して「Ｆ」と
して識別される一方のメモリ位置と、逆方向クロスポイ
ントメモリ位置に対して「Ｒ」として識別される他方の
メモリ位置とをもって表されている。同報通信ＦＩＦＯ
バッファー１８６は、また図４において、図３のＦＩＦ
Ｏバッファー部１４４の一部として表されている。同報
通信ＦＩＦＯバッファーは、さらに説明するように、１
個のスイッチ素子と別のスイッチ素子の間において状態
同報通信メッセージを伝送するときに使用される。関係
する付加的な素子が、図４のスイッチ素子に加えられ、
明確な概念的理解を可能とする。
【００７５】既に説明したように、交換ネットワークに
おける反射スイッチ、セクションスイッチおよびアクセ
ススイッチは、それぞれ、図３および図４に示したスイ
ッチ素子と同一のものである。
【００７６】図５は、図１のインターフェイススイッチ
ステージ２２のレイアウトを示したものである。インタ
ーフェイススイッチは、前述のスイッチ素子を小型にし
たものであり、種々の端末装置および回線カードに接続
され、これらを交換ネットワークにアクセスさせる。イ
ンターフェイススイッチ２２は、１つの端末装置、並び
にチャンネル送信機およびチャンネル受信機をもつ４個
のスイッチポートを有している。図面を簡単にするため
に、スイッチ素子は関係するコンポーネントだけを備え
たものとして描いてある。
【００７７】ターミナルポート１７１は、通信リンクを
通じたキーステーションまたは回線カードに対するアク
セスを与える。各インターフェイススイッチにおいて、
１個のスイッチポートが、ブリッジポート１７３として
割り当てられる。ブリッジポートは、ブリッジポートの
チャンネル受信機が、図５に示したようにチャンネル送
信機に接続されていることを除き、他のすべてのスイッ
チポートと同様である。したがって、ブリッジポートに
関係するクロスポイントメモリ位置から読み出された内
容は、インターフェイススイッチに送り返され、その適
当なクロスポイントメモリ位置に記憶される。
【００７８】インターフェイススイッチ内の機能プロセ
ッサー１４６は、交換ネットワーク内の他のスイッチ素
子によって実行されない付加的な機能を実行する。機能
プロセッサーによって実行される機能は、コールハンド
ラソフトウェア１７５によるコール処理、システムセン
ターからの構成テーブルのダウンロード、ブートアッ
プ、リセットおよび連続方式におけるダイアグノスティ
ックスの実行を含んでいる。さらに、キーステーション
に接続されたインターフェイススイッチ内の機能プロセ
ッサーは、キーステーションから直接、回線キー作動メ
ッセージを受信し分析する。回線キー作動メッセージ
は、回線または他のキーステーションに対する経路を指
定すること、キーステーション上の回線をクリアしまた
は解除すること、キーステーションと回線の間、または
キーステーションと別のキーステーションの間に専用通
信経路を指定すること、並びにユーザーの必要および要
求に応じた多くの他の特徴を有している。キーステーシ
ョンに接続されたインターフェイススイッチにおける機
能プロセッサーは、また、インターフェイススイッチに
接続されたキーステーションのそれぞれに対する回線状
態情報を集めて伝送する。
【００７９】回線カードに接続されたインターフェイス
スイッチに対して、機能プロセッサーは、回線状態を獲
得し、これを適当な時に、スイッチポートを通じて交換
ネットワークに同報通信する。機能プロセッサーは、ま
た、回線カードに接続された音声チャンネルに対するコ
ール処理を行う。シンプレックスまたはデュプレックス
経路のいずれかが、１つの開始スイッチポートと終了ス
イッチポートの間に設定される。これらの２つのポート
間において、他のスイッチポートに対するいくつかのタ
ンデム接続が存在する。デュプレックス通信において、
開始および終了スイッチポートのスイッチ素子が、同一
の宛先、すなわちインターフェイスカード内のブリッジ
ポートに向かう経路を指定する。デュプレックス通信に
おいて、開始スイッチポートおよび宛先スイッチポート
から宛先ブリッジポートに向かうデュプレックスポート
の第１の半分は、各スイッチ素子内において順方向レッ
グと呼ばれる。複数のデュプレックス経路を、例えば、
コール会議セットアップ中にもつことが可能である。こ
の場合、含まれるすべてのインターフェイススイッチ
が、同一の宛先ブリッジポートに向かう経路を指定す
る。
【００８０】図６および図７は、コール会議経路におい
て使用されるスイッチ素子９９の例を示したものであ
る。図６において、スイッチポートＡは、その内容がス
イッチ素子９９のスイッチポートＣのチャンネルを通じ
て、宛先ブリッジポートにアドレス指定されたチャンネ
ルを受信する。また、スイッチポートＢは、その内容が
スイッチポートＣのチャンネルを通じて、同一の宛先ブ
リッジポートにアドレス指定されたチャンネルを受信す
る。含まれる複数のパーティーを有するコール会議にお
いて、スイッチ素子内の別のポートは、また、その内容
がスイッチ素子のスイッチポートＣを通じて同一の宛先
ブリッジポートにアドレス指定されたチャンネルを受信
する。同一の宛先ブリッジポートに対する２つまたはそ
れ以上の経路が交差するスイッチ素子の場合、両方のチ
ャンネルに対する入力チャンネル情報の２つの総和が加
算器１１６によって与えられ、「Ｆ」として識別される
順方向クロスポイントメモリ位置１７４に記憶され、ス
イッチポートＣを通じて宛先まで伝送される。
【００８１】ブリッジポートから発生し、コールに含ま
れるすべてのインターフェイススイッチの和をとられた
順方向レッグの分散を与える、デュプレックス経路の第
２の半分は、逆方向レッグと呼ばれる。図７は、会議コ
ールの逆方向レッグにおいて使用されるスイッチ素子９
９を示したものである。スイッチポートＣは、ブリッジ
ポートからチャンネルを受信する。チャンネルの内容
は、会議コールにおけるすべてのチャンネルワードの和
であり、「Ｒ」として識別される逆方向クロスポイント
メモリ位置１７６に記憶される。逆方向クロスポイント
メモリ位置の内容は、スイッチポートＡおよひＢのチャ
ンネルを通じて、開始および宛先インターフェイススイ
ッチに対してアドレス指定されている。
【００８２】したがって、順方向クロスポイントメモリ
位置「Ｆ」は、経路の順方向レッグに対応しており、逆
方向クロスポイントメモリ位置「Ｒ」は、経路の逆方向
レッグに対応している。
【００８３】図６のスイッチポート１７０ａおよび１７
０ｂ、並びに図７のスイッチポート１７０ｃの各入力チ
ャンネルワードは、それに関係するポインタＲＡＭ１３
４内のクロスポイントメモリ位置のアドレスをもってい
る。デュプレックス音声経路の順方向レッグ上におい
て、スイッチ素子９９が、入力チャンネルワードを、加
算器１１６によって順方向クロスポイントメモリ１７４
の現存する内容に加え、更新する。インアドレスポイン
タレジスタ１２８が、同一の宛先に経路指定されたすべ
てのデータに対して、同一のクロスポイントメモリ位置
を与えることによって、多対１操作を可能にする。した
がって、同一宛先を有する多数の入力チャンネル内に含
まれるデータは加えられ、同一の順方向クロスポイント
メモリ位置１７４に記憶される。デュプレックス経路の
順方向レッグ上において、順方向クロスポイントメモリ
位置１７４が読み出され、その内容が出力チャンネルに
与えられる。その後、クロスポイントメモリ位置１７４
の内容がクリアされる。
【００８４】デュプレックス経路の逆方向レッグ上にお
いて、スイッチ素子９９は入力チャンネルワードを逆方
向クロスポイントメモリ位置１７６に書き込む。図７の
出力チャンネルワード１７２ａおよび１７２ｂ、並びに
図６の出力チャンネルワード１７２ｃは、それぞれ、同
様に、それに関係するポインタＲＡＭ１３４内のクロス
ポイントメモリ位置のアドレスをもっている。アウトア
ドレスポインタレジスタ１３０は、同一の逆方向メモリ
位置１７６を指定することによって、１対多操作を可能
にする。したがって、逆方向メモリ位置１７６の内容
は、会議経路に対応する多数の出力チャンネルに対して
使用可能である。デュプレックス経路の逆方向レッグ上
において、逆方向クロスポイントメモリ位置からの出力
チャンネルワードが読み出され、出力チャンネルに与え
られる。
【００８５】Ｇ．コントローラおよび機能プロセッサー スイッチ素子は、同時に、そのスイッチポートに接続さ
れた通信リンクから種々のコマンドコードおよび対応す
る引き数を受信する。入力コマンドの速度は、コントロ
ーラの処理時間よりも速くなり得る。したがって、各ス
イッチ素子は、先入れ先出し（ＦＩＦＯ）バッファーを
有し、入力コマンドを受信し、必要な情報を先入れ先出
し方式でコントローラに与える。入力コマンドおよび対
応する引き数は、図３のコマンドデコーダー１４２を通
じてＦＩＦＯバッファー部１４４に与えられる。適当な
ときに、ＦＩＦＯバッファーに記憶された情報が、図３
のコントローラバス１５０を通じてコントローラ１４０
によって読み出される。
【００８６】図８は、ＦＩＦＯバッファー部１４４を示
したものである。ＦＩＦＯバッファー部１４４は、４個
のＦＩＦＯバッファー、すなわち、経路指定ＦＩＦＯバ
ッファー１８０、経路クリアＦＩＦＯバッファー１８
２、チャンネルモニタＦＩＦＯバッファー１８４および
同報通信ＦＩＦＯバッファー１８６からなっている。ク
ロスポイントメモリ位置およびスイッチポートが、図３
のコントローラ１４０によって、これら４個のＦＩＦＯ
バッファーを通じてアクセスされる。
【００８７】経路指定ＦＩＦＯバッファー１８０は、コ
ントローラが処理を行うための入力チャンネルからの経
路指定コマンドを表している。各経路指定コマンドに対
応するＦＩＦＯの内容は、４０ビットの広さを有してい
る。読み出し機能が実行される間に、経路指定ＦＩＦＯ
バッファーは、コントローラに、１０ビットでポートお
よびチャンネルの数を、６ビットでローカルチャンネル
時間を、８ビットでコマンドコードを、１６ビットでそ
のコマンドに対する引き数を与える。経路指定コマンド
に対する引き数は、宛先論理アドレスコード（ＬＡＣ）
からなっている。したがって、通信リンク上の入力経路
指定コマンドがスイッチポートによって検出され、経路
指定ＦＩＦＯ１８０内におかれる。しばらくしてから、
コントローラは、上述のようにＦＩＦＯを読み出し、論
理アドレスコードを用いて図３の宛先ポート記憶装置１
６４内にインデックスを付与する。その後、宛先ポート
記憶装置は、使用のため出力ポートまたはポートのグル
ープを与える。
【００８８】ＦＩＦＯバッファー１８２は、経路クリア
コマンドおよび非応答（ＮＡＫ）コマンドを記憶するた
めに使用される。ＦＩＦＯバッファー１８２は、その内
容が３４ビットからなっていることを除いて、経路指定
ＦＩＦＯと同様に読み出される。読み出し機能が実行さ
れている間に、ＦＩＦＯ１８２は、コントローラに、１
０ビットでポートおよびチャンネルの数を、８ビットで
コマンドコードを、１６ビットで対応する引き数を与え
る。経路クリアコマンドに対する引き数は、宛先論理ア
ドレスコード（ＬＡＣ）からなっており、ＮＡＫコマン
ドに対する引き数は、チャンネル数およびそのコマンド
の形式からなっている。
【００８９】ＦＩＦＯバッファー１８４は、コントロラ
１４０に対してアラーム、エラー状態および警告コマン
ドを提示するために使用される。ポインタＲＡＭ１３４
データ内の１つのビットは、スイッチポートおよびチャ
ンネル方式上のチャンネルモニタＦＩＦＯバッファーを
割り込み可能または割り込み不能にするために使用され
る。ＦＩＦＯバッファー１８４は、３４ビットを有して
いる。読み出し機能が実行されている間に、ＦＩＦＯバ
ッファー１８４は、コントローラに、１０ビットでポー
トおよびチャンネルの数を、８ビットでコマンドコード
を、１６ビットで対応する引き数を与える。
【００９０】以下でより詳細に説明するように、状態同
報通信ＦＩＦＯ１８６は、同報通信メッセージを記憶
し、転送するために使用される。
【００９１】図９は、図３の機能プロセッサー部の機能
ブロック図である。機能プロセッサーは、交換ネットワ
ークにおけるすべてのスイッチ素子に対し共通の構成を
有している。これによって、１つのプロセッサーの構成
を、すべてのスイッチ素子において使用することがで
き、これによって、各スイッチ素子の構成を簡単にし、
将来の設計に対して共通の組み立てブロックを与えるこ
とができる。
【００９２】機能プロセッサー１９０は、ＳＰＡＲＣプ
ロセッサーからなっている。機能プロセッサーバス１５
２は、機能プロセッサー３２アドレスビットの２４ビッ
トサブセットからなるアドレスバスを含んでいる。機能
プロセッサーバス１５２は、また３２ビットの広さを有
する外部データバスを含んでいる。
【００９３】基本的な支援回路が、メモリ保護ユニット
（ＭＰＵ）１９２、ＲＡＭ１９４、５１２キロバイトの
メモリからなるブートＥＰＲＯＭ１９６、ウォッチドッ
グ（ＷＤ）タイマ１９８、オシレーター２００、物理位
置Ｉ．Ｄ．２０２、割り込みコントローラ２０４、周辺
インターフェイス２０６、メモリゲートコントローラ２
０８、状態バッファー２１０、コントロールラッチ２１
２、アドレスデコーダ２１４およびタイマ２１６を有し
ている。
【００９４】コードおよびデータテーブルが、システム
センター１５のハードディスクからＲＡＭ１９４にダウ
ンロードされる。ＲＡＭは、高速記憶の要請および電池
によるバックアップ使用の理由からスタティックであ
る。ブートＥＰＲＯＭ１９６は、ブートストラップおよ
び自己テストコードを有している。各スイッチ素子は、
物理位置Ｉ．Ｄ．部における専用Ｉ／Ｏポートを通じ
て、バックプレーンから与えられた物理位置ＩＤ部２０
２における１４ビットレジスタを読み出すことによっ
て、それ自体のスイッチ素子の形式、およびシステム内
のその物理位置を決定することができる。メモリ保護ユ
ニット（ＭＰＵ）１９２は、ソフトウェアエンティティ
を機能プロセッサーにおいて実行するために、ＲＡＭ１
９４の異なる部分にアクセスする権利を制御する。メモ
リゲートコントローラ２０８は、図３のメモリゲートを
制御する。メモリゲートは、コントローラ１４０または
機能プロセッサー部１４６が、特定の時間に、それぞれ
の別の環境にアクセスすることを許可する。周辺インタ
ーフェイス部２０６は、端末装置および回線カードが、
インターフェイススイッチの機能プロセッサー部１４６
に直接アクセスすることを許可する。
【００９５】図１０は、コントローラおよび機能プロセ
ッサーメモリマップを示したものである。高速ＲＡＭか
らなるコントローラＲＡＭ１６６は、クロスポイントマ
ッピングテーブル２１２に対するスイッチポートおよび
チャンネルを有している。マッピングテーブルは、とも
にクロスポイント数によってインデックスを付与された
クロスポイント第１チャンネルインルックアップテーブ
ル２１４およびクロスポイント第１チャンネルアウトル
ックアップテーブル２１５、ポートおよびチャンネルに
よってインデックスを付与された次チャンネルインリン
クリストテーブル２１６、ポートおよびチャンネルによ
ってインデックスを付与された次チャンネルアウトリン
クリストテーブル２１８を有している。コントローラＲ
ＡＭは、また、フリークロスポイントＦＩＦＯバッファ
ー２２０を有している。コントローラＲＡＭは、付加的
に、作動中の音声およびデータチャンネルのそれぞれに
対応する経路制御バッファー（ＰＣＢ）を有している。
ＰＣＢは、経路のリアルタイム状態モニタリングおよび
処理のために使用される経路のそれぞれの端に割り当て
られたメモリのブロックからなっている。コントローラ
ＲＡＭ１６６は、メモリゲート１５４を通じて機能プロ
セッサーＲＡＭ１９４にインターフェイスされている。
【００９６】図１０において、コントローラは、ローカ
ルコントローラインアドレスレジスタにおける入力チャ
ンネル情報アドレスのコピーを有している。ローカルコ
ントローラインアドレスレジスタは、リターンチャンネ
ル数に対する５ビット、およびパケット制御バッファー
インデックス数に対する８ビットを含んでいる。したが
って、コントローラインアドレスレジスタの入力チャン
ネル情報アドレスの内容は、次のフォーマットを有して
いる。
【００９７】 コントローラインアドレスレジスタ クロスポイントメモリ位置アドレス １０ビット 会議レッグフラグ １ビット 話中フラグ（割り込み可能なチャンネルモニタ） １ビット リターンチャンネル ＃ ５ビット パケット制御バッファーインデックス ＃ ８ビット アイドルカウント ５ビット
【００９８】パケット制御バッファーインデックス数
は、すべてのスイッチポートおよびチャンネル上のすべ
ての事象が、もし存在するならば、パケット制御バッフ
ァーに関係づけられることを許す。交換ネットワークの
スイッチ素子に対して、このフィールドはブランクとし
て残される。コントローラＲＡＭ１６６は、また、ロー
カルコントローラアウトアドレスレジスタ内に、出力チ
ャンネルワードのクロスポイントメモリ位置アドレス、
および最終的な経路宛先に対する論理アドレスコードを
有している。したがって、コントローラＲＡＭ内のコン
トローラアウトアドレスレジスタは次のフォーマットを
有している。
【００９９】 コントローラアウトアドレスレジスタ クロスポイントメモリ位置アドレス １０ビット 会議レッグフラグ １ビット 話中フラグ １ビット 宛先論理アドレスコード ＃ １６ビット
【０１００】図１０に示したように、機能プロセッサー
ＲＡＭは、宛先ポート記憶装置２３０、回線状態テーブ
ル２３４、コールメッセージバッファー２３６、事象Ｆ
ＩＦＯバッファー１５６、アクションＦＩＦＯ１５８、
フリーＦＩＦＯ１６０およびパケットバッファー２３２
を有するコールメッセージＦＩＦＯバッファーを有して
いる。コールメッセージバッファー（ＣＭＢ）２３８
は、機能プロセッサーによって使用され、経路制御バッ
ファー２２２と同一のデータ構造を有している。コール
メッセージＦＩＦＯ１５６、１５８、１６０は、機能プ
ロセッサーに対する「事象」情報、および機能プロセッ
サーからの動作コマンド情報を送るための経路メッセー
ジＦＩＦＯバッファーからなっている。したがって、コ
ールメッセージＦＩＦＯバッファーは、各スイッチ素子
における機能プロセッサーとコントローラの間の相互作
用を可能にする。
【０１０１】宛先ポート記憶装置２３０（ＤＰＳ）は、
出力スイッチポートまたはスイッチポートグループを選
択するための論理アドレスコードによってインデックス
を付与されたメモリテーブルである。したがって、各ス
イッチ素子がコマンドコードを受信し、宛先論理アドレ
スコード（ＬＡＣ）に対する経路を指定するとき、宛先
ポート記憶装置は、入力チャンネルデータを当該宛先Ｌ
ＡＣに向けることができる使用可能なスイッチポートま
たはスイッチポートのグループを与える。ＬＡＣに対応
する出力スイッチポートまたはポートのグループは、シ
ステムが初期設定されるとき、あるいはその後動的にシ
ステム内に物理的な再構成が存在するときに設定され
る。一旦、出力スイッチポートまたはスイッチポートの
グループが与えられると、スイッチ素子はそのスイッチ
ポート情報を図３のチャンネル割当てシステム（ＣＡ
Ｓ）に向け、選択されたスイッチポートにおける最適の
ポートおよびチャンネルを選択する。その結果生じるス
イッチポートおよびチャンネルは、その後、選択された
出力スイッチポートおよびチャンネツとして宛先ポート
記憶装置テーブル２３０に記憶される。宛先ポート記憶
装置２３０は、順方向クロスポイントメモリ位置アドレ
スを記憶する。逆方向クロスポイントメモリ位置アドレ
スは、対応する順方向クロスポイントメモリ位置アドレ
スによってインデックスを付与され得る結合テーブルに
よって見つけ出される。同様に、順方向クロスポイント
メモリ位置アドレスは、対応する逆方向クロスポイント
メモリ位置アドレスによって見つけ出され得る。宛先ポ
ート記憶装置のフォーマットは、したがって次のように
なる。
【０１０２】 宛先ポート記憶装置 アウトポート／グループ ５ビット クロスポイトメモリ位置アドレス １０ビット カウント ５ビット Ｌ １ビット 選択された出力ポート ５ビット 選択された出力チャンネル ５ビット
【０１０３】ここで、アウトポート／グループは、その
望まれた宛先に要求されるデータを経路指定する、選択
されたスイッチポートまたはスイッチポートのグループ
である。カウントエントリーは、特定の経路の一部とな
るスイッチ素子上の接続の数を記憶する。Ｌ（ローカル
ビット）は、宛先ＬＡＣがスイッチ素子に対してローカ
ルである場合に設定される。
【０１０４】もし、入力チャンネル情報に含まれる経路
指定コマンド上において、宛先ポート記憶装置のチェッ
クが、宛先論理アドレスコードに対するいかなる経路も
存在しないことを示しているならば、入力チャンネルワ
ードに対する使用可能なクロスポイントメモリ位置アド
レスがフリーＦＩＦＯから読み出される。しかしなが
ら、もし、宛先ポート記憶装置のチェックが経路が既に
存在していることを示しているならば、カウントエント
リーは０ではなく、宛先ポート記憶装置（ＤＰＳ）２３
０における対応するクロスポイントメモリ位置アドレス
が使用される。
【０１０５】シンプレックス経路において、宛先ポート
記憶装置のクロスポイントメモリ位置アドレスに対する
エントリーが、順方向クロスポイントメモリ位置のアド
レスを記憶するために使用される。デュプレックス経路
において、宛先経路記憶装置におけるクロスポイントメ
モリ位置アドレスに対するエントリーは、また、順方向
クロスポイントメモリ位置のアドレスを記憶し、順方向
レッグに対して使用される。その後、デュプレックス経
路に対する逆方向クロスポイントメモリ位置のアドレス
が、コントローラ結合テーブルのチェックによって見つ
け出される。
【０１０６】カンウトフィールドは、特定の経路におけ
るスイッチ素子上の接続の数とみざされ得る。それは、
経路が最初に指定されたとき、４回増加する。順方向レ
ッグにおける出力チャンネルに対して１回と、逆方向レ
ッグの入力チャンネルに対して１回と、逆方向レッグに
おける出力チャンネルに対して１回である。スイッチ素
子に入力される同一の論理アドレスコード数に対する次
の経路指定は、カウントを２だけ増加させる。すなわ
ち、入力順方向チャンネルに対して１回と、出力逆方向
チャンネルに対して１回である。
【０１０７】各スイッチ素子における宛先ポート記憶装
置（ＤＰＳ）のＬビットは、宛先論理アドレスコードに
対応するスイッチポートが同一のスイッチ素子内に存在
するかどうかを表している。データ経路に対し、Ｌビッ
トが設定されるとき、宛先は、当該スイッチ素子に対す
るリンクデータポート（ＬＤＰ）であると仮定される。
【０１０８】ポートのグループが、対応する論理アドレ
スコードに対して使用可能であるとき、スイッチ素子
は、割り込み可能なポート間のトラフィックロードが、
等しく分散されることを保証する。宛先ポート記憶装置
によって与えられたスイッチポートまたはスイッチポー
トのグループは、最新のスイッチポートパラメータとと
もに図３のチャンネル割当てシステム１６２にアクセス
し、次の使用可能なフリーチャンネルを配置するために
使用される。もし、スイッチポートグループにおける１
以上のスイッチポートが同一の最短チャンネル時間を有
しているならば、「最新スイッチポート」情報が選択の
ために使用される。「最新スイッチポート」エントリー
を見ることによって、ＣＡＳは、グループ内における次
の使用可能なスイッチポートを選択する。「最新スイッ
チポート」テーブルエントリーは、チャンネルがスイッ
チポートグループから割り当てられるたび毎に、更新さ
れる。
【０１０９】図１１〜図１３は、図１０に示した、クロ
スポイント第１チャンネルインルックアップテーブル２
４１、クロスポイント第１チャンネルアウトルックアッ
プテーブル２１５、次チャンネルインリンクリストテー
ブル２１６および次チャンネルアウトリンクリストテー
ブル２１８を説明した図である。ときどき、スイッチポ
ートおよびチャンネル、またはクロスポイントメモリ位
置アドレスのみをもつ、コールに含まれるパーティーを
配置することが必要になる。テーブル２１４、２１５、
２１６および２１８は、この情報を与えることができ
る。図１１は、クロスポイント第１チャンネルイン／ア
ウトルックアップテーブル２１４および２１５を詳細に
説明したものである。クロスポイントメモリ位置アドレ
スによって各テーブル内にインデックスを付与すること
によって、クロスポイントメモリ位置に書き込みまたは
これから読み出すように割当てられた第１スイッチポー
トおよびチャンネルが見つけ出され得る。順方向クロス
ポイントメモリ位置に対し、クロスポイントメモリ位置
から読み出されるただ１つの出力チャンネルが存在す
る。逆方向クロスポイントメモリ位置に対し、逆方向ク
ロスポイントメモリ位置に書き込まれるただ１つのスイ
ッチポートおよびチャンネルが存在する。クロスポイン
ト第１イン／アウトルックアップテーブルにおけるエン
トリーのレイアウトは以下のようになっている。
【０１１０】 クロスポイントイン／アウト 第１スイッチポートおよびチャンネルイン １０ビット 第１スイッチポートおよびチャンネルアウト １０ビット
【０１１１】図１２は次チャンネルインリンクリストテ
ーブル２１６を、図１３は次チャンネルアウトリンクリ
ストテーブル２１８をそれぞれ示したものである。順方
向クロスポイントメモリ位置に書き込みを行う複数のス
イッチポートおよびチャンネルが存在し得ることがわか
る。順方向クロスポイントメモリ位置に書き込みが行わ
れるとき、各チャンネルの内容が順方向クロスポイント
メモリ位置の前の内容に加えられ、その和が記憶され
る。同様に、逆方向クロスポイントメモリ位置から読み
出しを行う複数のポートおよびチャンネルが存在し得
る。経路内のすべての参加者を見つけ出すために、固定
長テーブル２１６および２１８は、多数のリンクされた
リスト、すなわち入力チャンネルに対するものと出力チ
ャンネルに対するものを含んでいる。クロスポイントメ
モリ位置に書き込みを行うための第１スイッチポートお
よびチャンネルは、前に説明したように、クロスポイン
ト第１チャンネルイン／アウトルックアップテーブル２
１４および２１５を用いることによって見つけ出され得
る。第１ポートおよびチャンネルは、リンクリストテー
ブル２１６内の次のチャンネル内にインデックスを付与
し、同一の順方向クロスポイントメモリ位置に書き込み
を行う次のポートおよびチャンネルを得るために使用さ
れる。もし、インデックススイッチポートおよびチャン
ネル２４０がクロスポイントメモリ位置に書き込みを行
うただ１つのチャンネルであるなら、あるいはもし、イ
ンデックススイッチポートおよびチャンネル２４０が最
新のポートおよびチャンネルであるならば、リンクリス
トテーブル位置における次のチャンネルの内容は、ゼロ
（ＮＵＬＬ）となる。
【０１１２】スイッチポートおよびチャンネルが経路に
加えられたとき、それはリンクリストの終端に加えられ
なければならない。スイッチポートまたはチャンネルが
経路から取り除かれたとき、リンクされたリストは圧縮
されなければならない。イン／アウトリンクリストテー
ブルにおけるエントリーのレイアウトは次のようになっ
ている。
【０１１３】 次チャンネルインリンクリストテーブル 前のスイッチポートおよびチャンネルイン １０ビット 次のスイッチポートおよびチャンネルイン １０ビット
【０１１４】 次チャンネルアウトリンクリストテーブル 前のスイッチポートおよびチャンネルアウト １０ビット 次のスイッチポートおよびチャンネルアウト １０ビット
【０１１５】交換ネットワークの素子に加えて、プロト
コル層が、経路指定の決定、コンポーネントのテスト、
エラー状態に対する応答および他のプロトコル層との通
信を行うために必要であることがわかる。コントローラ
内において、２つのソフトウェア層が存在し、交換経路
プロトコル（ＳＰＰ）および交換接続プロトコル（ＳＣ
Ｐ）として識別される。交換経路プロトコルは終端間経
路処理に対する責任を有する。交換経路プロトコルは、
図３の機能プロセッサー部１４６、リンクデータポート
１４８および交換接続プロトコル（ＳＣＰ）とのインタ
ーフェイスをとる。ＳＣＰは、ネットワークを横切るス
テージ接続によってステージに対する責任を有する。Ｓ
ＣＰは、コントローラ１４０における交換経路プロトコ
ル（ＳＰＰ）とのインターフェイスをとる。交換経路プ
ロトコルは、図３および図１０に示したメッセージＦＩ
ＦＯバッファー１５６、１５８、１６０を通じて機能プ
ロセッサー部と通信する。
【０１１６】図１４は、対応する（ＰＣＢ）エントリー
を有するパケット制御バッファー（ＰＣＢ）のブロック
図である。交換経路プロトコルは、それぞれが共通のリ
ソースと同一のコントローラプロセッサーおよびソフト
ウェアを用いる多数の作動チャンネルを同時に処理する
ので、いくつかの手段が、この共通のリソースを使用す
るチャンネルを処理するとき、各作動チャンネルの状態
をリコールするために与えられなければならない。各作
動チャンネルのこの状態情報は、経路制御バッファー
（ＰＣＢ）によって維持される。
【０１１７】９６個の使用可能な経路制御バッファーが
存在する。これらは、ターミナルポート、ブリッジポー
トまたはリンクデータポート（ＬＤＰ）のいずれかに動
的に割り当てられる。初期設定が行われるとき、これら
はすべて、「フリー」リストとして識別されるダブルリ
ンクリスト内に配置される。これらは、経路が指定され
る間にフリーリストの始端から「トランジェント」リス
トの終端まで移動せしめられる。一旦、経路が確立さ
れ、確認コマンドによってチェックされると、経路に割
り当てられた経路制御バッファーが、音背経路に対する
「トーク」リストおよびデータ経路に対する「リンクデ
ータポート（ＬＤＰ）」リスト内に配置される。
【０１１８】経路の伝送の間に、経路制御バッファー
は、トランジェントリストにもどされ、一旦、経路クリ
ア機能が完了すると、経路制御バッファーは「フリー」
リストの終端にもどされる。
【０１１９】図１０に示したように、経路制御バッファ
ー２２２は、コントローラによって使用され、その作動
時間を通じて各作動コールおよび経路の詳細をリアルタ
イムで処理し、また、その履歴を追跡するため、特に問
題を付いてきするために使用される記録を与える。コー
ルメッセージバッファー（ＣＭＢ）２３８が機能プロセ
ッサー部によって使用され、「作動」要求を「作動」Ｆ
ＩＦＯバッファー１５８を通じて交換経路プロトコルに
伝送し、その後交換プロトコルによって使用され、経路
制御バッファー（ＰＣＢ）の現在の状態を、「事象」Ｆ
ＩＦＯ１５６によって機能プロセッサーに伝送する。
「事象」通信メッセージバッファー（ＣＭＢ）は、共通
の素子を備えた事象指定構造を有している。ＣＭＢは、
経路制御バッファーのサブセットである。経路指定に対
し、通信メッセージバッファーは、機能プロセッサーが
交換経路プロトコルに対し、発生せしめられるべき経路
の望まれるパラメータを与えるようにするための手段で
ある。経路の開始および終了に対し、経路制御バッファ
ーは、メモリ内の必要とされるデータバッファーに対し
データをやりとりするために使用される。ＰＣＢは、交
換経路プロトコルおよび交換接続プロトコルを両方によ
って共有される。
【０１２０】リンクデータポートにおける入力／出力チ
ャンネルの各対は、ネットワークコマンドおよび機能プ
ロセッサーコマンドに応答する（コントローラの交換経
路プロトコル（ＳＰＰ）ソフトウェアによって実行され
る）状態機械(state machine)によって駆動される。こ
れによって、コントローラは、成功した結果が生じるま
で、あるいは通常の故障またはエラー状態が生じるま
で、経路を処理することが可能となる。それによって、
交換経路プロトコルは、一定のステージに到達したとき
に機能プロセッサーに対し警告しなければならなくなる
まで、入力経路指定を同時に処理することが可能とな
る。
【０１２１】各コールの作動時間を通じて、インターフ
ェイススイッチ内のモニタＦＩＦＯ１８４（図８参照）
は、接続状態にあり、ＳＰＰによって処理されるパケッ
ト制御バッファーにおける接続の詳細の完全な記録を維
持する。パケット制御バッファー内の情報は、交換経路
プロトコルおよび交換制御プロトコルの両方に共有され
る。コール処理が決定を行うために必要とされる場所に
ステージが到達したときにはいつも、コールの現在の状
態およびそのデータのコピーが、コールメッセージバッ
ファー（ＣＭＢ）内に配置され、ＣＭＰに対するポイン
タが事象メッセージＦＩＦＯバッファー内に配置され
る。
【０１２２】経路制御バッファーは、関連するデータを
与えるための多数のフィールドを有しており、各フィー
ルドエントリーが、作動コールの間に使用される。もし
コールメッセージバッファー２３８が情報を、交換経路
プロトコル（ＳＰＰ）から機能プロセッサーに伝送する
ならば、情報は、「事象」形式であり、入力コマンドお
よび引き数である。しかしながら、もしコールメッセー
ジバッファーが情報を機能ポウロセッサーから交換経路
プロトコルに伝送するならば、このワードにおける情報
は、実行されるべき望まれる「作動」を表す経路制御コ
ードとなる。この制御コードは、通信メッセージバッフ
ァー（ＣＭＢ）のコマンド指定部分の構造を決定する。
【０１２３】経路に対応するパケット制御バッファー
は、０〜９５のいずれかからなるそのパケット制御バッ
ファー（ＰＣＢ）数を表すエントリーを有している。こ
れによって、コントローラはそのパケット制御バッファ
ーを機能プロセッサー経路ＩＤに相関させることができ
る。ＰＣＢ数は、コントローラによって与えられる。こ
の経路に属するコントローラに対する次のいずれの事象
も、ＰＣＢ数からなるコントローラＩＤを有している。
【０１２４】状態／経路状態エントリーは、データまた
はターミナルポートチャンネル対状態機械およびいくつ
かの関連状態ビットの状態を含んでいる。
【０１２５】作動リンクデータポートチャンネルが処理
されるとき、交換経路プロトコルが、ポケット制御バッ
ファーによって与えられた状態をもつリンクデータポー
トおよびチャンネルに対する状態機械を実行する。交換
経路プロトコル（ＳＰＰ）は、状態エントリーに対する
責任を有している。ＳＰＰがシグナルを機能プロセッサ
ーに伝送するとき、機能プロセッサーは、コマンドエン
トリーおよび状態ビットをチェックし、事象の発生を決
定する。
【０１２６】ＦＩＦＯバッファー１５６は、スケジュラ
ーによって決定される一定の速度で、機能プロセッサー
によってポーリングされる。経路状態情報は、次のよう
になる。
【０１２７】 経路状態 経路指定試みオーバーフロー（Ｅ） 経路クリア（Ｅ） パケット送信（Ｅ） 経路失敗（Ｅ） ＡＣＫ（Ｅ） パケット受信（Ｅ） ＮＡＫ（Ｅ） パケット伝送失敗（Ｅ） 音声経路完了（Ｅ）
【０１２８】パケット制御バッファーにおける他のエン
トリーは、ローカルアドレスコード（ＬＡＣ）および遠
隔論理アドレスコード上の情報を有している。ローカル
ＬＡＣは、経路を指定するときには発信ＬＡＣからなっ
ており、また、経路を終了するときには宛先ＬＡＣから
なっている。宛先ＬＡＣは、経路指定を開始するときに
使用される宛先ＬＡＣであり、または経路を終了すると
きに使用される発信ＬＡＣである。
【０１２９】システム要件に依存して、インターフェイ
ススイッチのいくつかのターミナルポートが、音声を記
録するためのテープレコーダとして使用可能である。テ
ープポートおよびチャンネル上の情報を、パケット制御
バッファー内に含めるためのエントリーが、（構成の変
更がなされるまで保持される）テープ経路指定のために
使用される。それは、テープチャンネルに接続するため
に（インターフェイススイッチによって扱われるテープ
カードからの）音声経路に結合されなければならないポ
ートおよびチャンネルの数を有している。
【０１３０】パケット制御バッファーにおけるさらに別
のエントリーは、経路上の情報およびコールメッセージ
バッファー識別を有している。経路識別数は、機能プロ
セッサーによって使用され、新たな作動に対して使用不
適なコールメッセージを取り除くために、機能プロセッ
サーＲＡＭにおいて、コマンドに対する経路およびコー
ルメッセージバッファーポインタを識別する。
【０１３１】機能プロセッサーは、経路ＩＤの割当てに
対する責任を有している。機能プロセッサーが経路指定
を開始するとき、経路識別エントリーは当該情報を表し
ている。交換経路プロトコルは、事象シグナルを新たな
経路（例えば音声経路）に対する機能プロセッサーに伝
送するとき、経路識別はブランクである。機能プロセッ
サーは、経路ＩＤを割当て、それを交換経路プロトコル
に戻される次のコマンド内に含める。
【０１３２】機能プロセッサーは、経路ＩＤによってコ
ールメッセージバッファーがどの経路に対応しているの
かを識別する。交換経路プロトコルは、通信メッセージ
バッファー（ＣＭＢ）内におけるコントローラＩＤエン
トリーによって経路を識別する。コントローラＩＤは、
特定の経路に割当てられた経路制御バッファー数であ
る。
【０１３３】交換経路プロトコルが事象シグナルを機能
プロセッサーに伝送するとき、コールメッセージバッフ
ァー識別は、どのコールメッセージバッファー（ＣＭ
Ｂ）がフリーであり得るかを、機能プロセッサーに伝え
る。機能プロセッサーは、ＣＭＢリソース割当てを処理
することに対する責任を有しており、ＣＭＢをクリア
し、ＣＭＢに対するポインタをフリープロトコルに配置
する。
【０１３４】パケット制御バッファー内における結合パ
ラメータエントリーは、結合に対するポートおよびチャ
ンネルの対を有している。ターミナルポート、ブリッジ
ポートまたはテープポートおよびチャンネルを、クロス
ポイントメモリ位置に関係させる操作が結合である。も
し通信処理装置からの経路指定コマンドが自動的な結合
でなければ、通信処理装置はスイッチポートおよびチャ
ンネルの独立な結合を行わなければならない。スイッチ
ポートおよびチャンネルの対は、機能プロセッサーによ
って指定される。結合情報は３ビットを有している。す
なわち、開始および終了に対する１ビットと、順方向お
よび逆方向に対する１ビットと、作動および非作動に対
する１ビットである。
【０１３５】試みのカウントおよび遅延情報エントリー
は、経路を指定するときに交換経路プロトコルが行う試
みの数である。遅延は、一般的な特定目的タイマであ
る。タイマの使用は状態に依存する。このタイマの細分
性は、１２５μ秒または１フレームである。このエント
リーは交換経路プロトコルのみによって設定され、使用
される。このタイマの典型的な使用は、確認コマンドを
伝送した後、タイマを８に設定する。状態は「確認中」
である。もしタイマーが確認がリターンされる前にタイ
ムアップしてしまうと、交換経路プロトコルは、リンク
データポートを通じて別の確認コマンドの実行を開始す
る。一旦、確認が受信されると、遅延の内容は８マイナ
ス現在のエントリーとなる。これは確認コマンドのフレ
ーム遅延であり、エコー取消に対する各インターフェイ
スカード内のプロセッサーによって必要とされる。
【０１３６】確認がリンクデータポートチャンネルを通
じて交換ネットワーク内において実行を開始される。こ
れによって、コントローラは、確認コマンドが交換ネッ
トワーク内に送られたとき、および確認コマンドが往復
の伝送の後に受信されたときを正確に決定することが可
能となる。パケット制御バッファーは、確認コマンドを
含むリンクデータポートを追跡し続けるためのエントリ
ーを有している。
【０１３７】ポート内の確認往復伝送遅延をチェックす
るために使用されるパラメータは、経路に対応するパケ
ット制御バッファーにおけるエントリーを有している。
これらのパラメータは、確認伝送の開始時間、確認伝送
の終了時間、確認が受信される入力反転ポートおよび音
声経路に対する入力反転チャンネルが処理されるローカ
ルチャンネル時間からなる入力反転チャンネル時間であ
る。
【０１３８】交換ネットワークの作動の間に、経路情報
がデータ経路セットによって、システムの至る所に送ら
れる。パケット制御バッファーにおけるパケット形式の
エントリー（データ経路のみ）は、「パケット形式の」
コマンドの引き数部分における情報を含んでいる。多数
のデータパケットが交換ネットワークを通じて伝送され
るので、種々のパケット形式が識別されなければならな
い。関係のあるパケット形式の情報が、「パケット形式
の」コマンドが受信されたときに交換経路プロトコルに
よってこのエントリーに書き込まれ、あるいは、「伝送
パケット」操作が交換経路プロトコルに伝送されたとき
に機能プロセサーによってロードされる。
【０１３９】パケットバッファー制御エントリーは、デ
ータ経路のみに対する情報を含んでいる。このエントリ
ーは、パケットバッファー制御ブロックに対するポイン
タを有している。
【０１４０】パケット開始エントリーは、パケットを送
信しまたは受信するスイッチ素子に対応する現在の「送
信」または「受信」パケットに対する基本ポインタを含
んでいる。このエントリーは、パケットを送信するとき
に機能プロセッサーによって設定され、また、パケット
を受信するときに交換経路プロトコル（ＳＰＰ）によっ
て設定される。ＳＰＰの受信は、使用可能なパケットバ
ッファーのリストからのエントリーを満たしている。各
パケットバッファーの大きさに対応するパケットバッフ
ァーのリンクリストがいくつか存在する。ＳＰＰは、リ
ンクリストから適当なパケットバッファーを得る。その
後、リストは機能プロセッサーによって再び満たされ
る。
【０１４１】パケットリミットエントリーは、データ経
路のみに対する情報を含んでいる。それは、伝送の際
に、パケットの実際の大きさを有しており、機能プロセ
ッサーによって設定される。受信に対し、これは、現在
のパケットの大きさを定義する値である。パケットの最
大の大きさは、既にパケット形式のコマンドによって定
義されている。「次のワード＝パケットリミット」のと
き、パケットが伝送され、次のチャンネルが「パケット
コマンドの終端」およびチェックサムを含んでいなけれ
ばならない。パケット長がパケットリミットよりも小さ
い場合には、チェックサムはこれの前に生じる（パケッ
トコマンドの終端の受信によって明らかとなる）。
【０１４２】パケット制御バッファーにおける最初のワ
ードエントリー／次のワードエントリーは、データ経路
のみに関する情報を有している。最初のワードは、デー
タを送信しまたは受信するときに、送信または受信バッ
ファーの始めを表すベースアドレスからの開始オフセッ
トからなっている。これによって、開始オフセットは、
パケットエラーが発生したときに「次のワード」に対し
てコピーされることができる。これによって、パケット
バッファー制御ブロックに対するポインタを維持する必
要がなくなる。
【０１４３】次のワードは、パケットバッファーの現在
のエントリーに対するパケット開始からのインデックス
オフセットである。伝送の間に、このエントリーは、パ
ケットバッファーから送信されるべき次のパケットエン
トリーを指示する。受信の間に、このエントリーは、デ
ータチャンネル上の受信された次のデータのパケットバ
ッファーにおける宛先を指示する。全パケットが受信さ
れたとき、機能プロセッサーは、このエントリーを使用
し、パケット長を決定することができる。
【０１４４】データ経路エントリーに対するチェックサ
ムは、送られる現在のパケットのチェックサムを含んで
いる。それは、パケットを送信するときに、最初の交換
経路プロトコルによって、チェックサムコマンドの引き
数として計算され、パケットの終端で送信され、また、
パケットを受信するときに、宛先交換経路プロトコルに
よって計算され、受信されたチェックサムコマンドの引
き数と比較される。この値は、データを前のチェックサ
ムエントリーに加えることによって計算される。その
後、更新されたチェックサムは、最初の位置に記憶され
る。パケットの送受信が開始されるとき、このエントリ
ーは０に設定される。このチェックサムは、データコマ
ンドコードおよびパケット形式に対する引き数の和から
なっている。
【０１４５】クロスポイント情報エントリーは、順方向
および逆方向のクロスポイントメモリ位置のアドレスを
記憶するために使用される。この情報は、結合を実行す
るため、並びに非応答（ＮＡＫ）または強制された解除
の事象における順序正しいクリアのために必要である。
【０１４６】プロトコル層の間の通信は、コールメッセ
ージＦＩＦＯバッファーによって行われる。進行中の各
経路およびコールに関係するデータは、コントローラＲ
ＡＭ内の独立の経路制御コントローラ内に保持される。
同様の構造が、機能プロセッサーＲＡＭ内の、進行中ま
たは予定された各経路／コールに対して保持される。機
能プロセッサーによって要求される経路「作動」または
交換経路プロトコルによってモニタされたチャンネルに
よって機能プロセッサーにもどされた「事象」に関係す
るデータは、交換経路プロトコル（コントローラ）およ
び機能プロセッサー部の両方によってアクセス可能な、
機能プロセッサーＲＡＭにおけるコールメッセージＦＩ
ＦＯを用いて、それらの間を伝送される。通信処理装置
は、コールメッセージバッファー（ＣＭＢ）の作動に対
する責任を有している。これらのＣＭＢに対するアクセ
スは、それぞれに対するインデックスによって制御され
る。これらのインデックスは、ＳＰＰおよび機能プロセ
ッサー部の間を、コールメッセージＦＩＦＯバッファー
１５６、１５８、１６０によって、いずれのインデック
スも、別のインデックスの操作を妨害することがないよ
うに伝送される。
【０１４７】ＦＩＦＯバッファーは、５１２個の可能な
コールメッセージバッファーを可能にする９ビットの広
さを有している。この９ビットは、コールメッセージバ
ッファーインデックスを定義する。コールメッセージバ
ッファーの位置は、機能プロセッサーＲＡＭ内に配置さ
れた機能プロセッサーメモリマップテーブルにおけるＣ
ＭＢベースポインタエントリーを用いることによって見
つけ出され得る。メッセージバッファーは次のように与
えられている。
【０１４８】 ＦＩＦＯバッファー 書き込み 読み出し フリー 機能プロセッサー ＳＰＰ（コントローラ） （エンプティーＣＭＢ） 事象 ＳＰＰ（コントローラ） 機能プロセッサー 作動 機能プロセッサー ＳＰＰ（コントローラ）
【０１４９】フリーメッセージＦＩＦＯバッファーは、
現在占有されていないコールメッセージバッファーに対
するポインタを有している。機能プロセッサーは、コー
ルメッセージバッファーおよび関係するポインタを、エ
ンプティーＣＭＢのプール内に配置する。共に機能プロ
セッサーによって操作される２組のフリーコールメッセ
ージバッファーが存在する。フリーコールメッセージバ
ッファーのプールは、フリーＣＭＢＦＩＦＯバッファー
とは独立に維持され、その結果、機能プロセッサーは、
作動ＦＩＦＯバッファー内に配置すべく、経路またはパ
ケット要求によってＣＭＢを準備したい場合に、フリー
ＣＭＢＦＩＦＯバッファーにアクセスする必要はない。
機能プロセッサーが、フリーＣＭＢＦＩＦＯバッファー
を再び満たすのは、このプールからである。
【０１５０】機能プロセッサーはフリーメッセージＦＩ
ＦＯバッファー１６０の占有をモニタし、０から５１１
までの通信メッセージバッファー（ＣＭＢ）数を適当に
供給し続ける。機能プロセッサーは、プールからすべて
のエンプティーＣＭＢに対するポインタをとり、それ
を、作動ＦＩＦＯバッファー１５８内にポインタをおく
前に新たなコールに対するパラメータとともにロードす
る。交換経路プロトコルは、新たな入力コールが検出さ
れるとき、または作動がリポートを要求する経路上にお
いて生じるときはいつでも、フリーＦＩＦＯバッファー
１６０からフリー通信メッセージバッファーに対するポ
インタをとる。
【０１５１】作動ＦＩＦＯバッファー１５８におけるポ
インタによって指定された通信メッセージバッファーを
とる交換経路プロトコル（コントローラ）の作動は、関
係する情報を、通信メッセージバッファーからコントロ
ーラのアドレス空間内の高速ＲＡＭにおけるパケット制
御バッファーにコピーすることを伴う。通信メッセージ
バッファーに対するポインタを事象ＦＩＦＯバッファー
１５６に配置する前に、コントローラは、その高速ＲＡ
Ｍ１６６内の適当なパケット制御バッファーのエントリ
ーを、機能プロセッサーＲＡＭにおけるＣＭＢ位置にコ
ピーしなければならない。
【０１５２】これらのパケット制御バッファーは、それ
らの内容が、不完全なコールを含んでいるときに機能プ
ロセッサーＲＡＭ内の通信メッセージバッファーにコピ
ーされ、それらのＣＭＢポインタが事象ＦＩＦＯバッフ
ァー１５６内に配置される。また、パケット制御バッフ
ァーは、コールを処理する交換経路プロトコルによって
保持され続け、他のさらなる作動の正確な処理を保証す
る。通信メッセージバッファーは、事象が伝えられたと
きのコール状態を含んでいる。機能プロセッサーに伝送
されるべき次の事象は、いずれも、フリーＦＩＦＯから
の別の通信メッセージバッファーを取り出すことによっ
て実行される。機能プロセッサーはその後、ＦＩＦＯの
機能によって、正確な順序でＣＭＢを読み出す。
【０１５３】Ｈ．チャンネル割当て記憶装置 本発明によるチャンネル割当てシステムは、スイッチ素
子１５におけるすべてのスイッチポート上のすべての出
力チャンネルの可用性（話中／フリー状態）を維持し、
識別されたスイッチポート上の指定されたタイムウィン
ドウ内の最先のフリーチャンネルを決定する。好ましい
実施例において、チャンネル割当てシステムは、出力通
信リンクに対して使用されるポートグループのスイッチ
素子コントローラからの識別を受信する。チャンネル割
当てシステムは、スイッチポートが各ポートグループを
構成する割当てを維持する。ポートグループは、どのス
イッチポートが最先のフリーチャンネルに対して探索さ
れなければならないかを表示する。ポートグループ０〜
１９は、それぞれのスイッチポートの識別に対して保存
される一方、ポートグループ２０〜３１は、スイッチポ
ートのグループの指定に対して反転される。ポートグル
ープが出力経路として指定されたとき、ポートグループ
を構成するそれぞれのスイッチポートの識別が決定され
なければならない。
【０１５４】可用性テーブル３００は、図１５に示した
ように、チャンネル割当てシステムの中央素子である。
出力スイッチポートおよびチャンネルの選択に際し、可
用性テーブル３００内に維持された、スイッチポートお
よびチャンネルのフリー／話中状態が、最先のフリーチ
ャンネルに対して捜し出される。適当なスイッチポート
およびチャンネルに対する可用性テーブルの探索を制限
するために、探索に含まれるべき（スイッチ素子１５の
スイッチポートおよびチャンネルに対応する）可用性テ
ーブル３００の行および列が制御される。識別されたポ
ートグループに含まれるスイッチポートに対応する可用
性テーブル３００の行のみが使用可能となるようにする
ための手段が与えられる。同様に、可用性テーブル３０
０の一定のチャンネルに対応する一定の列のみが使用可
能であるようにするための手段が与えられる。
【０１５５】可用性テーブル３００は、連想メモリセル
３０２のアレイとして構成され、スイッチ素子おける各
チャンネルの可用性（フリー／話中状態）を維持する。
可用性テーブル３００は、ポートグループによって識別
されたスイッチポート上の指定されたタイムウィンドウ
内の最先のフリーチャンネルを確かめるために使用され
る。基本的なスイッチ素子は、３２チャンネルを備えた
２０個のスイッチポートを有している。したがって、各
ポートおよびチャンネルの可用性を記憶するために、可
用性テーブル３００は連想メモリセル３０２の２０行
（各スイッチポートごとに１つの行）および３２の列
（各チャンネルごとに１つの列）内に配置される。取決
めによって、チャンネルが使用可能であれば、可用性テ
ーブル３００内の対応するセル３０２は１の値（ハイ論
理値）をもち、チャンネルが話中であれば、対応するセ
ルは０の値（ロー論理値）をもつ。このようにして、可
用性テーブルの適当な行は、最先の使用可能テーブルに
対して容易に探索され得る。
【０１５６】可用性テーブル３００のそれぞれの連想メ
モリセル３０２の概略図を図１６に示した。図示のよう
に、可用性テーブル３００の各セル３０２は、メモリ素
子３０４、並びに６つの入力および２つの出力を有して
いる。メモリ素子３０４は、対応するスイッチポートお
よびチャンネルのフリー／話中状態（０または１）を維
持する。可用性テーブル３００内の各々のセル３０２
は、その水平使用可能（Ｈ EN）インプットおよび垂直使
用可能（ＶEN）インプットの両方が論理値１をもつと
き、使用可能とされる（探索内に含まれる）。
【０１５７】可用性テーブル３００の列は、各セル３０
２の垂直アウトプット（ＶOUT ）を、その下側のセル３
０２の垂直インプット（ＶIN）に接続することによって
構成される。同様に、可用性テーブル３００内の行は、
各セル３０２の水平アウトプット（ＨOUT ）をそのすぐ
右側のセル３０２の水平インプット（ＨIN）に接続する
ことによって生成される。さらに、アレイの一番上の行
における各セル３０２の垂直インプット（ＶIN）および
アレイの左側の列における各セルの水平インプット（Ｈ
IN）が、論理値０に結合される。
【０１５８】図１６に示した各セル３０２内のメモリ素
子３０４における値は、ＣＨUPインプット（選択された
チャンネル更新）およびＳＴINITインプット（状態初期
設定）によって制御される。ＣＨUPインプットは、話中
状態に対して選択されたチャンネルに対応するセル３０
２を設定するために使用される。さらに、ＳＴINITイン
プット（状態初期設定）は、各メモリ素子３０４の可用
性状態を直接制御する。ＳＴINITインプットは、例えば
各セル３０２の状態をシステム初期設定の際にフリー状
態に初期設定するため、セル３０２の値をフリー状態に
対して更新するためまたはバイト状態に対するコール経
路指定に対して通常は使用可能ではないチャンネル（例
えばクロッキングおよび状態同報通信チャンネル）に関
係するすべてのセル３０２を指定するために使用され得
る。
【０１５９】可用性テーブル３００における各セル３０
２のロジックは次のようになっている。すなわち、可用
性テーブル３００における特定の行の水平アウトプット
（ＨOU T ）は、各々の行がその水平使用可能シグナル
（ＨEN）によって使用可能であり、かつその対応する垂
直使用可能シグナル（ＶEN）によって同時に使用可能な
その行内のすべてのセルがフリーとなっている場合（そ
のメモリ素子３０４内の論理値１によって表される）
に、論理値１をもつ。同様に、可用性テーブル３００内
の特定の列の垂直アウトプット（ＶOUT ）は、各々の列
がその垂直使用可能シグナル（ＶEN）によって使用可能
であり、かつその対応する水平使用可能シグナル
（ＨEN）によって同時に使用可能なその列内のすべての
セルがフリーとなっている場合（そのメモリ素子３０４
内の論理値１によって表される）に、論理値１をもつ。
このロジックは次のブール代数の方程式によって満足さ
れている。
【数１】
【０１６０】好ましい実施例として、図１７に示したチ
ャンネル割当てシステムは、可用性テーブル３００、ス
イッチポート割り込み可能ブロック３０６、チャンネル
割り込み可能ブロック３０８、並びにチャンネルおよび
スイッチポートアウトプットブロック３１０、３１２を
有している。
【０１６１】図１７に示したように、スイッチポート割
り込み可能ブロック３０６は、ポートグループインプッ
トレジスタ３１４、ポートグループデコーダ３１６、ポ
ートグループデコードレジスタ３１８およびスイッチポ
ートラッチ３２０を有している。スイッチポート割り込
み可能ブロック３０６は、そのポートグループインプッ
トレジスタ３１４によって、スイッチ素子コントローラ
から（５ビットポートグループの形式で）探索要求を受
ける。５ビットポートグループ値は、スイッチポート割
り込み可能ブロック３０６によって、フリーチャンネル
に対して探索されるべきスイッチポート内に変換され
る。スイッチポート割り込み可能ブロック３０６は、５
ビットポートグループ値をデコードし、その適当なアウ
トプット回線（スイッチポート割り込みブロック３０６
の２０のアウトプットのそれぞれは１つのスイッチポー
トに対応している）を作動させる。アウトプット回線
は、（２０個のラッチを有する）スイッチポートラッチ
３２０によってラッチされ、可用性テーブル３００内の
対応する行を使用可能とするために使用される。
【０１６２】（各々のスイッチポートに対応する）０〜
１９の間のポートグループ値が、ポートグループインプ
ットレジスタ３１４で受信されたとき、５ビットのポー
トグループ数がポートグループデコーダ３１６のロジッ
クによってデコードされ、可用性テーブル３００に対す
る対応するスイッチポートアウトプット回線を作動させ
る。同様に、（スイッチポートの定義されたグループに
対応する）２０〜３１の間のポートグループ値がポート
グループインプットレジスタ３１４で受信されたとき、
それは、１２個のポートグループデコードレジスタ３１
８のうちの１個にアクセスするために使用される。これ
らのポートグループデコードレジスタ３１８は、２０ビ
ットレジスタからなっており、これらの２０ビットレジ
スタは、２０ビットのすべて（それぞれ１個のスイッチ
ポートに対応する）がシステム初期設定の間にマークさ
れ、特定のポートグループ内に含まれるこれらのスイッ
チポートを表示することを可能にする。初期設定の間
に、スイッチ素子コントローラは一連の１２個の指定ポ
ートグループコマンド（各ポートグループデコードレジ
スタごとに１個）を起動する。これらのコマンドは、ポ
ートグループデコードレジスタアドレスおよびポートグ
ループ内のポートを識別する対応データを表示する。デ
ータは、各ビットが１つのスイッチポートに対応する２
０ビットワードからなっている。ビット位置における１
は、対応するスイッチポートが当該ポートグループの一
部であることを表示し、ビット位置における０は、スイ
ッチポートがポートグループの一部ではないことを表示
する。（もしすべてのポートがサービスから取り出され
またはサービスに戻されるならば、システムの作動中
に、ポートグループデコードレジスタ３１８は再びプロ
グラムされ得る。）
【０１６３】作動中に、ポートグループ値によってアド
レス指定されるポートグループデコードレジスタ３１８
のアウトプットは、ポートグループデコーダ３１６を介
して、スイッチポート割り込み可能ブロック３０６の対
応するアウトプット回線を作動させる。スイッチポート
割り込み可能ブロック３０６のアウトプットは、可用性
テーブル３００におけるセル３０２の行の水平使用可能
回線（ＨEN）を作動させるため、すなわち、これによっ
て可用性テーブル３００の適当な行を使用可能とするた
めに使用される。
【０１６４】好ましい実施例として、タイミング探索ウ
ィンドウが、図１７に示したチャンネル割り込み可能ブ
ロック３０８によって与えられる。チャンネル割り込み
可能ブロックは、開始および終了チャンネルインプット
レジスタ３２２、３２４、チャンネルデコーダ３２６お
よびチャンネルセレクトレジスタ３２８を有している。
タイミングウィンドウは、開始および終了チャンネル値
を表示する２つの５ビット値によって定義される。これ
らの値は、スイッチ素子コントローラから受信され、開
始および終了チャンネルインプットレジスタ３２２、３
２４内に配置される。開始および終了チャンネルは、そ
れにわたってフリーチャンネル探索が実行されるタイミ
ングウィンドウを定義する。
【０１６５】スイッチ素子の異なるスイッチポート上に
達するフレームが位置合わせされていないことによっ
て、入力スイッチポートの特定のチャンネル上に受信さ
れた経路指定コマンドは、各々のスイッチ素子の同一の
ローカルチャンネル数に対応していない。すなわち、到
達する経路指定コマンドは、各々のスイッチ素子のチャ
ンネルに対応するローカルチャンネルタイムを割り当て
られなければならない。探索に対する開始チャンネル
は、入力経路指定コマンドに１を加えたものに等しく、
これによって、第１のフリーチャンネルは入力チャンネ
ルに出来る限り近接することが可能となる。終了チャン
ネルは、一般に開始チャンネルから１を引いたもの（ま
たは入力経路指定コマンドのローカルチャンネル数）に
等しく、これによって、探索ウィンドウはすべてのチャ
ンネルを含むことが可能となる。５ビットの開始および
終了値は、チャンネルセレクトレジスタ３２８にアクセ
スするチャンネルデコーダ３２６内に入力される。
【０１６６】図１８に示したように、チャンネルセレク
トレジスタ３２８は、３２個の連想メモリセル３３０
（可用性テーブル３００の各列ごとに１個）のリングか
らなっている。チャンネルセレクトレジスタ３２８は、
チャンネル割当て手続きにおいて２つの機能を実行す
る。チャンネルセレクトレジスタ３２８の機能状態は、
各セル３３０の機能セレクトインプット（ＦS ）での論
理値によって制御される。第１の機能において、ここで
ＦS は１に等しくなり、チャンネルセレクトレジスタ３
２８は、定義された探索ウィンドウ内の可用性テーブル
３００のすべての列を使用可能とすることによって、可
用性テーブル３００の広域探索を開始する。可用性テー
ブル３００の広域探索は、適当なスイッチポート（使用
可能とされた行）上の探索ウィンドウ内の使用可能チャ
ンネルのすべてを確認する。第２の機能において、ＦS
は０に等しくなり、チャンネルセレクトレジスタ３２８
は、広域探索において使用可能とされるべきであると決
定されたこれらのチャンネルを評価した後、（最先の使
用可能チャンネルに対応する）探索ウィンドウ内の最先
の使用可能セル３３０を選択することによって、集中探
索を実行する。集中探索の間に、選択されたチャンネル
に関係する可用性テーブル３００内の１つの列のみが、
使用可能であり、選択されたタイムスロット内の使用可
能チャンネルを有する特定のスイッチポートが確定され
る。
【０１６７】図１８に示したように、（７個のセルを備
えたものとして示した）チャンネルセレクトレジスタ３
２８が、各セル３３０の水平アウトプット（ＨOUT ）
を、その右側のセル３３０の水平インプット（ＨIN）に
接続することによって生成される。リング状レジスタ
が、チャンネルセレクトレジスタ３２８内の最後のセル
の水平アウトプット（ＨOUT ）を、最初のセルの水平イ
ンプット（ＨIN）に接続することによって生成される。
開始および終了チャンネルは、レジスタセル３３０のそ
れぞれに対して２つのインプット（ＳおよびＥ）を与え
る。取決めによって、チャンネルデコーダ３２６は、最
初のセルとして選択されたセル３３０のＳインプットに
対して論理値１を出力し、一方、チャンネルセレクトレ
ジスタ３２８内の他のすべてのセル３３０に対するＳイ
ンプットは、論理値０をもつ。同様に、最後のセルとし
て選択されたセル３３０に対するＥインプットは、論理
値１をもち、一方、他のすべてのセル３３０に対するＥ
インプットは、論理値０をもつ。
【０１６８】図１８に示したように、チャンネルセレク
トレジスタ３２８内の各セル３３０は、メモリ素子３３
２、並びに５つのインプットおよび２つのアウトプット
を有している。メモリ素子３３２に記憶された値は、可
用性テーブル３００の対応する列が使用可能であるか否
かを制御する。取決めによって、メモリ素子３３２は、
対応する列が使用可能とされる場合に１をもち、さもな
ければ０をもつ。各セル３３０の垂直アウトプット（Ｖ
OUT ）は、メモリ素子３３２内に含まれる値に等しく、
可用性テーブル３００内のセル３０２の列の垂直使用可
能回線（ＶEN）を起動するために使用される。レジスタ
３２８内の各セル３３０に対する垂直インプット
（ＶIN）が、可用性テーブル３００内のセル３３０の一
番下の行の垂直アウトプット（ＶOUT ）から受け取ら
れ、適当なスイッチポート（使用可能とされた行）上の
使用可能チャンネルを有するこうぇらの列に対して論理
値１をもつ。機能セレクトインプット（ＦS ）が、チャ
ンネルセレクトレジスタ３２８の機能状態を制御する。
【０１６９】図１９は、７個のセルを備えたものとして
示した、チャンネルセレクトレジスタ３２８の第１の機
能（広域探索）を説明したものである。チャンネルセレ
クトレジスタ３２８の第１の機能は、チャンネルセレク
トレジスタ３２８内の各セル３３０に対する機能セレク
トインプット（ＦS ）を論理値１に設定することによっ
て起動される。レジスタ３２８内の各セル３３０のロジ
ックは次のようになっている。すなわち、ＦS （機能セ
レクト）が論理値１をもつとき、各セル３３０内のメモ
リ素子３３２の値は、図１９に示したように、定義され
た開始および終了チャンネル間における（およびこれら
を含む）セルの各々に対して論理値１をもつ。このロジ
ックは次のブール代数の方程式によって満足される。
【数２】
【０１７０】可用性テーブル３００の広域探索の間に、
開始および終了チャンネル間のウィンドウにおけるすべ
ての列が、（ＶOUT を対応するセル３３０のそれぞれに
対して１に等しくなるようにすることによって）使用可
能とされる。可用性テーブル３００の対応する列から受
け取られる、レジスタ３２８内の各セル３３０に対する
垂直インプット（ＶIN）は、使用可能とされたスイッチ
ポート上の使用可能チャンネルを有するこれらの列に対
して論理値１をもつ。
【０１７１】チャンネルセレクトレジスタ３２８の第２
の機能は、チャンネルセレクトレジスタ３２８内の各セ
ル３３０に対する機能セレクトインプット（ＦS ）を、
図２０に示したように論理値０に設定することによって
起動される。第２の機能は、その垂直インプット
（ＶIN）で、論理値１を受け取る列に対する可用性テー
ブル３００の広域探索の結果を評価する。その後、チャ
ンネルセレクトレジスタ３２８のロジックは、１に等し
いＶINをもつ最先のセルが、そのメモリ素子３３２にお
いて１をもつようになっている。このロジックは、次の
ブール代数の方程式によって満足される。
【数３】 これによって、可用性テーブル３００の集中探索に対し
て選択されたセルに関係する１つの列が使用可能とな
る。なぜなら、対応するＶOUT は値１をもっているから
である。
【０１７２】（使用可能な選択された列のみを有する）
チャンネルセレクトレジスタ３２８の第２の機能に従っ
て、値１をもつ可用性テーブル３００の垂直アウトプッ
ト（Ｖ OUT ）だけが、選択されたチャンネルに関係する
列となる。同様に、第２の機能の後、１つの使用可能と
された列内の使用可能なセルを有する、可用性テーブル
３００の行だけが、１の水平アウトプット（ＨOUT ）を
もつ。
【０１７３】図１７に示したチャンネルアウトプットブ
ロック３１０は、チャンネルエンコーダ３３４およびチ
ャンネルアウトプットレジスタ３３６を有している。可
用性テーブル３００のセル３０２の一番下の行の垂直ア
ウトプット（ＶOUT ）が、チャンネルエンコーダ３３４
のインプットに接続される。上述のように、（１つの使
用可能な列のみを有する）可用性テーブル３００の第２
の探索ののちに、選択されたチャンネルだけが１の垂直
アウトプット（ＶOUT ）をもつ。チャンネルエンコーダ
３３４は、このインプットを受け取り、選択されたスイ
ッチポート数を５ビットの値にエンコードし、それをチ
ャンネルアウトプットレジスタ３３６に出力する。チャ
ンネルアウトプットレジスタ３３６は、その後、スイッ
チ素子コントローラによって読み出される。
【０１７４】図１７に示したスイッチポートアウトプッ
トブロック３１２は、スイッチポートセレクトレジスタ
３３８、ポートエンコーダ３４０、最新に選択されたポ
ートインプットレジスタ３４２およびスイッチポートア
ウトプットレジスタ３４４からなっている。いくつかの
適当な出力スイッチポート（すなわちポートグループ２
０〜３１）からなるポートグループが、出力通信リンク
として識別されたとき、可用性テーブル３００の探索
が、１個以上のスイッチポートが使用可能な同一の最適
チャンネルを有していることを表示することが可能であ
る。スイッチポートアウトプットブロック３１２は、可
用性テーブル３００の行アウトプットを受け取って評価
し、出力通信リンクに対する１個のポートを選択するた
めに使用される。多数のトラフィック分散会議が、スイ
ッチポートを選択するときに使用だれ得るにもかかわら
ず、ここに議論されるスイッチポート選択法は、当該ポ
ートグループに対する最新に選択されたスイッチポート
に基づいている。
【０１７５】好ましい実施例として、図２１に示したス
イッチポートセレクトレジスタ３３８は、２０個の連想
メモリセル３４６（可用性テーブル３００の各行ごとに
１個）のリングからなっている。いくつかの適当な出力
スイッチポート（すなわちポートグループ２０〜３１）
からなるポートグループが、出力通信リンクとして識別
されたとき、スイッチポートセレクトレジスタ３３８
は、最新に選択されたポートインプットレジスタ３４２
によって当該ポートグループに対する最新のポートおよ
びチャンネル割当ての間に選択されたスイッチポートの
数を、スイッチ素子コントローラによってロードされ
る。その後、適当なスイッチポートに対する探索が、ト
ラフィックを平等に分散するために、最新に選択された
スイッチポートに１を加えたものにおいて開始される。
この探索は、最新に選択されたスイッチポート（または
開始ポート引く１）で終了し、その結果、スイッチポー
トがすべて探索される。
【０１７６】図２１に示したように、（７個のセルを備
えたものとして示された）ポートセレクトレジスタ３３
８が、各セル３４６の垂直アウトプット（ＶOUT ）を、
そのすぐ下側のセル３４６の垂直インプット（ＶIN）に
接続することによって、生成される。リング状のレジス
タが、ポートセレクトレジスタ３３８内の一番下のセル
の垂直アウトプット（ＶOUT ）を、一番上のセルの垂直
インプット（ＶIN）に接続することによって生成され
る。開始ポートは、（当該ポートグループに対する）最
新に選択されたポートに１を加えたものに等しく、ポー
トセレクトレジスタ３３８の各々のセル３４６に対する
インプットを与える。取決めによって、開始セルとして
選択されたセル３４６に対するＳインプットは論理値１
をもち、一方、ポートセレクトレジスタ３３８内の他の
すべてのセル３４６に対するＳインプットは論理値０を
もつ。同様に、終了セルとして選択されたセル３４６に
対するＥインプットは論理値１をもつ一方、他のすべて
のセル３４６に対するＥインプットは論理値０をもつ。
【０１７７】図２１に示したように、ポートセレクトレ
ジスタ３３８内の各セル３４６は、１つのメモリ素子３
４８、５つのインプットおよび２つのアウトプットを有
している。メモリ素子３４８内に記憶された値は、ポー
トが出力通信リンクに対して選択されたか否かを表示す
る。取決めによって、各セル３４６のメモリ素子３４８
は、それが選択されたポートである場合に論理値１をも
ち、さもなければ論理値０をもつ。各セル３４６の水平
アウトプット（ＨOUT ）は、メモリ素子３４８における
値に等しく、ポートエンコーダ３４０の対応するインプ
ット回線に接続される。各セル３４６の水平インプット
（ＨIN）が、可用性テーブル３００の対応する行から受
け取られ、選択されたチャンネルタイムスロットにおけ
るフリーポートに対応するこれらの行に対して値１をも
つ。各セル３４６に対する機能セレクト（ＦS ）インプ
ットは、永久的に０に結合されなければならない。
【０１７８】ポートセレクトレジスタ３３８は、その水
平インプット（ＨIN）において論理値１を受け取るセル
３４６に対する、可用性テーブル３００の対応する行か
らのシグナルを評価する。その後、ポートセレクトレジ
スタ３３８のセル３４６のロジックは、１に等しいその
ＨINを有する識別された開始セルの後の最先のセルが、
そのメモリ素子３４８において値１を有するようになっ
ている。このロジックは次のブール代数の方程式によっ
て満足される。
【数４】 スイッチポートセレクトレジスタ３３８のロジックは、
上で議論したチャンネルセレクトレジスタ３２８の第２
の機能と同様である。この場合、チャンネルセレクトレ
ジスタ３２８は、開始チャンネルで開始する最初の使用
可能なチャンネルに対する探索を行う。ここで、ポート
セレクトレジスタ３３８は、開始ポートで開始する最初
の使用可能なポートを探索する。
【０１７９】スイッチポートセレクトレジスタ３３８の
各セル３４６の水平アウトプット（Ｈ OUT ）は、メモリ
素子３４８の値に等しく、選択されたスイッチポートに
関係するセル３４６に対してのみ論理値１をもつ。この
ハイ論理値は、スイッチポートエンコーダ３４０によっ
て受け取られ、スイッチポートストプットレジスタ３４
４に対するアウトプットとなる５ビットスイッチポート
値にエンコードされる。スイッチポートアウトプットレ
ジスタ３４４は、スイッチ素子コントローラによって読
み出され得る。
【０１８０】図２１に示した、スイッチポートセレクト
レジスタ３３８内の各セル３４６の水平アウトプット
（ＨOUT ）が、また、可用性テーブル３００における対
応する行内の各セルのＣＨUPインプット（選択されたチ
ャンネル更新）に接続される。論理値１をもつ、スイッ
チポートセレクトレジスタ３３８からの水平アウトプッ
ト（ＨOUT ）は、選択された行に対応し、それらのＣＨ
UPインプット（選択されたチャンネル更新）における可
用性テーブル３００の対応する行内の各セルによって受
け取られる。可用性テーブル３００におけるセル３０２
のロジックは、倫理値１がセル３０２のＣＨUPインプッ
トにおいて受け取られる一方、セルは、メモリ素子３０
４の値が話中状態（０）に設定されるとき（すなわち、
その水平およひ垂直使用可能インプットが値１をもつと
き）に使用可能とされる。
【０１８１】チャンネル割当てシステムは、ポートグル
ープ内のスイッチポート間にトラフィックを等しく分散
させるだけでなく、同一の経路に対する次の経路指定の
試み（再試行）が、異なるスイッチポートおよびチャン
ネル上において試みられることを保証することが重要で
ある。こうして、スイッチ素子コントローラが、ソース
および宛先の間においてデュプレックス通信を確立する
ことができないとき（すなわち、確認コマンドがソース
によって送られたが、エコーバックされなかったと
き）、経路指定再試行が実行されなければならない。再
試行が実行されるとき、それぞれ最新に選択されたスイ
ッチポートに１を加えたものにおいてスイッチポートを
起動することに加えて、また、異なるチャンネルが探索
されるようにするために、チャンネル探索に対するオフ
セットが存在する。好ましくは、経路指定再試行時のチ
ャンネル探索は、最新に選択されたチャンネルに２５の
オフセットを加えたもので開始されなければならない。
２５のオフセットは、それが３２（チャンネルの数）を
割ることがなく、異なるチャンネルが時間ごとに探索さ
れることを保証するという理由から、選択されたもので
ある。モジュロ３２演算は、数が０〜３１の間にとどま
っていることを保証するために使用される。
【０１８２】例えば、スイッチポートＡ、ＢおよびＣか
らなるポートグループ（グループ２０）に対する初期経
路指定試行が、スイッチポートＢおよびチャンネル２は
が使用可能な最先のスイッチポート／チャンネルである
と表示していると仮定しよう。もしスイッチ素子コント
ローラがその確認シグナルを受け取らなければ、デュプ
レックス経路は確立されておらず、新たな経路指定が試
みられなければならない。経路指定再試行時に、スイッ
チ素子コントローラは、 スイッチポートグループインプットレジスタ３１４−−
グループ２０ 開始チャンネルインプットレジスタ３２２−−２＋２５
＝２７ 終了チャンネルインプットレジスタ３２４−−２７−１
＝２６ 最先に選択されたポートインプットレジスタ３４２−−
ポートＢ のような値をもつチャンネル割当てシステムのインプッ
トレジスタをロードすることによって、ポートグループ
内の最先のフリースイッチポートおよびチャンネルを探
索し始める。この探索は、チャンネル２７で開始する使
用可能な第１のチャンネルを選択する。もしポートグル
ープにおける１以上のスイッチポートが使用可能な同一
の最適ポートを有しているならば、ポートＢの後の第１
のポートが選択される。
【０１８３】Ｉ．キーステーション 図２２は、ここでは交換ネットワークに接続されたもの
として示した、キーステーションまたはタレットの概念
図である。このようなキーステーションは、従来よりよ
く知られており、したがってあまり詳細には説明しな
い。キーステーションは、音声回路３５４によってデー
タバス３５２に接続されたよく知られたハンドセット３
５４を有している。キーステーションは、それぞれが関
係するラベル３５８、赤色ＬＥＤ３６０および緑色ＬＥ
Ｄ３６２を備えた各々の回線ボタンまたはキー３５６を
有している。キーステーションボタンアレイは、このよ
うなボタンを６００個まで含み得る。各ボタンに関係す
る赤色ＬＥＤ３６０は、回線状態を表示するために使用
され、緑色ＬＥＤ３６２は、作動回線またはＩ−使用を
表示するために使用される。ラベル３５８は、特定のボ
タンがどの回線に接続されているかを表示する英数字識
別子からなっている。回線キーテーブル３６４は、各ボ
タンに対するキー番号、論理アドレスコードおよびラベ
ルを与える。
【０１８４】プロセッサー３６６は、データバス３５２
およびスキャニング回路３６８と相互作用するキーステ
ーションの機能を制御する。ボタンレイが、スキャニン
グ回路によって走査され、ボタンが押されたときを決定
する。スキャニング回路３６８は、また、回線状態情報
を表示するためのＬＥＤを作動させる。キーステーショ
ンは、回線情報をキーステーションの特定のボタンに関
係させ、ボタンが接続された特定の回線の情報をユーザ
ーに表示することを可能にする回線状態テーブル３７０
を維持する。回線状態テーブルは、また、どのボタンが
キーステーションで作動回線となっているのかに関する
情報を含んでいる。キーステーションは、既に説明した
ように、キーステーションインターフェイスを通じて、
交換ネットワーク内のインターフェイススイッチに接続
されている。
【０１８５】Ｊ．キーステーションインターフェイス 図２３は、アナログキーステーションとインターフェイ
スをとるために交換ネットワークに接続されたものとし
て示した、キーステーションインターフェイスの概念図
である。図１を参照して、キーステーションインターフ
ェイスは、キーステーション１２内に配置されたものと
みなされる。このようなインターフェイス手続きは、当
業者の知識の範囲内にあるので、詳細には説明しない。
キーステーションインターフェイスに接続されたハンド
セット音声ペア３７３を、図面の左側に示した。実際、
１２までの入力音声ペアが、交換ネットワークに接続さ
れた各キーステーションインターフェイスに対して使用
される。しかしながら、説明のために、３つの音声ペア
のみが示してある。同様に、１２までのシリアルデータ
リンク３７１使用され得るが、図面にはそのうちの３つ
だけが示してある。音声ペアは、従来技術において知ら
れた保護回路および音声分離回路を含むキーステーショ
ンインターフェイス３７５に接続する。キーステーショ
ンインターフェイス回路３７５は、それぞれ、２線式ア
ナログ音声を４線式ディジタル音声に変換するコーダ・
デコーダ３７７に接続されている。
【０１８６】コーダ・デコーダは、それぞれ、マルチプ
レクサ３８５を通じて、１２の割り当てられたタイムス
ロット（接続された音声ペアごとに１つ）の１つにおけ
るシリアルバス３８３上のシリアルアウトプットからな
る８ビットμ規則（μ-law)(またはＡ規則（A-law)) 音
声サンプルを発生する。各サンプルは、キーステーショ
ンインターフェイスプロセッサー３８１によって線型に
エンコードされた１３ビットサンプルに変換される。コ
ーダ・デコーダは、また、キーステーションインターフ
ェイスプロセッサーから入力されるシリアルバス上の８
ビットμ規則（μ-law)(またはＡ規則（A-law)) 音声サ
ンプルを受け取る。加えて、回線状態およびキーステー
ションコマンドは、マルチプレクサ３８９および直列イ
ンターフェイス（ＵＡＲＴ）３９１を通じたシリアルバ
ス３８７上のアウトプットからなっている。
【０１８７】プロセッサー３８１は、音声サンプルに対
するフォーマットおよび速度変換、並びにキーステーシ
ョンコマンド変換を含むディジタルシグナル処理機能を
実行する。キーステーションインターフェイスは、交換
ネットワーク内の適当なインターフェイススイッチに接
続される。
【０１８８】ここに交換ネットワークに接続された独立
な回路素子として説明したのに対し、現実に実施される
場合には、キーステーションインターフェイスを適当な
インターフェイススイッチに組み込み、コンポーネント
および相互接続の数の節減を実現するようにするのが望
ましい。
【０１８９】Ｋ．専用回線インターフェイス 図２４は、交換ネットワークに接続されたものとして示
した、専用回線インターフェイスの概念図である。図１
を参照して、回線インターフェイスは専用回線１３内に
あるものと見なされる。このような回線インターフェイ
スは、従来よりよく知られているので、詳細には説明し
ない。回線インターフェイスに接続された外線３７２
は、図面の左側に示してある。実際には、１０までの入
力回線ペアが、交換ネットワークに接続された各回線イ
ンターフェイスに対して使用される。しかしながら、説
明のために、３つの回線ペアを示してある。１０本のア
ナログ回線は、回線インターフェイス障害が生じた場合
に、回線あたりのコストおよびサービスの損失の間の許
容されうるトレードオフを表示する。外線は、従来技術
において知られた、保護回路、リング検出器および音声
分離回路を有する回線インターフェイス回路３７４に接
続する。回線インターフェイス回路３７４は、それぞれ
コーダ・デコーダ３７６に接続される。
【０１９０】コーダ・デコーダはそれぞれ、マルチプレ
クサ３７９を通じて、１０の割り当てられたタイムスロ
ット（接続された回線ごとに１つ）の１つにおけるシリ
アルバス３７８上のシリアルアウトプットからなる８ビ
ットμ規則（μ-law)(またはＡ規則（A-law)) 音声サン
プルを発生する。各サンプルは、回線カードプロセッサ
ー３８０によって線型にエンコードされた１３ビットサ
ンプルに変換される。コーダ・デコーダは、また、回線
インターフェイスプロセッサーから入力されるシリアル
バス上の８ビットμ規則（μ-law)(またはＡ規則（A-la
w)) 音声サンプルを受け取る。
【０１９１】プロセッサー３８０は、音声サンプルに対
するフォーマットおよび速度の変換、並びに回線インタ
ーフェイスのチェックを含むディジタルシグナル処理機
能を実行する。回線状態テーブル３８２は、データバス
３７８を通じてインターフェイススイッチ上のプロセッ
サーと相互作用する回線インターフェイス上に維持され
る。インターフェイスは、交換ネットワーク内の適当な
インターフェイススイッチに接続される。
【０１９２】ここでは、交換ネットワークに接続された
独立な回路素子として説明したが、現実に実施される場
合には、専用回線インターフェイスを適当なインターフ
ェイススイッチに組み込み、コンポーネントおよび相互
接続の数の節減を実現することが望ましい。
【０１９３】Ｌ．システム初期設定および宛先ポート記
憶装置セットアップ システム初期設定の間に、交換ネットワーク内の各スイ
ッチ素子は、その隣接するスイッチ素子をポーリング
し、それ自体に関する情報を要求する。最初、交換ネッ
トワーク内のいかなるスイッチ素子も、情報を全く有し
ておらず、よって、これらのポーリング要求は非応答と
なる。システム初期設定および維持に対して責任をもつ
システムセンターは、バスを用いて、システムセンター
ハードディスクからその初期設定データを検索すること
によって初期設定される最初のものである。すなわち、
システムセンターは、交換ネットワークにアクセスする
ことなく初期設定され得る。
【０１９４】一旦、システムセンターがそれ自体の初期
設定データを検索して処理すると、システムセンター
は、完全に作動可能となる。その後、システムセンター
は、システムセンターに隣接するシステムセンターイン
ターフェイススイッチ２１からの情報に対するポーリン
グ要求に応答し得る。各スイッチ素子が初期設定され
て、完全に作動可能となると、スイッチ素子は、他のス
イッチ素子に対する情報に関するポーリング要求に応答
することができる。システム初期設定は、交換ネットワ
ーク内のすべてのスイッチ素子が初期設定されるまで、
システムセンターから「波」が伝播するように進行す
る。１実施例において、システムセンターインターフェ
イススイッチは、他のスイッチ素子を初期設定するため
に必要な情報を与えるのに適合している。または、コン
ピュータ１５は、情報それ自体を直接与えることができ
る。
【０１９５】システムセンターインターフェイススイッ
チは、スイッチ素子にそれらのＬＡＣおよびＴＡＣを与
えることによって、これらの隣接するスイッチ素子のポ
ーリング要求に応答する。一旦、システムセンターイン
ターフェイススイッチに隣接するスイッチ素子がそれら
のＬＡＣおよびＴＡＣをもつと、それらスイッチ素子
は、それらにロードイメージアレイを伝送するようにシ
ステムセンターインターフェイススイッチに要求する。
ロードイメージアレイは、交換ネットワーク内に割り当
てられた各論理アドレスコード（ＬＡＣ）に対する物理
スイッチアドレス（ＰＳＡ）を維持し、特定のスイッチ
素子に対応するＰＳＡを検索するために使用され得る。
それによって、スイッチ素子はその宛先ポート記憶装置
（ＤＰＳ）テーブルを発生することができる。
【０１９６】スイッチ素子ＤＰＳテーブルは、スイッチ
素子が、それ自体のＬＡＣ数を隣接するスイッチ素子か
ら受け取り、システムセンターからロードイメージアレ
イを受け取った後に生成される。ロードイメージアレイ
は、ＬＡＣ数によってインデックスを付与され、各ＬＡ
Ｃに対する物理スイッチアドレス（ＰＳＡ）を維持す
る。第１の段階において、スイッチ素子は、そのＬＡＣ
数に基づいてロードイメージアレイからそれ自体のＰＳ
Ａを検索しなければならない。ＰＳＡは、スイッチ素子
に交換ネットワークにおける位置またはノードを知らせ
る。スイッチ素子は、その後、ロードイメージアレイの
ＬＡＣ／ＰＳＡリストを通じて処理を行い、それ自体の
ＰＳＡを各エントリーのものと比較し、各ＬＡＣに対す
る適当な出力経路を決定することができる。
【０１９７】ＤＰＳテーブル内の各エントリーに対し、
初期設定されたスイッチ素子は、それ自体のＰＳＡをエ
ントリーのＰＳＡと比較する。このＰＳＡの比較は、ス
イッチ素子が交換ネットワーク内にさらに別の伝送を行
うことなく伝送を向けることができる宛先を、特定のＬ
ＡＣが識別することができるか否かを決定する。もしス
イッチ素子がアクセススイッチであれば、これは、（当
該ＬＡＣに到達するのに必要な反射およびセクションス
イッチからの経路を識別する）ＬＡＣのＰＳＡが、アク
セススイッチ自体のＰＳＡの最初の２バイトと同一であ
るときに生じる。このような場合に、アクセススイッチ
からの選択された出力経路は、（アクセススイッチから
ＬＡＣに至る伝送を経路指定するのに必要なスイッチポ
ートを識別する）ＬＡＣのＰＳＡの第３バイトにおいて
識別されるスイッチポートからなっている。
【０１９８】同様に、もし初期設定されたスイッチ素子
がセクションスイッチであれば、セクションスイッチ
は、（反射ステージからの経路を識別する）ＬＡＣのＰ
ＳＡの第１バイトがセクションスイッチ自体のＰＳＡの
第１バイトと同一であるとき、交換ネットワーク内にさ
らに別の伝送を行うことなく、ＬＡＣによって識別され
た宛先に伝送を向けることができる。このような場合、
セクションスイッチからの選択された出力経路は、（セ
クションスイッチステージからＬＡＣに向かう伝送の経
路指定に必要なスイッチポートを識別する）ＬＡＣのＲ
ＳＡの第２バイトにおいて識別されるスイッチポートで
ある。
【０１９９】もし初期設定されたスイッチ素子が反射ス
イッチであるなら、すべての反射スイッチは伝送をその
宛先に向けることができる。このような場合、反射スイ
ッチからの選択された出力経路は、（反射スイッチから
ＬＡＣに向かう伝送の経路指定に対して必要なスイッチ
ポートを識別する）ＰＳＡの第１バイトにおいて識別さ
れるスイッチポートである。
【０２００】もし、スイッチ素子が、交換ネットワーク
内にさらに別の伝送を行うことなく伝送を向けることが
できる宛先を、ＬＡＣが識別しないならば、スイッチ素
子は、どのスイッチポートまたはスイッチポートグルー
プが、その宛先に向かう伝送の経路指定を行うことがで
きるスイッチ素子に対する交換ネットワーク内へのさら
に別の伝送を行うために使用されるべきかを決定しなけ
ればならない。それによって、選択されたスイッチポー
トまたはポートグループが、ＬＡＣに対応するＤＰＳエ
ントリー内に書き込まれなければならない。
【０２０１】例えば、特定のキーステーションを識別す
るＬＡＣに対するそのＤＰＳテーブル内にエントリーを
生成するセクションスイッチは、まず最初、ロードイメ
ージアレイから当該ＬＡＣに対するＰＳＡを検索する。
それによって、セクションスイッチは、キーステーショ
ンのＰＳＡをそれ自体のＰＳＡと比較し、当該キーステ
ーションが、そのセクションスイッチに接続された５個
のターミナルユニットのうちの１個に接続されるかどう
か（すなわち、宛先ＬＡＣのＰＳＡが、セクションスイ
ッチ自体のＰＳＡの第１バイトと同一であるかどうか）
を決定する。もし、キーステーションがこれら５個のタ
ーミナルユニットのうちの１個に接続されているなら
ば、セクションスイッチは、適当なターミナルユニット
に伝送を向けるポートグループを選択する。これは、
（キーステーションに接続されたそれぞれのターミナル
ユニットに関係するポートグループに等しい）ＬＡＣの
ＰＳＡの第２バイトによって識別されるセクションスイ
ッチからの出力経路を選択し、ＤＰＳテーブルエントリ
ーにポートグループを配置することによって達成され
る。
【０２０２】もし、セクションスイッチが接続される５
個のターミナルユニットの１個にキーステーションが接
続されないならば（すなわち、ＬＡＣのＰＳＡの第１バ
イトがセクションスイッチのＰＳＡの第１バイトと同一
でなければ、コールは反射スイッチに対する交換ネット
ワーク内にさらに伝送されなければならない。すなわ
ち、反射スイッチに結合されたこれらのスイッチポート
に対応するポートグループが選択され、ＤＰＳテーブル
内の適当なエントリーに入力される。
【０２０３】もし、米国特許出願第−−−号「分散され
たクロッキングシステム」（弁護士事件番号第416-4034
号) に記述されたクロッキングシステムにおけるよう
に、交換ネットワークが分散されたクロッキングシステ
ムを使用するならば、クロッキングシステムの初期設定
が、また、システム初期設定の間にシステムセンターに
よって達成されなければならない。
【０２０４】加えて、初期設定の間に、既に定義された
ポートグループ割当てが、各スイッチ素子内に見い出さ
れたチャンネル割当てシステムのポートグループデコー
ドレジスタに入力されなければならない。好ましくは、
ポートグループ割当ては、一連の２０ビットコマンドワ
ードによって、ポートグループデコードレジスタに入力
される。これら一連の２０ビットコマンドワードによっ
て、２０ビットのすべて（各々が１個のスイッチポート
に対応する）がマークされ、どのスイッチポートが特定
のポートグループに含まれているかを表示することが可
能となる。
【０２０５】状態同報通信システムは、メッセージを、
専用同報通信チャンネル上に確立されたコピーされた経
路にわたって、すべてのインターフェイススイッチに同
報通信するために準備される。システム初期設定の間
に、同報通信のため、および各スイッチ素子内のどのス
イッチポートが、反射スイッチに向かう同報通信メッセ
ージを伝送するために使用されるのかを指定するために
使用される特定の通信リンクが、システムに対して決定
される。さらに、正確なアドレスが、スイッチポート内
の各同報通信チャンネルに関係するインアドレスおよび
アウトアドレスポインタ内に配置される。システムの作
動の間に、選択された通信リンク、およびシステム初期
設定の間に状態同報通信に対して選択されたスイッチポ
ートは、障害の事象に動的に再配置される。
【０２０６】Ｍ．デュプレックスおよび会議経路指定 図２５、図２６および図２７は、キーステーションおよ
び回線の間のデュプレックス音声経路を生成するための
作動シーケンスの１例を示したものである。以下の議論
はまた、多くの面でシンプレックス経路に適用可能であ
ることが当業者によって理解されるだろう。キーステー
ションまたはタレット３８４は、インターフェイススイ
ッチ３８８のターミナルポート３８６に結合されてい
る。インターフェイススイッチ３８８、順次、アクセス
スイッチ４４６に結合されている。同様に、中央オフィ
スまたは回線４００が、ターミナルポート４０４を通じ
てインターフェイススイッチ４０２に結合されている。
回線インターフェイススイッチは、順次、アクセススイ
ッチ４４６に結合されている。キーステーション３８４
のユーザーは、キーステーション上のボタンを押し、回
線を捕捉し、回線４００の終端のパーティーとデュプレ
ックスモードで通信する。したがって、インターフェイ
ススイッチ３８８は、この場合、ブリッジポート４０６
と同一のスイッチ上にある経路生成器となる。ブリッジ
ポートが、交換ネットワークの異なるインターフェイス
スイッチ上に残っているような場合の生じることが理解
されるだろう。
【０２０７】図２６を参照して、一旦、ボタンが、図１
５のキーステーションまたはタレット３８４上で押され
ると、ターミナルポート３８６は、キーステーションま
たはタレットから一定の宛先回線４００に対して確立さ
れる経路を要求するインターフェイススイッチ３８８の
機能プロセッサーに直接伝送されるメッセージを送る。
回線４００は、特定の論理アドレスコードＬｘによって
交換ネットワーク内に表示される。インターフェイスス
イッチ３８８内の機能プロセッサー部１４６は、パケッ
トアドレスコードによって識別される、データパケット
フォーマットでのメッセージを与える。コントローラ１
４０は、データパケットフォーマットを、コントローラ
がインターフェイススイッチ３８８内のブリッジポート
４０６に属する一義的な論理アドレスコード数に対する
音声経路を設定することを要求する回線インターフェイ
ススイッチ４０２に伝送する。既に説明したように、ブ
リッジポートは、回線またはタレットと同じカード上に
ある必要はなく、たいていの場合、ブリッジポートは、
キーステーションに接続されたインターフェイススイッ
チ上に残っている。回線４００と、キーステーションま
たはタレット３８４とは、両方とも同一のブリッジポー
ト論理アドレスコードに対する音声経路を指定する。
【０２０８】データパケットが設定された後、コントロ
ーラ１４０内の交換経路プロトコル（ＳＰＰ）は、図３
の作動ＦＩＦＯバッファー１５８によって、機能プロセ
ッサー部１４６からの音声経路指定要求を受け取る。そ
の後、ＳＰＰは経路に対し図１６の経路制御バッファー
４１２を割当て、コマンドを、宛先ブリッジ論理アドレ
スコード（ＬＡＣ）数および経路制御バッファー（ＰＣ
Ｂ）数とともに交換接続プロトコル（ＳＣＰ）に伝送す
ることによって、「経路指定音声」コマンドを初期設定
する。交換制御プロトコル（ＳＣＰ）は、また適当なク
ロスポイントメモリ制御機能を与える。ＳＣＰは宛先論
理アドレスコードＬｘを使用して、宛先ポート記憶装置
１６４（ＤＰＳ）内にインデックスを付与し、この宛先
に対して経路が既に指定されているかどうかをチェック
する。もしＤＰＳ内のクロスポイントフィールドが０に
設定されているならば、現在いかなる経路も存在しな
い。コントローラ１４０は、宛先論理アドレスコードに
よってＤＰＳにインデックスを付与し、ＤＰＳエントリ
ーを用いて、ネットワーク内へのエントリーに対する出
力ポートまたはポートグループを識別する。
【０２０９】もしブリッジポート４０６が同一のスイッ
チ上に存在すれば、ＤＰＳエントリー内のＬビットフィ
ールドは１に設定され、これは、対応するＬＡＣ数の終
了ポートが同一のスイッチ素子内にあることを示してい
る。それによって、コントローラ１４０は、ターミナル
ポート３８６からブリッジポート４０６に至るローカル
接続を与える。この実施例において、出力ブリッジポー
トは、インターフェイススイッチ３８８に対してローカ
ルである。
【０２１０】選択されたポート、この場合には、宛先ポ
ート記憶装置１６４によって得られたブリッジポート４
０６は、チャンネル割当てシステム（ＣＡＳ）１６２に
アクセスするために使用される。インターフェイススイ
ッチ３８８の交換接続プロトコルＳＣＰは、ブリッジポ
ートが宛先ポート記憶装置（ＤＰＳ）Ｌビットエントリ
ーによってカードに対してローカルであることを認識す
る。したがって、交換接続プロトコル（ＳＣＰ）は、経
路の終端またはブリッジ端に対するブリッジ制御バッフ
ァーとして識別される第２経路指定制御バッファー４１
６を割り当てる。順方向クロスポイントメモリ位置４１
８は、コントローラＲＡＭ１６６内のフリー記憶ＦＩＦ
Ｏバッファー２２０（図１０参照）からフェッチされ
る。順方向クロスポイントメモリ位置４１８は接続に対
して使用され、そのアドレスは、ブリッジポート、並び
にブリッジポート４０６に対するチャンネル割当て記憶
装置によって選択されたチャンネルによってインデック
スを付されたポインタＲＡＭ１３４（図３参照）におけ
るレジスタ４２０内に配置される。
【０２１１】コントローラアウトアドレスレジスタから
なるポインタＲＡＭレジスタ４２０のコントローラコピ
ーは、また、経路フラグおよび宛先論理アドレスコード
を含んでいる。図１１の第１チャンネルイン／アウトル
ックアップテーブル２１４、２１５は、順方向クロスポ
イントメモリ位置４１８に対して更新され、ブリッジポ
ートおよびそれからのチャンネル読み出しを表す。それ
によって、選択されたポートおよびチャンネルの数は、
宛先ポート記憶装置（ＤＰＳ）の適当なフィールド内に
書き込まれ、ＤＰＳ内のカウントフィールドが１だけ増
加される。図１２および図１３のイン／アウトリンクリ
ストテーブル２１６、２１８を更新する必要はない。な
ぜなら、ただ１つのチャンネルのみが、このとき順方向
クロスポイントメモリ位置から読み出されているからで
ある。
【０２１２】経路はインターフェイススイッチ３８８上
で終了するので、コントローラ４１０は経路を指定する
必要がない。その代わり、交換接続プロトコル（ＳＣ
Ｐ）は、ブリッジ４０６に関係する逆方向クロスポイン
トメモリ位置を使用する。逆方向クロスポイントメモリ
位置は、ブリッジポートおよびブリッジポートに対する
入力チャンネル数によってインデックスを付与されたポ
インタＲＡＭ１３４のレジスタ４２４内に記憶される。
したがって、経路の逆方向レッグが接続され、ＳＣＰを
割り当てられた経路制御バッファー数が、アドレスレジ
スタ内のコントローラに対応するポインタＲＡＭレジス
タ４２４のコントローラコピー内に記憶される。これ
は、終了経路を有するブリッジポートまたはブリッジ経
路制御バッファー４１６に結合する。逆方向クロスポイ
ントメモリ位置４２２に対する第１イン／アウトテーブ
ルエントリー（図１１参照）が更新され、それに書き込
みを行うブリッジポートおよびチャンネルを示す。
【０２１３】交換接続プロトコルは、交換経路プロトコ
ルに、逆方向経路が終了していることを知らせ、逆方向
経路指定ＲＰＳコマンドを与える。ＲＰＳの結果とし
て、交換経路プロトコルは、確認メッセージが送られる
ことを要求する。交換接続プロトコルは、確認コマンド
を、リンクデータポート１４８から、図３のセレクタ１
１２およびインデータレジスタ１１４を介して順方向ク
ロスポイントメモリ位置４２２に伝送する。往復の伝送
の後、確認がブリッジポート４０６の入力チャンネルに
再び到達し、それは、図８の経路指定ＦＩＦＯバッファ
ー１８０に向けられる。ローカル論理アドレスコードが
認識され、それは往復伝送経路が存在することを保証す
る。経路遅延がこの位置で測定される。経路遅延は、確
認メッセージ、および順方向クロスポイントメモリ位置
からブリッジポートを経て逆方向クロスポイントメモリ
位置にもどるまでの往復伝送遅延を用いることによって
測定される。
【０２１４】経路確認コマンドが異なるボタン電話ステ
ーションまたは回線からの同様のメッセージと衝突し、
それによって失われてしまう可能性がある。すなわち、
もし確認が８フレームタイム内に返信されなければ、交
換経路プロトコルは、交換接続プロトコルに対し別の確
認を送るように指示する。これは、それが成功するま
で、または予め決定される数の試行が失敗に終わるまで
繰り返される。もし成功すれば、遅延値は経路制御バッ
ファー内に配置され、機能プロセッサー部が音声経路終
了フラグ指定をもつ事象を伝送される。もし経路が指定
されなければ、交換経路プロトコルは、事象シグナル
を、「経路試行オーバーフロー」フラグ指定をもつ機能
プロセッサーに伝送する。
【０２１５】もし経路に対する通信ハンドラーが自動的
な結合を示さなければ、ターミナルポート３８６に対す
る接続が、順方向クロスポイントメモリ位置４１８のア
ドレスを、ターミナルポートおよび入力チャンネル数に
よってインデックスを付与されたポインタＲＡＭ１３４
（図３参照）内のレジスタ４２６に書き込み、かつ逆方
向クロスポイントメモリ位置４２２のアドレスを、ター
ミナルポートおよび出力チャンネル数によってインデッ
クスを付与されたポインタＲＡＭ１３４（図３参照）内
のレジスタ４１８に書き込むことによって、実行され
る。この情報は、経路制御バッファー（ＰＣＢ）４１２
において見つけ出される。タレットＰＣＢ４１２の数の
最初のＰＣＢは、ターミナルポート３８６に関係するコ
ントローラインアドレスレジスタからなるレジスタ４２
６のコントローラコピー内に配置される。そのとき、第
１チャンネルイン／アウトテーブルは、順方向クロスポ
イントメモリ位置４２２および逆方向クロスポイントメ
モリ位置４２２の両方に対して更新され、キーステーシ
ョンチャンネルを含む。宛先論理アドレスコード（ＬＡ
Ｃ）に対する宛先ポート記憶装置（ＤＰＳ）カウントエ
ントリーが、再び、各接続ごとに１、すなわち合計４増
加させられる。
【０２１６】もし経路要求が自動的な結合に対するもの
でなければ、交換経路プロトコルは、事象シグナルを事
象ＦＩＦＯバッファーを通じて、音声経路終了をもつ機
能プロセッサーに送る。通信ハンドラーは、そのとき、
独立の結合コマンドを作動ＦＩＦＯバッファーを通じ
て、交換経路プロトコルに送らなければならない。
【０２１７】しばらくして、同一のブリッジポート論理
アドレスコードが、回線接続に対して受け取られる。入
力「経路指定」コマンドが、アクセススイッチからイン
ターフェイスカードによって受け取られ、そして、経路
指定ＦＩＦＯバッファー１８０（図８参照）を通じて交
換接続プロトコルに送られる。論理アドレスコードは、
宛先ポート記憶装置内にインデックスを付与し、出力ス
イッチポート識別を決定するために使用される。宛先ポ
ート記憶テーブル内のカウントエントリーのチェック
は、経路が既に存在していることを示す。そのとき、交
換制御プロトコルは、宛先ポートスイッチ（ＤＰＳ）エ
ントリー内に配置され、ブリッジポート４０６に関係す
る順方向クロスポイントメモリ位置４１８のアドレスを
使用し、それをスイッチポート４３０およびスイッチポ
ート４３０に関係する入力チャンネル数によってインデ
ックスを付与されたポインタＲＡＭ（図３参照）のレジ
スタ４２８内にコピーする。スイッチポートに関係する
インアドレスレジスタのコントローラコピー内に記憶さ
れたクロスポイントメモリ位置のアドレスは、フリーク
ロスポイントＦＩＦＯ２２０（図１０参照）に加えられ
る。その後、交換接続プロトコルが、フリークロスポイ
ントＦＩＦＯ２２０（図１０参照）から一時的なクロス
ポイント位置４３２をフェッチし、逆方向経路指定コマ
ンドを最初の経路指定コマンドとともに、また引き数と
して入力チャンネル数を一時的なクロスポイントメモリ
位置４３２に書き込む。チャンネル割当てシステンム
は、そのとき回路インターフェイススイッチ４０２に対
する返信チャンネル経路を選択するために使用される。
【０２１８】宛先論理アドレスコードが、スイッチポー
ト４３０に関係するコントローラアウトアドレスレジス
タ４３４からなるポインタＲＡＭのレジスタ４３４のコ
ントローラコピー内に記憶される。返信チャンネル数
が、フラグとともに、スイッチポート４３０に関係する
コントローラインアドレスレジスタからなるポインタＲ
ＡＭのレジスタ４２８のコントローラコピー内に記憶さ
れる。いかなる経路制御バッファー数も、スイッチポー
ト４３０に関係するコントローラインアドレスレジスタ
に記憶されない。なぜなら、いかなるＰＣＢ数も、交換
ネットワークに接続されたスイッチポートに対して存在
しないからである。次のインおよびアウトテーブルが、
スイッチポート４３０およびチャンネルによって更新さ
れる。最後に、一時的な逆方向クロスポイントメモリ位
置が、チャンネル割当てシステムによって選択されたチ
ャンネルに対するコントローラアウトアドレスレジスタ
に対応するポインタＲＡＭのレジスタ４３４に記憶され
る。リターン経路指定からなる一時的な逆方向クロスポ
イントの内容が、前のステージに伝送される。
【０２１９】１フレーム後に、図２７に示したように、
交換制御プロトコルは、一時的な逆方向クロスポイント
メモリ位置４３２のアドレスを逆方向クロスポイントメ
モリ位置４２２に記憶したポインタＲＡＭ内のレジスタ
４３４の内容を変更し、一時的なクロスポイントメモリ
位置４３２のアドレスを、フリークロスポイントＦＩＦ
Ｏ内に再び配置する。これによって、第１チャンネルイ
ン／アウトテーブルおよび次チャンネルイン／アウトテ
ーブルが更新される。
【０２２０】上述の実施例は、デュプレックス経路がキ
ーステーションおよび回線の間に設定される方法を説明
したものである。同様のデュプレックス経路が、また２
つのキーステーションの間に確立され得る。加えて、も
し回線がコールをキーステーションに対して発信するな
らば、回線カードに接続されたインターフェイススイッ
チは、すべてのキーステーションに対して同報通信メッ
セージを送る。コールが向けられるキーステーション
は、経路指定コマンドを発信インターフェイススイッチ
に対して送り、上述したのと同様の手続きが実行され、
デュプレックス経路が指定される。
【０２２１】図２７を参照して、経路指定コマンドが回
線インターフェイススイッチ４０２に達したとき、順方
向クロスポイントメモリ位置４３６および逆方向クロス
ポイントメモリ位置４３８は、上述のように経路に対し
て割り当てられる。インターフェイススイッチ４０２の
スイッチポート４４０は、経路に対して選択され、逆方
向経路が指定される。同様に、順方向クロスポイントメ
モリ位置４４２および逆方向クロスポイントメモリ位置
４４４が、スイッチ素子４４６に対して割り当てられ
る。スイッチ素子４４６のスイッチポート４４８が経路
に対して選択され、インターフェイススイッチ４０２に
対する逆方向経路が指定される。
【０２２２】２つのターミナルの間、例えばキーステー
ションと回線カードの間に１つ以上の交換ステージが存
在するとき、デュプレックス経路の順方向レッグが、最
短の遅延をもつ出力チャンネルを選択するために選ばれ
る。既に説明したように、これは、宛先ポート記憶装置
およびチャンネル割当てシステムによって達成される。
しかしながら、デュプレックス経路の逆方向レッグは、
ステージごとに指定される。したがって、最適のチャン
ネルが選ばれなければならない。なぜならば、各ステー
ジに対する逆方向経路は、次のステージのリターンチャ
ンネルを知ることなく指定されるからである。
【０２２３】デュプレックス経路が回線カードとキース
テーションの間に生成される方法によって、ステーショ
ンに対応する音声情報が回線カードから回線内の音声情
報に加えられ、その加えられた情報がブリッジ位置か
ら、キーステーションおよび回線カードに伝送される。
したがって、デュプレックス通信経路に結合された各イ
ンターフェイススイッチは、他端に対応する音声情報に
加えてそれ自体の音声情報を受け取る。ここで、各イン
ターフェイススイッチに属する返信情報によって生じる
エコーが存在する。
【０２２４】図２５を参照して、各インターフェイスス
イッチ３８８および４０２は、エコー消去回路４１６を
有している。このエコー消去回路に対する遅延パラメー
タは、確認コマンドを介して決定され、ローカルブリッ
ジを使用する全ての回線またはタレットインターフェイ
スに対する固定された値となる。遅延値は、そのとき各
回路ごとに、エコー消去器内に設定される。
【０２２５】Ｎ．会議モード 図２８は、第２キーステーションまたはタレット４５０
が、ボタン電話ステーション３８４と回線４００の間に
既に設定された接続を結合することによって介会議モー
ドを設定することができる方法を説明したものである。
タレット４５０はインターフェイススイッチ４５２に結
合されている。インターフェイススイッチ３８８は、
「ａ」として識別される音声情報をもっている。インタ
ーフェイススイッチ４００に接続された回線カードから
の回線４００は、「ｂ」として識別される音声情報をも
っている。そしてインターフェイススイッチ４５２は、
「ｃ」として識別される音声情報をもっている。インタ
ーフェイススイッチ４５２は、「経路指定」コマンドを
望まれた回線４０６に送り、ブリッジ４５４に対応する
ローカルブリッジ論理アドレスコードに対する経路を指
定する。インターフェイススイッチ４０２がコマンドを
受け取ったとき、インターフェイススイッチ４５２に、
それが既にインターフェイススイッチ３８８上のブリッ
ジポート３１０に対応する別のブリッジポート論理アド
レスコードに対して経路を指定していることを示すこと
によって応答する。その後、インターフェイススイッチ
４５２は、ブリッジポート４０６に対応する同一のブリ
ッジポート論理アドレスコードに対する経路を指定す
る。これは、タレットインターフェイススイッチ４５２
からポートおよびチャンネルを選択し、順方向クロスポ
イントメモリ位置４５６および逆方向クロスポイントメ
モリ位置４５８を割り当てる手続きを含んでいる。
【０２２６】一定の時間が経過した後、スイッチ４４６
は、回線接続と同一のブリッジポート論理アドレスコー
ドに対する経路指定コマンドを受け取る。この論理アド
レスコードは、スイッチ素子４４６内の宛先ポート記憶
装置内にインデックスを付与し、出力スイッチポート識
別を決定するために使用される。スイッチ素子４４６の
宛先ポート記憶テーブルにおけるカウントエントリーの
チェックは、経路が既に存在することを表す。そのと
き、交換制御プロトコルは、宛先ポート記憶テーブルか
ら順方向クロスポイントメモリ位置４４２のアドレスを
検索し、それを、スイッチポート４６０に対応するイン
アドレスレジスタのコントローラコピー内にコピーす
る。
【０２２７】逆方向クロスポイントメモリ位置４４４
は、順方向クロスポイントメモリ位置アドレスによって
インデックスを付与された結合テーブルを介して決定さ
れる。この情報は、その後、スイッチ素子４４６のスイ
ッチポート４６０に対応するコントローラアウトアドレ
スレジスタに記憶される。そして、チャンネル割当てシ
ステムが、回線インターフェイススイッチ４０２に対す
る返信チャンネル経路を選択するために使用される。宛
先論理アドレスコードが、スイッチポート４４８に対応
するスイッチ素子アウトアドレスレジスタのコントロー
ラコピー内に記憶される。返信チャンネル数がフラグと
ともに、スイッチポート４６０に対応するスイッチ素子
インアドレスレジスタのコントローラコピー内に記憶さ
れる。いかなる経路制御バッファー数もインアドレスレ
ジスタ内に記憶されない。なぜならば、いかなるＰＣＢ
数も、交換ネットワークのスイッチポートに対して存在
しないからである。次チャンネルイン／アウトテーブル
が、スイッチポート４６０およびチャンネルによって更
新される。付加的なタレットまたは回線が、同様にして
既に接続された経路を結合することによってのみ会議モ
ードに加えられ得ることがわかる。
【０２２８】Ｏ．状態同報通信およびマルチキャスティ
ング交換ネットワークの同報通信システムは、２つの形
式の同報通信メッセージ、すなわち、 (1) インターフェイススイッチ状態同報通信、および (2) インターフェイススイッチ事象同報通信 の同報通信（１対全て）またはマルチキャスト（１対多
数）に対して準備される。
【０２２９】インターフェイススイッチ状態同報通信
は、システム内のすべての回線の現在の状態（不使用、
リンギング、話中または保留）をインターフェイススイ
ッチ上のすべての機能プロセッサーに知らせる。状態同
報通信は、また、データパケットを、交換ネットワーク
のすべてのインターフェイススイッチ機能プロセッサー
に同報通信するために使用される。インターフェイスス
イッチ事象同報通信は、すべてのインターフェイススイ
ッチ機能プロセッサーに、それらが含まれうる事象の発
生を警告する。
【０２３０】同報通信メッセージは、すべてのインター
フェイススイッチにもどる同報通信が行われる前に、重
畳ポイント(fold point)に向けて、複数のスイッチ素子
を介して交換ネットワーク内を伝送される。交換ネット
ワークは１組のスイッチ素子ステージとして形成されて
いる。これらのスイッチ素子ステージのうちの第１のス
テージは、キーステーションおよび回線カードに対する
交換ネットワークインターフェイスからなり、第２のス
テージは、アクセススイッチステージと呼ばれ、ｎthス
テージは重畳ポイントと呼ばれる。重畳ポイントまたは
反射スイッチは、「イン」同報通信ＦＩＦＯバッファー
の同報通信メッセージがスイッチ素子の「アウト」同報
通信ＦＩＦＯバッファーに転送されるような（システム
初期設定で定義された）交換ネットワークのスイッチ素
子からなっている。
【０２３１】同報通信システムは、インターフェイスス
イッチ機能プロセッサーを有し、第１チャンネル上の２
バイトのデータ、および同報通信メッセージ（状態また
は事象）内に含まれるデータの形式を識別するためのフ
ラグからなっており、第２チャンネル上の同一のフレー
ムの別の２バイトのデータと対を形成する。このチャン
ネル対は、隣接するチャンネル上にあることが好まし
い。ここで用いられるように、「メッセージ」は、交換
ネットワークを通じたデータまたは情報の同報通信の離
散的な量を表しており、使用されるチャンネルの大きさ
または数に限定されない。ここで説明するように、同報
通信メッセージは、２チャンネルの各チャンネル上に１
６ビット（合計で３２ビット）を有しているが、これ
は、特定のシステムの実施例に応じて増減させることが
できる。
【０２３２】図２９に示したように、同報通信メッセー
ジは、すべてのインターフェイススイッチ機能プロセッ
サーに対する第１チャンネル上を伝送される符号を付さ
れた２バイトの引き数に、対をなすチャンネル上の同一
フレーム内に伝送される第２の２バイト引き数を結合し
たものからなっている。同報通信メッセージの第２の引
き数は、一般に、第１の引き数に対応するデータ引き数
である。
【０２３３】同報通信メッセージの第１の引き数は、同
報通信メッセージがメモリ内にインデックスを付与され
るのかまたは事象の発生とみなされるのかどうかを表
す、図２９に「Ｂm 」で示した第１ビット（最も重要な
ビット）を含んでいる。もし同報通信メッセージがメモ
リ内にインデックスを付与されるならば、第１の引き数
の残りのものは、同報通信メッセージをメモリ内にイン
デックスを付して記憶するために使用される。もし事象
の発生であれば、同報通信メッセージは、記憶され、さ
らなる処理のためにそっくり全部、機能プロセッサーに
伝送される。
【０２３４】すべてのインターフェイススイッチ状態ま
たは事象の同報通信は、専用同報通信チャンネル上に確
立された重複経路を通じてすべてのインターフェイスス
イッチ機能プロセッサーに伝送される。同報通信チャン
ネルは、すべての要求される通信リンク上の一対のチャ
ンネルである。特定の通信リンク要件および構成が、シ
ステムに対して決定され、システム初期設定時に設定さ
れる。同報通信チャンネルは連続的である必要はない
が、第１チャンネルはより下位の数でなければならな
い。好ましい実施例として、同報通信チャンネルは各通
信リンクのチャンネル３０および３１上において達成さ
れる。
【０２３５】各インターフェイススイッチに対する冗長
通信リンクが与えられることが望ましい。各インターフ
ェイススイッチから２つのアクセススイッチに至る（２
つの通信リンクを使用する）冗長状態同報通信接続が存
在する。これは、各々の同報通信メッセージの伝播に対
する高い信頼性を与え、それによって、交換ネットワー
クにおけるいかなるシグナル障害も、同報通信メッセー
ジの伝播を妨げえない。同報通信のためにインターフェ
イススイッチによって使用される２つの通信リンクのそ
れぞれの識別は、システム初期設定の際に指定され、通
信リンクの１つの障害事象に動的に再配置される。
【０２３６】図３０および図３１を参照して、各スイッ
チ素子４６２において、２つの同報通信先入れ先出し
（ＦＩＦＯ）レジスタ４６４、４６６が、同報通信メッ
セージを同報通信チャンネルを通じて伝送するために与
えられる。同報通信ＦＩＦＯバッファー４６４、４６６
は、２つのモード、すなわち、(1) 同報通信ＦＩＦＯバ
ッファーがスイッチポートバスとコントローラバスの間
に接続された（インターフェイススイッチに対する）イ
ンターフェイスモードと、(2) 同報通信ＦＩＦＯバッフ
ァーがスイッチポートバスのみに接続された（他のすべ
てのスイッチ素子に対する）スイッチ素子モードのいず
れかにおいてプログラムされる。
【０２３７】インターフェイスモードにおいて、「イ
ン」同報通信ＦＩＦＯバッファー４６４は、コントロー
ラバスから、コントローラ４６８によってロードされ、
スイッチポートバスに対するアウトアドレスポインタを
通じてアンロードされる（図３参照）。「アウト」同報
通信ＦＩＦＯバッファー４６６は、スイッチポートバス
からインアドレスポインタを通じてロードされ、コント
ローラバス上のコントローラ４６８によってアンロード
される。ここで用いられるように、「イン」は、重畳ポ
イントに向けて交換ネットワークの内側に進行する同報
通信メッセージを意味し、「アウト」は、重畳ポイント
から遠ざかるように交換ネットワークから外側に進行す
る同報通信メッセージを意味する。同報通信ＦＩＦＯバ
ッファーはそれぞれ、全フレームに対してデータを保持
することができ、また、同一のデータが異なる出力スイ
ッチポートによって繰り返し読み出されることを可能と
する。
【０２３８】初期設定の際に、正確なアドレスが、スイ
ッチポートの各同報通信チャンネルに対応するインアド
レスおよびアウトアドレスポインタ内に配置される。こ
れらのアドレスは、２つの同報通信ＦＩＦＯバッファー
（「イン」または「アウト」）のうちの１つの一番上ま
たは一番下を指示する。同報通信ＦＩＦＯバッファーの
各々のインプットには、正当なメッセージのみが同報通
信ＦＩＦＯバッファーにロードされることを保証するた
めの「フィルター」が存在する。
【０２３９】図３０は、交換ネットワークを通じた、反
射スイッチに向かう同報通信メッセージの伝播を説明し
たものである。すべてのインターフェイススイッチは、
同報通信またはマルチキャストメッセージを初期設定す
ることができる。例えば図３０において、スイッチ素子
４６２は、回線カードが接続されたそれぞれの回線の状
態をもつ回線状態テーブルを含む回線カードに接続され
たインターフェイススイッチからなっている。シグナル
が受信され、入力コールを表示するとき、インターフェ
イススイッチ機能プロセッサーは、回線状態テーブルの
回線の状態を変更した後、同報通信メッセージ４７０を
コントローラ４６８に与える。そして、コントローラ４
６８は、同報通信メッセージを、ハードウェアによって
自動的に出力スイッチポート４７２に転送されるべき
「イン」同報通信ＦＩＦＯバッファー４６４に書き込
む。したがって、機能プロセッサー４７４は、回線状態
に（すなわち事象方式上の）変化があるときに回線状態
を伝送するだけである。
【０２４０】同報通信メッセージは、その後、重畳ポイ
ントに達するまで「イン」同報通信ＦＩＦＯレジスタ４
６４に対するインプットスイッチポート４７２から、ア
ウトプットスイッチポート４７２に転送されるスイッチ
素子１０を介して、交換ネットワークの至る所に伝播さ
れる。アクセスまたはセクションスイッチにおいて、同
報通信メッセージが重畳ポイントに向けてシステム内に
伝播しているとき、同報通信メッセージが「イン」同報
通信ＦＩＦＯバッファー４６４にロードされ、そしてそ
の後、反射スイッチに向けて予め決定されるアウトプッ
トスイッチポート４７２に伝送される。どのスイッチポ
ートが、反射スイッチに向かう順方向同報通信メッセー
ジに対して使用されるべきかの指定が、システム初期設
定の際に行われ、その後動的に変更され得る。
【０２４１】図３０において、重畳ポイントまたは反射
スイッチは、図面の最も右側にあるスイッチ素子４６２
である。反射スイッチで受信されたとき、同報通信メッ
セージは、「アウト」同報通信ＦＩＦＯバッファー４６
６内にロードされる。
【０２４２】図３１は、交換ネットワークを通じて、重
畳ポイントから外側に向かう同報通信メッセージの伝播
を説明したものである。反射スイッチにおいて、同報通
信メッセージは、「アウト」同報通信ＦＩＦＯバッファ
ー４６６からすべてのスイッチポート４７２に転送され
る。アクセスまたはセクションスイッチにおいて、同報
通信メッセージが反射スイッチから出力されるとき、同
報通信メッセージはスイッチ素子の「アウト」同報通信
ＦＩＦＯバッファー４６６内にロードされ、その後すべ
てのスイッチポートに伝送される。
【０２４３】インターフェイススイッチはすべて、同報
通信およびマルチキャストメッセージを受信することが
できる。コントローラ４６８は、同報通信メッセージ４
７０が共有メモリ４７６内にインデックスを付されるの
かまたは事象とみなされて図３１に示したように機能プ
ロセッサー４７４に伝送されるのかどうかを決定する。
例えば、キーステーションに接続されたインターフェイ
ススイッチにおいて、回線状態同報通信メッセージは、
コントローラ４６８によって機能プロセッサーメモリ４
７６内に配置されたテーブル内に記憶される。
【０２４４】同報通信メッセージの最も重要なビットが
０であるとき、同報通信メッセージは、状態同報通信で
あるとみなされ、（論理アドレスコードまたはＬＡＣを
発信する）第１チャンネルの引き数の値は、図３２に示
したように、第２チャンネル（回線状態ビットである
「Ｂs 」）の引き数の値を機能プロセッサーの同報通信
インデックステーブルに書き込むためのインデックスと
して使用される。図３３に示したように、機能プロセッ
サーは、また、ボタンの順序に配置されたボタンテーブ
ルを有していることによって、記憶されたＬＡＣに対応
する回線を与える。同報通信インデックステーブルは、
交換ネットワークに接続されたすべての回線に対する特
定の回線カードＬＡＣに対応する回線状態を含んでい
る。回線状態は、したがって、特定のキーステーション
ボタンに対応している。状態同報通信システムは、ま
た、同様にして使用され、各インターフェイススイッチ
機能プロセッサーに対して離散的な量のデータを同報通
信するための高速化手段を与えるものであることがわか
る。
【０２４５】機能プロセッサー４７４は、キーステーシ
ョンに対し、特定のキーステーションに適用する状態変
化のみを引出しおよび転送する。各キーステーションに
対する回線状態のテーブルが更新され、テーブルの内容
が、キーステーションに対して単一のデータパケットと
して転送される。新たに転送されたデータパケットはそ
れぞれ、キーステーションの回線状態テーブルに記憶さ
れた古いデータの上に重ね書きされる。回線状態情報
は、キーステーションのＬＥＤを通じて表示される。
【０２４６】システムは、また、各々の回線の状態の変
化に注意し、「変化リスト」をキーステーションに転送
されるべくコンパイルするように構成されていることが
わかる。しかしながら、この構成は、変化を引き起こす
ボタンが識別されなければならないことを必要とする。
【０２４７】同報通信メッセージの最も重要なビットが
１であるとき、同報通信メッセージは、事象同報通信で
あるとみなされ、第１チャンネルのデータワードの値は
発信ＬＡＣとなり、また第２チャンネルのデータワード
の値は、事象記述子となる。事象は、マルチキャストメ
ッセージ（この場合、タイプアドレスコードまたはＴＡ
Ｃは第２チャンネル内において与えられる）、システム
構成更新、データおよび時刻を含みうる。
【０２４８】マルチキャスティングは、ローカルエリア
ネットワーク（ＬＡＮ）形式のシステムを容易に達成す
ることがわかる。しかしながら、その２地点間構造のた
めに、このようなマルチキャスティングを交換ネットワ
ークにおいて実行することは困難である。しかしなが
ら、本発明によるシステムによれば、このようなマルチ
キャスティングを容易に行うことができる。
【０２４９】本発明におけるマルチキャスティングは、
本質的に「コールバック」スキームとして実行される。
事象同報通信は、交換ネットワークおよびインターフェ
イススイッチのすべての機能プロセッサーを通過して伝
播する。インターフェイススイッチは、それらが、事象
同報通信が発信された発信ＬＡＣにもどる経路を指定す
る、伝送されたＴＡＣをもつプループ（または「形
式」）のメンバーであることを認識している。このよう
なマルチキャストの容易さは、例えば、交換ネットワー
クのインターフェイススイッチに対するソフトウェア更
新を動的にロードする際に特に効果的である。インター
フェイススイッチは、それらがアドレス指定されたＴＡ
Ｃのメンバーであることを認識し、発信ＬＡＣにもどる
経路を指定することによって、（例えばシステムセンタ
ーに接続された）発信インターフェイススイッチからソ
フトウェア更新を検索することができる。
【０２５０】この同報通信の容易さは、また、重要な新
たな特徴を生じさせる。例えば、仮想専用回線が実現さ
れ得る（この場合、発信ＬＡＣは入力コールのものとな
り、事象記述子は専用回線識別子となる）。さらに、投
資マーケット価格照会が、この容易さをもつボタンを押
すことによってトレーダーの利用に供することが可能と
なる（この場合、発信ＬＡＣはストック識別子となり、
事象記述子は価格となる）。
【０２５１】したがって、同報通信メッセージは、図３
０に示したように（すなわち、同報通信ＦＩＦＯバッフ
ァーに対する複数のインプット、同報通信ＦＩＦＯバッ
ファーからの１つのアウトプット）、それらが交換ネッ
トワークの重畳ポイントに達するまで、非同報通信的方
法で交換ネットワーク内に送られる。重畳ポイントか
ら、同報通信メッセージは、図３１に示したように（す
なわち、同報通信ＦＩＦＯバッファーに対する１つのイ
ンプット、同報通信ＦＩＦＯバッファーからの複数のア
ウトプット）、交換ネットワークからインターフェイス
スイッチに向けられたすべての使用可能な同報通信チャ
ンネル上を伝送される。
【０２５２】インターフェイススイッチから２個のアク
セススイッチに至る冗長状態同報通信接続によって、セ
クションスイッチからアクセススイッチに到達する状態
メッセージの数が重複する。冗長同報通信メッセージ
は、データテーブルがただ同一のデータを重ね書きされ
るときには問題を生じることがないことは明らかであ
る。しかしながら、トラフィックを考慮すれば、繰り返
しが小さくなり、さもなければ同報通信ＦＩＦＯバッフ
ァーが極端に大きくなることが必要となる。
【０２５３】交換ネットワークは、したがって、初期設
定され、動的に再配置されて、極端な処理ロードを伴わ
ずに冗長同報通信メッセージをもつことができる。セク
ションスイッチから２個のアクセススイッチの与えられ
たグループに至る２つの通信リンク上の２つのチャンネ
ルが、同報通信メッセージに対して使用される。これら
の２組のチャンネルのうち、一方のチャンネエルの組は
使用に対して指定され、他方のチャンネルの組は障害の
発生した場合のバックアップを与える。どのチャンネル
対が使用され、どのチャンネル対がバックアップとして
準備されるのかは、任意に選択され、動的に変更されう
る。したがって、アクセススイッチは、すべての与えら
れた同報通信メッセージに対する４つの代わりに、２つ
の同一のメッセージのみを受信する。アクセススイッチ
の状態メッセージのフィルタリングに関係する処理ロー
ドは、こうして１／２に削減される。
【０２５４】前述の議論から明らかなように、同報通信
メッセージは、事象方式において初期設定されが、同報
通信メッセージは、またポーリングされた方式において
も初期設定されることができ、いずれかまたは事象初期
設定された同報通信メッセージとの結合が可能である。
【０２５５】１：１０**１１より良好な相互切り換え通
信リンク上のビットエラー率を伴って、大量のロードを
実行した場合に１０日毎に約１つのメッセージが、通信
リンクビットエラーによって失われうる。この確立を計
算するために、もし重要であると考えられるならば、各
回線の状態が、ある特定の時間間隔、例えば１０秒毎に
伝送されうる。この伝送が時間分散的であれば、それ
は、トラフィックローディングのときに無視しうる影響
を有することがわかる。１０秒タイマーが使用され、こ
れは、状態変化が生じるたびにリセットされることによ
り、１０秒間に変更されない回線状態のみが再び伝送さ
れるようする。
【０２５６】スイッチプレーンの通信リンクまたはスイ
ッチ素子障害が、同報通信メッセージの消失を引き起こ
さないようにするため、プレーン内にいずれかの通信リ
ンクまたはスイッチ素子障害が生じる場合に、スイッチ
プレーン全体が同報通信メッセージを搬送することがで
きないようにすることが望ましい。これは、ゼロ(NULL)
アドレスを、アクセススイッチから不能にされたプレー
ンに至るスイッチポートの各同報通信チャンネルに対応
するアウトアドレスレジスタに書き込むことによって達
成される。これは、プレーンに対する通常のトラフィッ
クに影響を及ぼさない。
【０２５７】キーステーションの付加的な回線インディ
ケータ、ラインインユースがこのシステムによって容易
になされる。キーステーションのボタンが押されたと
き、伝送されたボタンコードがインターフェイススイッ
チの機能プロセッサーによって解読され、当該ボタンに
対応するボタンテーブル内のビットを設定する。このビ
ットは、そのボタンに対応するどのラインインユース
（Ｉ−使用）が作動されるのかを表示するために使用さ
れる。
【０２５８】これまでに説明してきた分散交換ネットワ
ークにおいて、多くの同報通信システムパラメータが設
定され、望ましいトラフィック能力およびシステム信頼
性を与える。このようなパラメータは次のものを含んで
いる。すなわち、(1) 同報通信ＦＩＦＯバッファーの大
きさ、(2) 同報通信ＦＩＦＯバッファーの個数、(3) 同
報通信の通信リンクの個数（入力および出力）、(4) 各
通信リンク上のチャンネルの数、(5) 同報通信メッセー
ジの大きさ、(6) 同報通信メッセージの個数、(7) 重畳
ポイントの位置
【０２５９】これまで本発明の好ましい実施例について
説明してきたが、ここで用いられた用語は、本発明を限
定するより、むしろ説明するための用語であり、特許請
求の範囲に記載した事項の範囲内で、変更例を案出する
ことが可能であることが理解される。例えば、キーステ
ーションに関して議論してきたにもかかわらず、本発明
は標準的な電話ステーションにも等しく適用可能であ
る。加えて、主としてデュプレックス通信経路によって
議論してきたが、本発明はシンプレックス通信経路にも
等しく適用可能である。
【図面の簡単な説明】
【図１】交換ネットワークのブロック図である。
【図２】データフォーマットを説明した図である。
【図３】交換ネットワークにおけるスイッチ素子のブロ
ック図である。
【図４】図３のスイッチ素子の概念図である。
【図５】図１のインターフェイススイッチのレイアウト
を説明した図である。
【図６】会議経路またはデュプレックス経路において使
用されるスイッチ素子を説明した図である。
【図７】会議経路またはデュプレックス経路において使
用されるスイッチ素子を説明した図である。
【図８】図３のＦＩＦＯバッファ部を説明した図であ
る。
【図９】図３の機能プロセッサー部の機能ブロック図で
ある。
【図１０】コントローラおよび機能処理メモリマップを
説明した図である。
【図１１】クロスポイント第１チャンネルイン／アウト
ルックアップテーブルを説明した図である。
【図１２】次のチャンネルインリンクリストテーブルを
説明した図である。
【図１３】次のチャンネルアウトリンクリストテーブル
を説明した図である。
【図１４】パケット制御バッファのブロック図である。
【図１５】本発明による可用性テーブルの概念図であ
る。
【図１６】可用性テーブルのシングル連想メモリセルを
説明した図である。
【図１７】チャンネルアロケーションシステムのブロッ
ク図である。
【図１８】チャンネル選択レジスタのブロック図であ
る。
【図１９】チャンネル選択レジスタの検索機能を説明し
たブロック図である。
【図２０】チャンネル選択レジスタの検索機能を説明し
たブロック図である。
【図２１】ポート選択レジスタのコンポーネントを説明
したブロック図である。
【図２２】交換ネットワークに接続されたものとして示
したキーステーションの概念図である。
【図２３】交換ネットワークに接続されたものとして示
したキーステーションインターフェイスの概念図であ
る。
【図２４】交換ネットワークに接続されたものとして示
した専用回線インターフェイスの概念図である。
【図２５】キーステーションと回線の間にデュプレック
ス音声経路を生成するためのアクションシーケンスの例
を説明した図である。
【図２６】キーステーションと回線の間にデュプレック
ス音声経路を生成するためのアクションシーケンスの例
を説明した図である。
【図２７】キーステーションと回線の間にデュプレック
ス音声経路を生成するためのアクションシーケンスの例
を説明した図である。
【図２８】会議経路を説明した図である。
【図２９】同報通信メッセージの構造を説明した図であ
る。
【図３０】交換ネットワークを通じて、折り畳み地点に
向かう同報通信メッセージの伝播を説明した図である。
【図３１】交換ネットワークを通じて、折り畳み地点か
ら外側に伝播する同報通信メッセージの伝播を説明した
図である。
【図３２】同報通信インデックステーブルの構造を説明
した図である。
【図３３】ボタンテーブルの構造を説明した図である。
【符号の説明】
１１ ナショナルディジタルネットワーク １２ キーステーション １３ 専用回線 １４ 中央オフィス １５ システムセンター ２０ ターミナルユニット ２２ インターフェイススイッチ ２４ アクセススイッチ ２６ セクションスイッチ ２８ 反射スイッチ ３０ スイッチプレーン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン エム、コットン アメリカ合衆国、コネチカット州 06855、 イースト ノーウォルド、アイランド ド ライブ トゥエンティワン １ (72)発明者 ニール シー、オールセン アメリカ合衆国、コネチカット州 06460、 ミルフォード、ウィーラーズ ファームズ ロード 810 (72)発明者 アレックス ティー、ウィシンク アメリカ合衆国、コネチカット州 06525、 ウッドブリッジ、サンブルック ロード 39 (72)発明者 ゲーリー ブイ、ピーパー アメリカ合衆国、コネチカット州 06492‐4726、ウォーリングフォード、シ ンプソン アベニュー 29 (72)発明者 ニコラス ネキュラ アメリカ合衆国、ニューヨーク州 10552、 マウント バーノン、ノース テラス ア ベニュー 675、アパートメント ４ビー (72)発明者 ウィリアム エイ、オズワルド アメリカ合衆国、コネチカット州 06478、 オックスフォード、リアルティ ロード 44 (72)発明者 エンリーケー アブレー アメリカ合衆国、コネチカット州 06484、 ハンチントン、キャピタル ドライブ 108 (72)発明者 モーリス ジェイ、マスカレナーズ アメリカ合衆国、コネチカット州 06905、 スタンフォード、リチャーズ アベニュー 29、アパートメント ビー (72)発明者 ルーディー デ ブルーイン アメリカ合衆国、コネチカット州 06418、 ダービー、オレンジウッド ウェスト ９ Ｆターム(参考） 5K069 BA02 CB01 DB11 FA07 FB02

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 時分割多重化チャンネル内においてパル
    ス符号変調（ＰＣＭ）データを搬送する通信リンクを通
    じて、システム内のアドレス指定可能な位置を相互接続
    するための複数のスイッチ素子を有する電話交換システ
    ムにおいて、前記スイッチ素子はそれぞれ、入力データ
    を受信するためのインプットおよび出力データを送信す
    るためのアウトプットを有する複数のスイッチポート
    と、複数のアドレス指定可能な位置を有するメモリ手段
    とを有し、前記スイッチポートからの前記入力データは
    前記アドレス指定可能なメモリ位置のいずれか１つに書
    き込まれることができ、前記スイッチポートからの出力
    データは前記アドレス指定可能なメモリ位置のいずれか
    １つから読み出されることができ、前記スイッチ素子
    は、さらに、入力データを書き込みそして出力データを
    読み出すための前記メモリ位置のアドレスを記憶するこ
    とができるポインタテーブルを有し、前記アドレスは前
    記入力および出力データの各１つに対応しており、前記
    スイッチ素子は、さらに、前記入力データが前記メモリ
    手段内において同一のアドレスを有しているとき、２つ
    またはそれ以上の入力データの和をとる加算手段と、ス
    イッチ素子の作動を行い、前記アドレス指定可能な位置
    のアドレスを処理することによって出力スイッチポート
    を選択するのに適合したプロセッサー手段とを有してい
    ることを特徴とする電話交換システム。
  2. 【請求項２】 前記アドレス指定可能な位置が一義的な
    論理アドレスコードによって識別されることを特徴とす
    る請求項１に記載の電話交換システム。
  3. 【請求項３】 交換システムにおいてスイッチ素子を接
    続する前記通信ンリンクが、チャンネルあたり２４ビッ
    トの情報をもつシリアル３２チャンネル時分割多重化フ
    レームフォーマットでシリアルデータを供給し、各フレ
    ームにおける各チャンネルが独立な通信経路に対応して
    いることを特徴とする請求項２に記載の電話交換システ
    ム。
  4. 【請求項４】 前記一義的な論理アドレスコードが、複
    数の電話ターミナルユニットおよび複数の電話回線を含
    んでいることを特徴とする請求項３に記載の電話交換シ
    ステム。
  5. 【請求項５】 前記交換ネットワークの前記スイッチ素
    子がステージ内に配置され、前記電話ターミナルユニッ
    トおよび前記電話回線の間の相互接続が、複数のスイッ
    チ素子を通過し、前記スイッチ素子のそれぞれが、それ
    らを通過する経路を選択するのに適合していることを特
    徴とする請求項４に記載の電話交換システム。
  6. 【請求項６】 前記交換ネットワークの第１のステージ
    が、前記電話ターミナルユニットおよび前記電話回線に
    応答するのに適合したインターフェイススイッチ素子を
    含んでいることを特徴とする請求項５に記載の電話交換
    システム。
  7. 【請求項７】 前記交換ネットワークの第２のステージ
    が、前記インターフェイススイッチからデータを受け取
    るためのアクセススイッチからなる複数のスイッチ素子
    を有し、各インターフェイススイッチは、同一のデータ
    を複数の関係するアクセススイッチに伝送することを特
    徴とする請求項６に記載の電話交換システム。
  8. 【請求項８】 通信リンクを通じてターミナルを相互接
    続する複数のスイッチ素子を有するディジタル電話交換
    システム内の第１および第２のアドレス指定可能な位置
    の間におけるデュプレックスコールを与えるデュプレッ
    クス通信システムにおいて、各第１の経路内に搬送され
    るデータを書き込みおよび読み出すための、前記各第１
    の経路内の各スイッチ素子における第１のメモリ位置を
    選択的に割り当てることによって、前記スイッチ素子を
    通じて、前記アドレス指定可能な位置の各１つから指定
    されたスイッチ素子における指定されたブリッジポート
    に向けてデータを搬送するための第１経路を指定するこ
    とができる手段と、前記アドレス指定可能な位置から前
    記指定されたブリッジポートに至る前記２つの経路が交
    差する前記指定されたスイッチ素子内の加算装置を使用
    可能とする手段とを有し、前記指定されたスイッチ素子
    のそれぞれにおける前記加算装置は、前記第１の経路内
    を搬送されるデータの和をとり、前記和を前記指定され
    たスイッチ素子の第１のメモリ位置において書き込みお
    よび読み出すことができ、さらに、各第２の経路内を搬
    送される前記データの和を書き込みおよび読み出すため
    の、前記各第２の経路内の各スイッチ素子における第２
    のメモリ位置を選択的に割り当てることによって、前記
    スイッチ素子を通じて、前記指定されたブリッジポート
    から前記アドレス指定可能な位置の各１つにデータを搬
    送するための第２の経路を指定することができる手段を
    有していることを特徴とするデュプレックス通信システ
    ム。
  9. 【請求項９】 各スイッチ素子内の前記第１および第２
    のメモリ位置のアドレスが、ポインタテーブルによって
    与えられ、各スイッチ素子に対する多くの入力データが
    同一のメモリ位置にアドレス指定されることができ、前
    記スイッチ素子からの多くの出力データが同一のメモリ
    位置から読み出されることができることを特徴とする請
    求項８に記載のデュプレックス通信システム。
  10. 【請求項１０】 前記アドレス指定可能な位置が、一義
    的な論理アドレスコードによって識別されることを特徴
    とする請求項９に記載のデュプレックス通信システム。
  11. 【請求項１１】 前記交換ネットワークの前記スイッチ
    素子がステージ内に配置され、前記電話ターミナルユニ
    ットおよび前記電話回線の間の相互接続が、複数のスイ
    ッチ素子を通過し、前記スイッチ素子がぞれぞれ、それ
    らを通過する経路を指定するのに適合していることを特
    徴とする請求項１０に記載のデュプレックス通信システ
    ム。
  12. 【請求項１２】 前記交換ネットワークの第１のステー
    ジが、前記電話ターミナルユニットおよび前記電話回線
    に対して応答するのに適合したインターフェイススイッ
    チ素子を含んでいることを特徴とする請求項１１に記載
    のデュプレックス通信システム。
  13. 【請求項１３】 各インターフェイススイッチにおい
    て、前記ブリッジポートが、同一のスイッチポートのア
    ウトプットおよびインプットを接続することによって与
    えられることを特徴とする請求項１２に記載のデュプレ
    ックス通信システム。
  14. 【請求項１４】 前記インターフェイススイッチが、前
    記インターフェイススイッチに結合されたデュプレック
    スコールにおける各パーティーによって発生せしめられ
    た音声データを減算することができるエコー消去装置を
    有し、各インターフェイススイッチは、会議モードにお
    ける他のパーティーから音声データを得ることができる
    ことを特徴とする請求項１３に記載のデュプレックス通
    信システム。
  15. 【請求項１５】 前記エコー消去装置が、確認メッセー
    ジを前記ブリッジポートに送る手段と、前記確認メッセ
    ージが送られた時間から、前記確認メッセージが受信さ
    れた時間までの前記確認メッセージの往復伝送時間遅延
    を測定する手段とを有し、前記時間遅延は、会議モード
    における各パーティーによって発生せしめられた音声デ
    ータの減算のタイミングをとるために使用されることを
    特徴とする請求項１３に記載のデュプレックス通信シス
    テム。
  16. 【請求項１６】 通信リンクを通じて前記ターミナルを
    相互接続する複数のスイッチ素子を有するディジタル電
    話交換システムにおけるターミナル間の会議コールを与
    えるための会議システムにおいて、交換ネットワークの
    前記スイッチ素子を経て、前記ターミナルの各１つから
    １つのブリッジポートに向けてデータを搬送するための
    第１の経路を指定する手段と、前記ターミナルから前記
    ブリッジポートに至る２つまたはそれ以上の経路が交差
    する各スイッチ素子における加算装置を使用可能とする
    手段とを有し、前記加算装置は、前記第１の経路内を搬
    送されるデータを加算し、前記ブリッジポートで、前記
    ターミナルに対応するすべての音声データの和が利用可
    能であるようにし、さらに、前記ブリッジポートから前
    記電話ユニットの各々に向けてデータを搬送するための
    第２の経路を選択的に割り当てる手段を有し、前記第２
    の経路は、すべての音声データの和を経路指定すること
    ができることを特徴とする会議システム。
  17. 【請求項１７】 前記ターミナルの各１つから前記ブリ
    ッジポートに向かうデュプレックス経路が指定されるよ
    うに、前記第１および第２の経路が与えられていること
    を特徴とする請求項１６に記載の会議システム。
  18. 【請求項１８】 前記ターミナルが複数の電話ターミナ
    ルユニットおよび複数の電話回線を有していることを特
    徴とする請求項１６に記載の会議システム。
  19. 【請求項１９】 前記電話ターミナルユニットが、専用
    電話回線通信を選択するために使用されるトレーダーキ
    ーステーションを有していることを特徴とする請求項１
    ８に記載の会議システム。
  20. 【請求項２０】 前記交換ネットワークの前記スイッチ
    素子が、ステージ内に配置され、前記電話ターミナルユ
    ニットと前記電話回線の間の相互接続が、複数のスイッ
    チ素子を通過し、前記スイッチ素子のそれぞれが、それ
    を通過する経路を指定するのに適合していることを特徴
    とする請求項１９に記載の会議システム。
  21. 【請求項２１】 前記交換素子がそれぞれ、入力データ
    を受信するためのインプットおよび出力データを送信す
    るためのアウトプットを有する複数のスイッチポート
    と、前記入力データを記憶することができる複数のアド
    レス指定可能なメモリ位置を有するメモリ手段と、入力
    データを書き込み、出力データを読み出すための前記メ
    モリ位置のアドレスであって、前記入力および出力デー
    タの各１つに対応するアドレスを記憶することができる
    ポインタテーブルと、前記入力データが前記メモリ位置
    の同一のアドレスを有するとき、２つまたはそれ以上の
    入力データを加算する加算手段と、スイッチ素子および
    前記スイッチポートの作動を行うのに適合したプロセッ
    サー手段とを有していることを特徴とする請求項２０に
    記載の会議システム。
JP2002126351A 1991-09-26 2002-04-26 多重回線電話通信に対する分散制御交換ネットワーク Expired - Lifetime JP3860500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/766,047 US5255264A (en) 1991-09-26 1991-09-26 Distributed control switching network for multi-line telephone communications
US07/766047 1991-09-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28084292A Division JP3605121B2 (ja) 1991-09-26 1992-09-25 多重回線電話通信に対する分散制御交換ネットワーク

Publications (2)

Publication Number Publication Date
JP2003009267A true JP2003009267A (ja) 2003-01-10
JP3860500B2 JP3860500B2 (ja) 2006-12-20

Family

ID=25075240

Family Applications (2)

Application Number Title Priority Date Filing Date
JP28084292A Expired - Lifetime JP3605121B2 (ja) 1991-09-26 1992-09-25 多重回線電話通信に対する分散制御交換ネットワーク
JP2002126351A Expired - Lifetime JP3860500B2 (ja) 1991-09-26 2002-04-26 多重回線電話通信に対する分散制御交換ネットワーク

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP28084292A Expired - Lifetime JP3605121B2 (ja) 1991-09-26 1992-09-25 多重回線電話通信に対する分散制御交換ネットワーク

Country Status (4)

Country Link
US (1) US5255264A (ja)
EP (1) EP0534784B1 (ja)
JP (2) JP3605121B2 (ja)
DE (1) DE69232025T2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715396A (en) * 1992-10-13 1998-02-03 Bay Networks, Inc. Method for providing for automatic topology discovery in an ATM network or the like
US5694547A (en) * 1992-10-13 1997-12-02 Bay Networks, Inc. System for registration of clients in an ATM network providing for communication of client registration messages to a central manager
US5428766A (en) * 1992-12-01 1995-06-27 Digital Equipment Corporation Error detection scheme in a multiprocessor environment
KR960010891B1 (ko) * 1993-10-19 1996-08-10 재단법인 한국전자통신연구소 반향제거 기능의 장애발생시 통화유지가 가능한 통화경로 스위칭 제어장치 및 방법
JPH0779233A (ja) * 1993-06-29 1995-03-20 Synoptics Commun Inc トポロジを確定する装置及びトポロジ情報を通信する方法及び装置
FR2720577B1 (fr) * 1994-05-27 1996-08-14 Sgs Thomson Microelectronics Circuit de détection de tonalité téléphonique.
US5619497A (en) * 1994-12-22 1997-04-08 Emc Corporation Method and apparatus for reordering frames
US5878277A (en) * 1995-05-23 1999-03-02 Hitachi Denshi Kabushiki Kaisha Communication system having at least two types of communication channels
US6072796A (en) * 1995-06-14 2000-06-06 Avid Technology, Inc. Apparatus and method for accessing memory in a TDM network
US6141346A (en) * 1995-07-19 2000-10-31 Fujitsu Network Communications, Inc. Point-to-multipoint transmission using subqueues
JPH11512583A (ja) * 1995-09-14 1999-10-26 フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド 広域ａｔｍ網内のバッファ割付用送信側制御式フロー制御
JP3426829B2 (ja) * 1995-12-28 2003-07-14 株式会社日立コミュニケーションテクノロジー ディーリング通話システムのディーリング通話端末装置の遠隔制御方法
JP2000517488A (ja) * 1996-01-16 2000-12-26 フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド Ａｔｍ網用の信頼性と柔軟性のあるマルチキャスト機構
US5812556A (en) * 1996-07-03 1998-09-22 General Signal Corporation Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register
US5805614A (en) * 1996-07-03 1998-09-08 General Signal Corporation Fault tolerant switch fabric with control and data correction by hamming codes
US5748905A (en) * 1996-08-30 1998-05-05 Fujitsu Network Communications, Inc. Frame classification using classification keys
US5805690A (en) * 1996-10-07 1998-09-08 Timeplex, Inc. Method of distributed call control in a distributed transit PBX system
US5859849A (en) * 1997-05-06 1999-01-12 Motorola Inc. Modular switch element for shared memory switch fabric
JP3195274B2 (ja) * 1997-06-16 2001-08-06 埼玉日本電気株式会社 Ｔｄｍａ音声情報読出装置
US6330328B1 (en) 1997-08-28 2001-12-11 Teltronics, Inc. Modular digital telephone system and method including an universal telephony shelf
US6633639B1 (en) * 1997-12-30 2003-10-14 Nortel Networks Limited Telephone switch configuration detector
NO313027B1 (no) 1998-03-06 2002-07-29 Ericsson Telefon Ab L M Fremgangsmåte for å forbedre en nettstruktur, spesielt et intelligent nett
AU760313B2 (en) 1998-06-19 2003-05-15 Juniper Networks, Inc. A quality of service facility in a device for performing IP forwarding and ATM switching
US6980543B1 (en) * 1998-06-19 2005-12-27 Juniper Networks, Inc. Interconnect network for operation within a communication node
US7002982B1 (en) * 1998-07-08 2006-02-21 Broadcom Corporation Apparatus and method for storing data
US6567518B1 (en) 1998-08-28 2003-05-20 Teltronics, Inc. Method of field programmable gate array configuration
WO2000016202A1 (en) * 1998-09-16 2000-03-23 Sony Electronics Inc. Apparatus and method to efficiently implement a switch architecture for a multiprocessor system
US6453022B1 (en) 1998-12-31 2002-09-17 At&T Corporation Multi-line telephone with input/output mixing and audio control
JP3788125B2 (ja) * 1999-08-25 2006-06-21 株式会社日立製作所 パケット送受信方法およびその装置
US6578086B1 (en) 1999-09-27 2003-06-10 Nortel Networks Limited Dynamically managing the topology of a data network
IL164226A0 (en) * 2004-09-22 2005-12-18 Elop Electrooptics Ind Ltd Communication link for rotating turret
US7689568B2 (en) * 2006-12-28 2010-03-30 Industrial Technology Research Institute Communication system
US9674118B2 (en) * 2014-03-19 2017-06-06 xCelor LLC System and method for low-latency network data switching
CN112737956A (zh) * 2019-10-28 2021-04-30 华为技术有限公司 报文的发送方法和第一网络设备
CN113347675B (zh) * 2021-05-14 2022-02-18 华中科技大学 一种网络切换方法和网络切换装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA947446A (en) * 1972-09-08 1974-05-14 Peter Ridley Electronic key telephone system
US4201891A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Corporation Expandable digital switching network
US4173713A (en) * 1977-02-07 1979-11-06 International Telephone & Telegraph Corporation Continuously expandable switching network
US4201889A (en) * 1978-03-17 1980-05-06 International Telephone And Telegraph Distributed control digital switching system
US4317962A (en) * 1977-03-02 1982-03-02 International Telephone And Telegraph Corporation Distributed control for digital switching system
US4998275A (en) * 1984-12-19 1991-03-05 Contel, Ipc, Inc. Multi-line telephone communications system
EP0215526B1 (en) * 1985-09-19 1991-05-08 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Data communication system
IT1196791B (it) * 1986-11-18 1988-11-25 Cselt Centro Studi Lab Telecom Elemento di commutazione per reti di interconnessione multistadio autoinstradanti a commutazione di pacchetto
BE905982A (fr) * 1986-12-19 1987-06-19 Electronique Et Telecomm Bell Reseau de commutation de paquets.
DE3702614A1 (de) * 1987-01-29 1988-08-11 Standard Elektrik Lorenz Ag Digitales koppelnetz fuer leitungs- und paketvermittlung und koppeleinrichtung hierzu
BE1000415A7 (nl) * 1987-03-18 1988-11-22 Bell Telephone Mfg Asynchroon op basis van tijdsverdeling werkend communicatiesysteem.
JP2865692B2 (ja) * 1989-02-22 1999-03-08 株式会社日立製作所 スイッチングシステム及びその構成方法
BE1000512A7 (nl) * 1987-05-07 1989-01-10 Bell Telephone Mfg Schakelnetwerk.
US4872158A (en) * 1988-03-31 1989-10-03 American Telephone And Telegraph Company, At&T Bell Laboratories Distributed control rapid connection circuit switch
AU629794B2 (en) * 1988-05-28 1992-10-15 Alcatel N.V. Communication system and switching element used therein
WO1990004316A1 (en) * 1988-10-03 1990-04-19 Alcatel N.V. Communication switching element
US5058111A (en) * 1989-06-19 1991-10-15 Oki Electric Industry Co., Ltd. Subscriber line interface circuit in a switching system
US5097501A (en) * 1990-06-29 1992-03-17 At&T Bell Laboratories Key telephone interface

Also Published As

Publication number Publication date
EP0534784A3 (en) 1994-06-29
JP3605121B2 (ja) 2004-12-22
JP3860500B2 (ja) 2006-12-20
US5255264A (en) 1993-10-19
EP0534784B1 (en) 2001-08-29
JPH05219583A (ja) 1993-08-27
DE69232025D1 (de) 2001-10-04
EP0534784A2 (en) 1993-03-31
DE69232025T2 (de) 2002-05-29

Similar Documents

Publication Publication Date Title
JP3605121B2 (ja) 多重回線電話通信に対する分散制御交換ネットワーク
US5623489A (en) Channel allocation system for distributed digital switching network
JP4008941B2 (ja) 分散交換ネットワークに対する同報通信システム
US5379280A (en) Conferencing system for distributed switching network
US4201889A (en) Distributed control digital switching system
US3403383A (en) Integrated analog-digital switching system with modular message store-and-forward facilities
US4479195A (en) Data conference system
JPS6243600B2 (ja)
US4201890A (en) Multiport digital switching element
US4340776A (en) Modular telecommunication system
JPS5981995A (ja) 交換方式
BG63358B1 (bg) Разширяема телекомуникационна система
JPH0552118B2 (ja)
JPH0568158B2 (ja)
US4293946A (en) Trilateral duplex path conferencing system with broadcast capability
US4340775A (en) Apparatus and method for controlling a modular telecommunication system
JPS6232796A (ja) 分配制御通信システムにおいて接続を設定し終了させる装置
US4494229A (en) Interconnecting apparatus for a distributed switching telephone system
JPS6119193B2 (ja)
US4331834A (en) Modular telecommunication system
US4331835A (en) Interface unit for a modular telecommunication system
US4013843A (en) Marker for extending calls to remote junctions in a telecommunications system
GB2054324A (en) TDM loop communication systems
JPS627287A (ja) 静止画伝送方法
US7085265B2 (en) Mapping between TDM channels and packets

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

EXPY Cancellation because of completion of term