JP2003008398A - フィルタ回路 - Google Patents

フィルタ回路

Info

Publication number
JP2003008398A
JP2003008398A JP2001191142A JP2001191142A JP2003008398A JP 2003008398 A JP2003008398 A JP 2003008398A JP 2001191142 A JP2001191142 A JP 2001191142A JP 2001191142 A JP2001191142 A JP 2001191142A JP 2003008398 A JP2003008398 A JP 2003008398A
Authority
JP
Japan
Prior art keywords
filter
gmc
channel mos
stage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001191142A
Other languages
English (en)
Inventor
Takao Hashimoto
貴夫 橋本
Masayuki Ozasa
正之 小笹
Koichi Fukuda
耕一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001191142A priority Critical patent/JP2003008398A/ja
Publication of JP2003008398A publication Critical patent/JP2003008398A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 gmCフィルタを多段縦続接続したフィルタ
回路では、トランジスタの寄生容量により、gmCフィ
ルタ間の容量値の比に大きな設計誤差が生じるため、所
望の周波数特性が得られないが、これを解消し、所望の
周波数特性を得る。 【解決手段】 2段以上の多段に縦続接続されたgmC
フィルタで、フィルタ回路を構成する。各段のgmCフ
ィルタは、入力信号が各ベースに加えられるNPNバイ
ポーラトランジスタ104,105からなる入力差動対
と、NPNバイポーラトランジスタ104,105のコ
レクタにドレインが各々接続されたPチャネルMOSト
ランジスタ102,103と、NPNバイポーラトラン
ジスタ104のコレクタに接続されたコンデンサ107
とを有する。そして、各段のgmCフィルタのPチャネ
ルMOSトランジスタ102の各々のサイズ比が、各段
のgmCフィルタのコンデンサ107の各々の容量比と
略等しく設定されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、gmアンプと容量
とからなるgmCフィルタを2以上の多段に縦続接続し
た構造を有するフィルタ回路に関するものである。
【0002】
【従来の技術】近年、光ディスクの信号処理は、光ディ
スク装置の高速化に伴い、カットオフ周波数を広帯域に
可変することができ、群遅延特性がフラットである特性
のフィルタ回路が求められているとともに、半導体の高
集積化、フィルタ回路の高精度化も同様に求められてい
る。
【0003】以下に、光ディスクの信号処理用のフィル
タ回路について説明する。
【0004】従来のフィルタ回路に用いられている、g
mCフィルタは、例えば図6に示すような回路構成とな
っている。図6において、601,602,603はそ
れぞれPNPバイポーラトランジスタであり、電流ミラ
ー回路を構成している。604,605はそれぞれNP
Nバイポーラトランジスタであり、NPNバイポーラト
ランジスタ604,605で比較器(入力差動対)を構
成している。607はgmCフィルタの周波数特性を決
めるコンデンサである。608,609はそれぞれ電流
源である。
【0005】コンデンサ607の容量値によって決ま
る、従来のgmCフィルタの周波数特性は、(数1)の
ように表される。
【0006】
【数1】f=1/(2πRCC) (Hz) ここで、fはカットオフ周波数(Hz)、RC (Ω)は
PNPバイポーラトランジスタ602のエミッタ抵抗、
C(μF)はコンデンサ607の容量値である。
【0007】図2は従来のフィルタ回路の一例を示すブ
ロック図である。図2において、201,202は、例
えば図6に示した回路構成を有するgmCフィルタであ
る。図2のフィルタ回路の周波数特性を図7に示す。縦
軸が利得、横軸が周波数である。なお、図7の特性は図
2の2段のgmCフィルタの合成特性である。
【0008】つぎに、図2に示したものと同様の周波数
特性をもつgmCフィルタを図8のように接続したフィ
ルタ回路の場合について説明する。図9は、図8におけ
るgmCフィルタ801とgmCフィルタ802とで構
成されるフィルタ810の周波数特性、gmCフィルタ
803とgmCフィルタ804とで構成されるフィルタ
811の周波数特性、およびgmCフィルタ805のみ
のフィルタ812の周波数特性のそれぞれの一例を示し
ている。この3つのフィルタ810,811,812を
図8のように接続することで、図8のフィルタ回路は図
10のようにゲインの傾きが大きくなり、高周波成分を
大きく落とすことができる。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成では、プロセスの微細化と、トランジスタ
が高周波に対応するためには、物理的にPNPバイポー
ラトランジスタの面積がPチャネルMOSトランジスタ
の面積よりも大きくなってしまう。したがって、PNP
バイポーラトランジスタの代わりにPチャネルMOSト
ランジスタを用いるとよい。
【0010】しかし、バイポーラトランジスタに比較し
てMOSトランジスタの寄生容量は遥かに大きい欠点が
ある。主に遮断周波数が高いこと、それに加えて群遅延
特性が遮断周波数まで(理想は周波数の2倍以上)フラ
ットであることが求められると、(数1)より、gmCフ
ィルタ内のコンデンサの容量値は小さくしなければなら
ない。ところが、バイポーラトランジスタに比較して、
MOSトランジスタは寄生容量が大きいので、周波数特
性を決める容量値に影響を与え、設計目標の周波数特性
が得られなくなる。
【0011】図11は、図8におけるgmCフィルタ8
01とgmCフィルタ802とで構成されるフィルタ8
10において、容量値が設計値からずれた場合の周波数
特性、gmCフィルタ803とgmCフィルタ804と
で構成されるフィルタ811の周波数特性、およびgm
Cフィルタ805のみのフィルタ812の周波数特性の
それぞれの一例を示している。点線はgmCフィルタ8
01とgmCフィルタ802とで構成されるフィルタ8
10において容量値が設計値どおりの場合の周波数特性
の一例を示している。
【0012】この場合、図8のフィルタ回路の周波数特
性は図12のようになる。gmCフィルタ801とgm
Cフィルタ802とで構成されるフィルタ810の容量
値に誤差があるため、gmCフィルタ803とgmCフ
ィルタ804とで構成されるフィルタ811および、g
mCフィルタ805で構成されるフィルタ812との容
量値の比が崩れ、カットオフ周波数近辺でリンギングが
発生し不安定となっている。
【0013】ここで、gmCフィルタ801,802で
構成されるフィルタ810の容量値の誤差について説明
する。
【0014】図2のようにgmCフィルタを2段に縦続
接続するフィルタ回路の場合、前段のgmCフィルタ2
01と後段のgmCフィルタ202との容量値比率を精
度良くしなければならないが、gmCフィルタに用いる
MOSトランジスタの寄生容量の影響で精度が悪くな
る。gmCフィルタ201,202として、図1のgm
Cフィルタを用いた場合、各gmCフィルタ201,2
02の容量値C201,C2 02の比率は(数2)で表され
る。なお、図1において、101,102,103はP
チャネルMOSトランジスタ、104,105,106
はNPNバイポーラトランジスタ、107はコンデン
サ、108,109,110はそれぞれ電流源である。
具体的な構成については後述する。
【0015】
【数2】C201:C202=C1+CDS1+CCSub1:C2+C
DS2+CCSub2 ここで、C1,C2は前段後段のgmCフィルタのそれぞ
れのコンデンサ107の容量値、CDS1,CDS2は前段後
段のgmCフィルタのそれぞれのPチャネルMOSトラ
ンジスタ102のドレイン−SUB(基板)間の寄生容
量値、CCSub1,CCSub2は前段後段のgmCフィルタの
それぞれのNPNバイポーラトランジスタ104のコレ
クタ−SUB(基板)間の寄生容量値である。
【0016】ここで、gmCフィルタ201,202の
容量値C201,C202の比を1:2としたいとき、Pチャ
ネルMOSトランジスタのドレイン−SUB(基板)間
の寄生容量値CDSは、NPNバイポーラトランジスタの
コレクタ−SUB(基板)間の寄生容量値CSubに比較
して大きい値であり、寄生容量が増加する分、容量値C
201,C202の比率に誤差が生じるので、フィルタ回路全
体の周波数特性が設計目標からずれてしまう。
【0017】本発明は上記従来の問題点を解決するもの
で、寄生容量による各gmCフィルタの容量値の比の誤
差を小さくして精度を良くし、周波数特性を精度良く設
計できるフィルタ回路を提供することを目的とする。
【0018】
【課題を解決するための手段】この目的を達成するため
に、本発明の請求項1記載のフィルタ回路は、BiCM
OSプロセスの半導体回路からなるフィルタ回路であっ
て、2段以上の多段に縦続接続されたgmCフィルタか
らなる。各段のgmCフィルタは、入力信号が各ベース
に加えられる第1および第2のNPNバイポーラトラン
ジスタからなる入力差動対と、第1および第2のNPN
バイポーラトランジスタのコレクタにドレインが各々接
続された第1および第2のPチャネルMOSトランジス
タと、第1のNPNバイポーラトランジスタのコレクタ
に接続されたコンデンサとを有し、各段のgmCフィル
タの第1のPチャネルMOSトランジスタの各々のサイ
ズ比が、各段のgmCフィルタのコンデンサの各々の容
量比と略等しく設定されている。
【0019】この構成によれば、各段のgmCフィルタ
の第1のPチャネルMOSトランジスタの各々のサイズ
比が、各段のgmCフィルタのコンデンサの各々の容量
比と略等しく設定されているので、各段のgmCフィル
タの第1のPチャネルMOSトランジスタの寄生容量に
よる容量値の比の誤差をなくし、フィルタの周波数特性
の精度を良くすることができる。
【0020】また、本発明の請求項2記載のフィルタ回
路は、BiCMOSプロセスの半導体回路からなるフィ
ルタ回路であって、2段以上の多段に縦続接続されたg
mCフィルタからなる。各段のgmCフィルタは、入力
信号が各ゲートに加えられる第1および第2のNチャネ
ルMOSトランジスタからなる入力差動対と、第1およ
び第2のNチャネルMOSトランジスタのドレインにド
レインが各々接続された第1および第2のPチャネルM
OSトランジスタと、第1のNチャネルMOSトランジ
スタのドレインに接続されたコンデンサとを有し、各段
のgmCフィルタの第1のPチャネルMOSトランジス
タの各々のサイズ比と第1のNチャネルMOSトランジ
スタの各々のサイズ比とが、それぞれ各段のgmCフィ
ルタのコンデンサの各々の容量比と略等しく設定されて
いる。
【0021】この構成によれば、各段のgmCフィルタ
の第1のPチャネルMOSトランジスタの各々のサイズ
比と第1のNチャネルMOSトランジスタの各々のサイ
ズ比とが、それぞれ各段のgmCフィルタのコンデンサ
の各々の容量比と略等しく設定されているので、各段の
gmCフィルタの第1のPチャネルMOSトランジスタ
および第1のNチャネルMOSトランジスタの寄生容量
による容量値の比の誤差をなくし、フィルタの周波数特
性の精度を良くすることができる。
【0022】また、本発明の請求項3記載のフィルタ回
路は、CMOSプロセスの半導体回路からなるフィルタ
回路であって、2段以上の多段に縦続接続されたgmC
フィルタからなる。各段のgmCフィルタは、入力信号
が各ゲートに加えられる第1および第2のNチャネルM
OSトランジスタからなる入力差動対と、第1および第
2のNチャネルMOSトランジスタのドレインにドレイ
ンが各々接続された第1および第2のPチャネルMOS
トランジスタと、第1のNチャネルMOSトランジスタ
のドレインに接続されたコンデンサとを有し、各段のg
mCフィルタの第1のPチャネルMOSトランジスタの
各々のサイズ比と第1のNチャネルMOSトランジスタ
の各々のサイズ比とが、それぞれ各段のgmCフィルタ
のコンデンサの各々の容量比と略等しく設定されてい
る。
【0023】この構成によれば、各段のgmCフィルタ
の第1のPチャネルMOSトランジスタの各々のサイズ
比と第1のNチャネルMOSトランジスタの各々のサイ
ズ比とが、それぞれ各段のgmCフィルタのコンデンサ
の各々の容量比と略等しく設定されているので、各段の
gmCフィルタの第1のPチャネルMOSトランジスタ
および第1のNチャネルMOSトランジスタの寄生容量
による容量値の比の誤差をなくし、フィルタの周波数特
性の精度を良くすることができる。
【0024】また、本発明の請求項4記載のフィルタ回
路は、BiCMOSプロセスの半導体回路からなるフィ
ルタ回路であって、2段以上の多段に縦続接続されたg
mCフィルタからなる。各段のgmCフィルタは、入力
信号が各ベースに加えられる第1および第2のNPNバ
イポーラトランジスタからなる入力差動対と、第1およ
び第2のNPNバイポーラトランジスタのコレクタにソ
ースが各々接続されたゲート接地の第1および第2のN
チャネルMOSトランジスタと、第1および第2のNチ
ャネルMOSトランジスタのドレインにドレインが各々
接続された第1および第2のPチャネルMOSトランジ
スタと、第1のNチャネルMOSトランジスタのドレイ
ンに接続されたコンデンサとを有し、各段のgmCフィ
ルタの第1のPチャネルMOSトランジスタの各々のサ
イズ比と第1のNチャネルMOSトランジスタの各々の
サイズ比とが、それぞれ各段のgmCフィルタのコンデ
ンサの各々の容量比と略等しく設定されている。
【0025】この構成によれば、各段のgmCフィルタ
の第1のPチャネルMOSトランジスタの各々のサイズ
比と第1のNチャネルMOSトランジスタの各々のサイ
ズ比とが、それぞれ各段のgmCフィルタのコンデンサ
の各々の容量比と略等しく設定されているので、各段の
gmCフィルタの第1のPチャネルMOSトランジスタ
および第1のNチャネルMOSトランジスタの寄生容量
による容量値の比の誤差をなくし、フィルタの周波数特
性の精度を良くすることができる。
【0026】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0027】図1は本発明の第1の実施の形態のフィル
タ回路において用いられるgmCフィルタの構成を示す
回路図である。本発明のフィルタ回路は、上記のgmC
フィルタを2段以上の多段に縦続接続された構成を有し
ている。図1において、101〜103はPチャネルM
OSトランジスタであり、これらは電流ミラー回路を構
成する。104,105,106はNPNバイポーラト
ランジスタであり、NPNバイポーラトランジスタ10
4,105は比較器(入力差動対)を構成している。1
07はgmCフィルタの周波数特性を決めるコンデンサ
である。108〜110は電流源である。これらは従来
例の構成と図6と基本的に同じである。違いは、電流ミ
ラー回路を構成する符号101〜103のトランジスタ
が、バイポーラトランジスタからMOSトランジスタと
に変更されている点である。
【0028】図1に示したgmCフィルタを図2のよう
に縦続接続し、前段と後段の容量値の比を1:2とした
い場合、従来は前段および後段のgmCフィルタの各コ
ンデンサ107の容量値を1:2としている。このと
き、(数2)よりPチャネルMOSトランジスタ102
の寄生容量の影響で誤差が生じ1:2とならない。
【0029】MOSトランジスタの寄生容量の大きさは
トランジスタのサイズに比例するので、前段および後段
のgmCフィルタの各コンデンサ107の容量値の比に
合わせて、PチャネルMOSトランジスタ102のサイ
ズを、同様に前段:後段で1:2とする。こうすること
により、(数2)から寄生容量の比が容量値の比と等し
くなり、誤差を打ち消すことができ、フィルタ回路とし
て前段と後段の容量比の精度が向上するので、周波数特
性の精度を良くすることができる。
【0030】ここで、トランジスタのサイズについて説
明する。MOSトランジスタの場合、ゲートの寄生容量
が大きく影響してくるので、ゲート幅Wとゲート長Lの
大きさが重要になる。ゲート幅Wとゲート長Lの大きさ
を変えると、同時にソースとドレインの大きさもそれに
比例して変化するので、トランジスタ全体のサイズもそ
れに比例して変化する。
【0031】MOSトランジスタのサイズを1:2とす
ることは、サイズを余分に大きくしていることになる
が、ラテラルPNPバイポーラトランジスタのサイズよ
り小さい。
【0032】図3は本発明の第2の実施の形態における
フィルタ回路に用いられるgmCフィルタの構成を示す
回路図である。図3において、301,302,303
はPチャネルMOSトランジスタで電流ミラー回路を構
成している。304,305はNチャネルMOSトラン
ジスタで比較器(入力差動対)を構成している。306
はNPNバイポーラトランジスタ、307はフィルタの
周波数特性を決めるコンデンサである。308,30
9,310は電流源である。
【0033】第1の実施の形態との違いは、第1の実施
の形態において比較器(入力差動対)を構成しているN
PNバイポーラトランジスタ104,105が、第2の
実施の形態ではNチャネルMOSトランジスタ304,
305になっている点である。トランジスタをバイポー
ラ型からMOS型にすることによって、寄生容量が大き
くなるので、第1の実施の形態と同様に図2のようにフ
ィルタ回路を構成する場合、PチャネルMOSトランジ
スタ302のサイズの比と、比較器を構成するNチャネ
ルMOSトランジスタ304のサイズの比とを、それぞ
れ前段と後段のgmCフィルタで容量値の比と等しくす
ることで、第1の実施の形態と同様に寄生容量による容
量値の比の誤差を打ち消し、フィルタ回路の周波数特性
を精度良く設計できる。
【0034】図4は本発明の第3の実施の形態における
フィルタ回路に用いられるgmCフィルタの構成を示す
回路図である。図4において、401,402,403
はPチャネルMOSトランジスタであり、電流ミラー回
路を構成している。404,405,406はNチャネ
ルMOSトランジスタであり、NチャネルMOSトラン
ジスタ404,405で比較器(入力差動対)を構成し
ている。407はgmCフィルタの周波数特性を決める
コンデンサである。408,409,410は電流源で
ある。
【0035】第3の実施の形態におけるトランジスタは
全てMOS型となる構成であるから、ピュアCMOSプ
ロセスでの製造が可能である。第2の実施の形態と同様
に、例えば図2のように2つのgmCフィルタを縦続接
続してフィルタ回路を構成する場合、前段および後段の
gmCフィルタにおける各PチャネルMOSトランジス
タ402のサイズ比、および各NチャネルMOSトラン
ジスタ404のサイズ比を、それぞれ前段および後段の
gmCフィルタにおける各コンデンサ407の容量の比
と等しくすることで、寄生容量による誤差を打ち消しフ
ィルタ回路の周波数特性を精度良く設計することができ
る。
【0036】図5は本発明の第4の実施の形態における
フィルタ回路に用いられるgmCフィルタの構成を示す
回路図である。図5において、501,502,503
はPチャネルMOSトランジスタであり、電流ミラー回
路を構成している。504,505はNチャネルMOS
トランジスタでであり、ゲート接地トランジスタとして
働き、NPNバイポーラトランジスタ506,507で
構成される比較器(入力差動対)のコレクタ・エミッタ
間電圧Vce電圧を保証している。508はNPNバイ
ポーラトランジスタ、509はコンデンサ、510,5
11,512は電流源、513はNチャネルMOSトラ
ンジスタ504,505を導通させる電源である。
【0037】第4の実施の形態は、第1の実施の形態に
対して、NチャネルMOSトランジスタ504,505
を加えた点が特徴である。その他の構成については、第
1の実施の形態と同様である。
【0038】上記のように、比較器を構成するNPNバ
イポーラトランジスタ506,507のコレクタ・エミ
ッタ間電圧Vceを保証する。このような構成におい
て、図2のように、gmCフィルタを2段縦続接続する
場合、前段および後段のgmCフィルタの各Nチャネル
MOSトランジスタ502,504のトランジスタのサ
イズ比を、前段と後段のgmCフィルタのコンデンサ5
09の容量値の比と等しくすることにより寄生容量によ
る誤差を打ち消し、フィルタ回路の周波数特性を精度良
く設計することができる。
【0039】なお、上記各実施の形態では、各段のgm
CフィルタのMOSトランジスタのサイズ比とコンデン
サの容量比が等しいと説明したが、略等しい場合でも、
その等しさの程度に応じて周波数特性を精度よく設計で
きるという効果が得られる。
【0040】
【発明の効果】以上のように、本発明のフィルタ回路に
よれば、2段以上の多段に縦続接続されたgmCフィル
タにおけるコンデンサの容量値の比と各gmCフィルタ
において寄生容量が周波数特性に影響を与えるMOSト
ランジスタのサイズの比とを等しくすることで、寄生容
量によるフィルタ容量値の比の誤差を小さくすることが
でき、フィルタ回路の周波数特性の精度を良くすること
ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のフィルタ回路にお
いて用いられるgmCフィルタの構成を示す回路図であ
る。
【図2】本発明の対象となるフィルタ回路の構成の一例
を示すブロック図である。
【図3】本発明の第2の実施の形態のフィルタ回路にお
いて用いられるgmCフィルタの構成を示す回路図であ
る。
【図4】本発明の第3の実施の形態のフィルタ回路にお
いて用いられるgmCフィルタの構成を示す回路図であ
る。
【図5】本発明の第4の実施の形態のフィルタ回路にお
いて用いられるgmCフィルタの構成を示す回路図であ
る。
【図6】従来のフィルタ回路において用いられるgmC
フィルタの構成を示す回路図である。
【図7】図2のフィルタ回路の場合における周波数特性
の一例を示す特性図である。
【図8】5次の等リップルフィルタの一例を示すブロッ
ク図である。
【図9】図8に示した等リップルフィルタの各段の周波
数特性の一例を示す特性図である。
【図10】図7のような周波数特性を持つフィルタ回路
を、図8のように接続したフィルタの周波数特性の一例
を示す特性図である。
【図11】図8に示した等リップルフィルタの各段の周
波数特性の一例を示す特性図である。
【図12】図7のような周波数特性を持つフィルタ回路
を、図8のように接続したフィルタの周波数特性の一例
を示す特性図である。
【符号の説明】
101,102,103 PチャネルMOSトランジ
スタ 104,105,106 NPNバイポーラトランジ
スタ 107 コンデンサ 108,109,110 電流源 201,202 gmCフィルタ 301,302,303 PチャネルMOSトランジ
スタ 304,305 NチャネルMOSトランジスタ 306 NPNバイポーラトランジスタ 307 コンデンサ 308,309,310 電流源 401,402,403 PチャネルMOSトランジ
スタ 404,405,406 NチャネルMOSトランジ
スタ 407 コンデンサ 408,409,410 電流源 501,502,503 PチャネルMOSトランジ
スタ 504,505 NチャネルMOSトランジスタ 506,507,508 NPNバイポーラトランジ
スタ 509 コンデンサ 510,511,512 電流源 513 参照電圧源 601,602,603 PNPバイポーラトランジ
スタ 604,605 NPNバイポーラトランジスタ 607 コンデンサ 608,609 電流源 801,802,803,804,805 gmCフ
ィルタ 810,811,812 フィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 耕一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5J098 AA02 AA03 AB03 AB13 AD16 AD29

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 BiCMOSプロセスの半導体回路から
    なるフィルタ回路であって、 2段以上の多段に縦続接続されたgmCフィルタからな
    り、 各段のgmCフィルタは、入力信号が各ベースに加えら
    れる第1および第2のNPNバイポーラトランジスタか
    らなる入力差動対と、前記第1および第2のNPNバイ
    ポーラトランジスタのコレクタにドレインが各々接続さ
    れた第1および第2のPチャネルMOSトランジスタ
    と、前記第1のNPNバイポーラトランジスタのコレク
    タに接続されたコンデンサとを有し、 前記各段のgmCフィルタの前記第1のPチャネルMO
    Sトランジスタの各々のサイズ比が、前記各段のgmC
    フィルタの前記コンデンサの各々の容量比と略等しく設
    定されていることを特徴とするフィルタ回路。
  2. 【請求項2】 BiCMOSプロセスの半導体回路から
    なるフィルタ回路であって、 2段以上の多段に縦続接続されたgmCフィルタからな
    り、 各段のgmCフィルタは、入力信号が各ゲートに加えら
    れる第1および第2のNチャネルMOSトランジスタか
    らなる入力差動対と、前記第1および第2のNチャネル
    MOSトランジスタのドレインにドレインが各々接続さ
    れた第1および第2のPチャネルMOSトランジスタ
    と、前記第1のNチャネルMOSトランジスタのドレイ
    ンに接続されたコンデンサとを有し、 前記各段のgmCフィルタの前記第1のPチャネルMO
    Sトランジスタの各々のサイズ比と前記第1のNチャネ
    ルMOSトランジスタの各々のサイズ比とが、それぞれ
    前記各段のgmCフィルタの前記コンデンサの各々の容
    量比と略等しく設定されていることを特徴とするフィル
    タ回路。
  3. 【請求項3】 CMOSプロセスの半導体回路からなる
    フィルタ回路であって、 2段以上の多段に縦続接続されたgmCフィルタからな
    り、 各段のgmCフィルタは、入力信号が各ゲートに加えら
    れる第1および第2のNチャネルMOSトランジスタか
    らなる入力差動対と、前記第1および第2のNチャネル
    MOSトランジスタのドレインにドレインが各々接続さ
    れた第1および第2のPチャネルMOSトランジスタ
    と、前記第1のNチャネルMOSトランジスタのドレイ
    ンに接続されたコンデンサとを有し、 前記各段のgmCフィルタの前記第1のPチャネルMO
    Sトランジスタの各々のサイズ比と前記第1のNチャネ
    ルMOSトランジスタの各々のサイズ比とが、それぞれ
    前記各段のgmCフィルタの前記コンデンサの各々の容
    量比と略等しく設定されていることを特徴とするフィル
    タ回路。
  4. 【請求項4】 BiCMOSプロセスの半導体回路から
    なるフィルタ回路であって、 2段以上の多段に縦続接続されたgmCフィルタからな
    り、 各段のgmCフィルタは、入力信号が各ベースに加えら
    れる第1および第2のNPNバイポーラトランジスタか
    らなる入力差動対と、前記第1および第2のNPNバイ
    ポーラトランジスタのコレクタにソースが各々接続され
    たゲート接地の第1および第2のNチャネルMOSトラ
    ンジスタと、前記第1および第2のNチャネルMOSト
    ランジスタのドレインにドレインが各々接続された第1
    および第2のPチャネルMOSトランジスタと、前記第
    1のNチャネルMOSトランジスタのドレインに接続さ
    れたコンデンサとを有し、 前記各段のgmCフィルタの前記第1のPチャネルMO
    Sトランジスタの各々のサイズ比と前記第1のNチャネ
    ルMOSトランジスタの各々のサイズ比とが、それぞれ
    前記各段のgmCフィルタの前記コンデンサの各々の容
    量比と略等しく設定されていることを特徴とするフィル
    タ回路。
JP2001191142A 2001-06-25 2001-06-25 フィルタ回路 Pending JP2003008398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001191142A JP2003008398A (ja) 2001-06-25 2001-06-25 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001191142A JP2003008398A (ja) 2001-06-25 2001-06-25 フィルタ回路

Publications (1)

Publication Number Publication Date
JP2003008398A true JP2003008398A (ja) 2003-01-10

Family

ID=19029813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001191142A Pending JP2003008398A (ja) 2001-06-25 2001-06-25 フィルタ回路

Country Status (1)

Country Link
JP (1) JP2003008398A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019625B2 (en) 2002-07-10 2006-03-28 Bosch Automotive Systems Corporation Vehicle electronic control system with anti-theft capability and method of controlling a vehicle engine
EP2023486A1 (en) 2007-07-25 2009-02-11 Fujitsu Microelectronics Limited Cutoff frequency adjusting method, GmC filter circuit and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019625B2 (en) 2002-07-10 2006-03-28 Bosch Automotive Systems Corporation Vehicle electronic control system with anti-theft capability and method of controlling a vehicle engine
EP2023486A1 (en) 2007-07-25 2009-02-11 Fujitsu Microelectronics Limited Cutoff frequency adjusting method, GmC filter circuit and semiconductor device
US7764116B2 (en) 2007-07-25 2010-07-27 Fujitsu Semiconductor Limited Cutoff frequency adjusting method, GmC filter circuit and semiconductor device

Similar Documents

Publication Publication Date Title
EP0851578B1 (en) Filter circuit
EP0352790B1 (en) Integrator and active filter including integrator with simple phase compensation
US7271657B2 (en) Traveling wave amplifier
US5420524A (en) Differential gain stage for use in a standard bipolar ECL process
US7375583B2 (en) Low noise lowpass filter
EP1811662B1 (en) A lowpass biquad VGA filter
JP2003008398A (ja) フィルタ回路
US4920325A (en) Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components
JPH0846457A (ja) トランスコンダクタ回路およびアクティブ・フィルター
JP2005159860A (ja) 広帯域増幅器
JP2856002B2 (ja) アナログ乗算器回路
JP3521064B2 (ja) 受光アンプ回路
US5361043A (en) Delay circuit for changeably delaying an analog signal
JPH04165801A (ja) 差動増幅回路
JPH04180405A (ja) フィルタ回路
JPH04150513A (ja) フィルタ回路
EP0948132B1 (en) Amplifier with programmable gain and input linearity usable in high-frequency lines
JP2639808B2 (ja) アクテイブフイルタ
JPH10308647A (ja) フィルタ回路
JPS5831123B2 (ja) 増幅回路
JP3301989B2 (ja) アクティブフィルタ回路
JPH0570325B2 (ja)
JPH10126214A (ja) フィルタ回路
JPH031845B2 (ja)
JPH0831772B2 (ja) 位相合成・分岐回路