JP2002544669A - How to handle thin chips for incorporation into smart cards - Google Patents

How to handle thin chips for incorporation into smart cards

Info

Publication number
JP2002544669A
JP2002544669A JP2000617491A JP2000617491A JP2002544669A JP 2002544669 A JP2002544669 A JP 2002544669A JP 2000617491 A JP2000617491 A JP 2000617491A JP 2000617491 A JP2000617491 A JP 2000617491A JP 2002544669 A JP2002544669 A JP 2002544669A
Authority
JP
Japan
Prior art keywords
smart card
chip
adhesive layer
wafer
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000617491A
Other languages
Japanese (ja)
Other versions
JP2002544669A5 (en
Inventor
グラスル，トーマス
ハギリ−テウラニ，ヤーヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Publication of JP2002544669A publication Critical patent/JP2002544669A/en
Publication of JP2002544669A5 publication Critical patent/JP2002544669A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

(57)【要約】 スマートカードに組み込むために薄化チップを取り扱うための複数の方法が開示される。いずれの場合にも、初めにウエハが表面を下にして接着層によりキャリア基板に接着される。次いでウエハは裏面から薄くされ、接着層まで裏面からダイシングされることにより、個々のチップに分割される。次いで接着層が溶解され、個々のチップが吸着ヘッドによりキャリア基板から吸い取られて、以降の処理のために専用トレーに載せられる。あるいは、ウエハからダイシングされたチップが裏面を下にして第２の接着層により連続キャリアフィルムに接着され、次いで第１の接着層が第２の接着層を侵さない方法で溶解される。よって、キャリアフィルムで連結されたチップをキャリア基板からまとめて取り去り、第２の接着層の溶解後、個々にキャリアフィルムから取り外すことができる。あるいは、ダイシング前にウエハを第２の接着層により裏面を下にして連続キャリアフィルムに接着することができる。この場合にも、第２の接着層を維持しながら第１の接着層が溶解され、次いで、キャリアフィルムで補強された個々のチップがキャリア基板から取り去られる。 SUMMARY A plurality of methods for handling thinned chips for incorporation into smart cards are disclosed. In each case, the wafer is first adhered face down to the carrier substrate by means of an adhesive layer. Next, the wafer is thinned from the back surface and diced from the back surface to the adhesive layer, thereby being divided into individual chips. The adhesive layer is then dissolved, and the individual chips are sucked from the carrier substrate by the suction head and placed on a dedicated tray for further processing. Alternatively, the chips diced from the wafer are bonded back side down to the continuous carrier film with a second adhesive layer, and then the first adhesive layer is dissolved in a manner that does not attack the second adhesive layer. Therefore, the chips connected by the carrier film can be collectively removed from the carrier substrate, and can be individually removed from the carrier film after the second adhesive layer is dissolved. Alternatively, the wafer can be bonded to the continuous carrier film backside down with a second adhesive layer before dicing. Again, the first adhesive layer is dissolved while maintaining the second adhesive layer, and then the individual chips reinforced with the carrier film are removed from the carrier substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】発明の属する技術分野 本発明はスマートカードに組み込むために薄化チップを取り扱うための方法に
関する。[0001] TECHNICAL FIELD The present invention belonging to the invention relates to a method for handling the thinned chip to incorporate the smart card.

【０００２】発明の背景 薄化チップは、縦型集積回路(ＶＩＣ)構造を製造するためにここしばらく用い
られてきている。 BACKGROUND thinning chips invention, have been used for some time in order to produce a vertically integrated circuit (VIC) structure.

【０００３】 ドイツ国特許第４４ ３３ ８４６ Ａ１号は、この特許では上部基板と称され
るウエハが初めに、その表面、すなわちコンポーネント層がある能動すなわち機
能ＩＣ領域で、ハンドリング基板と称される基板に接着層により接着され、次い
で裏面から薄くされるような、ＶＩＣの製造を述べている。薄化は、例えば湿式
化学エッチングにより、あるいは機械的または化学−機械的研削により行われる
。次いで、薄くされた上部基板は接着層を与えられ、正確に調節された態様で下
部基板と称される基板上に載せられて、下部基板に結合される。次いでハンドリ
ング基板が取り外される。[0003] German Patent No. 44 33 846 A1 discloses that in this patent, the wafer, which is referred to as the upper substrate, is first placed on its surface, ie in the active or functional IC area where the component layers are located, as the handling substrate Describes the manufacture of a VIC, which is bonded by an adhesive layer and then thinned from the back. The thinning is performed, for example, by wet chemical etching or by mechanical or chemical-mechanical grinding. The thinned upper substrate is then provided with an adhesive layer, mounted on a substrate called the lower substrate in a precisely adjusted manner and bonded to the lower substrate. Next, the handling substrate is removed.

【０００４】 ヨーロッパ特許第０ ５３１ ７２３ Ｂ号は、第１の回路コンポーネントがそ
の能動領域でキャリアに結合され、次いで裏面から薄くされる、同様の方法を開
示している。次いで別の回路コンポーネントが薄化チップの裏面に載せられ、薄
化チップの裏面にあらかじめつくられていたコンタクトパッドにより薄化チップ
に結合される。次いで、載せられた回路コンポーネントが同様に裏面から薄くさ
れ、コンタクトパッドが設けられて、また別の回路コンポーネントが載せられる
。この工程が、重ね合わされたコンポーネントから所望の多チップパッケージが
最終的に組み上げられるまで数回繰り返される。[0004] EP 0 531 723 B discloses a similar method in which a first circuit component is bonded to a carrier in its active area and then thinned from the back. Then another circuit component is mounted on the backside of the thinned chip and bonded to the thinned chip by contact pads pre-made on the backside of the thinned chip. The mounted circuit component is then similarly thinned from the back, contact pads are provided, and another circuit component is mounted. This process is repeated several times until the desired multi-chip package is finally assembled from the superposed components.

【０００５】 上記のような方法は全て、チップが薄くされる前かまたは既に安定なパッケー
ジに組み上げられている作業段階におけるチップの取り扱いしか述べていない。
薄化チップをスマートカードに組み込むために個々の薄化チップを取り扱うため
のいかなる方法も提供されていない。薄化チップをスマートカードに組み込むべ
く個々の薄化チップを取り扱うことは、スマートカードの製造にこれまで用いら
れていた方法及び工具では特に不可能である。しかし、薄化チップの使用は、曲
げまたはねじれにより強い応力がかかることが多いスマートカードにおいて、薄
化チップ特有の柔軟性のために望ましい。[0005] All of the above methods only describe the handling of the chip before the chip is thinned or in the working phase already assembled in a stable package.
No method is provided for handling individual thinned chips to incorporate the thinned chips into a smart card. Handling individual thinned chips to incorporate the thinned chips into a smart card is not particularly possible with the methods and tools previously used in the manufacture of smart cards. However, the use of thinned chips is desirable in smart cards, where bending or torsion is often more stressed, due to the inherent flexibility of thinned chips.

【０００６】 したがって、本発明は、薄化チップを個々に取り扱い、薄化チップをスマート
カードに組み込むための方法を提供するという課題に基づく。[0006] The present invention is therefore based on the problem of providing a method for handling thinned chips individually and incorporating the thinned chips into a smart card.

【０００７】発明の概要 上記課題は特許請求項１，２及び３にしたがう方法により解決される。SUMMARY OF THE INVENTION The above object is solved by a method according to claims 1, 2 and 3.

【０００８】 それぞれの場合における出発点は、ウエハが初めに、コンポーネントがある表
面（おもてめん）で接着層によりキャリア基板に接着されることである。次いで
、ウエハは裏面から薄くされる。薄化後、ウエハは裏面からウエハをダイシング
することにより個々のチップに分割される。ダイシングは接着層まで、または接
着層の中まで、あるいはキャリア基板の中にまでも行うことができる。[0008] The starting point in each case is that the wafer is first adhered to the carrier substrate by an adhesive layer on the surface where the components are located. The wafer is then thinned from the back. After thinning, the wafer is divided into individual chips by dicing the wafer from the back. Dicing can be performed up to or in the adhesive layer, or even into the carrier substrate.

【０００９】 本発明にしたがえば、キャリア基板からチップを取り去り、選び出す、様々な
手段がある。According to the present invention, there are various means for removing and selecting chips from a carrier substrate.

【００１０】 特許請求項１にしたがえば、接着層が溶解され、個々のチップが吸着ヘッドに
よりキャリア基板から吸い取られる。チップは次いで以降の処理のために専用ト
レーに載せられることが好ましい。この方法では、チップは裏面を上にして専用
トレーに載る。あるいは、チップをすぐに処理する、例えばスマートカードまた
はスマートカードホイル上にすぐに載せることも、もちろんできる。According to the first aspect, the adhesive layer is dissolved, and the individual chips are sucked from the carrier substrate by the suction head. Preferably, the chips are then placed on dedicated trays for further processing. In this method, the chips are placed on a special tray with the back side up. Alternatively, the chip can of course be processed immediately, for example on a smart card or smart card foil.

【００１１】 特許請求項２は、本発明にしたがい、ダイシング後に個々のチップがキャリア
基板上に載ったままで連続キャリアフィルムが第２の接着層により裏面に接着さ
れる、別の作業工程を提供する。次いで第１の接着層は、第２の接着層が維持さ
れる方法で溶解される。次いで、キャリアフィルムで連結されている複数のチッ
プがキャリア基板からまとめて取り去られる。次いで、第２の接着層を溶解する
ことによりキャリアフィルムから個々のチップを取り外すことができる。本発明
では、吸着ヘッド等を用いてチップを取り外すこともできる。よって、この方法
ではチップの能動表面が上を向いている。Claim 2 provides another working step according to the present invention, wherein the continuous carrier film is adhered to the back surface by the second adhesive layer while the individual chips remain on the carrier substrate after dicing. . The first adhesive layer is then dissolved in such a way that the second adhesive layer is maintained. Next, the plurality of chips connected by the carrier film are collectively removed from the carrier substrate. The individual chips can then be removed from the carrier film by dissolving the second adhesive layer. In the present invention, the chip can be removed using a suction head or the like. Thus, in this method, the active surface of the chip is facing up.

【００１２】 特許請求項３にしたがえば、本発明により、ウエハ薄化後すぐにキャリアフィ
ルムが接着され、接着後にのみウエハが個々のチップにダイシングされる方法が
提供される。フィルムはスマートカードへの組込時にも個々のチップ上に残る。
すなわち、チップはキャリアフィルムにより補強され、従来の方法及び工具によ
り取り扱うこともできる。適当な、例えば粘可塑性の材料をキャリアフィルムに
用いることにより、キャリアフィルムを比較的薄くしておくことができると同時
に、チップ−フィルム複合体の安定性を十分に確保できる。According to a third aspect of the present invention, there is provided a method of bonding a carrier film immediately after thinning a wafer, and dicing the wafer into individual chips only after the bonding. The film remains on the individual chips when incorporated into the smart card.
That is, the chip is reinforced by the carrier film and can be handled by conventional methods and tools. By using an appropriate, for example, viscoplastic material for the carrier film, the carrier film can be kept relatively thin, and at the same time, the stability of the chip-film composite can be sufficiently ensured.

【００１３】 特許請求項２及び３の方法においても特許請求項１の方法と同様に、チップを
以降の処理の過程でトレーに一時的に保管しておくことも、もちろんできる。In the methods of claims 2 and 3, similarly to the method of claim 1, chips can be temporarily stored in a tray in the course of subsequent processing.

【００１４】 第１の接着層を溶解し、同時に第２の接着層を維持する様々な手段があり、そ
れぞれの手段は用いられる接着剤の種類の特性に依存する。好ましい方法が従属
請求項に記述される。There are various means for dissolving the first adhesive layer while maintaining the second adhesive layer, each of which depends on the characteristics of the type of adhesive used. Preferred methods are described in the dependent claims.

【００１５】 あるいは、キャリア基板自体をウエハとキャリア基板との間の接着層とともに
、または接着層の代わりに溶解させることも基本的に可能である。特許請求項２
または３にしたがう方法においては第２の接着層を侵さない方法がこの目的のた
めに選ばれることは言うまでもない。Alternatively, it is basically possible to dissolve the carrier substrate itself together with or instead of the adhesive layer between the wafer and the carrier substrate. Claim 2
Of course, in the method according to 3 or 3, a method that does not attack the second adhesive layer is selected for this purpose.

【００１６】 本発明の方法により安全かつ容易に取り扱うことができるチップは従来のチッ
プより薄いので、従来チップより柔軟であり、スペースをとらない。これにより
スマートカードへのチップの収容に対して新しい可能性が開かれる。A chip that can be handled safely and easily by the method of the present invention is thinner than a conventional chip, so it is more flexible and takes up less space than a conventional chip. This opens up new possibilities for storing chips in smart cards.

【００１７】 本発明では初めに、例えば導電路が既に設けられているスマートカードホイル
上またはスマートカード上にチップが表面を下にして搭載される方法(フリップ
チップ法)と、スマートカードホイルまたはスマートカード上にチップが裏面を
下にして搭載され、次いで導電路がチップに接続される方法との間の区別がなさ
れなければならない。いずれの方法がより好ましいかは、とりわけ、薄化チップ
をキャリア基板から取り外すための前述した方法のいずれが用いられるか、すな
わちあらかじめチップの表面と裏面のいずれが上を向いているかに依存する。According to the present invention, first, a method in which a chip is mounted face down on a smart card foil or a smart card, for example, on which a conductive path is already provided (flip chip method); A distinction must be made between the manner in which the chip is mounted on the card, face down, and then the conductive paths are connected to the chip. Which method is more preferred depends, inter alia, on which of the previously described methods for removing the thinned chip from the carrier substrate is used, ie, which of the front side and the back side of the chip is facing up beforehand.

【００１８】 チップが裏面から取り扱われなければならない方法においては、チップの裏面
またはキャリアフィルムに位置合わせマークが入れられていれば有利である。そ
のようなマークを入れることにより、スマートカード上でのチップの正確な位置
合わせが可能になる。推奨される位置合わせマーク入れは、チップの回路構造の
写しを形成することである。In a method in which the chip has to be handled from the back, it is advantageous if an alignment mark is placed on the back of the chip or on the carrier film. The inclusion of such marks allows for accurate alignment of the chip on the smart card. The recommended alignment mark-up is to make a copy of the chip's circuit structure.

【００１９】 組込方法の１つは、ホイルを貫通する導電路を介してチップと接続されるコン
タクト領域がチップとは反対側の裏面に設けられているスマートカードホイルに
チップをマウントする方法である。次いで、このように構成されたチップモジュ
ールは従来のスマートカード構造の場合でも同じであるように、コンタクト領域
を外側に向けてスマートカードのキャビティ内に組み込むことができる。One of the assembling methods is a method of mounting the chip on a smart card foil in which a contact area connected to the chip via a conductive path penetrating the foil is provided on the back surface opposite to the chip. is there. The chip module thus configured can then be incorporated into the smart card cavity with the contact area facing out, as is the case with a conventional smart card structure.

【００２０】 別の方法は、２枚のスマートカードホイルが貼り合わされるときに、チップを
ホイルの間に組み込む方法である。Another method is to incorporate a chip between the two smart card foils when they are bonded.

【００２１】 特に好ましい組込方法においては、チップがスマートカードの表面に単にマウ
ントされる。チップは表面を外側に向けてマウントされることが好ましく、次い
でチップと結合されたスマートカードに導電路が与えられる。In a particularly preferred mounting method, the chip is simply mounted on the surface of the smart card. The chip is preferably mounted with the surface facing outward, and then the smart card associated with the chip is provided with a conductive path.

【００２２】 本発明において、導電路はエンボス法または印刷法、好ましくはスクリーン印
刷法により与えることができる。薄化チップの寸法が小さいことにより、印刷さ
れた導電路がスマートカードの表面で粗大になることはほとんどない。しかし、
スマートカード表面にある浅いキャビティにチップを組み込むことも、もちろん
可能である。露出したチップ表面を保護ラッカーで被覆することが有利である。In the present invention, the conductive path can be provided by an embossing method or a printing method, preferably a screen printing method. Due to the small dimensions of the thinned chips, the printed conductive paths rarely become coarse on the surface of the smart card. But,
It is, of course, possible to incorporate the chip into a shallow cavity on the surface of the smart card. It is advantageous to coat the exposed chip surface with a protective lacquer.

【００２３】 外側に薄化チップをもつそのようなスマートカードは、従来のチップがチップ
モジュールの専用キャビティ内に収容される従来のスマートカードと比較して、
かなり少ない作業工程で製造することができる。Such a smart card with an externally thinned chip, compared to a conventional smart card where the conventional chip is housed in a dedicated cavity of the chip module,
It can be manufactured with considerably fewer working steps.

【００２４】 全ての組込方法において、スマートカード上に外部コンタクト領域を付けるこ
とも、スマートカードからの及びスマートカードへの無接触データ伝送ができる
ように、コイルまたは同様のコンポーネントを印刷することも可能である。両イ
ンターフェースを複合した方策も同様に可能である(二重インターフェース)。In all mounting methods, external contact areas can be provided on the smart card, or coils or similar components can be printed to allow contactless data transmission to and from the smart card. It is possible. A strategy combining both interfaces is also possible (dual interface).

【００２５】発明の詳細な説明 本発明の方法は、添付された簡略な図面を参照する実施例により以下でさらに
詳細に説明される。DETAILED DESCRIPTION OF THE INVENTION The method of the present invention will be described in further detail below by way of example with reference to the accompanying simplified drawings.

【００２６】 本発明の方法の実施においては、初めにウエハ１がコンポーネント２をもつ表
面でキャリア基板４に接着される。用いられるキャリア基板は、例えば別のウエ
ハ、金属ホイルまたは磁化可能なホイル、あるいはＰＶＣ(塩化ビニル樹脂)，Ａ
ＢＳ(アルキルベンゼンスルホン酸樹脂)，ＰＣ(ポリカーボネート)等のようなス
マートカードに通常用いられている別の種類のホイルとすることができる。In carrying out the method according to the invention, the wafer 1 is first glued to the carrier substrate 4 on the surface with the components 2. The carrier substrate used may be, for example, another wafer, metal foil or magnetizable foil, or PVC (vinyl chloride), A
It can be another type of foil commonly used in smart cards, such as BS (alkylbenzene sulfonic acid resin), PC (polycarbonate) and the like.

【００２７】 この目的のため、接着層３がウエハ１またはキャリア基板４に与えられ、次い
でウエハ１とキャリア基板４とが接合される。For this purpose, an adhesive layer 3 is applied to the wafer 1 or the carrier substrate 4 and then the wafer 1 and the carrier substrate 4 are joined.

【００２８】 ウエハは、標準のスマートカードチップか、さもなければメモリチップをそれ
ぞれ形成できる、並べて配置されたいくつかの回路を通常の態様で有する。The wafer has in a conventional manner several circuits arranged side by side, each of which can form a standard smart card chip or otherwise a memory chip.

【００２９】 キャリア基板４に接合されたウエハ１は次いで、図１に破線９で示されるよう
な、あらかじめ定められた厚さまで裏面から薄くされる。薄化は従来の方法、例
えばエッチングまたは機械的研削により行うことができる。このようにすれば、
ウエハ１またはウエハ１から作製されるチップ１０の厚さを１００μｍ以下、好
ましくは約２０μｍまで薄くすることが可能である。The wafer 1 bonded to the carrier substrate 4 is then thinned from the back to a predetermined thickness, as shown by the dashed line 9 in FIG. Thinning can be performed by conventional methods, for example by etching or mechanical grinding. If you do this,
It is possible to reduce the thickness of the wafer 1 or the chips 10 produced from the wafer 1 to 100 μm or less, preferably to about 20 μm.

【００３０】 図２ａ及び２ｂに示される方法にしたがえば、ウエハ１にダイシングによる切
込み７が裏面から接着層３までつくられ、よってウエハ１が個々のチップ１０に
細分される。次いで接着層３が全てまたは部分的に溶解され、チップ１０が吸着
ヘッド３０によりキャリア基板４から吸い取られて、専用トレーに載せられ、そ
こで以降の処理を待つ。薄いチップ１０を取り外す吸着ヘッド３０は比較的平ら
であり、必要に応じてチップ１０を吸着するかまたは配置するために配管を介し
て吸気または圧縮空気を与えることができるいくつかの小穴３１を吸着面に有す
る。チップ１０は、カード製造時に、ロボットにより同じ手段で専用トレーから
取り出すことができ、所定の位置に装着することができる。According to the method shown in FIGS. 2 a and 2 b, dicing cuts 7 are made in the wafer 1 from the back side to the adhesive layer 3, whereby the wafer 1 is subdivided into individual chips 10. Next, the adhesive layer 3 is completely or partially melted, and the chip 10 is sucked from the carrier substrate 4 by the suction head 30 and placed on a dedicated tray, where the subsequent processing is awaited. The suction head 30 for removing the thin chip 10 is relatively flat and sucks a number of small holes 31 that can provide suction or compressed air through the tubing to suck or place the chip 10 as needed. Have on the surface. The chip 10 can be taken out of the dedicated tray by the same means by a robot at the time of card production, and can be mounted at a predetermined position.

【００３１】 キャリア基板４の接着層３の溶解は、熱作用により行うことができる。この目
的のため、例えば加熱可能な吸着ヘッド３０または、図４ａに示されるように、
独立した熱放射源３４が用いられる。The dissolution of the adhesive layer 3 of the carrier substrate 4 can be performed by a thermal action. For this purpose, for example, a heatable suction head 30 or, as shown in FIG.
An independent heat radiation source 34 is used.

【００３２】 図３ａ及び３ｂは、チップ１０のコンポーネント３をもつ能動面が最終的に上
向きに置かれる、別の方法を示す。この目的のために、キャリアフィルム５が薄
くされてダイシングされたウエハ１上に第２の接着層６により貼り付けられる。
キャリアフィルム５は、接着層があらかじめ与えられた粘着性ホイルとすること
も、もちろんできる。FIGS. 3 a and 3 b show another way in which the active surface with the component 3 of the chip 10 is finally placed facing upwards. For this purpose, the carrier film 5 is attached by means of a second adhesive layer 6 on the thinned and diced wafer 1.
The carrier film 5 can, of course, be an adhesive foil provided with an adhesive layer in advance.

【００３３】 ウエハ１の裏面にキャリアフィルム５を貼り付けた後、第１の接着層３が第２
の接着層６を侵さない方法で溶解される。After attaching the carrier film 5 to the back surface of the wafer 1, the first adhesive layer 3
Is dissolved by a method that does not attack the adhesive layer 6.

【００３４】 これを行うには様々な手段がある。第１の好ましい方法では、第１の接着層３
がある波長範囲の光、例えばＵＶ光の作用の下で分解される接着剤からなり、一
方第２の接着層６は同じ光の下で単に硬化する。第２の方法では、第１の接着層
３が熱作用の下で分解する接着剤からなり、一方第２の接着層６は熱作用の下で
単に硬化する。あるいは、第１の接着層３は水溶性接着剤からなり、一方第２の
接着層６は水溶性ではないか、または第２の接着層６は耐溶剤性であり、第１の
接着層は対応する溶剤に溶解することも可能である。さらに、第１の接着層３は
酸素プラズマの下でまたはある種のガス雰囲気内、例えばオゾン内で分解される
接着剤からなり、一方第２の接着層６は同じ条件に対して耐性があるようにする
ことが可能である。There are various means to do this. In a first preferred method, the first adhesive layer 3
It consists of an adhesive that decomposes under the action of light of a certain wavelength range, for example UV light, while the second adhesive layer 6 simply cures under the same light. In the second method, the first adhesive layer 3 consists of an adhesive that decomposes under the action of heat, while the second adhesive layer 6 simply hardens under the action of heat. Alternatively, the first adhesive layer 3 comprises a water-soluble adhesive, while the second adhesive layer 6 is not water-soluble, or the second adhesive layer 6 is solvent-resistant, and the first adhesive layer is It is also possible to dissolve in a corresponding solvent. Furthermore, the first adhesive layer 3 consists of an adhesive that is decomposed under an oxygen plasma or in some gas atmosphere, for example in ozone, while the second adhesive layer 6 is resistant to the same conditions. It is possible to do so.

【００３５】 別の手段は、キャリア基板４自体を接着層３とともに、あるいは接着層３の代
わりに溶解させる方法を用いることである。この目的のため、キャリア基板４を
スタイロフォームあるいはプラズマ内またはエッチングガスの作用下または高温
下で分解する別の材料でつくることができる。あるいは使用されるキャリア基板
４は厚紙または同様の水溶性材料でつくられる。Another means is to use a method in which the carrier substrate 4 itself is dissolved together with or instead of the adhesive layer 3. For this purpose, the carrier substrate 4 can be made of styrofoam or another material which decomposes in plasma or under the action of an etching gas or at elevated temperatures. Alternatively, the carrier substrate 4 used is made of cardboard or a similar water-soluble material.

【００３６】 第１の接着層３またはキャリア基板４の溶解後、次いで、キャリアフィルム５
で連結されたチップ１０の全複合体を、チップ１０の能動面を外側に向けてまと
めて取り外すことができる。次いで第２の接着層６の溶解により、個々のチップ
１０をキャリアフィルム５から取り外すことができる。After dissolution of the first adhesive layer 3 or the carrier substrate 4, the carrier film 5
All the composites of the chips 10 connected with each other can be collectively removed with the active surfaces of the chips 10 facing outward. The individual chips 10 can then be removed from the carrier film 5 by dissolving the second adhesive layer 6.

【００３７】 図４ａ及び４ｂは、ポリカーボネート、ポリアミド、銅、アルミニウム、鋼等
のような粘可塑性材料からなることが好ましいキャリアフィルム５が、初めに、
接着層６によりウエハ１の裏面に接着される、第３の実行可能な方法を示す。前
記接着後にのみ、ダイシングで切込み７をつくることによりウエハ１が個々のチ
ップ１０に分割される。最後に、同じく第１の接着層３またはキャリア基板４の
溶解により個々のチップ１０が取り外される。ここでもキャリアフィルム５との
接着層を侵さない方法が適用される。ここで用いられる方法は、上述した方法に
対応する。図４ａは、どのようにして接着層３を熱放射器３４により溶解して、
同時に第２の接着層６を硬化させながら、個々のチップ１０を吸着ヘッド３０に
よりキャリア基板４から取り外すかを簡略に示す。本方法では、キャリアフィル
ム５が個々のチップ１０の裏面上に残る。FIGS. 4 a and 4 b show that a carrier film 5, preferably made of a viscoplastic material such as polycarbonate, polyamide, copper, aluminum, steel or the like,
3 shows a third feasible method of bonding to the back side of the wafer 1 with an adhesive layer 6. Only after the bonding, the wafer 1 is divided into individual chips 10 by making the cuts 7 by dicing. Finally, the individual chips 10 are also removed by dissolving the first adhesive layer 3 or the carrier substrate 4. Here, a method that does not damage the adhesive layer with the carrier film 5 is applied. The method used here corresponds to the method described above. FIG. 4a shows how the adhesive layer 3 is melted by the heat radiator 34,
At the same time, whether the individual chips 10 are removed from the carrier substrate 4 by the suction head 30 while simultaneously curing the second adhesive layer 6 is simply shown. In the present method, the carrier film 5 remains on the back surface of each chip 10.

【００３８】 図５から１０は、どのようにして薄化チップ１０をスマートカード２０の内ま
たは上に収容できるかについての様々な形態を示す。FIGS. 5 to 10 show various configurations of how the thinned chip 10 can be accommodated in or on the smart card 20.

【００３９】 図２，３または４にしたがう製造方法の選択に応じて、スマートカード２０ま
たはスマートカードホイル２１上に、チップ１０を表面を下にしてマウントする
ことが有利となるか、あるいは裏面を下にしてマウントすることが有利となる。
チップ１０がスマートカード２０またはスマートカードホイル２１上に表面を下
にしてマウントされる場合には、チップ１０をカード２０またはホイル２１に接
続するための導電路を初めに形成し、次いで導電路の上にチップ１０を位置合わ
せすることが有用である。この目的のため、チップ１０は、例えばチップ１０ま
たはキャリアフィルム５上に印刷されたかまたはエッチングされた、図６に示さ
れるような、位置合わせマーク８を裏面に有する。Depending on the choice of the manufacturing method according to FIG. 2, 3 or 4, it may be advantageous to mount the chip 10 face down on the smart card 20 or the smart card foil 21 or alternatively to mount the chip 10 on the back. It is advantageous to mount it down.
If chip 10 is mounted face down on smart card 20 or smart card foil 21, a conductive path for connecting chip 10 to card 20 or foil 21 is first formed, and then a conductive path is formed. It is useful to align the chip 10 on top. For this purpose, the chip 10 has, for example, an alignment mark 8 on the back side, as shown in FIG. 6, printed or etched on the chip 10 or the carrier film 5.

【００４０】 図５は既知の従来チップモジュール組込方法と同様の組込実施例を説明する。
初めにチップ１０が第１のスマートカードホイル２１上にマウントされる。スマ
ートカードホイル２１のチップとは反対側の裏面上には、スマートカードホイル
２１を貫通する導電性接着剤を用いた導電路１１を介してチップ１０に接続され
るコンタクト領域２３がある。チップ１０と第１のスマートカードホイル２１と
の間には細分化層１５があってもよい。このように構成されたチップモジュール
がスマートカード２０の対応するキャビティ２４に挿入され、適当な接着剤２５
で全周が接着される。FIG. 5 illustrates a mounting embodiment similar to the known conventional chip module mounting method.
First, the chip 10 is mounted on the first smart card wheel 21. On the back surface of the smart card foil 21 opposite to the chip, there is a contact area 23 connected to the chip 10 via a conductive path 11 using a conductive adhesive penetrating the smart card foil 21. There may be a subdivision layer 15 between the chip 10 and the first smart card wheel 21. The chip module thus configured is inserted into the corresponding cavity 24 of the smart card 20 and a suitable adhesive 25
And the entire circumference is adhered.

【００４１】 図１０ａ〜１０ｂ及び１１ａ〜１１ｂは、スマートカード２０の２枚のスマー
トカードホイル２１及び２２の間にチップ１０が配置される、２種の貼り合わせ
法を示す。スマートカードホイル２１，２２は厚さが１００〜３００μｍである
ことを特徴とする。図１０ａにしたがう方法では、チップ１０がスマートカード
ホイル２１にマウントされ、導電路１１はもう１枚のスマートカードホイル２２
上にある。チップ１０は裏面を下にしてスマートカードホイル２１にマウントさ
れる。次いで２枚のスマートカードホイルは互いに対して位置が合わせられて、
貼り合わされ、よってチップ１０が導電路１１で接続される(図１０ｂ)。FIGS. 10 a to 10 b and 11 a to 11 b show two bonding methods in which the chip 10 is arranged between two smart card wheels 21 and 22 of a smart card 20. The smart card wheels 21 and 22 have a thickness of 100 to 300 μm. In the method according to FIG. 10 a, the chip 10 is mounted on a smart card foil 21 and the conductive path 11 is connected to another smart card foil 22.
It's above. The chip 10 is mounted on the smart card wheel 21 with the back side down. The two smart card foils are then aligned with respect to each other,
Thus, the chips 10 are connected by the conductive paths 11 (FIG. 10B).

【００４２】 図１１ａにしたがう方法では、初めに導電路１１が一方のスマートカードホイ
ル２１上に設けられる。次いでチップ１０が導電路１１上に表面を下にしてマウ
ントされ、よって同時に接続が行われる。次いでその上を覆って第２のスマート
カードホイル２２が貼り合わされる(図１１ｂ)。In the method according to FIG. 11 a, a conductive path 11 is first provided on one of the smart card wheels 21. The chip 10 is then mounted face down on the conductive path 11, so that the connections are made simultaneously. Next, a second smart card foil 22 is bonded over the upper surface (FIG. 11b).

【００４３】 いずれの場合にも、導電路は外部コンタクト領域または無接触データ伝送を可
能にするインターフェースコンポーネントに接続するか、あるいは導電路自体が
そのようなコンポーネントを形成する。貼り合わせ時に第２のスマートカードホ
イル２２で覆われるまで第１のスマートカードホイル２１上にチップ１０を保持
するため、第１のスマートカードホイル２１の表面は、覆われて貼り合わされる
までチップ１０が第１のスマートカードホイル２１に接着しているように、酸素
または塩素プラズマで前処理することができる。図１１ａ及び１１ｂにしたがう
方法では、覆われて貼り合わされるまでチップ１０が第１のスマートカードホイ
ル２１に接着し、同時に電気的に接続されるように、同時に導電路１１を形成す
る導電性銀ペーストを表面に印刷でつけることもできる。In each case, the conductive path connects to an external contact area or an interface component that allows contactless data transmission, or the conductive path itself forms such a component. In order to hold the chip 10 on the first smart card foil 21 until it is covered with the second smart card foil 22 at the time of bonding, the surface of the first smart card foil 21 is covered with the chip 10 until it is covered and bonded. Can be pre-treated with oxygen or chlorine plasma, such that is adhered to the first smart card foil 21. In the method according to FIGS. 11a and 11b, the conductive silver which simultaneously forms the conductive path 11 so that the chip 10 adheres to the first smart card foil 21 until it is covered and bonded, and is also electrically connected at the same time The paste can be applied to the surface by printing.

【００４４】 薄化チップ１０に接着剤をつけることも、あるいはスマートカードホイル２１
として接着剤塗布済ホイルを用いることも、もちろん可能である。特に、チップ
１０が図３ａ及び３ｂに示された方法にしたがってつくられる場合には、接着剤
の部分溶解によりチップ１０をキャリアフィルム５から直接取り去り、その接着
剤を用いてチップ１０をスマートカード２１に接着することが可能であり、接着
剤は続いて再び硬化することができる。An adhesive may be applied to the thinned chip 10 or the smart card foil 21 may be used.
Of course, it is also possible to use an adhesive-coated foil. In particular, when the chip 10 is made according to the method shown in FIGS. 3a and 3b, the chip 10 is directly removed from the carrier film 5 by partial dissolution of the adhesive, and the chip 10 is The adhesive can subsequently be cured again.

【００４５】 図７，８及び９は、薄化チップがスマートカードの表面に単にマウントされ、
次いで導電路１１が印刷される、全く新しい方法を示す。チップ１０はさらに、
保護ラッカー１２で被覆される。導電路１１の印刷には、スクリーン印刷法が用
いられることが好ましい。金属箔の形態で導電路１１を設けることも、もちろん
可能である。FIGS. 7, 8 and 9 show that the thinned chip is simply mounted on the surface of the smart card,
A completely new way in which the conductive paths 11 are then printed is shown. Chip 10 further
It is covered with a protective lacquer 12. It is preferable to use a screen printing method for printing the conductive path 11. It is of course possible to provide the conductive path 11 in the form of a metal foil.

【００４６】 図１２ａ〜１２ｃは、初めに導電路が表面に設けられ、次いでチップが表面を
下にして端子領域１１上に配置される実施形態を示す。図１２ｂでは、集積回路
１０とスマートカード２０との間にラッカー及び／または接着層１３がさらに配
されるが、一方図１２ｃではチップ１０と導電路１１の複合体が加熱されたダイ
１４でカード面に押し込まれる。FIGS. 12 a to 12 c show an embodiment in which the conductive tracks are first provided on the surface and then the chip is placed face down on the terminal area 11. In FIG. 12b, a lacquer and / or adhesive layer 13 is further arranged between the integrated circuit 10 and the smart card 20, while in FIG. 12c the complex of the chip 10 and the conductive path 11 is Pressed into the surface.

【００４７】 図８及び９において、薄いチップ１０はスマートカード２０の表面上ではある
が、浅いキャビティ２７内に同様に直接配置される。キャビティ２７はスマート
カード２０に型押しまたは切削でつくられるか、あるいはスマートカード２０の
製造時にあらかじめ射出成形される(図８)。あるいは、キャビティ２７は保護ラ
ッカー２６をキャビティに対応して印刷することによるか、または窓をもつ保護
ホイルを載せることによりつくられる(図９)。In FIGS. 8 and 9, the thin chip 10 is located directly on the surface of the smart card 20 but also in the shallow cavity 27. The cavity 27 is formed by embossing or cutting the smart card 20, or is injection-molded before manufacturing the smart card 20 (FIG. 8). Alternatively, the cavities 27 are created by printing a protective lacquer 26 corresponding to the cavities or by mounting a protective foil with windows (FIG. 9).

【００４８】 初めにコンタクト領域１１がスマートカード２０の表面の空隙内に配置され、
次いでその上にチップ１０が置かれた、対応する集成体が図１３ａ〜１３ｃに示
される。First, the contact area 11 is arranged in the space on the surface of the smart card 20,
The corresponding assemblage with the chip 10 thereon is then shown in FIGS.

【００４９】 図１３ｃに示される実施例では、チップが熱作用の下でスマートカード２０の
表面に面一(つらいち)になるまで押し込まれる。図７にしたがう実施形態におい
ては、(端子領域１１がまだ存在しない)表面と面一のチップをもつホイルに、例
えば銀ペーストで印刷し、被覆をほどこすことができ、同時に接続することが可
能であろう。In the embodiment shown in FIG. 13c, the chip is pushed under the action of heat until it is flush with the surface of the smart card 20. In the embodiment according to FIG. 7, a foil with a chip flush with the surface (where the terminal area 11 is not yet present) can be printed, for example with silver paste, coated and can be connected simultaneously. Will.

【００５０】 スマートカードの表面上に露出したチップをもった、図７，８，９，１２ａ〜
１２ｂ及び１３ａ〜１３ｂの組込実施例は全て、従来方法に比べて比較的少ない
作業工程で製造することができる、新規で特に有利な構造を含む。7, 8, 9, 12 a-with the chip exposed on the surface of the smart card
The integrated embodiments 12b and 13a-13b all include new and particularly advantageous structures which can be manufactured with relatively few working steps compared to the conventional method.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 接着層により能動領域でキャリア基板に接合されたウエハを示すFIG. 1 shows a wafer bonded to a carrier substrate in an active area by an adhesive layer

【図２ａ】 薄化及び個々のチップへの分割後の図１にしたがうウエハを示す2a shows the wafer according to FIG. 1 after thinning and splitting into individual chips;

【図２ｂ】 専用トレー内にある図２ａにしたがうウエハの２つのチップを示すFIG. 2b shows two chips of a wafer according to FIG. 2a in a dedicated tray

【図３ａ】 キャリアフィルムをもつ、薄くされダイシングされたウエハを示すFIG. 3a shows a thinned and diced wafer with a carrier film

【図３ｂ】 キャリアフィルムで連結された個々のチップを示すFIG. 3b shows the individual chips connected by a carrier film

【図４ａ】 図１にしたがいキャリア基板に接合され、個々のチップへの分割前に薄くされ
たウエハを示す4a shows a wafer bonded to a carrier substrate according to FIG. 1 and thinned before being divided into individual chips.

【図４ｂ】 スマートカード上の、図４ａにしたがってつくられたチップを示すFIG. 4b shows a chip on a smart card made according to FIG. 4a.

【図５】 チップモジュールをもつスマートカードを示すFIG. 5 shows a smart card with a chip module.

【図６】 位置合わせマークが入れられた薄化チップの斜視図を示すFIG. 6 shows a perspective view of a thinned tip with alignment marks.

【図７】 薄化チップが表面にマウントされ、続いて端子領域が設けられたスマートカー
ドの第１の形態を示すFIG. 7 shows a first form of a smart card with a thinned chip mounted on its surface, followed by a terminal area.

【図８】 薄化チップが表面にマウントされ、続いて端子領域が設けられたスマートカー
ドの第２の形態を示すFIG. 8 shows a second embodiment of a smart card with a thinned chip mounted on the surface, followed by a terminal area.

【図９】 薄化チップが表面にマウントされ、続いて端子領域が設けられたスマートカー
ドの第３の形態を示すFIG. 9 shows a third embodiment of a smart card with a thinned chip mounted on the surface, followed by a terminal area.

【図１０ａ】 ２枚のスマートカードホイルを貼り合わせるスマートカードの製造工程を示すFIG. 10a shows a manufacturing process of a smart card in which two smart card foils are bonded.

【図１０ｂ】 ２枚のスマートカードホイルを貼り合わせるスマートカードの製造工程を示すFIG. 10b shows a manufacturing process of a smart card in which two smart card foils are bonded.

【図１１ａ】 ２枚のスマートカードホイルを貼り合わせるスマートカードの製造工程を示すFIG. 11a shows a manufacturing process of a smart card in which two smart card foils are bonded.

【図１１ｂ】 ２枚のスマートカードホイルを貼り合わせるスマートカードの製造工程を示すFIG. 11b shows a smart card manufacturing process in which two smart card foils are bonded.

【図１２ａ】 表面の既に存在する端子領域に薄化チップがマウントされたスマートカードの
第１の形態を示すFIG. 12a shows a first form of a smart card with a thinned chip mounted in a terminal area already present on the surface.

【図１２ｂ】 表面の既に存在する端子領域に薄化チップがマウントされたスマートカードの
第２の形態を示すFIG. 12b shows a second embodiment of a smart card with a thinned chip mounted in the already existing terminal area of the surface.

【図１２ｃ】 表面の既に存在する端子領域に薄化チップがマウントされたスマートカードの
第３の形態を示すFIG. 12c shows a third embodiment of a smart card with a thinned chip mounted in the already existing terminal area of the surface.

【図１３ａ】 表面の既に存在する端子領域に薄化チップがマウントされたスマートカードの
第４の形態を示すFIG. 13a shows a fourth form of a smart card with a thinned chip mounted in a terminal area already present on the surface.

【図１３ｂ】 表面の既に存在する端子領域に薄化チップがマウントされたスマートカードの
第５の形態を示すFIG. 13b shows a fifth embodiment of a smart card with a thinned chip mounted in an already existing terminal area on the surface.

【図１３ｃ】 表面の既に存在する端子領域に薄化チップがマウントされたスマートカードの
第６の形態を示すFIG. 13c shows a sixth embodiment of a smart card in which a thinned chip is mounted in the already existing terminal area on the surface.

【符号の説明】[Explanation of symbols]

１ ウエハ ３，６ 接着層 ４ キャリア基板 ５ キャリアフィルム ８ 位置合わせマーク １０ 薄化チップ １１ 導電路 １２ 保護ラッカー ２０ スマートカード ２１，２２ スマートカードホイル ２３ コンタクト領域 ２４ キャビティ ３０ 吸着ヘッド ４０ 専用トレー DESCRIPTION OF SYMBOLS 1 Wafer 3,6 Adhesive layer 4 Carrier substrate 5 Carrier film 8 Alignment mark 10 Thin chip 11 Conductive path 12 Protective lacquer 20 Smart card 21,22 Smart card wheel 23 Contact area 24 Cavity 30 Suction head 40 Exclusive tray

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，Ｋ Ｒ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ハギリ−テウラニ，ヤーヤ ドイツ連邦共和国 Ｄ−80797 ミュンヘ ン ヴィンツェラーシュトラーセ 98 【要約の続き】 取り去られる。──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU , ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW (72) Inventor Hagiri-Teulani, Jaya Germany D-80797 München Winzelästrasse 98 [Continued abstract] Removed.

Claims (32)

【特許請求の範囲】[Claims] 【請求項１】 スマートカード(２０)に組み込むために薄化チップ(１０)を
取り扱うための方法であって： − ウエハ(１)を表面で接着層(３)によりキャリア基板(４)に接着する工程； − 前記ウエハ(１)を裏面から薄くする工程； − 前記ウエハ(１)を裏面から前記接着層(３)までまたは前記接着層(３)の中
まで、あるいは前記キャリア基板(４)の中までダイシングすることにより、前記
ウエハ(１)を個々のチップ(１０)に分割する工程； − 前記接着層(３)を溶解する工程；及び − 専用トレー(４０)に載せるるため及び／または以降の処理のために、前記
個々のチップ(１０)を吸着ヘッド(３０)により前記キャリア基板(４)から吸い取
る工程； を含むことを特徴とする方法。1. A method for handling a thinned chip (10) for incorporation into a smart card (20), comprising: bonding a wafer (1) on a surface to a carrier substrate (4) by means of an adhesive layer (3). -A step of thinning the wafer (1) from the back side;-a step of making the wafer (1) from the back side to the adhesive layer (3) or into the adhesive layer (3), or the carrier substrate (4) Dicing the wafer (1) into individual chips (10) by dicing into:-dissolving the adhesive layer (3); and-for placing on a dedicated tray (40) and / or Or sucking the individual chips (10) from the carrier substrate (4) with a suction head (30) for subsequent processing. 【請求項２】 スマートカード(２０)に組み込むために薄化チップ(１０)を
取り扱うための方法であって： − ウエハ(１)を表面で第１の接着層(３)によりキャリア基板(４)に接着する
工程； − 前記ウエハ(１)を裏面から薄くする工程； − 前記ウエハ(１)を裏面から前記第１の接着層(３)までまたは前記第１の接
着層(３)の中まで、あるいは前記キャリア基板(４)の中までダイシングすること
により、前記ウエハ(１)を個々のチップ(１０)に分割する工程； − 前記ウエハ(１)からダイシングされた前記チップ(１０)を裏面で、第２の
接着層(６)により連続キャリアフィルム(５)に接着する工程； − 前記第２の接着層(６)を侵さない方法で前記第１の接着層(３)を溶解する
工程； − 前記キャリアフィルム(５)で連結された前記チップ(１０)を前記キャリア
フィルム(５)とともに前記キャリア基板(４)から取り去る工程；及び − 前記第２の接着層(６)を溶解し、前記個々のチップ(１０)を前記キャリア
フィルム(５)から取り去る工程； を含むことを特徴とする方法。2. A method for handling a thinned chip (10) for incorporation into a smart card (20), comprising:-a wafer (1) with a first adhesive layer (3) on a surface of a carrier substrate (4); -Bonding the wafer (1) from the back surface;-bonding the wafer (1) from the back surface to the first bonding layer (3) or in the first bonding layer (3). Dividing the wafer (1) into individual chips (10) by dicing the wafer (1) into the carrier substrate (4); or, dicing the chips (10) diced from the wafer (1). Bonding the backside to the continuous carrier film (5) by means of a second adhesive layer (6); dissolving the first adhesive layer (3) in a manner that does not attack the second adhesive layer (6). Step;-transporting the chip (10) connected by the carrier film (5) to the carrier; Removing from the carrier substrate (4) together with the film (5); and dissolving the second adhesive layer (6) and removing the individual chips (10) from the carrier film (5). A method comprising: 【請求項３】 スマートカード(２０)に組み込むために薄化チップ(１０)を
取り扱うための方法であって： − ウエハ(１)を表面で第１の接着層(３)によりキャリア基板(４)に接着する
工程； − 前記ウエハ(１)を裏面から薄くする工程； − 前記ウエハ(１)を裏面で第２の接着層(６)により連続キャリアフィルム(
５)に接着する工程； − 前記キャリアフィルム(５)が接着された前記ウエハ(１)を前記ウエハ(１)
の裏面から前記第１の接着層(３)までまたは前記第１の接着層(３)の中まで、あ
るいは前記キャリア基板(４)の中までダイシングすることにより、前記ウエハ(
１)を個々のチップ(１０)に分割する工程； − 前記第２の接着層(６)を侵さない方法で前記第１の接着層(３)を溶解する
工程；及び − 前記個々のチップ(１０)を前記キャリアフィルム(５)とともに前記キャリ
ア基板(４)から取り去る工程； を含むことを特徴とする方法。3. A method for handling a thinned chip (10) for incorporation into a smart card (20), comprising: a wafer (1) with a first adhesive layer (3) on a surface of a carrier substrate (4); -Bonding the wafer (1) from the back side;-bonding the wafer (1) to the continuous carrier film (2) on the back side by a second adhesive layer (6).
5) bonding the wafer (1) to which the carrier film (5) is bonded to the wafer (1);
By dicing from the back surface of the substrate to the first adhesive layer (3), to the inside of the first adhesive layer (3), or to the inside of the carrier substrate (4), the wafer (
1) splitting into individual chips (10);-dissolving the first adhesive layer (3) in a manner that does not attack the second adhesive layer (6); and Removing 10) from the carrier substrate (4) together with the carrier film (5). 【請求項４】 前記第１の接着層(３)がある波長範囲の光の作用の下で分解
される接着剤からなり、前記第２の接着層(６)が前記光の作用の下で硬化する接
着剤からなることを特徴とする請求項２または３記載の方法。4. The method according to claim 1, wherein the first adhesive layer comprises an adhesive which is decomposed under the action of light in a certain wavelength range, and the second adhesive layer is formed under the action of the light. 4. The method according to claim 2, wherein the adhesive comprises a hardening adhesive. 【請求項５】 前記第１の接着層(３)が熱作用の下で分解される接着剤から
なり、前記第２の接着層(６)が前記熱作用の下で硬化する接着剤からなることを
特徴とする請求項２または３記載の方法。5. The first adhesive layer (3) comprises an adhesive which decomposes under the action of heat, and the second adhesive layer (6) comprises an adhesive which cures under the action of heat. The method according to claim 2 or 3, wherein: 【請求項６】 前記第１の接着層(３)が水溶性接着剤からなること、及び／
または前記第２の接着層(６)が耐溶剤性接着剤からなることを特徴とする請求項
２または３記載の方法。6. The first adhesive layer (3) comprises a water-soluble adhesive, and / or
4. The method according to claim 2, wherein the second adhesive layer comprises a solvent-resistant adhesive. 【請求項７】 前記第１の接着層(３)が酸素プラズマの下で、またはある種
のガス雰囲気内で分解される接着剤からなり、前記第２の接着層(６)が前記条件
に耐性をもつ接着剤からなることを特徴とする請求項２または３記載の方法。7. The first adhesive layer (3) is made of an adhesive that is decomposed under an oxygen plasma or in a certain gas atmosphere, and the second adhesive layer (6) meets the above conditions. 4. The method according to claim 2, wherein the adhesive comprises a resistant adhesive. 【請求項８】 前記キャリア基板(４)が前記ウエハ(１)と前記キャリア基板
(４)との間の前記接着層(３)とともに、及び／または前記接着層(３)の代わりに
溶解されることを特徴とする請求項１から７いずれか１項記載の方法。8. The carrier substrate (4) includes the wafer (1) and the carrier substrate.
Method according to one of the preceding claims, characterized in that it is dissolved together with and / or instead of the adhesive layer (3) between (4). 【請求項９】 前記キャリア基板(４)がプラズマ内及び／またはガスの作用
下及び／または高温下で分解する材料、及び／または水溶性材料からなることを
特徴とする請求項８記載の方法。9. The method according to claim 8, wherein the carrier substrate is made of a material that decomposes in plasma and / or under the action of a gas and / or at a high temperature, and / or a water-soluble material. . 【請求項１０】 前記チップ(１０)の裏面及び／または前記キャリアフィル
ム(５)の裏面に位置合わせマーク(８)が与えられていることを特徴とする請求項
１から９いずれか１項記載の方法。10. An alignment mark (8) is provided on the back surface of the chip (10) and / or the back surface of the carrier film (5). the method of. 【請求項１１】 前記チップ(１０)が表面で、導電路(１１)が設けられた第
１のスマートカードホイル(２１)に着けられていることを特徴とする請求項１か
ら１０いずれか１項記載の方法。11. The chip according to claim 1, wherein the chip is attached to a first smart card wheel provided with a conductive path on its surface. The method described in the section. 【請求項１２】 前記チップ(１０)が裏面で、導電路(１１)が設けられた第
１のスマートカードホイル(２１)に着けられていることを特徴とする請求項１か
ら１０いずれか１項記載の方法。12. The device according to claim 1, wherein the chip is mounted on the back side of a first smart card wheel provided with a conductive path. The method described in the section. 【請求項１３】 前記チップ(１０)に前記導電路(１１)を介して接続された
コンタクト領域(２３)が、前記第１のスマートカードホイル(２１)の前記チップ
(１０)とは反対側の表面で前記第１のスマートカードホイル(２１)に設けられ、
そのように構成されたチップモジュールが前記コンタクト領域(２３)を外側に向
けてスマートカード(２０)のキャビティ(２４)内に組み込まれることを特徴とす
る請求項１１または１２記載の方法。13. The chip of the first smart card wheel (21), wherein a contact area (23) connected to the chip (10) via the conductive path (11) is provided.
(10) provided on the first smart card wheel (21) on a surface opposite to the surface,
13. The method according to claim 11, wherein the chip module so configured is integrated into the cavity (24) of the smart card (20) with the contact area (23) facing outward. 【請求項１４】 前記チップ(１０)をもつ前記第１のスマートカードホイル
(２１)が第２のスマートカードホイル(２２)で覆われ、前記２枚のスマートカー
ドホイル(２１，２２)が貼り合わされることを特徴とする請求項１１または１２
記載の方法。14. The first smart card wheel with the chip (10)
13. The device according to claim 11, wherein the second smart card wheel is covered with a second smart card wheel, and the two smart card foils are bonded together.
The described method. 【請求項１５】 前記第１のスマートカードホイル(２１)が前記第２のスマ
ートカードホイル(２２)で覆われるまで前記チップ(１０)が前記第１のスマート
カードホイル(２１)に接着するように、前記第１のスマートカードホイル(２１)
が前処理されることを特徴とする請求項１４記載の方法。15. The chip (10) adheres to the first smart card foil (21) until the first smart card foil (21) is covered with the second smart card foil (22). The first smart card wheel (21)
15. The method of claim 14, wherein is preprocessed. 【請求項１６】 前記第１のスマートカードホイル(２１)が前記第２のスマ
ートカードホイル(２２)で覆われるまで前記チップ(１０)が前記第１のスマート
カードホイル(２１)に接着し、同時に電気的に接続されるように、前記第１のス
マートカードホイル(２１)が接着性導電ペーストで印刷されることを特徴とする
請求項１５記載の方法。16. The chip (10) adheres to the first smart card foil (21) until the first smart card foil (21) is covered with the second smart card foil (22); The method according to claim 15, characterized in that the first smart card foil (21) is printed with an adhesive conductive paste so as to be electrically connected at the same time. 【請求項１７】 前記チップ(１０)が裏面で第１のスマートカードホイル(
２１)に着けられ、前記チップ(１０)をもつ前記第１のスマートカードホイル(２
１)が対応する位置に導電路(１１)が設けられた第２のスマートカードホイル(２
２)で覆われ、前記２枚のスマートカードホイル(２１，２２)が貼り合わされる
ことを特徴とする請求項１から１０いずれか１項記載の方法。17. The chip (10) has a back side with a first smart card wheel (
21) and said first smart card foil (2) with said chip (10).
A second smart card foil (2) provided with a conductive path (11) at a position corresponding to (1).
11. The method according to claim 1, wherein the two smart card foils (21, 22) are covered with 2) and bonded together. 【請求項１８】 スマートカード(２０)に薄化チップ(１０)を組み込むため
の、特に請求項１から１０いずれか１項記載の方法において、前記チップ(１０)
が前記スマートカード(２０)の外表面に着けられることを特徴とする方法。18. A method for incorporating a thinned chip (10) into a smart card (20), in particular according to any one of the preceding claims, wherein said chip (10).
Is attached to the outer surface of the smart card (20). 【請求項１９】 前記チップ(１０)が表面を外側に向けて前記スマートカー
ド(２０)の前記表面に着けられ、導電路(１１)が設けられることを特徴とする請
求項１８記載の方法。19. The method according to claim 18, wherein the chip is attached to the surface of the smart card with the surface facing outward, and a conductive path is provided. 【請求項２０】 前記チップ(１０)が前記スマートカード(２０)の前記表面
にあるキャビティ(２７)内に組み込まれることを特徴とする請求項１８または１
９記載の方法。20. The smart card according to claim 18, wherein the chip is incorporated into a cavity in the surface of the smart card.
9. The method according to 9. 【請求項２１】 前記チップ(１０)が熱作用の下で前記スマートカード(２
０)の前記表面に面一(つらいち)になるまで押し込まれることを特徴とする請求
項１８から２０いずれか１項記載の方法。21. The smart card (2) under the action of the chip (10).
21. A method according to any of claims 18 to 20, characterized in that it is pressed into the surface of 0) until it is flush. 【請求項２２】 前記スマートカード(２０)の前記表面上に配置された前記
チップ(１０)が保護ラッカー(１２)で被覆されることを特徴とする請求項１８か
ら２１いずれか１項記載の方法。22. The method according to claim 18, wherein the chip disposed on the surface of the smart card is covered with a protective lacquer. Method. 【請求項２３】 前記導電路(１１)が印刷法またはエンボス法により設けら
れることを特徴とする請求項１１から２２いずれか１項記載の方法。23. The method according to claim 11, wherein the conductive path is provided by a printing method or an embossing method. 【請求項２４】 前記チップ(１０)が前記キャリアフィルム(５)から取り去
られ、前記スマートカードホイル(２１)上または前記スマートカード(２０)の前
記表面上に載せられることを特徴とする請求項２記載の方法または請求項１２か
ら２３いずれか１項記載の方法。24. The chip (10) is removed from the carrier film (5) and placed on the smart card foil (21) or on the surface of the smart card (20). The method according to claim 2 or the method according to any one of claims 12 to 23. 【請求項２５】 前記チップ(１０)が前記溶解された第２の接着層(６)の前
記接着剤により前記スマートカードホイル(２１)上または前記スマートカード(
２０)の前記表面上に接着されることを特徴とする請求項２４記載の方法。25. The chip (10) is melted on the smart card foil (21) or the smart card (21) by the adhesive of the melted second adhesive layer (6).
The method according to claim 24, wherein the adhesive is adhered on the surface of (20). 【請求項２６】 前記チップ(１０)が吸着ヘッド(３０)により前記キャリア
フィルム(５)から吸い取られて、前記スマートカードホイル(２１)上または前記
スマートカード(２０)の前記表面上に着けられ、前記第２の接着層(６)が熱作用
の下で溶解されることを特徴とする請求項２５記載の方法。26. The chip (10) is sucked from the carrier film (5) by a suction head (30) and put on the smart card foil (21) or on the surface of the smart card (20). Method according to claim 25, characterized in that the second adhesive layer (6) is melted under the action of heat. 【請求項２７】 スマートカード(２０)において、前記スマートカード(２
０)の表面上に配置された少なくとも１つの薄化チップ(１０)をもつことを特徴
とするスマートカード。27. In the smart card (20), the smart card (2)
A smart card having at least one thinned chip (10) disposed on the surface of (0). 【請求項２８】 前記チップ(１０)が表面を外側に向けて前記スマートカー
ド(２０)上に配置され、導電路(１１)が前記スマートカード(２０)及び前記チッ
プ(１０)の外表面に設けられることを特徴とする請求項２７記載のスマートカー
ド。28. The chip (10) is disposed on the smart card (20) with the surface facing outward, and a conductive path (11) is formed on the outer surface of the smart card (20) and the chip (10). 28. The smart card according to claim 27, wherein the smart card is provided. 【請求項２９】 前記導電路(１１)が印刷されることを特徴とする請求項２
７または２８記載の方法。29. The printed circuit according to claim 2, wherein the conductive path is printed.
29. The method according to 7 or 28. 【請求項３０】 前記チップ(１０)が前記スマートカード(２０)の前記表面
にあるキャビティ(２７)内に配置されることを特徴とする請求項２７から２９い
ずれか１項記載のスマートカード。30. A smart card according to claim 27, wherein the chip (10) is arranged in a cavity (27) in the surface of the smart card (20). 【請求項３１】 前記チップ(１０)が前記スマートカード(２０)の前記表面
に面一になるまで押し込まれることを特徴とする請求項２７から３０いずれか１
項記載のスマートカード。31. The device according to claim 27, wherein the chip is pushed into the smart card until it is flush with the surface.
The smart card described in the section. 【請求項３２】 前記チップ(１０)が保護ラッカー(１２)で被覆されること
を特徴とする請求項２７から３０いずれか１項記載のスマートカード。32. Smart card according to claim 27, wherein the chip (10) is covered with a protective lacquer (12).
JP2000617491A 1999-05-07 2000-05-04 How to handle thin chips for incorporation into smart cards Pending JP2002544669A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19921230.9 1999-05-07
DE19921230A DE19921230B4 (en) 1999-05-07 1999-05-07 Method for handling thinned chips for insertion in chip cards
PCT/EP2000/003988 WO2000068990A1 (en) 1999-05-07 2000-05-04 Method for handling thinned chips for introducing them into chip cards

Publications (2)

Publication Number Publication Date
JP2002544669A true JP2002544669A (en) 2002-12-24
JP2002544669A5 JP2002544669A5 (en) 2007-06-28

Family

ID=7907399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000617491A Pending JP2002544669A (en) 1999-05-07 2000-05-04 How to handle thin chips for incorporation into smart cards

Country Status (6)

Country Link
EP (1) EP1183726A1 (en)
JP (1) JP2002544669A (en)
CN (1) CN1157779C (en)
AU (1) AU4561200A (en)
DE (1) DE19921230B4 (en)
WO (1) WO2000068990A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300490A (en) * 2007-05-30 2008-12-11 Tokyo Ohka Kogyo Co Ltd Peeling device, method of dissolving adhesive and peeling method
JP2016063092A (en) * 2014-09-18 2016-04-25 芝浦メカトロニクス株式会社 Laminate manufacturing device, laminate, separation device and laminate manufacturing method

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522531B (en) 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
FR2823012B1 (en) * 2001-04-03 2004-05-21 Commissariat Energie Atomique METHOD FOR SELECTIVELY TRANSFERRING AT LEAST ONE ELEMENT OF AN INITIAL MEDIUM ON A FINAL MEDIUM
DE10117880B4 (en) * 2001-04-10 2009-01-29 Mühlbauer Ag Method for separating electronic components from a composite
US6964086B2 (en) * 2002-03-04 2005-11-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin film piezoelectric element, and element housing jig
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP2004273895A (en) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
DE10339559B4 (en) * 2003-08-26 2006-03-02 W.C. Heraeus Gmbh Method for determining the position of component carriers
DE10341186A1 (en) * 2003-09-06 2005-03-31 Martin Michalk Method and device for contacting semiconductor chips
GB2412786A (en) * 2004-03-24 2005-10-05 E2V Tech Uk Ltd Method and apparatus for manufacturing chip scale components or microcomponents
KR20110122869A (en) * 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ic chip and its manufacturing method
WO2006012838A2 (en) 2004-07-30 2006-02-09 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin-film technology and a semiconductor chip produced using thin-film technology
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
DE102004036962A1 (en) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Production process for a thin film semiconductor chip forms active and contact layers on a growth substrate structures to stacks applies conductive film and removes substrate
FR2878076B1 (en) * 2004-11-17 2007-02-23 St Microelectronics Sa SLIMMING A SEMICONDUCTOR WAFER
DE102004059599B3 (en) * 2004-12-09 2006-08-17 Infineon Technologies Ag Method for applying an adhesive layer to thinly ground semiconductor chips of a semiconductor wafer
DE102006032821B4 (en) * 2006-07-14 2008-04-10 Mühlbauer Ag Method and device for producing a plurality of chip cards with an adhesive-free fixation of the chip modules
CN101563765B (en) * 2006-11-24 2013-09-25 弗兰霍菲尔运输应用研究公司 Electronic, in particular microelectronic, functional group and method for its production
DE102010025774A1 (en) 2010-07-01 2012-01-05 Giesecke & Devrient Gmbh Method of making an inlay for a portable data carrier and inlay

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280660A (en) * 1985-06-06 1986-12-11 Toshiba Corp Manufacture of semiconductor device
JPH03166750A (en) * 1989-11-27 1991-07-18 Nippon Mining Co Ltd Manufacture of semiconductor device
JPH03286553A (en) * 1990-04-03 1991-12-17 Furukawa Electric Co Ltd:The Dicing method
JPH07297171A (en) * 1994-04-11 1995-11-10 At & T Corp Strong and flexible thin die for smart card
JPH08258471A (en) * 1995-01-26 1996-10-08 Giesecke & Devrient Gmbh Method for attaching electronic module to card main body, data medium made by method,and welding device for implementing method
WO1997021243A1 (en) * 1995-12-04 1997-06-12 Hitachi, Ltd. Method for processing semiconductor wafer, method for manufacturing ic card, and carrier
JPH1191275A (en) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd Manufacture of non-contact type ic card and non-contact type ic card
JP2000040677A (en) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor element

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122981A1 (en) * 1981-06-10 1983-01-05 GAO Gesellschaft für Automation und Organisation mbH, 8000 München METHOD FOR INSTALLING IC COMPONENTS IN ID CARD
JPS61112345A (en) * 1984-11-07 1986-05-30 Toshiba Corp Manufacture of semiconductor device
GB2221468B (en) * 1985-12-27 1990-09-05 Fsk Kk Adhesive sheet suitable for use in dicing semiconductor wafers into chips
DE3639630A1 (en) * 1986-11-20 1988-06-01 Gao Ges Automation Org DATA CARRIER WITH INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME
DE3901402A1 (en) * 1989-01-19 1990-07-26 Telefonbau & Normalzeit Gmbh Method for the manufacture of a chip card
JP2874279B2 (en) * 1990-05-10 1999-03-24 三菱電機株式会社 Method for manufacturing thin semiconductor device
JP2610703B2 (en) * 1990-09-05 1997-05-14 住友電気工業株式会社 Method for manufacturing semiconductor device
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
FR2701139B1 (en) * 1993-02-01 1995-04-21 Solaic Sa Method for implanting a micro-circuit on an intelligent card and / or memory card body, and card comprising a micro-circuit thus implanted.
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
FR2715501B1 (en) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Method for depositing semiconductor wafers on a support.
DE29502080U1 (en) * 1995-02-09 1995-03-23 Interlock Ag Device for producing ID cards and ID card produced thereafter
DE19602821C1 (en) * 1996-01-26 1997-06-26 Siemens Ag Method for producing a data card
EP0824301A3 (en) * 1996-08-09 1999-08-11 Hitachi, Ltd. Printed circuit board, IC card, and manufacturing method thereof
EP0858050A3 (en) * 1997-02-07 2001-03-28 Keylink Gestao e Investimentos Lda Procedure for the continuous manufacture of microchip carrier cards and cards obtained via the seid procedure
DE19708615C1 (en) * 1997-03-03 1998-07-23 Siemens Ag Chip-card module design and manufacture
DE19732644C1 (en) * 1997-07-29 1998-11-12 Siemens Ag Production of non-contact smart cards with printed information
WO1999048137A2 (en) * 1998-03-14 1999-09-23 Michael Stromberg Method and device for treating wafers presenting components during thinning of the wafer and separation of the components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280660A (en) * 1985-06-06 1986-12-11 Toshiba Corp Manufacture of semiconductor device
JPH03166750A (en) * 1989-11-27 1991-07-18 Nippon Mining Co Ltd Manufacture of semiconductor device
JPH03286553A (en) * 1990-04-03 1991-12-17 Furukawa Electric Co Ltd:The Dicing method
JPH07297171A (en) * 1994-04-11 1995-11-10 At & T Corp Strong and flexible thin die for smart card
JPH08258471A (en) * 1995-01-26 1996-10-08 Giesecke & Devrient Gmbh Method for attaching electronic module to card main body, data medium made by method,and welding device for implementing method
WO1997021243A1 (en) * 1995-12-04 1997-06-12 Hitachi, Ltd. Method for processing semiconductor wafer, method for manufacturing ic card, and carrier
JPH1191275A (en) * 1997-09-25 1999-04-06 Dainippon Printing Co Ltd Manufacture of non-contact type ic card and non-contact type ic card
JP2000040677A (en) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300490A (en) * 2007-05-30 2008-12-11 Tokyo Ohka Kogyo Co Ltd Peeling device, method of dissolving adhesive and peeling method
JP2016063092A (en) * 2014-09-18 2016-04-25 芝浦メカトロニクス株式会社 Laminate manufacturing device, laminate, separation device and laminate manufacturing method

Also Published As

Publication number Publication date
EP1183726A1 (en) 2002-03-06
DE19921230B4 (en) 2009-04-02
CN1350701A (en) 2002-05-22
WO2000068990A1 (en) 2000-11-16
CN1157779C (en) 2004-07-14
DE19921230A1 (en) 2000-11-09
AU4561200A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JP2002544669A (en) How to handle thin chips for incorporation into smart cards
TWI290357B (en) Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus
KR100759687B1 (en) Method for thinning substrate and method for manufacturing circuit device
JP5238927B2 (en) Manufacturing method of semiconductor device
US20030230804A1 (en) Semiconductor device and method of fabricating the same
JPH09507727A (en) Chip mounting board manufacturing method and chip mounting board manufactured thereby
JP2002530891A (en) Method of making double-sided process integrated circuit
JPWO2003056613A1 (en) Semiconductor device and manufacturing method thereof
JP2005064470A (en) Module with built-in semiconductor ic, and its manufacturing method
JP2002110717A (en) Manufacturing method of circuit device
JP2000182995A (en) Manufacture of semiconductor device
JP2004507094A (en) Semiconductor chip and method of manufacturing the same
JP4552503B2 (en) Method for manufacturing flexible wiring board with reinforcing plate
JP2000294577A (en) Semiconductor device
JPS60216573A (en) Manufacture of flexible printed circuit board
US7705461B2 (en) Structure of tag integrated circuit flexible board
JP3425315B2 (en) Method for manufacturing semiconductor device
JP2002092575A (en) Small card and manufacturing method thereof
CN106158672B (en) It is embedded to the substrate and its processing method of fingerprint recognition chip
JP4702820B2 (en) IC tag label manufacturing method
JP4614302B2 (en) Hybrid IC card and method for manufacturing the same
JP2002208571A (en) Method of manufacturing semiconductor device and semiconductor device
TWI336223B (en) Electronic device and method of manufacturing same
JP2008159694A (en) Manufacturing method of electronic component
CN114496820A (en) Wafer-level chip packaging method, wafer-level chip packaging structure and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019