JP2002543728A - スレーブ装置のスリープモード起動 - Google Patents
スレーブ装置のスリープモード起動Info
- Publication number
- JP2002543728A JP2002543728A JP2000615876A JP2000615876A JP2002543728A JP 2002543728 A JP2002543728 A JP 2002543728A JP 2000615876 A JP2000615876 A JP 2000615876A JP 2000615876 A JP2000615876 A JP 2000615876A JP 2002543728 A JP2002543728 A JP 2002543728A
- Authority
- JP
- Japan
- Prior art keywords
- address
- codec
- command
- signal
- sleep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Abstract
(57)【要約】
スリープモード起動がクロック信号停止により実行されるマスタ−スレーブ構成では、クロック信号停止を検出するためのアナログ装置または補助クロックの必要性が、クロック信号停止を予告することにより排除される。クロック信号停止を予告すると、停止前の残りのクロック信号がスレーブ装置の制御された電源切断を実行するよう必要に応じて使用される。アナログクロック停止検出器の必要性を排除することにより、アナログ回路に関連した処理許容制限事項が回避され、設計の信頼性と堅牢性とが向上し、所要テストが簡単になり、装置のコストが低減される。同様に、補助クロック発生器が除去されると、装置とシステムのコストと複雑性が低減され、装置およびシステムの全体的な信頼性とテスト対応性が向上する。本発明により、クロック信号の停止予告は、クロック信号発生に影響することが予想されるコマンドの装置間の通信を監視することにより達成される。
Description
【０００１】
本発明は、ディジタルシステムの分野に関し、特に一次および二次、すなわち
マスタ装置およびスレーブ装置構成を使用するコンピュータシステムに関する。
マスタ装置およびスレーブ装置構成を使用するコンピュータシステムに関する。
【０００２】
並列処理は、コンピュータシステム内の各種の同時タスクを達成するのに用い
られることが多い。数値演算コプロセッサ、オーディオおよびビデオコプロセッ
サなどの特殊装置は、メインプロセッサからのタスクをオフロードするのによく
使用され、上記特殊装置がオフロードされたタスクを同時に実行している間、メ
インプロセッサがその他のタスクを実行できる。
られることが多い。数値演算コプロセッサ、オーディオおよびビデオコプロセッ
サなどの特殊装置は、メインプロセッサからのタスクをオフロードするのによく
使用され、上記特殊装置がオフロードされたタスクを同時に実行している間、メ
インプロセッサがその他のタスクを実行できる。
【０００３】 オフロードされた共通のタスクは、例えば、Intel Corporationの「Audio Cod
ec '97 Rev 2.1」仕様（参考文献１）に準拠する装置に代表される、Audio Code
c（COder-DECoder（以下、コーデックという））を用いてオーディオ情報を符号
化および復号化する。オーディオコーデックの基本タスクは、プロセッサからデ
ィジタル符号化された情報を受信し、対応するアナログオーディオ信号をスピー
カまたはヘッドセットに供給し、またマイクロホンからアナログオーディオ情報
を受信し、ディジタル符号化された情報を処理システムに供給する。
ec '97 Rev 2.1」仕様（参考文献１）に準拠する装置に代表される、Audio Code
c（COder-DECoder（以下、コーデックという））を用いてオーディオ情報を符号
化および復号化する。オーディオコーデックの基本タスクは、プロセッサからデ
ィジタル符号化された情報を受信し、対応するアナログオーディオ信号をスピー
カまたはヘッドセットに供給し、またマイクロホンからアナログオーディオ情報
を受信し、ディジタル符号化された情報を処理システムに供給する。
【０００４】 マルチメディア機能の需要が高まっているため、コンピュータシステム内でコ
ーデックを複数使用することがますます一般的になっている。参照されたＡＣ‘
９７仕様の複数コーデック構成のアーキテクチャは、その他の複数のインスタン
ス装置の構成に使用されるものに類似である。論理の相互接続を容易にするため
、図１に示されるように、複数のコーデックは互いに並列に動作するよう構成さ
れる。図１は、ＡＣ‘９７ディジタル制御装置１１０と３つのコーデック１２１
〜１２３とを示す。コンピュータシステムでの同期および制御要求を容易にする
ため、複数のコーデック１２１のうちの１つが一次、すなわちマスタコーデック
として示され、またその他のコーデック１２２、１２３の各々は、二次、すなわ
ちスレーブコーデックとして示される。各コーデック１２１〜１２３の一意識別
は、各コーデックの識別ビットＩＤ０およびＩＤ１に関連した値を介して実行さ
れる。すなわち、２つの識別ビットを持つことにより、最高４つまでのコーデッ
クが一意に識別される。その他の複数の装置システムは、それ以上またはそれ以
下のビットを使用して、それ以上またはそれ以下の複数のインスタンスを適応さ
せる。一般的なＡＣ‘９７構成では、コーデックには、論理０バス１４０か論理
１バス１４１に結合された外部ピンを介して一意識別子が割り当てられる。図１
に示すように、一次コーデック１２１の識別ビットＩＤ０およびＩＤ１は、論理
０バス１４０に結合され、従って一次コーデック１２１の識別、すなわちアドレ
スは「００」となる。同様に、コーデック１２２と１２３のアドレスはそれぞれ
、「０１」および「１０」となる。当業者には一般的であるように、識別ビット
の極性は保持される。ここに示された特定値は図示目的のみである。
ーデックを複数使用することがますます一般的になっている。参照されたＡＣ‘
９７仕様の複数コーデック構成のアーキテクチャは、その他の複数のインスタン
ス装置の構成に使用されるものに類似である。論理の相互接続を容易にするため
、図１に示されるように、複数のコーデックは互いに並列に動作するよう構成さ
れる。図１は、ＡＣ‘９７ディジタル制御装置１１０と３つのコーデック１２１
〜１２３とを示す。コンピュータシステムでの同期および制御要求を容易にする
ため、複数のコーデック１２１のうちの１つが一次、すなわちマスタコーデック
として示され、またその他のコーデック１２２、１２３の各々は、二次、すなわ
ちスレーブコーデックとして示される。各コーデック１２１〜１２３の一意識別
は、各コーデックの識別ビットＩＤ０およびＩＤ１に関連した値を介して実行さ
れる。すなわち、２つの識別ビットを持つことにより、最高４つまでのコーデッ
クが一意に識別される。その他の複数の装置システムは、それ以上またはそれ以
下のビットを使用して、それ以上またはそれ以下の複数のインスタンスを適応さ
せる。一般的なＡＣ‘９７構成では、コーデックには、論理０バス１４０か論理
１バス１４１に結合された外部ピンを介して一意識別子が割り当てられる。図１
に示すように、一次コーデック１２１の識別ビットＩＤ０およびＩＤ１は、論理
０バス１４０に結合され、従って一次コーデック１２１の識別、すなわちアドレ
スは「００」となる。同様に、コーデック１２２と１２３のアドレスはそれぞれ
、「０１」および「１０」となる。当業者には一般的であるように、識別ビット
の極性は保持される。ここに示された特定値は図示目的のみである。
【０００５】 図１に示すディジタル制御装置１１０は、コーデック１２１〜１２３の各々を
並列に通信する単一データ出力ポートＳＤＡＴＡ＿ＯＵＴ １３２を有する。デ
ィジタル制御装置は、各コーデックの上記一意アドレスを使用して、適切な情報
、すなわちデータフレームを適切なコーデックにルーティングする。図２は、複
数のコーデック構成で動作するよう構成された（コーデック１２１〜１２３がイ
ンスタンスである）従来技術の模範コーデック１２０を示す。図２には、制御装
置１１０（図２に図示せず）からＳＤＡＴＡ＿ＯＵＴ １３２を介して各データ
フレームを受信する入力フレームバッファ２１０が示されている。各データフレ
ームには、フレームが目的とする装置と、装置に要求される動作とを識別するア
ドレス領域２１２とコマンド領域２１４とが含まれる。図示していないが、一般
的に各フレームにはまた、データビットと、制御ビット、エラー領域ビット、状
況ビットなどの補助ビットとが含まれる。
並列に通信する単一データ出力ポートＳＤＡＴＡ＿ＯＵＴ １３２を有する。デ
ィジタル制御装置は、各コーデックの上記一意アドレスを使用して、適切な情報
、すなわちデータフレームを適切なコーデックにルーティングする。図２は、複
数のコーデック構成で動作するよう構成された（コーデック１２１〜１２３がイ
ンスタンスである）従来技術の模範コーデック１２０を示す。図２には、制御装
置１１０（図２に図示せず）からＳＤＡＴＡ＿ＯＵＴ １３２を介して各データ
フレームを受信する入力フレームバッファ２１０が示されている。各データフレ
ームには、フレームが目的とする装置と、装置に要求される動作とを識別するア
ドレス領域２１２とコマンド領域２１４とが含まれる。図示していないが、一般
的に各フレームにはまた、データビットと、制御ビット、エラー領域ビット、状
況ビットなどの補助ビットとが含まれる。
【０００６】 コーデック１２０には、フレームのアドレス領域２１２をコーデック１２０の
特別なインスタンスの識別ビットＩＤ０ ２００およびＩＤ１ ２０１に割り当
てられた論理値と比較することにより、それがデータフレームの目的とする受信
側であるかどうかを決定するアドレス検出器２２０が含まれる。アドレス領域２
１２が識別ビット２００、２０１と合致すると、チップ選択信号（ＣＳ）２２１
がアサートされる。チップ選択信号２２１がアサートされると、コマンドプロセ
ッサ２３０はコマンド２１４を処理し、信号プロセッサ２４０の適切なコマンド
およびパラメータと通信し、コマンド２１４を実行する。チップ選択信号２２１
がアサートされない場合、コマンドプロセッサはコマンド２１４を無視し、信号
プロセッサ２４０は、このコーデックにアドレス指定された前のコマンドからの
残りの処理を妨害されることなく自由に続行する。このように、各コーデック１
２１〜１２３にはその一次信号処理機能を実行する時間が与えられ、共通のＳＤ
ＡＴＡ＿ＯＵＴ １３２を介して受信された、関連しないフレームデータの処理
に最小時間を当てる。
特別なインスタンスの識別ビットＩＤ０ ２００およびＩＤ１ ２０１に割り当
てられた論理値と比較することにより、それがデータフレームの目的とする受信
側であるかどうかを決定するアドレス検出器２２０が含まれる。アドレス領域２
１２が識別ビット２００、２０１と合致すると、チップ選択信号（ＣＳ）２２１
がアサートされる。チップ選択信号２２１がアサートされると、コマンドプロセ
ッサ２３０はコマンド２１４を処理し、信号プロセッサ２４０の適切なコマンド
およびパラメータと通信し、コマンド２１４を実行する。チップ選択信号２２１
がアサートされない場合、コマンドプロセッサはコマンド２１４を無視し、信号
プロセッサ２４０は、このコーデックにアドレス指定された前のコマンドからの
残りの処理を妨害されることなく自由に続行する。このように、各コーデック１
２１〜１２３にはその一次信号処理機能を実行する時間が与えられ、共通のＳＤ
ＡＴＡ＿ＯＵＴ １３２を介して受信された、関連しないフレームデータの処理
に最小時間を当てる。
【０００７】 図２には、スリープ、すなわち電源切断回路２９０が示される。特定装置１２
０にアドレス指定されたスリープコマンド２１４を受信すると、装置１２０は最
小電力を消費するモードになる。当業者に一般的な技術を用いて、スリープ回路
２９０には、装置１２０のノードが低電力消費状態になるよう要求される制御論
理が含まれ、必要に応じて、装置１２０が再びアクティブかつ高電力モードにな
るまで保存されるよう要求されるデータを保存する必要がある制御論理が含まれ
る。一般に、装置の電源切断は、マルチステップ処理である。通常、スリープ回
路２９０にはシーケンス装置が含まれ、クロック信号１３１は、これらの装置と
、必要に応じて、装置１２０内のその他のシーケンス装置に、要求されたクロッ
ク信号を供給する。
０にアドレス指定されたスリープコマンド２１４を受信すると、装置１２０は最
小電力を消費するモードになる。当業者に一般的な技術を用いて、スリープ回路
２９０には、装置１２０のノードが低電力消費状態になるよう要求される制御論
理が含まれ、必要に応じて、装置１２０が再びアクティブかつ高電力モードにな
るまで保存されるよう要求されるデータを保存する必要がある制御論理が含まれ
る。一般に、装置の電源切断は、マルチステップ処理である。通常、スリープ回
路２９０にはシーケンス装置が含まれ、クロック信号１３１は、これらの装置と
、必要に応じて、装置１２０内のその他のシーケンス装置に、要求されたクロッ
ク信号を供給する。
【０００８】 一般的なマスタ−スレーブ構成では、マスタ装置は、全ての装置に共通するタ
スクを担当することが多い。例えば、一般的なＡＣ‘９７コーデックのタスクは
、クロック信号ＢＩＴ＿ＣＬＫ １３１を供給し制御装置１１０と通信する。Ａ
Ｃ‘９７の複数コーデック構成では、一次コーデック１２１は出力としてクロッ
ク信号１３１を供給するようタスクされ、二次コーデック１２２〜１２３の各々
は、入力としてこのクロック信号を受信する必要がある。
スクを担当することが多い。例えば、一般的なＡＣ‘９７コーデックのタスクは
、クロック信号ＢＩＴ＿ＣＬＫ １３１を供給し制御装置１１０と通信する。Ａ
Ｃ‘９７の複数コーデック構成では、一次コーデック１２１は出力としてクロッ
ク信号１３１を供給するようタスクされ、二次コーデック１２２〜１２３の各々
は、入力としてこのクロック信号を受信する必要がある。
【０００９】 この共通クロック信号は通常、制御装置とマスタ装置およびスレーブ装置の各々
の同期を可能にするよう使用される。
の同期を可能にするよう使用される。
【００１０】 しかし、マスタ装置がクロック信号を供給するため、マスタ装置を電源切断す
ると、スレーブ装置の各々へのクロック信号が停止し、特にスレーブ装置に周期
的にリフレッシュされこの状態を保持する必要があるダイナミックメモリが含ま
れる場合、この停止はスレーブ装置の次の動作に悪影響を及ぼすことがある。ま
た、クロック信号を停止すると、電力消費状態でノードを残すことにより、電源
切断、すなわちスリープモード動作の有効性に悪影響を及ぼすことがある。
ると、スレーブ装置の各々へのクロック信号が停止し、特にスレーブ装置に周期
的にリフレッシュされこの状態を保持する必要があるダイナミックメモリが含ま
れる場合、この停止はスレーブ装置の次の動作に悪影響を及ぼすことがある。ま
た、クロック信号を停止すると、電力消費状態でノードを残すことにより、電源
切断、すなわちスリープモード動作の有効性に悪影響を及ぼすことがある。
【００１１】 クロック停止後の制御された電源切断を実行するには、スレーブ装置はクロッ
クが停止したことに気づき、その後、所定のメモリコンテンツをセーブし、全て
のノードが最小電力消費状態にあることを確認する、適切なアクションを実行す
る必要がある。図２は、ＢＩＴ＿ＣＬＫ １３１がその遷移を停止した後、制御
された電源切断を実行する、クロック停止検出器２６０の従来的な使用が示され
ている。「ワンショット」タイミング回路などのアナログ回路は、クロック停止
検出器２６０で使用され、所要時間経過後クロック信号１３１の不在を検出する
。一方、補助クロック発生器２５０は、ディジタル回路を用いてクロック信号１
３１の不在を検出するのに使用される、補助クロック信号２３１を発生するよう
備えられることが多い。一般に、補助クロック発生器２５０は、外部結晶を必要
とする結晶ドライブ回路であり、システムのコストと複雑性を増大させる。通常
、装置の電源切断がシーケンス処理であるため、補助クロック信号２３１はまた
、共通クロック信号１３１停止の検出後使用され、クロック信号を供給し、順次
電源切断処理を実行する。
クが停止したことに気づき、その後、所定のメモリコンテンツをセーブし、全て
のノードが最小電力消費状態にあることを確認する、適切なアクションを実行す
る必要がある。図２は、ＢＩＴ＿ＣＬＫ １３１がその遷移を停止した後、制御
された電源切断を実行する、クロック停止検出器２６０の従来的な使用が示され
ている。「ワンショット」タイミング回路などのアナログ回路は、クロック停止
検出器２６０で使用され、所要時間経過後クロック信号１３１の不在を検出する
。一方、補助クロック発生器２５０は、ディジタル回路を用いてクロック信号１
３１の不在を検出するのに使用される、補助クロック信号２３１を発生するよう
備えられることが多い。一般に、補助クロック発生器２５０は、外部結晶を必要
とする結晶ドライブ回路であり、システムのコストと複雑性を増大させる。通常
、装置の電源切断がシーケンス処理であるため、補助クロック信号２３１はまた
、共通クロック信号１３１停止の検出後使用され、クロック信号を供給し、順次
電源切断処理を実行する。
【００１２】
本発明の目的は、共通クロック信号の停止を検出するのに通常使用されるアナ
ログ回路を除去することにより、スレーブ装置として構成される回路のコストを
低減させることにある。本発明の別の目的は、共通クロック信号の停止を検出す
るための補助クロック信号を発生する必要性を排除することにより、スレーブ装
置として構成される回路のコストを低減させることにある。本発明の別の目的は
、共通クロック信号の停止後使用される補助クロック信号を発生する必要性を排
除することにより、スレーブ装置として構成される回路のコストを低減させるこ
とにある。本発明の別の目的は、これらの装置の信頼性と堅牢性とを向上させる
ことにある。本発明の別の目的は、従来のＡＣ‘９７互換可能なコーデックより
簡単に製造、テストできる複数コーデックの使用に適切なＡＣ‘９７互換可能な
コーデックを提供することにある。
ログ回路を除去することにより、スレーブ装置として構成される回路のコストを
低減させることにある。本発明の別の目的は、共通クロック信号の停止を検出す
るための補助クロック信号を発生する必要性を排除することにより、スレーブ装
置として構成される回路のコストを低減させることにある。本発明の別の目的は
、共通クロック信号の停止後使用される補助クロック信号を発生する必要性を排
除することにより、スレーブ装置として構成される回路のコストを低減させるこ
とにある。本発明の別の目的は、これらの装置の信頼性と堅牢性とを向上させる
ことにある。本発明の別の目的は、従来のＡＣ‘９７互換可能なコーデックより
簡単に製造、テストできる複数コーデックの使用に適切なＡＣ‘９７互換可能な
コーデックを提供することにある。
【００１３】
これらの目的とその他の目的は、クロック信号停止を予告するための手段を提
供することにより達成され、クロック信号停止を明白に検出する必要性を排除す
る。
供することにより達成され、クロック信号停止を明白に検出する必要性を排除す
る。
【００１４】 クロック信号停止を予告すると、停止前の残りのクロック信号がスレーブ装置
の制御された電源切断を実行するよう必要に応じて使用される。アナログクロッ
ク停止検出器の必要性を排除することにより、アナログ回路に関連した処理許容
制限事項が回避され、設計の信頼性と堅牢性とが向上し、所要テストが簡単にな
り、装置のコストが低減される。同様に、補助クロック発生器が除去されると、
システムのコストと装置の複雑性が低減され、システムおよび装置の全体的な信
頼性とテスト対応性が向上する。本発明により、クロック信号の停止予告は、ク
ロック信号発生に影響することが予想されるコマンドの装置間の通信を監視する
ことにより達成される。
の制御された電源切断を実行するよう必要に応じて使用される。アナログクロッ
ク停止検出器の必要性を排除することにより、アナログ回路に関連した処理許容
制限事項が回避され、設計の信頼性と堅牢性とが向上し、所要テストが簡単にな
り、装置のコストが低減される。同様に、補助クロック発生器が除去されると、
システムのコストと装置の複雑性が低減され、システムおよび装置の全体的な信
頼性とテスト対応性が向上する。本発明により、クロック信号の停止予告は、ク
ロック信号発生に影響することが予想されるコマンドの装置間の通信を監視する
ことにより達成される。
【００１５】
本発明は、添付図を参照して詳細に説明される。
【００１６】 本発明は、クロック信号の制御停止が、クロック信号の発生に影響するコマン
ドを観察または「捜し回る」ことにより予告される観察に基付くものである。
ドを観察または「捜し回る」ことにより予告される観察に基付くものである。
【００１７】 図３は、図１に示す複数コーデック構成での使用に適切なＡＣ‘９７互換可能コ
ーデック３２０のブロック図を示す。図３では、図１および図２と同一の参照符
号を有する項目が、これらの図により上記したものと同一の機能を実行する。複
数コーデック使用例は、理解しやすくするため、一般的なマスタ−スレーブ構成
のパラダイムとしてここに提供される。本発明はＡＣ‘９７複数コーデック例を
用いて示されているが、ここに示された原理は、同様に構成されたマスタ−スレ
ーブ装置に適用される当業者に認識される。また、用語「マスタ」と「スレーブ
」は、一般的な意味でここに使用される。すなわち、マスタ装置はクロック信号
を供給する装置であり、スレーブ装置はマスタ装置からクロック信号を受信する
装置である。
ーデック３２０のブロック図を示す。図３では、図１および図２と同一の参照符
号を有する項目が、これらの図により上記したものと同一の機能を実行する。複
数コーデック使用例は、理解しやすくするため、一般的なマスタ−スレーブ構成
のパラダイムとしてここに提供される。本発明はＡＣ‘９７複数コーデック例を
用いて示されているが、ここに示された原理は、同様に構成されたマスタ−スレ
ーブ装置に適用される当業者に認識される。また、用語「マスタ」と「スレーブ
」は、一般的な意味でここに使用される。すなわち、マスタ装置はクロック信号
を供給する装置であり、スレーブ装置はマスタ装置からクロック信号を受信する
装置である。
【００１８】 図３に示すコーデック３２０では、クロック停止予告器３６０はクロック信号
１３１を停止させることが予想されるコマンドを検出するのに使用される。ＡＣ
‘９７対応一次コーデックの例では、例えば、アドレス指定されたコーデックの
「電源切断レジスタ」の「ＰＲ４」ビット（レジスタ‘２６Ｈのビット１２）を
セットするコマンドにより、アドレス指定されたコーデックが制御装置１１０と
アドレス指定された装置間の「オーディオコーデックリンク」（ＡＣリンク）を
遮断し外部クロックを遮断することが要求される。ＡＣ‘９７対応一次モデムコ
ーデックの場合と同様に、「雑モデムＡＦＥ状態と制御レジスタ」の「ＭＬＮＫ
」ビット（レジスタ‘５６Ｈのビット１２）のセッティングはまた、ＡＣリンク
を遮断するコマンドである。ＡＣ‘９７対応コーデックの例では、一次コーデッ
クが制御装置１１０からいずれか一方のコマンドを受信しＡＣリンクを遮断する
場合、ＢＩＴ＿ＣＬＫ １３１クロック信号は一次コーデックによりローに保持
される。その他の装置構成は、クロック信号を停止させる、同様の有限コマンド
および受信側セットを有する。クロック停止予告器３６０は、一次コーデックに
アドレス指定される、これらのクロック停止コマンドを検出するよう設計される
。クロック停止予告器３６０は、入力フレームバッファ２１０からアドレス２１
２とコマンド２１４とを受信する。クロック停止予告器３６０には、アドレス検
出器３７０とスリープコマンド検出器３８０とが含まれる。アドレス検出器３７
０は、装置のアドレスを検出するよう構成され、クロック信号を停止させるコマ
ンドを受信する。この例において、ＡＣ‘９７仕様では、一次コーデックのアド
レスを「００」に定義し、二次コーデックの各々は非００結合が定義される。ア
ドレス２１２入力が００で、ＡＣ‘９７仕様に一致する場合のみ、ＮＯＲゲート
３７５は一次選択信号３７１をアサートする。
１３１を停止させることが予想されるコマンドを検出するのに使用される。ＡＣ
‘９７対応一次コーデックの例では、例えば、アドレス指定されたコーデックの
「電源切断レジスタ」の「ＰＲ４」ビット（レジスタ‘２６Ｈのビット１２）を
セットするコマンドにより、アドレス指定されたコーデックが制御装置１１０と
アドレス指定された装置間の「オーディオコーデックリンク」（ＡＣリンク）を
遮断し外部クロックを遮断することが要求される。ＡＣ‘９７対応一次モデムコ
ーデックの場合と同様に、「雑モデムＡＦＥ状態と制御レジスタ」の「ＭＬＮＫ
」ビット（レジスタ‘５６Ｈのビット１２）のセッティングはまた、ＡＣリンク
を遮断するコマンドである。ＡＣ‘９７対応コーデックの例では、一次コーデッ
クが制御装置１１０からいずれか一方のコマンドを受信しＡＣリンクを遮断する
場合、ＢＩＴ＿ＣＬＫ １３１クロック信号は一次コーデックによりローに保持
される。その他の装置構成は、クロック信号を停止させる、同様の有限コマンド
および受信側セットを有する。クロック停止予告器３６０は、一次コーデックに
アドレス指定される、これらのクロック停止コマンドを検出するよう設計される
。クロック停止予告器３６０は、入力フレームバッファ２１０からアドレス２１
２とコマンド２１４とを受信する。クロック停止予告器３６０には、アドレス検
出器３７０とスリープコマンド検出器３８０とが含まれる。アドレス検出器３７
０は、装置のアドレスを検出するよう構成され、クロック信号を停止させるコマ
ンドを受信する。この例において、ＡＣ‘９７仕様では、一次コーデックのアド
レスを「００」に定義し、二次コーデックの各々は非００結合が定義される。ア
ドレス２１２入力が００で、ＡＣ‘９７仕様に一致する場合のみ、ＮＯＲゲート
３７５は一次選択信号３７１をアサートする。
【００１９】 一次選択信号３７１をアサートしたとき、スリープコマンド検出器３８０が可
能になり、一次コーデックがアドレス指定されていることを示し、コマンド２１
４がクロックを停止した上記コマンドのうちの１つである場合、予告されたクロ
ック停止信号３８１をアサートする。スリープ回路３９０は図２に示すスリープ
回路２９０に類似しているが、ただし、装置３２０に明白にアドレス指定された
スリープコマンドへの応答に付け加えて、スリープ回路３９０はまた、予告クロ
ック停止信号３８１に応じて装置３２０を電源切断スリープモードにする。すな
わち、例えば、本発明の原理に従って、アドレス２１２が００の一次コーデック
アドレスを示し、コマンド２１４が上記「ＰＲ４」ビットまたは「ＭＬＮＫ」ビ
ットを論理値１にセットすることを示し、スリープ回路３９０は所要制御信号を
供給して装置３２０をスリープモードにする。装置３２０がマスタコーデックが
コマンドを検出できると同時にマスタコーデックをスリープモードにするコマン
ドの通信を検出するため、装置３２０はマスタコーデックと同一の時間量を有し
、制御された電源切断動作を実行する。すなわち、例えば、スリープモードコマ
ンド受信後、そのプログラムセッティングを保持しそのノードを低電力消費状態
にセットする、３つのクロックサイクルを一次コーデックが要求する場合、二次
コーデック３２０はそのプログラムセッティングを保持し、そのノードを低電力
消費状態にセットする、これらの同一の３つのクロックサイクルを有しており、
３つのクロックサイクルは、マスタ装置がスリープモードに入るまでＢＩＴ＿Ｃ
ＬＫ １３１クロック信号の続行により供給される。このように、一次コーデッ
クがＢＩＴ＿ＣＬＫ １３１クロック信号の発生を停止する場合、二次コーデッ
ク３２０はスリープモードになり、補助クロック信号が後の順次動作を実行する
よう要求されない。
能になり、一次コーデックがアドレス指定されていることを示し、コマンド２１
４がクロックを停止した上記コマンドのうちの１つである場合、予告されたクロ
ック停止信号３８１をアサートする。スリープ回路３９０は図２に示すスリープ
回路２９０に類似しているが、ただし、装置３２０に明白にアドレス指定された
スリープコマンドへの応答に付け加えて、スリープ回路３９０はまた、予告クロ
ック停止信号３８１に応じて装置３２０を電源切断スリープモードにする。すな
わち、例えば、本発明の原理に従って、アドレス２１２が００の一次コーデック
アドレスを示し、コマンド２１４が上記「ＰＲ４」ビットまたは「ＭＬＮＫ」ビ
ットを論理値１にセットすることを示し、スリープ回路３９０は所要制御信号を
供給して装置３２０をスリープモードにする。装置３２０がマスタコーデックが
コマンドを検出できると同時にマスタコーデックをスリープモードにするコマン
ドの通信を検出するため、装置３２０はマスタコーデックと同一の時間量を有し
、制御された電源切断動作を実行する。すなわち、例えば、スリープモードコマ
ンド受信後、そのプログラムセッティングを保持しそのノードを低電力消費状態
にセットする、３つのクロックサイクルを一次コーデックが要求する場合、二次
コーデック３２０はそのプログラムセッティングを保持し、そのノードを低電力
消費状態にセットする、これらの同一の３つのクロックサイクルを有しており、
３つのクロックサイクルは、マスタ装置がスリープモードに入るまでＢＩＴ＿Ｃ
ＬＫ １３１クロック信号の続行により供給される。このように、一次コーデッ
クがＢＩＴ＿ＣＬＫ １３１クロック信号の発生を停止する場合、二次コーデッ
ク３２０はスリープモードになり、補助クロック信号が後の順次動作を実行する
よう要求されない。
【００２０】 クロック信号１３１の停止を予告する別の重要な利点は、コーデックが電源切
断されている間使用される割込発生回路を可能にするよう要求される時間とクロ
ック信号がそのコーデックに供給される。例えば、電話線のリンギングにより、
コーデック３２０がスリープモード状態からアクティブ状態を再開することを要
求する割込を発生する。この割込は、ＳＤＡＴＡ＿ＩＮ １３３をハイにドライ
ブするコーデックの手段によりＡＣ‘９７ディジタル制御装置１１０に信号を送
る。従って、割込発生を発生させるコーデック３２０の回路は、コーデック３２
０が電源切断されたとき可能になる。クロック信号１３１の停止を予告する別の
面では、一般的に、コーデック３２０が入力フレームの残りを廃棄し、例えば、
そのフレームは、クロックを停止するコマンドが検出されたものであり、またＡ
Ｃ‘９７ディジタル制御装置１１０がウォームリセット１３４を送出し、コーデ
ック３２０がアクティブかつ高電力モードで標準動作を再開した後、全く新しい
フレーム受信の準備をするよう要求される。
断されている間使用される割込発生回路を可能にするよう要求される時間とクロ
ック信号がそのコーデックに供給される。例えば、電話線のリンギングにより、
コーデック３２０がスリープモード状態からアクティブ状態を再開することを要
求する割込を発生する。この割込は、ＳＤＡＴＡ＿ＩＮ １３３をハイにドライ
ブするコーデックの手段によりＡＣ‘９７ディジタル制御装置１１０に信号を送
る。従って、割込発生を発生させるコーデック３２０の回路は、コーデック３２
０が電源切断されたとき可能になる。クロック信号１３１の停止を予告する別の
面では、一般的に、コーデック３２０が入力フレームの残りを廃棄し、例えば、
そのフレームは、クロックを停止するコマンドが検出されたものであり、またＡ
Ｃ‘９７ディジタル制御装置１１０がウォームリセット１３４を送出し、コーデ
ック３２０がアクティブかつ高電力モードで標準動作を再開した後、全く新しい
フレーム受信の準備をするよう要求される。
【００２１】 なお、ＢＩＴ＿ＣＬＫ １３１クロック信号の停止がクロック停止予告器３６
０により予告されるため、アナログタイミング回路も補助回路も実際のクロック
停止を検出するよう要求されない。アナログクロック停止検出器の必要性を排除
することにより、アナログ回路に関連した処理許容制限事項が回避され、設計の
信頼性と堅牢性とが向上し、所要テストが簡単になり、装置のコストが低減され
る。同様に、補助クロック発生器が除去されると、装置の複雑性が低減され、装
置およびシステムの全体的なコスト、信頼性、およびテスト対応性が向上する。
０により予告されるため、アナログタイミング回路も補助回路も実際のクロック
停止を検出するよう要求されない。アナログクロック停止検出器の必要性を排除
することにより、アナログ回路に関連した処理許容制限事項が回避され、設計の
信頼性と堅牢性とが向上し、所要テストが簡単になり、装置のコストが低減され
る。同様に、補助クロック発生器が除去されると、装置の複雑性が低減され、装
置およびシステムの全体的なコスト、信頼性、およびテスト対応性が向上する。
【００２２】 上記は単に、本発明の原理を示す。ここに明白に説明または示されていないが
、当業者は、本発明の原理を実施し、その精神と範囲にある各種装置を考案でき
ることが認識される。例えば、クロック停止コマンドはクロック信号を停止させ
ることが知られているものとして示されている。システムによっては、ある一定
のコマンドはクロック信号の条件付き停止を発生させる。すなわち、クロック停
止は、スリープコマンド検出器３８０により監視されるコマンド２１４に含まれ
ない、その他の要素またはパラメータに依存する。このようなシステムでは、装
置３２０は条件付き停止コマンドを検出するとスリープモードに入り、その予告
された停止時間経過後クロック信号が発生するとスリープモードから出る。同様
に、クロック停止コマンドは、装置３２０に向けられたコマンドと同一の信号ラ
インＳＤＡＴＡ＿ＯＵＴ １３１で発生することが示されている。当業者に明ら
かなように、クロック停止予告器３６０への入力は、装置３２０のクロック信号
の発生に影響するコマンドまたは信号を含む、その他のあらゆる信号ラインを供
給するよう適切に変更される。
、当業者は、本発明の原理を実施し、その精神と範囲にある各種装置を考案でき
ることが認識される。例えば、クロック停止コマンドはクロック信号を停止させ
ることが知られているものとして示されている。システムによっては、ある一定
のコマンドはクロック信号の条件付き停止を発生させる。すなわち、クロック停
止は、スリープコマンド検出器３８０により監視されるコマンド２１４に含まれ
ない、その他の要素またはパラメータに依存する。このようなシステムでは、装
置３２０は条件付き停止コマンドを検出するとスリープモードに入り、その予告
された停止時間経過後クロック信号が発生するとスリープモードから出る。同様
に、クロック停止コマンドは、装置３２０に向けられたコマンドと同一の信号ラ
インＳＤＡＴＡ＿ＯＵＴ １３１で発生することが示されている。当業者に明ら
かなように、クロック停止予告器３６０への入力は、装置３２０のクロック信号
の発生に影響するコマンドまたは信号を含む、その他のあらゆる信号ラインを供
給するよう適切に変更される。
【００２３】 装置３２０は、ハードウェア、ソフトウェア、またはその両方の組み合わせで
実行される。例えば、信号プロセッサ２４０は電子回路として実行され、コマン
ドプロセッサ２３０とスリープコマンド検出器３８０は埋め込まれたプロセッサ
内で動作するファームウェアプログラム、または別の処理システムで動作するプ
ログラムで実施される。模範装置アーキテクチャおよび機能パーティションは、
図示目的のためのみ図に示される。例えば、コマンドプロセッサ２３０には一般
に、二次装置３２０に明白にアドレス指定されたスリープコマンドを検出するの
に使用される、スリープコマンド検出器が含まれるため、スリープコマンド検出
器３８０はコマンドプロセッサ２３０内で実施される。同様に、スリープ回路３
９０の機能は、装置３２０全体を通じて分配される。同様に、各機能プロックに
関連したタスクは一般に、使用される技術に依存する。例えば、ＣＭＯＳデバイ
スはいずれか一方の論理状態で最小電力を消費し、スリープ回路３９０は装置３
２０のＣＭＯＳ実装内のノードを制御して低電力状態を達成する必要がなく、制
御信号を供給するだけで、仕様が低電力モードで要求するどんな状態にでも装置
３２０の出力ピンをセットする。これらの各種装置とその他の装置は当業者に明
らかとなり、請求項の目的範囲内にある。
実行される。例えば、信号プロセッサ２４０は電子回路として実行され、コマン
ドプロセッサ２３０とスリープコマンド検出器３８０は埋め込まれたプロセッサ
内で動作するファームウェアプログラム、または別の処理システムで動作するプ
ログラムで実施される。模範装置アーキテクチャおよび機能パーティションは、
図示目的のためのみ図に示される。例えば、コマンドプロセッサ２３０には一般
に、二次装置３２０に明白にアドレス指定されたスリープコマンドを検出するの
に使用される、スリープコマンド検出器が含まれるため、スリープコマンド検出
器３８０はコマンドプロセッサ２３０内で実施される。同様に、スリープ回路３
９０の機能は、装置３２０全体を通じて分配される。同様に、各機能プロックに
関連したタスクは一般に、使用される技術に依存する。例えば、ＣＭＯＳデバイ
スはいずれか一方の論理状態で最小電力を消費し、スリープ回路３９０は装置３
２０のＣＭＯＳ実装内のノードを制御して低電力状態を達成する必要がなく、制
御信号を供給するだけで、仕様が低電力モードで要求するどんな状態にでも装置
３２０の出力ピンをセットする。これらの各種装置とその他の装置は当業者に明
らかとなり、請求項の目的範囲内にある。
【００２４】 参考文献 1. Audio Codec '97, Revision 2.1, May 22, 1998, Intel Corporation. Copyright 1998 Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497.
【図１】 従来のマスタ−スレーブ装置の構成を示すブロック図。
【図２】 クロック停止検出器を有する従来のスレーブ装置を示すブロック図。
【図３】 本発明によるクロック停止予告器を有するスレーブ装置を示すブロック図。
１１０ 制御装置 １２１ マスタ装置（コーデック） １２２ スレーブ装置（コーデック） １２３ コーデック １３１ クロック信号 ２１０ 入力フレームバッファ ２２０ アドレス検出器 ２３０ コマンドプロセッサ ２４０ 信号プロセッサ ３２０ 処理装置（コーデック） ３６０ クロック停止予告器 ３７０ アドレス検出器 ３８０ スリープコマンド検出器 ３９０ スリープ制御装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルネ、エイチ．イエンセン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 カルト、ウォン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ダイスケ、タキセ オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5K032 BA04 BA08 DA01 DB22 DB28 EA03 5K034 DD02 HH01 HH02 HH63 TT04
Claims (14)
- 【請求項１】 マスタ装置により発生されたクロック信号を使用して動作するよう構成された
スレーブ装置としての使用に適切な処理装置であって、 前記クロック信号に依存して動作するよう構成され、アクティブモードとスリ
ープモードとを有する信号プロセッサと、 前記マスタ装置への入力を監視し、前記クロック信号の停止前に予告信号を供
給するよう構成されたクロック停止予告器と、 前記クロック停止予告器と前記信号プロセッサに動作的に連結され、前記予告
信号に依存して前記信号プロセッサをスリープモードにするよう構成されたスリ
ープ回路と、 を備えたことを特徴とする処理装置。 - 【請求項２】 前記マスタ装置への入力が一次装置アドレスにより識別され、 前記クロック停止予告器は、 前記一次装置アドレスが前記マスタ装置への入力で検出された場合、一次選択
信号をアサートするよう構成された一次アドレス検出器（３７０）と、 前記マスタ装置への入力の際に前記一次選択信号とクロック停止コマンドとに
依存して前記予告信号を供給するよう構成されたスリープコマンド検出器と、 を含むことを特徴とする請求項１記載の処理装置。 - 【請求項３】 前記処理装置への入力が前記一次装置アドレスと異なる二次装置アドレスによ
り識別され、 前記処理装置は、 前記二次装置アドレスが前記処理装置への入力で検出された場合、チップ選択
信号をアサートするよう構成された二次アドレス検出器と、 前記処理装置への入力の際に前記チップ選択信号とクロック停止コマンドとに
依存して前記信号プロセッサをスリープモードにするよう構成されたコマンドプ
ロセッサと、 を含むことを特徴とする請求項２記載の処理装置。 - 【請求項４】 前記処理装置への入力が前記マスタ装置への入力を含むことを特徴とする請求
項３記載の処理装置。 - 【請求項５】 アドレス領域とコマンド領域とを含む入力フレームを保存するための入力フレ
ームバッファと、 アクティブモードとスリープモードとを有する信号プロセッサと、 前記アドレス領域に第一アドレスが含まれる場合、一次選択信号をアサートす
る第一アドレス検出器と、 前記アドレス領域に第二アドレスが含まれる場合、チップ選択信号をアサート
する第二アドレス検出器と、 前記コマンド領域にスリープコマンドが含まれ、前記一次選択信号と前記チッ
プ選択信号のうちの少なくとも１つがアサートされる場合、前記信号プロセッサ
をスリープモードにするスリープ制御装置と、 を備えたことを特徴とするコーデック。 - 【請求項６】 前記コマンド領域に前記スリープコマンドが含まれる場合、前記スリープ制御
装置に通知するスリープコマンド検出器を含むことを特徴とする請求項５記載の
コーデック。 - 【請求項７】 前記信号プロセッサは、前記第一アドレスに対応する装置アドレスを有する一
次装置により供給されるクロック信号に依存して動作することを特徴とする請求
項５記載のコーデック。 - 【請求項８】 前記コーデックはＡＣ‘９７対応コーデックであることを特徴とする請求項５
記載のコーデック。 - 【請求項９】 各々が関連コーデックアドレスを有しており、一次コーデックと少なくとも１
つの二次コーデックとを有する複数のコーデックと、 前記複数のコーデック（１２１〜１２３）に、アドレス領域とコマンド領域と
を含むフレームを通信するディジタル制御装置と、 備え、前記少なくとも１つの二次コーデックは、 前記ディジタル制御装置から通信された各フレームを保存するための入力フレ
ームバッファと、 アクティブモードとスリープモードとを有する信号プロセッサと、 前記アドレス領域に第一アドレスが含まれる場合、一次選択信号をアサートす
る第一アドレス検出器と、 前記アドレス領域に第二アドレスが含まれる場合、チップ選択信号をアサート
する第二アドレス検出器と、 前記コマンド領域にスリープコマンドが含まれ、前記一次選択信号と前記チッ
プ選択信号のうちの少なくとも１つがアサートされる場合、前記信号プロセッサ
をスリープモードにするスリープ制御装置と、 を含むことを特徴とするシステム。 - 【請求項１０】 前記少なくとも１つの二次コーデックは、前記コマンド領域に前記スリープコ
マンドが含まれる場合、前記スリープ制御装置に通知するスリープコマンド検出
器を含むことを特徴とする請求項９記載のシステム。 - 【請求項１１】 前記信号プロセッサは前記第一アドレスに対応する装置アドレスを有する一次
装置により供給されるクロック信号に依存して動作することを特徴とする請求項
９記載のシステム。 - 【請求項１２】 前記一次装置は前記一次コーデックであることを特徴とする請求項１１記載の
システム。 - 【請求項１３】 前記システムはＡＣ‘７対応システムであることを特徴とする請求項９記載の
システム。 - 【請求項１４】 前記複数のコーデックを処理するために前記ディジタル制御装置にオーディオ
情報を通信することによりオーディオ情報の処理をオフロードするコンピュータ
装置を更に備えた請求項９記載のシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/300,902 | 1999-04-28 | ||
| US09/300,902 US6393572B1 (en) | 1999-04-28 | 1999-04-28 | Sleepmode activation in a slave device |
| PCT/EP2000/003412 WO2000067101A1 (en) | 1999-04-28 | 2000-04-14 | Sleepmode activation in a slave device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002543728A true JP2002543728A (ja) | 2002-12-17 |
| JP4437175B2 JP4437175B2 (ja) | 2010-03-24 |
Family
ID=23161083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000615876A Expired - Fee Related JP4437175B2 (ja) | 1999-04-28 | 2000-04-14 | スレーブ装置のスリープモード起動 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6393572B1 (ja) |
| EP (1) | EP1090343B1 (ja) |
| JP (1) | JP4437175B2 (ja) |
| KR (1) | KR100649778B1 (ja) |
| CN (1) | CN1154906C (ja) |
| DE (1) | DE60007702T2 (ja) |
| WO (1) | WO2000067101A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006036001A3 (en) * | 2004-09-30 | 2006-06-01 | Ricoh Kk | Switching regulator |
| JP2011034559A (ja) * | 2009-07-09 | 2011-02-17 | Ricoh Co Ltd | 画像形成装置、省エネルギ移行復帰制御方法、及び省エネルギ移行復帰制御プログラム |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6732280B1 (en) * | 1999-07-26 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Computer system performing machine specific tasks before going to a low power state |
| US6529975B1 (en) * | 1999-11-02 | 2003-03-04 | Conexant Systems, Inc. | Method and apparatus for addressing and controlling exspansion devices through an AC-link and a codec |
| GB2365545B (en) * | 1999-12-23 | 2004-06-02 | Ibm | Data processing system with master and slave processors |
| US6732203B2 (en) | 2000-01-31 | 2004-05-04 | Intel Corporation | Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus |
| KR100366309B1 (ko) | 2000-09-29 | 2002-12-31 | 삼성전자 주식회사 | 디지탈 영상표시기기의 절전회로 |
| US20040078608A1 (en) * | 2001-04-02 | 2004-04-22 | Ruban Kanapathippillai | Method and apparatus for power reduction in a digital signal processor integrated circuit |
| US7188196B2 (en) * | 2001-05-18 | 2007-03-06 | Cirrus Logic, Inc. | Method and apparatus for playing analog audio to multiple codec outputs |
| US20030088796A1 (en) * | 2001-11-06 | 2003-05-08 | Soubhi Abdulkarim | Communication adapter |
| US7028200B2 (en) * | 2002-05-15 | 2006-04-11 | Broadcom Corporation | Method and apparatus for adaptive power management of memory subsystem |
| US7194601B2 (en) * | 2003-04-03 | 2007-03-20 | Via-Cyrix, Inc | Low-power decode circuitry and method for a processor having multiple decoders |
| US20040205322A1 (en) * | 2003-04-10 | 2004-10-14 | Shelor Charles F. | Low-power decode circuitry for a processor |
| US6983359B2 (en) * | 2003-08-13 | 2006-01-03 | Via-Cyrix, Inc. | Processor and method for pre-fetching out-of-order instructions |
| KR100685664B1 (ko) * | 2005-08-12 | 2007-02-26 | 삼성전자주식회사 | 호스트 및 클라이언트로 구성된 데이터 통신 시스템 및데이터 통신 시스템의 작동 방법 |
| DE102006055889B3 (de) * | 2006-11-27 | 2008-05-29 | Beckhoff Automation Gmbh | Kommunikationssystem mit einer Master-Slave-Struktur |
| CN101978340B (zh) * | 2008-03-27 | 2012-11-21 | 艾格瑞系统有限公司 | 具有降低的功耗的处理器 |
| CN101426013B (zh) * | 2008-11-24 | 2012-03-14 | 苏州佳世达电通有限公司 | 电子式主从系统 |
| JP5775398B2 (ja) * | 2011-08-25 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US9992745B2 (en) * | 2011-11-01 | 2018-06-05 | Qualcomm Incorporated | Extraction and analysis of buffered audio data using multiple codec rates each greater than a low-power processor rate |
| WO2013085507A1 (en) | 2011-12-07 | 2013-06-13 | Hewlett-Packard Development Company, L.P. | Low power integrated circuit to analyze a digitized audio stream |
| CA2918236C (en) * | 2013-08-02 | 2021-05-11 | Mars, Incorporated | Brown anthocyanin-containing colorant |
| GB2537852B (en) * | 2015-04-28 | 2019-07-17 | Advanced Risc Mach Ltd | Controlling transitions of devices between normal state and quiescent state |
| US10503674B2 (en) | 2016-02-03 | 2019-12-10 | Samsung Electronics Co., Ltd. | Semiconductor device including a clock source for generating a clock signal and a clock control circuit for controlling the clock source in hardware, a semiconductor system including the semiconductor device, and a method of operating the semiconductor device |
| US10664424B2 (en) * | 2017-11-02 | 2020-05-26 | Texas Instruments Incorporated | Digital bus activity monitor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263075B1 (en) * | 1997-09-11 | 2001-07-17 | Agere Systems Guardian Corp. | Interrupt mechanism using TDM serial interface |
-
1999
- 1999-04-28 US US09/300,902 patent/US6393572B1/en not_active Expired - Lifetime
-
2000
- 2000-04-14 JP JP2000615876A patent/JP4437175B2/ja not_active Expired - Fee Related
- 2000-04-14 DE DE60007702T patent/DE60007702T2/de not_active Expired - Fee Related
- 2000-04-14 EP EP00926946A patent/EP1090343B1/en not_active Expired - Lifetime
- 2000-04-14 WO PCT/EP2000/003412 patent/WO2000067101A1/en active IP Right Grant
- 2000-04-14 CN CNB008007020A patent/CN1154906C/zh not_active Expired - Fee Related
- 2000-04-14 KR KR1020007014880A patent/KR100649778B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006036001A3 (en) * | 2004-09-30 | 2006-06-01 | Ricoh Kk | Switching regulator |
| US7831851B2 (en) | 2004-09-30 | 2010-11-09 | Ricoh Company, Ltd. | Switching regulator |
| JP2011034559A (ja) * | 2009-07-09 | 2011-02-17 | Ricoh Co Ltd | 画像形成装置、省エネルギ移行復帰制御方法、及び省エネルギ移行復帰制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6393572B1 (en) | 2002-05-21 |
| CN1302397A (zh) | 2001-07-04 |
| KR20010071625A (ko) | 2001-07-28 |
| CN1154906C (zh) | 2004-06-23 |
| JP4437175B2 (ja) | 2010-03-24 |
| KR100649778B1 (ko) | 2006-11-24 |
| WO2000067101A1 (en) | 2000-11-09 |
| DE60007702T2 (de) | 2004-12-02 |
| EP1090343B1 (en) | 2004-01-14 |
| DE60007702D1 (de) | 2004-02-19 |
| EP1090343A1 (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4437175B2 (ja) | スレーブ装置のスリープモード起動 | |
| US5692197A (en) | Method and apparatus for reducing power consumption in a computer network without sacrificing performance | |
| US7100062B2 (en) | Power management controller and method | |
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| US7411314B2 (en) | Automatic shut off of backup power source in the extended absence of AC power | |
| JPH0962418A (ja) | 電力管理機能を備えたマイクロプロセッサ | |
| US7032120B2 (en) | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data | |
| CN111656338A (zh) | 处理器间通信 | |
| US6477655B1 (en) | System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock | |
| CN117873836A (zh) | 数字总线活动监视器 | |
| JP2004515853A (ja) | プロセッサのアイドル状態 | |
| US5539590A (en) | Floppy disk controller allowed to detect status change of floppy disk driver in standby mode | |
| US20050044437A1 (en) | Power conservation in the absence of AC power | |
| US5805473A (en) | PCMCIA voltage loss detection | |
| US9122479B2 (en) | Network processor and energy saving method thereof | |
| JP2004005747A (ja) | マイクロプロセッサ及びマイクロプロセッサを動作する方法 | |
| US20050044449A1 (en) | Power button and device wake event processing methods in the absence of AC power | |
| JP2005267595A (ja) | 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 | |
| JP2007052685A (ja) | マイクロコントローラ | |
| KR20070061625A (ko) | 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법 | |
| CN112650384A (zh) | 一种低功耗休眠唤醒控制电路和多电源域的控制电路 | |
| CN117851098A (zh) | 在具有功率管理电路系统和处理电路系统的处理系统中处理唤醒请求 | |
| JP2004326482A (ja) | 省電力制御装置 | |
| JPH0887431A (ja) | 中央処理装置の異常検出装置 | |
| JPH04123145A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090828 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090928 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091001 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091022 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091022 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |