CN117851098A - 在具有功率管理电路系统和处理电路系统的处理系统中处理唤醒请求 - Google Patents

在具有功率管理电路系统和处理电路系统的处理系统中处理唤醒请求 Download PDF

Info

Publication number
CN117851098A
CN117851098A CN202311283925.7A CN202311283925A CN117851098A CN 117851098 A CN117851098 A CN 117851098A CN 202311283925 A CN202311283925 A CN 202311283925A CN 117851098 A CN117851098 A CN 117851098A
Authority
CN
China
Prior art keywords
wake
request
timer
processor
power management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311283925.7A
Other languages
English (en)
Inventor
卢瓦克·于罗
莫希特·萨桑吉
雷·查尔斯·马歇尔
托马斯·亨利·卢德克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN117851098A publication Critical patent/CN117851098A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)

Abstract

一种功率管理电路系统包括功率管理电路系统，功率管理电路系统具有握手看门狗(HWD)定时器并且被配置成在复位时将HWD定时器设置为在第一输入处接收到的初始唤醒请求与在第二输入处预期的合格唤醒请求之间允许的最大延迟时间，并且被配置成响应于初始唤醒请求而开始HWD定时器计数。处理电路系统包括唤醒信号聚合器，唤醒信号聚合器被配置成接收来自内部唤醒事件和外部唤醒事件的唤醒信号，并提供唤醒事件的发生的通知。通知被提供作为初始唤醒请求。低功率模式定序器被配置成响应于来自唤醒信号聚合器的通知而发起低功率模式退出序列。

Description

在具有功率管理电路系统和处理电路系统的处理系统中处理 唤醒请求
技术领域
本公开大体上涉及处理系统，更具体地涉及具有功率管理电路系统和处理电路系统的处理系统中对唤醒请求的处理。
背景技术
汽车应用或工业应用之类的特定应用会关注安全性。处理器或处理单元，例如微处理器、微控制器、芯片上系统或任何其它处理配置，可以用于处理任何类型的数据或信息以控制与特定应用相关联的特定参数、功能或操作。汽车应用可以包括例如网关(例如，车载网络连接和远程信息处理)、自适应驾驶员辅助系统(ADAS)、信息娱乐(音频和/或视频娱乐、信息、导航、免提控制等)、集群(数字仪表、平视显示器等)、车联万物(V2X)(例如，车辆与外部实体之间的通信、交通标志识别等)、雷达、视觉(例如，摄像机、接近度传感器、防撞、盲点监测等)。工业应用可以包括例如工业平板电脑或笔记本电脑等、互联网协议电视(IPTV)、工业控制、医疗监测、家庭自动化和/或报警系统等。
处理器可具有低功率模式，例如待机模式等，用以最小化不活动时段期间的功耗，在所述不活动期间，除了最少量的逻辑之外的所有逻辑都断电。外部功率管理IC(PMIC)可用于向处理器提供电源电压，并且可另外用于控制处理器的功率模式，包括在正常功率模式与低功率模式之间的转换。在这种配置中，处理器与PMIC之间的任何错误通信都可能导致电源在不正确的时间被切断，从而导致处理器和任何对应的外围设备意外断电。对于关注安全性的应用(包括高安全性应用)，意外断电可能带来不便，在系统无法转换到安全状态的情况下甚至可能带来危险。此外，通信中断或处理器级故障可能导致处理器无限期地处于低功率模式。
在一种现有的解决方案中，使用周期性看门狗(PWD)定时器来防止处理器陷入待机模式而无法被唤醒。这种定时器将通过进行完整的功率周期来自动重启处理器。因此，每次周期性唤醒时，处理器的至少一部分被唤醒并开始工作，以便为定时器提供服务。然而，使用这种PWD定时器，即使可能不需要唤醒时也会强制唤醒，从而不必要地消耗能量并且仅针对有限的任务唤醒系统。除了周期性唤醒导致的大量能量消耗之外，由于周期性看门狗定时器的超时时段，在检测唤醒机制中的任何故障时可能存在显著的延迟。因此，需要一种改进的用于处理唤醒请求的机制，所述机制使得可及时检测唤醒机制中的故障，并且还可降低系统级的总体功耗。
发明内容
根据本公开的第一方面，提供一种处理系统，包括：功率管理电路系统，所述功率管理电路系统包括握手看门狗(HWD)定时器、第一输入和第二输入，其中所述功率管理电路系统被配置成在复位时将所述HWD定时器设置为在所述第一输入处接收到的初始唤醒请求与在所述第二输入处预期的合格唤醒请求之间允许的最大延迟时间，并且被配置成响应于所述初始唤醒请求而开始HWD定时器计数；以及处理电路系统，所述处理电路系统耦合到所述功率管理电路系统，所述处理电路系统包括：唤醒信号聚合器，所述唤醒信号聚合器被配置成接收来自内部唤醒事件和外部唤醒事件的唤醒信号，并且被配置成提供与所接收唤醒信号中的任一个相对应的唤醒事件的发生的通知，其中所述通知作为所述初始唤醒请求被提供到所述功率管理电路系统；以及低功率模式定序器，所述低功率模式定序器被配置成响应于来自所述唤醒信号聚合器的所述通知而发起低功率模式退出序列，并且被配置成由于执行所述低功率模式退出序列的至少一部分而提供所述合格唤醒请求。
在一个或多个实施例中，所述初始唤醒请求和所述合格唤醒请求均来自所述唤醒事件。
在一个或多个实施例中，所述功率管理电路系统被配置成响应于所述HWD定时器期满但没有接收到在所述第二输入处预期的所述合格唤醒请求而复位所述处理电路系统。
在一个或多个实施例中，所述功率管理电路系统另外包括电源，所述电源被配置成向所述处理电路系统提供电源电压，其中在待机模式期间，所述电源关闭。
在一个或多个实施例中，所述功率管理电路系统被配置成响应于所述合格唤醒请求而非所述初始唤醒请求而对所述电源电压加电以退出待机模式。
在一个或多个实施例中，所述初始唤醒请求不是作为所述低功率模式退出序列的一部分而生成的。
在一个或多个实施例中，由所述唤醒信号聚合器提供的所述通知和所述初始唤醒请求是在不使用时钟信号的情况下提供的。
在一个或多个实施例中，所述功率管理电路系统另外包括周期性看门狗(PWD)定时器，其中所述功率管理电路系统被配置成在待机模式下，每次所述PWD定时器期满时都加电以为所述PWD定时器提供服务，而不管是否已经发生唤醒事件。
在一个或多个实施例中，为所述PWD定时器提供服务包括将所述PWD定时器设置为唤醒之间允许的最大延迟时间。
在一个或多个实施例中，所述内部唤醒事件发生在所述处理系统内并且进一步表征为芯片上唤醒事件。
根据本公开的第二方面，构想一种用于具有功率管理电路系统和处理器的处理系统的方法，包括：进入待机模式；在所述功率管理电路系统处接收来自所述处理器的初始唤醒请求，其中所述初始唤醒请求由所述处理器响应于检测到唤醒事件的发生而生成；响应于接收到所述初始唤醒请求，通过所述功率管理电路系统开始握手看门狗(HWD)定时器计数；以及响应于在所述HWD定时器期满之前在所述功率管理电路系统处接收到合格唤醒请求，退出待机模式，其中所述合格唤醒请求是由所述处理器在响应于所述初始唤醒请求而执行的低功率模式退出序列期间生成的。
在一个或多个实施例中，所述方法另外包括：响应于所述HWD定时器期满但没有接收到所述合格唤醒请求，执行所述处理系统的复位。
在一个或多个实施例中，所述退出待机模式另外包括：响应于所述合格唤醒请求而对所述处理器的电源电压加电以退出所述待机模式。
在一个或多个实施例中，所述电源电压不响应于所述初始唤醒请求而被加电。
在一个或多个实施例中，所述方法另外包括：在加电以进入正常模式时，将所述HWD定时器设置为任何初始唤醒请求与其对应的合格唤醒请求之间允许的最大延迟时间。
在一个或多个实施例中，所述方法另外包括：在加电以进入正常模式时，将周期性看门狗(PWD)定时器设置为唤醒之间允许的最大延迟时间；响应于进入所述待机模式而开始PWD定时器计数；以及响应于所述周期性看门狗定时器期满，复位所述处理系统，而不管是否已经发生任何唤醒事件。
在一个或多个实施例中，所述方法另外包括：由所述处理器响应于所述初始唤醒请求而开始所述低功率模式退出序列。
在一个或多个实施例中，所述唤醒事件是内部唤醒事件或外部唤醒事件中的一者。
根据本公开的第三方面，提供一种处理系统，包括：功率管理集成电路(PMIC)，所述PMIC包括握手看门狗(HWD)定时器、第一PMIC引脚和第二PMIC引脚，其中所述功率管理电路系统被配置成在复位时将所述HWD定时器设置为在所述第一PMIC引脚处接收到的初始唤醒请求与在所述第二PMIC引脚处预期的合格唤醒请求之间允许的最大延迟时间，并且被配置成响应于所述第一PMIC引脚处的所述初始唤醒请求而开始HWD定时器计数；以及应用处理器，所述应用处理器耦合到所述PMIC，所述处理器包括：第一处理器引脚和第二处理器引脚；唤醒信号聚合器，所述唤醒信号聚合器被配置成接收来自芯片上唤醒事件和外部唤醒事件的唤醒信号，并且被配置成异步地提供与所接收唤醒信号中的任一个相对应的唤醒事件的发生的通知，其中所述通知作为所述初始唤醒请求从所述第一处理器引脚被提供到所述第一PMIC引脚；以及低功率模式定序器，所述低功率模式定序器被配置成响应于来自所述唤醒信号聚合器的所述通知而发起低功率模式退出序列，并且被配置成由于执行所述低功率模式退出序列的至少一部分而提供所述合格唤醒请求，其中所述合格唤醒请求被从所述第二处理器引脚提供到所述第二PMIC引脚。
在一个或多个实施例中，所述PMIC另外包括电源，所述电源被配置成向所述处理器的电源引脚提供电源电压，其中在待机模式期间，所述电源关闭，并且其中：所述PMIC另外被配置成响应于所述合格唤醒请求而给所述电源电压加电以退出待机模式，并且响应于所述初始唤醒请求而维持所述电源关闭。
附图说明
本发明通过举例示出且不受附图的限制，在附图中，相似标记指示类似元件。为了简单和清晰起见而示出图中的元件，并且这些元件不一定按比例绘制。
图1以框图形式示出根据本发明的一个实施例的具有功率管理集成电路(PMIC)和处理器的处理系统。
图2示出根据本发明的一个实施例的图1的PMIC的简化状态图。
图3以框图形式示出根据本发明的一个实施例的更详细版本的图1的PMIC和处理器。
图4以框图形式示出根据本发明的一个实施例的更详细版本的图1的处理器的一部分。
图5和图6示出根据本发明的一个实施例的图1的处理系统内的各种信号的时序图。
图7示出根据本发明的一个实施例的图1的PMIC的更详细状态图。
具体实施方式
在处理系统中，进行专门交互的功率管理集成电路(PMIC)与处理器(例如安全应用处理器)之间改进的低功率模式退出握手可确保正常模式与低功率模式之间的转换以安全、稳健的方式发生。正常模式意味着系统完全通电以执行为系统设计的功能和操作。低功率模式表示减小静态电流以便降低总体功耗的任何功率降低模式(例如，功率降低模式、休眠模式、待机模式等)。在一个实施例中，处理器可被配置成向PMIC生成初始唤醒请求、不合格唤醒请求两者，随后在稍后的某一时间向PMIC生成实际(即，合格)唤醒请求。当正确地操作时，这两个请求应间隔最大时间长度，并且如果实际唤醒请求在初始唤醒请求的最大时间长度内没有跟着出现，则指示故障。
因此，在一个方面中，PMIC通过使用握手看门狗(HWD)定时器来检测实际唤醒请求(即，实际唤醒指示符)是否正如预期那样恰当地跟随初始唤醒请求(即，初始唤醒指示符)。例如，PMIC响应于初始唤醒请求而触发HWD定时器，如果HWD定时器在接收到对应的实际唤醒请求之前期满，则指示故障并且复位系统，从而进入加电周期。以此方式，握手看门狗定时器只需在接收到初始唤醒请求的情况下被触发，而不需要执行周期性唤醒。使用这种用于退出低功率模式的握手看门狗定时器可以例如消除严重故障的可能性并有助于降低总体功耗。虽然在一些实施例中除了引起周期性唤醒的周期性看门狗(PWD)定时器之外还可以使用握手看门狗(HWD)定时器，但通过使用HWD定时器而不另外使用PWD定时器可以进一步降低总体系统功耗。
图1是根据本公开的一个实施例实施的处理系统102的简化框图。处理系统102可以用离散方式实施或可以集成到例如芯片上系统(SoC)等单个模块上。处理系统102包括功率管理IC(PMIC)104、处理器106、外围系统108以及存储器和存储模块110。PMIC 104与处理器106协作以确保处理器106的功率模式转换(以及由PMIC 104供电的任何其它装置的转换)以稳健且安全的方式发生，从而减少如本文进一步描述的故障可能性。处理器106可以包括任何类型的处理电路系统、装置或系统，例如可编程集成电路、微处理器、微控制器或MCU、中央处理单元(CPU)、应用处理器等，并且可以包括多个处理装置。例如，在一个实施例中，处理器106是安全应用处理器。存储器和存储模块110可以包括任何类型的存储器或存储装置中的一个或多个或其任何组合，包括例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、非易失性(NV)存储器(例如NVRAM)、快闪存储器、固态硬盘(SSD)、硬盘驱动器、光驱或任何其它合适形式的内部或外部存储装置。存储器和存储装置可并入在处理系统102中，或替代地，部分或全部的存储器和存储模块110可被配置为到外部存储器或驱动器等的接口。
处理系统102可以用于实施关注安全性和稳健性的汽车应用或工业应用等，或可以是所述汽车应用或工业应用等的一部分。外围系统108可以用于连接传感器、通信装置、检测器、显示装置、键盘、控制器、鼠标等，以使处理器106能够处理任何类型的数据或信息，从而控制与特定应用相关联的某些参数、功能或操作。在许多此类应用中，处理器106包括用以降低功耗的低功率模式，在所述低功率模式下，仅足以重新唤醒处理系统102恢复正常操作的最少量的逻辑和电路系统保持通电。PMIC 104控制提供到处理器106(和任何其它外围设备)的电源电压，并且进一步促进使处理器106在其正常功率模式与低功率模式之间转换，如本文进一步描述。PMIC 104也具有低功率模式，在本文中被称为待机模式，在所述低功率模式下，PMIC 104维持非常低但足够程度的操作以检测处理器106重新唤醒系统的请求。
图2示出根据本发明的一个实施例的握手唤醒方案的简化状态图200，其中仅在已检测到唤醒事件而非需要周期性唤醒时接合HWD定时器。状态202对应于其中处理系统关闭的关闭状态。在加电时，状态图200从状态202转换到其中处理系统加电的状态204。当加电时完成启动序列时，状态图200从状态204转换到其中处理系统在正常模式下操作的状态206。在正常模式操作期间的某个时刻，处理器请求进入低功率模式，并且状态图200从状态206转换到状态208。此时，处理系统处于待机模式(即，低功率模式)并且等待唤醒事件到来以便退出待机模式。
在所示实施例中，唤醒事件引起从状态208到状态210的转换。如下文将描述，唤醒事件由初始唤醒请求发起，所述初始唤醒请求开始低功率模式退出序列以实际退出低功率模式。在转换到状态210后，触发HWD开始操作(例如，计数)。HWD定时器可以被编程为超时值，所述超时值表示初始唤醒请求与对应的实际唤醒请求之间的最大可允许时间(其中初始唤醒请求可被称为不合格唤醒请求，实际唤醒请求可被称为合格唤醒请求)。在进入状态204后，通过例如将HWD定时器复位为其超时值来给HWD定时器提供服务。如果在HWD定时器期满之前接收到对应的实际唤醒请求，则不会指示故障，并且处理系统会响应于实际唤醒请求而正常加电。然而，如果HWD期满但没有接收到对应的实际唤醒请求，则会指示HWD故障(所述指示可存储在寄存器中以供后续分析)。然后，可响应于HWD定时器的期满复位处理系统(还返回到状态204，但响应于HWD定时器的期满而不是唤醒请求)。下文将提供有关时序图和状态图的更详细描述。
图3以框图形式示出根据本发明的一个实施例的更详细版本的具有PMIC 104和处理器106(也被称为应用处理器)的处理系统102。在所示实施例中，处理系统102与高安全性装置一起使用，因此，PMIC 104可被称为安全PMIC且处理器106可被称为安全应用处理器。应注意，仅在图3的所示实施例中包括论述本发明的各种实施例所需的PMIC和处理器的部分，以便不使图式复杂化。
PMIC 104被划分成三个域，主域306、通信接口310和安全域312。主域306包括实施功率管理功能的电路系统、管理功率管理功能的功率状态机以及所有的电源308。例如，在一个实施例中，PMIC从电源(例如，电池)接收输入电源电压(例如，VBATT)，接着使用一个或多个电压调节器将一个或多个所需电源电压提供到处理器106。通信接口310可被配置为串行通信接口，例如根据互连集成电路(I2C)协议配置的I2C串行通信接口，但也可使用任何合适的通信接口，例如串行外围接口(SPI)等。
安全域312包括实施安全相关功能的安全电路系统和管理安全相关功能的安全状态机316。安全状态机316还可被称为安全控制电路系统，并且还可包括用以存储状态和控制信息的存储电路系统，例如寄存器。安全域312还包括用以检查安全状态机316的完整性的逻辑内置自测试(LBIST)电路系统314，以及用以检查PMIC 104的模拟元件的完整性的模拟内置自测试(ABIST)电路系统322。应注意，可使用任何LBIST和ABIST电路系统。安全域312还包括加电复位(POR_B)引脚324、待机功率良好(STBY_PGOOD)引脚326、唤醒输出(WKUP_OUT)引脚328和待机请求(STBY_REQ_B)引脚330。这些引脚(还可被称为PMIC引脚)使POR_B、STBY_PGOOD、WKUP_OUT和STBY_REQ_B与处理器106的对应引脚(分别地，引脚334、336、338和340)通信。(如本文中所使用，WKUP_OUT和STBY_PGOOD是高态有效信号，使得各自被断言为逻辑电平高并且被否定或释放到逻辑电平低，而STBY_REQ_B和POR_B是被断言为逻辑电平低并且被否定或释放到逻辑电平高的低态有效信号。)安全域312还包括PWD定时器318，所述PWD定时器318用于实施周期性唤醒，使得处理器106可在STBY_REQ_B引脚从未被释放的情况下复位。安全域312还包括HWD定时器320，所述HWD定时器320用于在WKUP_OUT引脚被断言(对应于初始唤醒请求)但STBY_REQ_B引脚随后未在特定时间内被释放(对应于实际唤醒请求)的情况下复位处理器106。
如上文所指示，处理器106包括分别连接到PMIC 104的引脚324-330的引脚334-340(可被称为处理器引脚)。处理器106还包括一个或多个电压源引脚342，所述电压源输入引脚342被耦合以从PMIC 104的电源308接收一个或多个电源电压。处理器106可使用一个或多个电压源输入引脚向处理器106内的一个或多个电源域中的电路系统提供一个或多个电源轨。例如，处理器106可包括始终开启的电源域，所述电源域包括在处理器106的低功率模式(例如，待机模式)期间仍由对应的电源轨供电的电路系统，而处理器106的其余电路系统可置于安全状态并断电(例如，对应的电源轨可断电)。在所示实施例中，始终开启的电源域耦合到引脚334-340，使得即使当处理器106处于低功率模式时这些引脚也可操作。
图4以框图形式示出包括电路系统402的处理器106的一部分，所述电路系统402位于始终开启的电源域中，用于管理进入低功率模式或从低功率模式退出。电路系统402耦合到引脚340以向PMIC 104的引脚330提供STBY_REQ_B，耦合到引脚336以从PMIC 104的引脚326接收STBY_PGOOD，并且耦合到引脚338以向PMIC 104的引脚328提供WKUP_OUT。处理器106可以由于外部唤醒事件(例如，在引脚的日志状态发生变化时)或由于芯片上电路系统408(例如，PWD定时器等周期性唤醒定时器)生成的芯片上唤醒事件(即，内部唤醒事件)而被从低功率模式唤醒。外部唤醒事件发生在处理系统102外部，而芯片上唤醒事件是发生在处理系统102内的事件。外部唤醒事件是通过唤醒事件捕捉电路系统410芯片上捕捉到的，并且通过唤醒聚合器电路系统406(被称为唤醒聚合器406)与芯片上唤醒事件组合。外部唤醒事件和芯片上唤醒事件可通过提供到聚合器406的对应唤醒信号指示。应注意，生成芯片上唤醒的芯片上电路系统408可接收时钟信号，但唤醒事件捕捉电路系统410异步地接收外部唤醒(因此并不接收时钟信号)。类似地，聚合器406还在没有时钟信号的情况下异步地操作。
唤醒聚合器406的输出被提供到低功率模式进入/退出定序器404并且作为引脚338处的WKUP_OUT，并且只要任何外部唤醒事件被捕捉到或芯片上唤醒事件被断言所述输出就被断言为逻辑电平高。也就是说，对唤醒聚合器406的输出的断言向低功率模式进入/退出定序器404和PMIC 104两者提供唤醒事件的发生的通知。这一通知以不需要时钟信号的方式完成。例如，在一个实施例中，唤醒聚合器406可通过对所有的芯片上唤醒信号和外部唤醒信号进行逻辑“或”运算来实施。唤醒聚合器406的输出处的通知还被提供到低功率模式进入/退出定序器404，所述定序器还接收时钟信号并且根据时钟信号控制进入低功率模式和从低功率模式退出。在一个实施例中，定序器404通过状态机实施，并且还可被称为低功率模式进入/退出控制电路系统。
在操作中，当处理器106处于低功率模式并且低功率模式进入/退出定序器404检测到对唤醒聚合器406的输出的断言(还断言引脚338处的WKUP_OUT)时，低功率模式进入/退出定序器404开始低功率退出序列。在低功率模式退出序列期间(即，在执行低功率模式退出序列的至少一部分之后)，低功率模式进入/退出定序器否定引脚340处的STBY_REQ_B，以指示处理器106已恰当地准备好退出低功率模式，因此请求PMIC 104正式地退出待机模式且因此“唤醒”。PMIC 104唤醒处理器106，方法是将所有的电源电压恢复到其正常操作电平，然后断言STBY_PGOOD以指示电源可靠且可供使用。下文将参考时序图描述另外的细节。
WKUP_OUT由唤醒聚合器406响应于第一唤醒信号的断言而断言(第一唤醒信号是在任何其它唤醒信号被断言之前被断言的第一唤醒信号，无论是来自芯片上唤醒408还是唤醒事件捕捉410)。因此，WKUP_OUT的断言用于指示唤醒事件的发生，所述唤醒事件仅开始处理器106的实际低功率退出序列(此时，处理器106还没有准备好被加电)并且向PMIC 104指示从待机模式的未决退出。因此，WKUP_OUT的断言被称为初始(或原始或不合格)唤醒请求，因为所述唤醒请求被断言以指示唤醒事件而没有来自低功率模式进入/退出定序器404的唤醒事件的任何资格(其中WKUP_OUT的断言触发PMIC 104中的HWD定时器320)。在唤醒事件发生时，该不合格的初始唤醒请求在时间上早于随后被否定的STBY_REQ_B信号被提供，所述STBY_REQ_B信号是在低功率模式退出序列期间被提供(且因此被赋予资格)的，从而指示处理器106准备好退出待机模式。因此，如果操作正确，则WKUP_OUT的断言应始终在预定的时间窗口内被STBY_REQ_B的否定(即，释放)所跟随。
然而，在故障的情况下，STBY_REQ_B可能无法被否定(即，实际唤醒请求可能不跟随着初始唤醒请求)。例如，故障可能是由于低功率模式进入/退出定序器404的时钟中断。然而，影响低功率模式进入/退出定序器404的故障不会阻止WKUP_OUT被断言，这意味着，即使发生影响低功率模式退出/进入定序器404的故障，PMIC 104仍将被通知唤醒事件(由于初始或原始唤醒请求)。在一个实施例中，为了降低唤醒聚合器406中的故障将阻止低功率模式进入/退出定序器404被通知唤醒事件和WKUP_OUT响应于唤醒事件被断言的可能性，唤醒聚合器406可以被复制，使得低功率模式进入/退出定序器404和引脚338从分离但逻辑上等效的聚合器接收它们的信令。此外，应注意，唤醒事件捕捉和聚合机制不仅没有计时，还在逻辑上与低功率模式进入/退出定序器分离，这确保了所述唤醒事件捕捉和聚合机制与所述定序器之间没有共同原因故障，至少在逻辑级别下是这样。
图5示出根据本发明的一个实施例的其中不发生故障的处理系统102的各种信号的时序图。在时间t0，处理器106在正常模式中操作。也就是说，处理器106被唤醒并且完全通电，因此，STBY_REQ_B被否定(处于逻辑电平高)，WKUP_OUT被否定(处于逻辑电平低)，并且STBY_PGOOD被断言(处于逻辑电平高)。此时，HWD已经被复位，其定时器值对应于对PMIC104的初始唤醒请求与对PMIC 104的实际唤醒请求之间的最大可允许时间。在指令的执行期间，处理器106可执行请求处理器106进入低功率模式的指令。在时间t1，处理器106经由通信接口332和310(例如，I2C)向PMIC 104提供指令。在时间t2，指令的传送完成，并且稍后处于待机定时延迟，在时间t3，处理器106的低功率模式进入/退出定序器404断言STBY_REQ_B(到逻辑电平低)以请求PMIC 104进入待机模式。在STBY_REQ_B的断言之后，处理器106已经被置于安全状态(例如，在待机延迟时间期间)，且因此由于低功率模式进入/退出定序器404执行的低功率模式进入过程而准备好安全地进入低功率模式。在时间t4，响应于STBY_REQ_B的断言，PMIC 104降低或关闭电源308。一旦电源处于待机模式的适当电平(例如，关闭)，PMIC 104就否定(即，释放)STBY_PGOOD到逻辑电平低(在时间t5)。PMIC 104现在处于待机模式，并且处理器106在低功率模式中操作。
在时间t6，唤醒聚合器406处的唤醒信号被断言(由于外部或芯片上唤醒事件)，从而引起WKUP_OUT的断言。WKUP_OUT的断言提供初始唤醒请求并触发HWD定时器320开始计数(由图5的HWD定时器信号变为逻辑电平高指示)。在时间t7，处理器106释放STBY_REQ_B(回到逻辑电平高)。响应于STBY_REQ_B的释放，PMIC 104使电压电平达到它们的正常操作电平。一旦电压电平恢复，在时间t8，PMIC 104断言STBY_PGOOD(回到逻辑电平高)。在此例子中，HWD定时器先期满，之后STBY_REQ_B释放，因此未指示故障。在时间t9，处理器106返回到正常操作模式，并且WKUP_OUT被否定，HWD定时器320被提供服务并复位到其超时值。
图6示出根据本发明的一个实施例的其中的确发生故障的处理系统102的各种信号的时序图。图6示出与图5相同的信号，但添加了POR_B。在时间t0-t6的信号的状态与上面参考图5所描述的相同。因此，在时间t6，处理器106断言WKUP_OUT，这触发HWD定时器320开始计数。然而，在此例子中，HWD定时器320在时间t7期满(由图6的HWD定时器信号返回到逻辑电平低指示)。然而，此时，STBY_REQ_B尚未被释放，并且保持在逻辑电平低。因此，由于实际唤醒请求(例如，STBY_REQ_B的释放)并非在初始或原始唤醒请求(例如，WKUP_OUT的断言)的预定时间量(对应于HWD定时器320的定时器值)内发生，因此指示故障。在这种情况下，由于HWD定时器320的期满，即使没有合格唤醒事件，PMIC 104也断言POR_B(到逻辑电平低)以引起复位和加电周期。以此方式，PMIC 104和处理器106不会无限期地停留在待机(低功率)模式中。故障可存储在PMIC寄存器中，以便进一步调试。
图7示出PMIC 104的PMIC级处的状态转换。左侧的状态1-6对应于PMIC 104中的主域306的功率管理状态机(功率SM)702，右侧的状态7-12对应于PMIC 104中的安全域312的安全状态机(安全SM)316。在状态1和7中的每一个中，处理器106处于其中所有调节器都关闭的关闭模式，并且系统102处于安全状态，包括处于复位状态的处理器106。在加电时，功率SM 702转换到其中PMIC 104开始其定义的加电(即，启动)序列的状态2，所述序列包括启动电源。在加电时，安全SM 316转换到其中LBIST 314执行PMIC 104中的安全处理逻辑的完整性检查的状态8，然后转换到其中ABIST 322确保模拟安全电路系统在PMIC 104中正确地工作并且安全引脚(例如，引脚324和326)保持在逻辑电平高的状态9。在加电序列完成时，功率SM 702转换到其中处理器106在正常模式中操作的状态3。此时，所有调节器都已稳定在其正常范围内，并且从该状态开始，当需要时(例如，当从安全SM 316接收到这样做的命令时)，功率SM 702准备好进入待机模式。类似地，在ABIST完成之后，安全SM 316还转换到正常模式(状态10)，在状态10中安全处理逻辑也处于正常模式，使得所有安全电路系统都是活动的并且可确认处理器106是启动并且运行的(包括，例如根据需要设置看门狗定时器，包括将HWD定时器320复位到其超时值，并且如果使用的话，将PWD定时器318复位到其超时值)。此时，当需要时(例如，当从处理器106接收到这样做的命令时)，安全电路系统准备好进入待机模式。
对于到待机模式的转换，状态10转换到状态11。然而，为了使安全SM 316转换到状态11，LBIST(状态8)和ABIST(状态9)必须已经成功通过，并且必须经由通信接口310接收有效的串行总线请求。例如，处理器106响应于指令的执行，通过将专用密钥写入PMIC 104的安全域312中的专用寄存器(先前由LBIST测试)来发送进入待机模式的请求。如果来自处理器106的请求被安全域312认为是有效的，则(引脚330处的)STBY_REQ_B被断言(到逻辑电平低)。因此，安全PM 316的状态11对应于接收有效的待机请求，使得standby_entry＝1，其中standby_entry的值被提供给功率SM 702。继续安全SM 316，状态11转换到状态12，在状态12中，可断言功能状态指示符引脚以将处理系统转换到安全状态，使得处理系统可关闭电源。
关于功率SM 702，在检测到有效的待机模式进入请求时(响应于standby_entry＝1)时，状态3转换到状态4，在状态4中，在待机模式中被停用的任何调节器被断电。(如果正在使用PWD定时器318，则它也在状态4中启动。)当所有停用的调节器输出电压都低于某个低电平阈值时，功率SM 702转换到状态5，在状态5中功率SM 702处于待机模式，对应于系统102的最低静态电流。对于待机模式，引脚326处的STBY_PGOOD被释放(到逻辑电平低)以向处理器106通知PMIC 104处于待机状态，准备好下一次唤醒。
当处理器106检测到第一唤醒事件(芯片上或外部唤醒事件)时，处理器106断言WKUP_OUT，如上文所论述。在断言WKUP_OUT时，功率SM 702转换到其中功率SM 702启动HWD定时器320的状态6。也就是说，在状态6中，定时器320实际上通过根据安全域312可用的时钟倒数其超时值来开始操作。如果没有故障发生，则STBY_REQ_B随后在预期时间量内被否定到逻辑电平高(例如，通过处理器106的低功率模式退出/进入定序器404)。电源SM 702检测到STBY_REQ_B的否定，并转换回其中重复加电序列的状态2，如上文所描述。然而，如果HWD定时器320在状态6中期满(使得在HWD定时器320期满之前未检测到STBY_REQ_B的否定)，则PMIC 104断言POR_B以便转换回关闭模式，从而发起处理器106的完全复位。在这种情况下，实施SM 316或702的电路系统中的寄存器可以用于记录POR的发生是由HWD定时器320中的故障引起。
因此，现在应了解，已经通过使用握手看门狗定时器提供了改进的用于处理唤醒请求的机制，包括PMIC与处理器之间的改进的低功率模式退出握手，在握手看门狗定时器中可更好地标识和解决唤醒事件检测中的故障。握手定时器用于确定在从初始唤醒请求起的预定时间窗口内，初始不合格唤醒请求(例如，经由WKUP_OUT)之后是否如预期那样跟随着实际合格唤醒请求(例如，经由STBY_REQ_B)。可以响应于唤醒事件的初始检测来提供初始唤醒请求，其中唤醒事件的初始检测还触发处理器中的退出待机模式序列，在所述退出待机模式期间应生成实际合格唤醒请求。如果在硬件看门狗时间期满之前PMIC没有接收到实际合格唤醒请求，则指示故障。此外，本文中所公开的初始唤醒请求也可以在没有时钟信号的情况下提供到PMIC，使得时钟的故障不会阻止PMIC根据需要复位处理器。
握手看门狗定时器的使用无需使用传统的PMIC周期性看门狗定时器来确保周期性唤醒(无论是否检测到任何唤醒事件)，其中处理器在每次周期性唤醒时充电以为定时器提供服务。例如，PWD定时器可以改用作具有显著更长超时持续时间的故障保护定时器，从而在不增加功耗的情况下提供额外的稳健性。相比而言，握手看门狗定时器只需要响应于检测到的唤醒事件而启动。以此方式，与使用周期性看门狗定时器相比，使用握手看门狗定时器还可减少在较低模式期间处理器需要充电的次数。因此，使用握手看门狗定时器可降低总体功耗。
本文中在参考使信号、状态位或类似设备呈现为其逻辑真或逻辑假状态时分别使用术语“断言”或“设置”和“否定”(或“解除断言”或“清除”)。如果逻辑真状态为逻辑电平一，则逻辑假状态为逻辑电平零。并且如果逻辑真状态为逻辑电平零，则逻辑假状态为逻辑电平一。
本文中所描述的每个信号可被设计为正逻辑或负逻辑，其中负逻辑可由描述、信号名称上的杠或名称后边的“_B”指示。在负逻辑信号的情况下，信号为低电平有效，其中逻辑真状态对应于逻辑电平低(例如，逻辑电平零)。在正逻辑信号的情况下，所述信号为高电平有效，其中逻辑真状态对应于逻辑电平高(例如，逻辑电平一)。应注意，本文中所描述的任何信号均可以设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，描述为正逻辑信号的那些信号可实施为负逻辑信号，且描述为负逻辑信号的那些信号可实施为正逻辑信号。
由于实施本发明的设备大部分由本领域的技术人员已知的电子组件和电路构成，因此为了理解和了解本发明的基本概念并且为了不混淆或偏离本发明的教示，将不会以任何比上文所示的认为必要的程度更大的程度来解释电路细节。
尽管已关于特定导电类型或电位的极性描述了本发明，但本领域的技术人员应了解，可颠倒导电类型和电位的极性。
在适当时，以上实施例中的一些可使用各种不同信息处理系统实施。例如，尽管图1和其论述描述示例性信息处理架构，但呈现这种示例性架构仅为了在论述本发明的各种方面时提供有用的参考。当然，已出于论述的目的简化了所述架构的描述，并且所述架构只是可根据本发明使用的许多不同类型的适当架构中的一种。本领域的技术人员将认识到，逻辑块之间的边界仅仅是说明性的，且替代实施例可以合并逻辑块或电路元件，或对各种逻辑块或电路元件施加功能性的替代分解。因此，应理解本文中所描绘的架构仅仅是示例性的，且实际上可实施实现相同功能性的许多其它架构。
此外，例如，在一个实施例中，系统102的所示元件为位于同一装置内的电路系统。在一个例子中，系统102可包括任何数目个单独集成电路或彼此互连的单独装置。例如，PMIC 104和处理器106可为单独集成的电路，或者系统102的存储器可以位于与处理器106相同的集成电路上，或者位于单独集成的电路上，或者位于与系统102的其它元件以分立方式分离的另一外围设备内。
此外，本领域的技术人员应认识到，上文所描述的操作的功能性之间的界限仅仅是示意性的。多个操作的功能性可以组合到单个操作中，和/或单个操作的功能性可以分布在额外的操作中。此外，替代实施例可以包括特定操作的多个实例，并且操作的次序可在各种其它实施例中进行更改。
例如，本文中所描述的所有或一些软件或指令可以是系统102的所接收元件，来自例如存储器等计算机可读介质或其它计算机系统上的其它介质。此类计算机可读介质可永久地、可移除地或远程地耦合到信息处理系统，例如系统102。计算机可读介质可包括例如但不限于以下数种(仅举几例)：磁性存储介质，包括磁盘和磁带存储介质；例如光盘介质的光学存储介质(例如，CD-ROM、CD-R等)和数字影碟存储介质；非易失性存储器存储介质，包括基于半导体的存储器单元，例如快闪存储器、EEPROM、EPROM、ROM；铁磁性数字存储器；MRAM；易失性存储介质，包括寄存器、缓冲器或高速缓存器、主存储器、RAM等；以及数据传输介质，包括计算机网络、点对点电信设备和载波传输介质。
虽然本文中参考具体实施例描述了本发明，但是可以在不脱离如所附权利要求书中所阐述的本发明的范围的情况下进行各种修改和改变。例如，初始或原始唤醒请求以及实际或合格唤醒请求的格式可不同。例如，可使用不同引脚或引脚的组合或者不同输入/输出或者不同信令来提供此信息。因此，说明书和图式应视为说明性而非具有限制性意义，并且预期所有此类修改都包括在本发明的范围内。并不意图将本文中关于具体实施例所描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元件。
如本文中所使用的，不希望术语“耦合”限于直接耦合或机械耦合。
此外，如本文中所使用的，术语“一”或“一个”被定义为一个或超过一个。此外，权利要求书中如“至少一个”和“一个或多个”的介绍性短语的使用不应被解释为暗示由不定冠词“一”或“一个”引入的另一权利要求元素将包含此类引入的权利要求元素的任何特定权利要求限于仅包含一个此类元素的发明，甚至是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”或“一个”的不定冠词时。这同样适用于定冠词的使用。
除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元件。因此，这些术语不一定意图指示此类元件时间上的优先级或其它优先级。
以下为本发明的各种实施例。
在一个实施例中，一种处理系统包括功率管理电路系统，所述功率管理电路系统包括握手看门狗(HWD)定时器、第一输入和第二输入，其中所述功率管理电路系统被配置成在复位时将所述HWD定时器设置为在所述第一输入处接收到的初始唤醒请求与在所述第二输入处预期的合格唤醒请求之间允许的最大延迟时间，并且被配置成响应于所述初始唤醒请求而开始HWD定时器计数；以及处理电路系统，所述处理电路系统耦合到所述功率管理电路系统。所述处理电路系统包括：唤醒信号聚合器，所述唤醒信号聚合器被配置成接收来自内部唤醒事件和外部唤醒事件的唤醒信号，并且被配置成提供与所接收唤醒信号中的任一个相对应的唤醒事件的出现的通知，其中所述通知作为初始唤醒请求被提供到功率管理电路系统；以及低功率模式定序器，所述低功率模式定序器被配置成响应于来自唤醒信号聚合器的所述通知而发起低功率模式退出序列，并且被配置成由于执行低功率模式退出序列的至少一部分而提供合格唤醒请求。在一个方面中，初始唤醒请求和合格唤醒请求均来自唤醒事件。在另一方面中，功率管理电路系统被配置成响应于HWD定时器期满但没有接收到在第二输入处预期的合格唤醒请求而复位处理电路系统。在另一方面中，功率管理电路系统另外包括电源，所述电源被配置成向处理电路系统提供电源电压，其中在待机模式期间，电源关闭。在另一方面中，功率管理电路系统被配置成响应于合格唤醒请求而非初始唤醒请求而对电源电压加电以退出待机模式。在又一方面中，初始唤醒请求不是作为低功率模式退出序列的一部分而生成的。在另一方面中，由唤醒信号聚合器提供的通知和初始唤醒请求是在不使用时钟信号的情况下提供的。在另一方面中，功率管理电路系统另外包括周期性看门狗(PWD)定时器，其中功率管理电路系统被配置成在待机模式下，每次PWD定时器期满时都加电以为PWD定时器提供服务，而不管是否已经发生唤醒事件。在另一方面中，为PWD定时器提供服务包括将PWD定时器设置为唤醒之间允许的最大延迟时间。在又一方面中，内部唤醒事件发生在处理系统内并且进一步表征为芯片上唤醒事件。
在另一实施例中，在一种具有功率管理电路系统和处理器的处理系统中，一种方法包括：进入待机模式；在所述功率管理电路系统处接收来自处理器的初始唤醒请求，其中初始唤醒请求是由处理器响应于检测到唤醒事件的发生而生成的；响应于接收到初始唤醒请求，通过功率管理电路系统开始握手看门狗(HWD)定时器计数；以及响应于在HWD定时器期满之前在功率管理电路系统处接收到合格唤醒请求，退出待机模式，其中合格唤醒请求是由处理器在响应于初始唤醒请求而执行的低功率模式退出序列期间生成的。在一个方面中，所述方法另外包括：响应于HWD定时器期满但没有接收到合格唤醒请求，执行处理系统的复位。在另一方面中，退出待机模式另外包括：响应于合格唤醒请求而对处理器的电源电压加电以退出待机模式。在又一方面中，电源电压不响应于初始唤醒请求而被加电。在另一实施例的另一方面中，所述方法另外包括：在加电以进入正常模式时，将HWD定时器设置为任何初始唤醒请求与其对应的合格唤醒请求之间允许的最大延迟时间。在另一方面中，所述方法另外包括：在加电以进入正常模式时，将周期性看门狗(PWD)定时器设置为唤醒之间允许的最大延迟时间；响应于进入待机模式而开始PWD定时器计数；以及响应于所述周期性看门狗定时器期满，复位处理系统，而不管是否已经发生任何唤醒事件。在另一实施例的又一方面中，所述方法另外包括：由处理器响应于初始唤醒请求而开始低功率模式退出序列。在另一方面中，唤醒事件是内部唤醒事件或外部唤醒事件中的一者。
在又一实施例中，一种处理系统包括功率管理集成电路(PMIC)，所述PMIC包括握手看门狗(HWD)定时器、第一PMIC引脚和第二PMIC引脚，其中所述功率管理电路系统被配置成在复位时将HWD定时器设置为在第一PMIC引脚处接收到的初始唤醒请求与在第二PMIC引脚处预期的合格唤醒请求之间允许的最大延迟时间，并且被配置成响应于第一PMIC引脚处的初始唤醒请求而开始HWD定时器计数；以及应用处理器，所述应用处理器耦合到所述PMIC。所述处理器包括：第一处理器引脚和第二处理器引脚；唤醒信号聚合器，所述唤醒信号聚合器被配置成接收来自芯片上唤醒事件和外部唤醒事件的唤醒信号，并且被配置成异步地提供与所接收唤醒信号中的任一个相对应的唤醒事件的发生的通知，其中通知作为初始唤醒请求从第一处理器引脚被提供到第一PMIC引脚；以及低功率模式定序器，所述低功率模式定序器被配置成响应于来自唤醒信号聚合器的通知而发起低功率模式退出序列，并且被配置成由于执行低功率模式退出序列的至少一部分而提供合格唤醒请求，其中合格唤醒请求被从第二处理器引脚提供到第二PMIC引脚。在一个方面中，所述PMIC另外包括电源，所述电源被配置成向处理器的电源引脚提供电源电压，其中在待机模式期间，电源关闭，并且其中：PMIC另外被配置成响应于合格唤醒请求而给电源电压加电以退出待机模式，并且响应于初始唤醒请求而维持电源关闭。

Claims (10)

1.一种处理系统，其特征在于，包括：
功率管理电路系统，所述功率管理电路系统包括握手看门狗(HWD)定时器、第一输入和第二输入，其中所述功率管理电路系统被配置成在复位时将所述HWD定时器设置为在所述第一输入处接收到的初始唤醒请求与在所述第二输入处预期的合格唤醒请求之间允许的最大延迟时间，并且被配置成响应于所述初始唤醒请求而开始HWD定时器计数；以及
处理电路系统，所述处理电路系统耦合到所述功率管理电路系统，所述处理电路系统包括：
唤醒信号聚合器，所述唤醒信号聚合器被配置成接收来自内部唤醒事件和外部唤醒事件的唤醒信号，并且被配置成提供与所接收唤醒信号中的任一个相对应的唤醒事件的发生的通知，其中所述通知作为所述初始唤醒请求被提供到所述功率管理电路系统；以及
低功率模式定序器，所述低功率模式定序器被配置成响应于来自所述唤醒信号聚合器的所述通知而发起低功率模式退出序列，并且被配置成由于执行所述低功率模式退出序列的至少一部分而提供所述合格唤醒请求。
2.根据权利要求1所述的处理系统，其特征在于，所述初始唤醒请求和所述合格唤醒请求均来自所述唤醒事件。
3.根据权利要求1或2所述的处理系统，其特征在于，所述功率管理电路系统被配置成响应于所述HWD定时器期满但没有接收到在所述第二输入处预期的所述合格唤醒请求而复位所述处理电路系统。
4.根据在前的任一项权利要求所述的处理系统，其特征在于，所述功率管理电路系统另外包括电源，所述电源被配置成向所述处理电路系统提供电源电压，其中在待机模式期间，所述电源关闭。
5.根据权利要求4所述的处理系统，其特征在于，所述功率管理电路系统被配置成响应于所述合格唤醒请求而非所述初始唤醒请求而对所述电源电压加电以退出待机模式。
6.根据在前的任一项权利要求所述的处理系统，其特征在于，所述初始唤醒请求不是作为所述低功率模式退出序列的一部分而生成的。
7.根据在前的任一项权利要求所述的处理系统，其特征在于，由所述唤醒信号聚合器提供的所述通知和所述初始唤醒请求是在不使用时钟信号的情况下提供的。
8.根据在前的任一项权利要求所述的处理系统，其特征在于，所述功率管理电路系统另外包括：
周期性看门狗(PWD)定时器，其中所述功率管理电路系统被配置成在待机模式下，每次所述PWD定时器期满时都加电以为所述PWD定时器提供服务，而不管是否已经发生唤醒事件。
9.根据权利要求8所述的处理系统，其特征在于，为所述PWD定时器提供服务包括将所述PWD定时器设置为唤醒之间允许的最大延迟时间。
10.一种用于具有功率管理电路系统和处理器的处理系统的方法，其特征在于，包括：
进入待机模式；
在所述功率管理电路系统处接收来自所述处理器的初始唤醒请求，其中所述初始唤醒请求由所述处理器响应于检测到唤醒事件的发生而生成；
响应于接收到所述初始唤醒请求，通过所述功率管理电路系统开始握手看门狗(HWD)定时器计数；以及
响应于在所述HWD定时器期满之前在所述功率管理电路系统处接收到合格唤醒请求，退出待机模式，其中所述合格唤醒请求是由所述处理器在响应于所述初始唤醒请求而执行的低功率模式退出序列期间生成的。
CN202311283925.7A 2022-10-05 2023-10-07 在具有功率管理电路系统和处理电路系统的处理系统中处理唤醒请求 Pending CN117851098A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22306495.7A EP4350481A1 (en) 2022-10-05 2022-10-05 Processing wakeup requests using in a processing system having power management circuitry and a processing circuitry
EP22306495.7 2022-10-05

Publications (1)

Publication Number Publication Date
CN117851098A true CN117851098A (zh) 2024-04-09

Family

ID=83691308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311283925.7A Pending CN117851098A (zh) 2022-10-05 2023-10-07 在具有功率管理电路系统和处理电路系统的处理系统中处理唤醒请求

Country Status (3)

Country Link
US (1) US20240118742A1 (zh)
EP (1) EP4350481A1 (zh)
CN (1) CN117851098A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6236325B2 (ja) * 2014-01-27 2017-11-22 カルソニックカンセイ株式会社 プロセッサの制御装置及び制御方法
US9471140B2 (en) * 2014-06-13 2016-10-18 Texas Instruments Incorporated Valid context status retention in processor power mode management
EP3742257B1 (en) * 2019-05-20 2022-02-16 NXP USA, Inc. System and method of power mode management for a processor

Also Published As

Publication number Publication date
EP4350481A1 (en) 2024-04-10
US20240118742A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
EP3742257B1 (en) System and method of power mode management for a processor
US10346231B2 (en) Watchdog circuit, power IC and watchdog monitor system
US6460143B1 (en) Apparatus and method for awakening bus circuitry from a low power state
US7100062B2 (en) Power management controller and method
US7734942B2 (en) Enabling idle states for a component associated with an interconnect
US20110185208A1 (en) Memory power reduction in a sleep state
JP4437175B2 (ja) スレーブ装置のスリープモード起動
US20030014677A1 (en) Apparatus and method for awakening bus circuitry from a low power state
US8458533B2 (en) Watch dog timer and counter with multiple timeout periods
JP2009187552A (ja) 電力制御システム及び電力制御方法
WO2008042179A1 (en) Transitioning a computing platform to a low power system state
US20140317395A1 (en) Microprocessor, and method of managing reset events therefor
US11216053B2 (en) Systems, apparatus, and methods for transitioning between multiple operating states
US7370215B2 (en) Method and apparatus of self-powering down ATA devices
US20160364298A1 (en) Energy-efficient nonvolatile microprocessor
US9377833B2 (en) Electronic device and power management method
US10719331B2 (en) Stand-by mode of an electronic circuit
US6477655B1 (en) System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock
US20100332902A1 (en) Power efficient watchdog service
US20240118742A1 (en) Processing wakeup requests using in a processing system having power management circuitry and a processing circuitry
GB2477417A (en) Memory power reduction in a sleep state
JPH11259340A (ja) コンピュータの再起動制御回路
US20200065274A1 (en) Always-on ibi handling
US20120198113A1 (en) Time measurement of power button signal activation
TWI228358B (en) Apparatus and method for wakeup on LAN

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication