JP2002534049A - 同期式フライバックコンバータ - Google Patents
同期式フライバックコンバータInfo
- Publication number
- JP2002534049A JP2002534049A JP2000590281A JP2000590281A JP2002534049A JP 2002534049 A JP2002534049 A JP 2002534049A JP 2000590281 A JP2000590281 A JP 2000590281A JP 2000590281 A JP2000590281 A JP 2000590281A JP 2002534049 A JP2002534049 A JP 2002534049A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- converter
- voltage
- secondary side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000004804 winding Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
同期スイッチ（Ｑ２）を有する連続モードのフライバックコンバータにおいて、出力電圧ターミナルから給電される反転バッファ回路により、二次側のＦＥＴトランジスタに印加するドライブパルスを発生することにより、いくつかの利点が得られる。したがって、パルス発生回路構造は入力電圧と無関係な同期スイッチ（Ｑ２）にドライブ信号を発生するので、ドライブ損失を最小にすることができる。
Description
【０００１】 （技術分野） 本発明は、ＤＣ−ＤＣコンバータ回路に関し、より詳細には、連続モードで作
動する同期式フライバックコンバータ回路に関する。
動する同期式フライバックコンバータ回路に関する。
【０００２】 （発明の背景および従来技術） 異なるタイプの電気デバイスのＤＣ−ＤＣ電源では、整流された正しい出力電
圧を出力するために、電力整流器が使用されている。整流された出力電圧を得る
ために、二次側で一般にダイオードが使用されている。
圧を出力するために、電力整流器が使用されている。整流された出力電圧を得る
ために、二次側で一般にダイオードが使用されている。
【０００３】 適当な整流回路を得る１つの方法は、フライバック回路構造(flyback topolog
y)を使用することである。フライバック回路構造では充電インターバル中に一次
側から磁性コアまたは同等品内に磁気エネルギーが蓄積される。次にこのエネル
ギーは、いわゆるフライバックインターバル中に二次側へ送られる。フライバッ
ク回路構造を有する電力整流回路の主な利点として、他の整流回路と比較した場
合、構造が簡単であり、これによって安価に製造できることが挙げられる。
y)を使用することである。フライバック回路構造では充電インターバル中に一次
側から磁性コアまたは同等品内に磁気エネルギーが蓄積される。次にこのエネル
ギーは、いわゆるフライバックインターバル中に二次側へ送られる。フライバッ
ク回路構造を有する電力整流回路の主な利点として、他の整流回路と比較した場
合、構造が簡単であり、これによって安価に製造できることが挙げられる。
【０００４】 更にフライバックコンバータは２つの異なるタイプに分類できる。すなわち 連続モードのフライバックコンバータと 不連続モードのフライバックコンバータとに分類できる。
【０００５】 連続モードのフライバックコンバータでは、エネルギーがトランスのコアの内外
を連続的に流れるように磁気エネルギーは決してゼロまで低下することはないが
、不連続モードではエネルギーがトランスのコアの内外を流れないようなインタ
ーバルが生じる。
を連続的に流れるように磁気エネルギーは決してゼロまで低下することはないが
、不連続モードではエネルギーがトランスのコアの内外を流れないようなインタ
ーバルが生じる。
【０００６】 従来のフライバックコンバータは、一次側にトランスの一次巻線とスイッチと
を含み、二次側にダイオードに接続されたトランスの二次巻線と負荷を接続でき
る出力コンデンサとを含む。
を含み、二次側にダイオードに接続されたトランスの二次巻線と負荷を接続でき
る出力コンデンサとを含む。
【０００７】 かかるコンバータはダイオードでの電圧低下が大きい。すなわち出力コンデン
サの両端での出力電圧が低い場合、ダイオードの両端での電圧低下は全体の電圧
のかなりの部分を占め、これによってかかる低電圧用途に対して電力コンバータ
は非効率的となる。
サの両端での出力電圧が低い場合、ダイオードの両端での電圧低下は全体の電圧
のかなりの部分を占め、これによってかかる低電圧用途に対して電力コンバータ
は非効率的となる。
【０００８】 かかる問題を解決するために電圧低下がより少ないＦＥＴトランジスタを二次
側で使用できる。かかる構造は、二次側における損失を低減する。例えば、トラ
ンスの二次巻線と直列に配置された補助巻線に直接ＦＥＴトランジスタを接続で
きる。これら原理に従って設計されたコンバータは、例えば継続中のスウェーデ
ン特許出願第9801595-1号に記載されている。
側で使用できる。かかる構造は、二次側における損失を低減する。例えば、トラ
ンスの二次巻線と直列に配置された補助巻線に直接ＦＥＴトランジスタを接続で
きる。これら原理に従って設計されたコンバータは、例えば継続中のスウェーデ
ン特許出願第9801595-1号に記載されている。
【０００９】 しかしながら、かかるドライブ構造において補助巻線が使用されている場合、
二次側におけるＦＥＴのゲートでの電圧の大きさは入力電圧、すなわち一次側に
印加される電圧に応じて決まり、これによりドライブ損失が過剰となる。その理
由は、このような場合、ドライブの電圧の大きさを最低入力電圧に対して設計し
なければならないからである。このことは、特に入力電圧レンジを広くしたいよ
うな応用例では問題となる。更に、現在の技術状態のその他のＤＣ−ＤＣコンバ
ータは国際特許出願第WO98/04028号および国際特許出願第WO95/02918号に記載さ
れている。 更に米国特許第5,719,755号にもＤＣ−ＤＣコンバータが記載されている。
二次側におけるＦＥＴのゲートでの電圧の大きさは入力電圧、すなわち一次側に
印加される電圧に応じて決まり、これによりドライブ損失が過剰となる。その理
由は、このような場合、ドライブの電圧の大きさを最低入力電圧に対して設計し
なければならないからである。このことは、特に入力電圧レンジを広くしたいよ
うな応用例では問題となる。更に、現在の技術状態のその他のＤＣ−ＤＣコンバ
ータは国際特許出願第WO98/04028号および国際特許出願第WO95/02918号に記載さ
れている。 更に米国特許第5,719,755号にもＤＣ−ＤＣコンバータが記載されている。
【００１０】 （概要） 本発明の目的は上記問題を解決すると共に、構造が簡単であり、従来技術のコ
ンバータと比較して効率的であり、特に大きい入力電圧レンジに適した連続モー
ドフライバックコンバータを提供することにある。
ンバータと比較して効率的であり、特に大きい入力電圧レンジに適した連続モー
ドフライバックコンバータを提供することにある。
【００１１】 この目的およびそれ以外の目的は、特許請求の範囲に記載の電力コンバータに
よって達成される。
よって達成される。
【００１２】 従って、出力電圧が供給される反転バッファ回路によってドライブパルスが発
生され、かかるパルス発生回路を使用することにより、同期スイッチへ印加され
るドライブ信号は入力電圧と無関係となるので、ドライブ損失を最小にすること
ができる。
生され、かかるパルス発生回路を使用することにより、同期スイッチへ印加され
るドライブ信号は入力電圧と無関係となるので、ドライブ損失を最小にすること
ができる。
【００１３】 以下、添付図面を参照し、非制限的例によって本発明についてより詳細に説明
する。
する。
【００１４】 （好ましい実施例の説明） 図１には、ＤＣ−ＤＣコンバータが示されている。この電力コンバータは一次
側に、一次巻線１０１と、スイッチ１０３とを含む。この一次巻線にはＤＣ電源
１０５からの電力が供給される。このスイッチは図に示されるように、ｎチャン
ネルのＭＯＳＦＥＴトランジスタＱ１とすることができる。トランジスタＱ１の
ドレインターミナルは一次巻線１０１の第１ターミナルに接続されており、ソー
スは電圧源１０５の低電圧入力ターミナルに接続されている。このスイッチは、
トランジスタＱ１のゲートに接続されている制御デバイス（図示せず）によって
制御され、所望する時間にトランジスタＱ１をオンオフにスイッチングするよう
になっている。制御デバイスは、例えばコンバータの二次側の出力ターミナルか
ら制御データを収集できる。
側に、一次巻線１０１と、スイッチ１０３とを含む。この一次巻線にはＤＣ電源
１０５からの電力が供給される。このスイッチは図に示されるように、ｎチャン
ネルのＭＯＳＦＥＴトランジスタＱ１とすることができる。トランジスタＱ１の
ドレインターミナルは一次巻線１０１の第１ターミナルに接続されており、ソー
スは電圧源１０５の低電圧入力ターミナルに接続されている。このスイッチは、
トランジスタＱ１のゲートに接続されている制御デバイス（図示せず）によって
制御され、所望する時間にトランジスタＱ１をオンオフにスイッチングするよう
になっている。制御デバイスは、例えばコンバータの二次側の出力ターミナルか
ら制御データを収集できる。
【００１５】 ＤＣ電圧ソース１０５は次に整流回路を介し、ＡＣ電圧電源（図示せず）に順
次接続できる。一次側はトランスＭ２を介し、二次側にエネルギーを供給する。
二次側は一次側の巻線と巻方向が逆の二次巻線１０９を含み、この二次巻線１０
９の第１ターミナル１１１は抵抗器Ｒ１の第１ターミナル１１３、ＰＮＰトラン
ジンスタＱ３のエミッタ１１５および出力コンデンサＣ０の第１ターミナル１１
７に接続されている。抵抗器Ｒ１の第２ターミナル１１９は抵抗器Ｒ２の第１タ
ーミナル１２１に接続されており、この抵抗器の第２ターミナル１２３は巻線１
０９の第２ターミナル１２５に接続されている。
次接続できる。一次側はトランスＭ２を介し、二次側にエネルギーを供給する。
二次側は一次側の巻線と巻方向が逆の二次巻線１０９を含み、この二次巻線１０
９の第１ターミナル１１１は抵抗器Ｒ１の第１ターミナル１１３、ＰＮＰトラン
ジンスタＱ３のエミッタ１１５および出力コンデンサＣ０の第１ターミナル１１
７に接続されている。抵抗器Ｒ１の第２ターミナル１１９は抵抗器Ｒ２の第１タ
ーミナル１２１に接続されており、この抵抗器の第２ターミナル１２３は巻線１
０９の第２ターミナル１２５に接続されている。
【００１６】 トランジスタＱ３のベース１２７は抵抗器Ｒ１の第２ターミナル１１９と抵抗
器Ｒ２の第１ターミナル１２１との間の接続ポイント１２９に接続されており、
トランジスタＱ３のコレクタ１３１はＮＰＮトランジスタＱ４のコレクタ１３３
に接続されている。
器Ｒ２の第１ターミナル１２１との間の接続ポイント１２９に接続されており、
トランジスタＱ３のコレクタ１３１はＮＰＮトランジスタＱ４のコレクタ１３３
に接続されている。
【００１７】 トランジスタＱ４のベース１３５の好ましい実施例では直列接続された抵抗器
Ｒ３とコンデンサＣ１を介し、巻線１０９の第２ターミナル１２５に接続されて
いる。トランジスタＱ４のエミッタ１３７はコンデンサＣ０の第２ターミナル１
３９およびＦＥＴトランジスタＱ２のソース１４１に接続されている。トランジ
スタＱ２のゲート１４３はトランジスタＱ３のコレクタターミナルとトランジス
タＱ４のコレクタターミナルとの間の接続ポイント１４５に接続されている。ト
ランジスタＱ２のドレインは巻線１０９の第２ターミナル１２５に接続されてお
り、出力コンデンサＣ０のターミナルの間に負荷ＺＬを接続できる。
Ｒ３とコンデンサＣ１を介し、巻線１０９の第２ターミナル１２５に接続されて
いる。トランジスタＱ４のエミッタ１３７はコンデンサＣ０の第２ターミナル１
３９およびＦＥＴトランジスタＱ２のソース１４１に接続されている。トランジ
スタＱ２のゲート１４３はトランジスタＱ３のコレクタターミナルとトランジス
タＱ４のコレクタターミナルとの間の接続ポイント１４５に接続されている。ト
ランジスタＱ２のドレインは巻線１０９の第２ターミナル１２５に接続されてお
り、出力コンデンサＣ０のターミナルの間に負荷ＺＬを接続できる。
【００１８】 作動に際し、トランジスタＱ１がオンとなる間、すなわち制御デバイスがＭＯ
ＳＦＥＴトランジスタを導通状態にする際、トランスＭ２のコア内にエネルギー
が蓄積される。巻線方向に起因し、トランスＱ２のドレインターミナルには正の
電圧が発生する。これと同時に、トランジスタＱ４は導通状態となり、従って、
トランジスタＱ２はオフにスイッチングされる。
ＳＦＥＴトランジスタを導通状態にする際、トランスＭ２のコア内にエネルギー
が蓄積される。巻線方向に起因し、トランスＱ２のドレインターミナルには正の
電圧が発生する。これと同時に、トランジスタＱ４は導通状態となり、従って、
トランジスタＱ２はオフにスイッチングされる。
【００１９】 制御デバイスによってトランジスタＱ１がオフにされると、トランスＭ２のコ
ア内に蓄積されていたエネルギーによりトランスＭ２の巻線の極性が反転する。
このような極性の反転により、トランジスタＱ２のドレインターミナルに負の電
圧が発生する。抵抗器Ｒ１とＲ２とによって構成されている分圧器により、二次
側での極性の反転でトランジスタＱ３は導通状態となる。トランジスタＱ３が導
通し始めると、トランジスタＱ２のゲートターミナル１４３は高い電圧となり、
トランジスタＱ２は導通し始める。トランジスタＱ３がオフになる時間およびオ
ンになる時間が低速となるように、コンデンサＣ１と抵抗器Ｒ３が設けられてい
る。
ア内に蓄積されていたエネルギーによりトランスＭ２の巻線の極性が反転する。
このような極性の反転により、トランジスタＱ２のドレインターミナルに負の電
圧が発生する。抵抗器Ｒ１とＲ２とによって構成されている分圧器により、二次
側での極性の反転でトランジスタＱ３は導通状態となる。トランジスタＱ３が導
通し始めると、トランジスタＱ２のゲートターミナル１４３は高い電圧となり、
トランジスタＱ２は導通し始める。トランジスタＱ３がオフになる時間およびオ
ンになる時間が低速となるように、コンデンサＣ１と抵抗器Ｒ３が設けられてい
る。
【００２０】 図２ａ〜２ｃには、図１に示された回路のタイミングが示されている。したが
って、図２ｃにはトランジスタＱ１のゲートに発生する電圧が示されている。
って、図２ｃにはトランジスタＱ１のゲートに発生する電圧が示されている。
【００２１】 図２ｂには、対応する時間におけるトランスＭ２の二次巻線のターミナルの間
に生じる電圧が示されており、図２ｃには、対応する時間にトランジスタＱ２の
ゲートターミナルとソースターミナルとの間に発生する電圧が示されている。
に生じる電圧が示されており、図２ｃには、対応する時間にトランジスタＱ２の
ゲートターミナルとソースターミナルとの間に発生する電圧が示されている。
【００２２】 従って、出力電圧ターミナルから給電される反転バッファ回路により、二次側
のＦＥＴトランジスタに印加するドライブパルスを発生するような回路構造を設
けることにより、いくつかの利点が得られる。したがって、パルス発生回路構造
は入力電圧と無関係な同期スイッチにドライブ信号を発生するので、ドライブ損
失を最小にすることができる。
のＦＥＴトランジスタに印加するドライブパルスを発生するような回路構造を設
けることにより、いくつかの利点が得られる。したがって、パルス発生回路構造
は入力電圧と無関係な同期スイッチにドライブ信号を発生するので、ドライブ損
失を最小にすることができる。
【００２３】 更に、継続中のスウェーデン特許出願第9801595-1号の場合のように、二次側
における補助巻線は不要となっており、このことは、一部の用途では有利となり
得る。
における補助巻線は不要となっており、このことは、一部の用途では有利となり
得る。
【００２４】 本発明は図１、２ａ、２ｂおよび２ｃを参照して説明した実施例のみに限定さ
れるものでなく、特許請求の範囲から逸脱することなく、容易に変更できる。
れるものでなく、特許請求の範囲から逸脱することなく、容易に変更できる。
【図１】 連続モードのＤＣ−ＤＣコンバータの回路図である。
【図２ａ】 タイミング図である。
【図２ｂ】 タイミング図である。
【図２ｃ】 タイミング図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5H006 AA02 CA02 CB03 CB07 DC05 5H730 AA14 AS01 BB43 BB57 CC01 DD04 EE07 EE13 FD25 FG01 FG15
Claims (6)
- 【請求項１】 一次側および二次側を有し、二次側が同期スイッチ（Ｑ２）
を含み、更に同期式スイッチ（Ｑ２）を制御するように構成されたコンバータの
出力電圧に応答して作動する回路構造を有する連続モードのフライバックコンバ
ータにおいて、 前記スイッチを制御するための回路構造がＰＮＰトランジスタ（Ｑ３）と、Ｎ
ＰＮトランジスタ（Ｑ４）とを含み、前記ＰＮＰトランジスタのエミッタがコン
バータの第１出力ターミナル（１１７）に接続されており、前記ＮＰＮトランジ
スタのエミッタがコンバータの第２出力ターミナル（１３９）に接続されており
、前記ＮＰＮトランジスタ（Ｑ４）のコレクタがスイッチ（Ｑ２）の制御入力タ
ーミナル（１４３）に接続されていることを特徴とする、連続モードのフライバ
ックコンバータ。 - 【請求項２】 分圧回路（Ｒ１、Ｒ２）を介し、二次側のターミナルからト
ランジスタ（Ｑ３）のベースターミナル（１２７）に給電されることを特徴とす
る、請求項１記載のコンバータ。 - 【請求項３】 前記分圧回路が直列接続された２つの抵抗器（Ｒ１およびＲ
２）を含むことを特徴とする、請求項２記載のコンバータ。 - 【請求項４】 二次側のターミナル（１２５）からトランジスタ（Ｑ４）の
ベースターミナル（１３５）に給電されることを特徴とする、請求項１〜３のい
ずれかに記載のコンバータ。 - 【請求項５】 直列接続された抵抗器（Ｒ３）とコンデンサ（Ｃ１）とを含
む回路を介して、二次側のターミナル（１２５）にトランジスタ（Ｑ４）のベー
スターミナル（１３５）が接続されていることを特徴とする、請求項４記載のコ
ンバータ。 - 【請求項６】 前記スイッチ（Ｑ２）がＦＥＴトランジスタ、特にＭＯＳＦ
ＥＴトランジスタであることを特徴とする、請求項１〜５のいずれかに記載のコ
ンバータ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9804454A SE517220C2 (sv) | 1998-12-21 | 1998-12-21 | Synkron flybackomvandlare |
| SE9804454-8 | 1998-12-21 | ||
| PCT/SE1999/002390 WO2000038305A1 (en) | 1998-12-21 | 1999-12-16 | A synchronous flyback converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002534049A true JP2002534049A (ja) | 2002-10-08 |
Family
ID=20413780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000590281A Withdrawn JP2002534049A (ja) | 1998-12-21 | 1999-12-16 | 同期式フライバックコンバータ |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP1145415A1 (ja) |
| JP (1) | JP2002534049A (ja) |
| KR (1) | KR20010093856A (ja) |
| CN (1) | CN1135682C (ja) |
| AU (1) | AU3092000A (ja) |
| CA (1) | CA2356187A1 (ja) |
| HK (1) | HK1043447B (ja) |
| SE (1) | SE517220C2 (ja) |
| TW (1) | TW456096B (ja) |
| WO (1) | WO2000038305A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568319B1 (ko) * | 2004-10-22 | 2006-04-05 | 삼성전기주식회사 | 동기 정류기를 갖는 플라이백 컨버터 |
| DE602007011834D1 (de) * | 2007-05-30 | 2011-02-17 | Power One Italy Spa | Synchron-sperrwandler mit mehreren ausgängen |
| CN101359873B (zh) * | 2007-08-02 | 2010-09-08 | 洋鑫科技股份有限公司 | 具有自驱式同步整流器的回扫电压变换器 |
| AT14080U1 (de) * | 2013-08-12 | 2015-04-15 | Tridonic Gmbh & Co Kg | Ansteuerschaltung für ein Betriebsgerät für Leuchtmittel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3422777A1 (de) * | 1984-06-20 | 1986-01-02 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Mit einer induktivitaet beschaltetes gesteuertes gleichrichterelement, sowie dessen verwendung |
| US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
| JP2845188B2 (ja) * | 1995-12-11 | 1999-01-13 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバ−タ |
| US5818704A (en) * | 1997-04-17 | 1998-10-06 | International Rectifier Corporation | Synchronizing/driving circuit for a forward synchronous rectifier |
-
1998
- 1998-12-21 SE SE9804454A patent/SE517220C2/sv not_active IP Right Cessation
-
1999
- 1999-10-01 TW TW088116943A patent/TW456096B/zh not_active IP Right Cessation
- 1999-12-16 CA CA002356187A patent/CA2356187A1/en not_active Abandoned
- 1999-12-16 WO PCT/SE1999/002390 patent/WO2000038305A1/en not_active Application Discontinuation
- 1999-12-16 JP JP2000590281A patent/JP2002534049A/ja not_active Withdrawn
- 1999-12-16 KR KR1020017007808A patent/KR20010093856A/ko not_active Application Discontinuation
- 1999-12-16 AU AU30920/00A patent/AU3092000A/en not_active Abandoned
- 1999-12-16 CN CNB99814777XA patent/CN1135682C/zh not_active Expired - Fee Related
- 1999-12-16 EP EP99964889A patent/EP1145415A1/en not_active Withdrawn
-
2002
- 2002-07-11 HK HK02105160.1A patent/HK1043447B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SE9804454D0 (sv) | 1998-12-21 |
| CN1331863A (zh) | 2002-01-16 |
| HK1043447B (zh) | 2004-12-03 |
| EP1145415A1 (en) | 2001-10-17 |
| CA2356187A1 (en) | 2000-06-29 |
| AU3092000A (en) | 2000-07-12 |
| TW456096B (en) | 2001-09-21 |
| KR20010093856A (ko) | 2001-10-29 |
| WO2000038305A1 (en) | 2000-06-29 |
| WO2000038305A9 (en) | 2000-12-07 |
| SE517220C2 (sv) | 2002-05-07 |
| CN1135682C (zh) | 2004-01-21 |
| HK1043447A1 (en) | 2002-09-13 |
| SE9804454L (sv) | 2000-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003513606A (ja) | 同期整流の外部駆動方式 | |
| KR100419393B1 (ko) | Ｄｃ-ｄｃ 컨버터 | |
| JP2003527054A (ja) | フライバック・コンバータでの同期整流 | |
| US6271712B1 (en) | Synchronous rectifier and method of operation | |
| JP2001522220A (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| US6385056B1 (en) | Precision switching power amplifier and uninterruptible power system | |
| KR100667288B1 (ko) | 두 단계 전력 변환 회로 | |
| US5892353A (en) | Power supply apparatus | |
| JP2005117883A (ja) | 電源装置 | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| JP2002534049A (ja) | 同期式フライバックコンバータ | |
| JPH1169803A (ja) | スイッチング電源 | |
| US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
| KR100321310B1 (ko) | 순방향 동기 정류기용 동기 및 구동회로 | |
| JPH08168244A (ja) | スイッチング電源装置 | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP2000184613A (ja) | 多出力バッテリ充電装置 | |
| JPH05219738A (ja) | 多重出力スイッチングレギュレータ | |
| JP3458363B2 (ja) | スイッチング電源 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JPH0727832Y2 (ja) | スイッチング電源装置 | |
| JPH073295U (ja) | 力率改善回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |