JP2002529874A5 - - Google Patents

Claims (13)

1. （ａ）ロー及びカラムに配列されたメモリ素子をそれぞれ含む複数のブロックであって、前記メモリ素子はカラムアドレス信号及びローアドレス信号をそれぞれのカラム及びローに与えることにより活性化され、前記ブロックはブロック選択信号により選択的に活性化され、
   （ｂ）入力で受けたデコードされたメモリアドレス信号に応答して、少なくとも１つの通常カラム（６２）を作動させる通常カラムドライバ（６６）と、
   （ｃ）入力で受けた冗長カラムアドレス信号に応答して、少なくとも１つの冗長カラム（６４）を選択的に作動させる冗長カラムドライバ（７０）と、
   （ｄ）冗長カラムアドレス信号に応答して、選択的に冗長カラムドライバ（７０）を作動させるとともに、プログラムされた欠陥メモリアドレスに関連づけられた通常カラムドライバ（６６）を作動させなくするスイッチ（７２）と、を備え、通常及び冗長カラムメモリアドレス信号パスの間のタイミングに実質的な違いがない、半導体メモリ装置。
2. コアＩ／Ｏ制御信号に応答して選択された冗長カラムをデータバスに結合するパスゲートスイッチを含むことを特徴とする請求項１記載の半導体メモリ装置。
3. さらに、プログラムされた欠陥メモリアドレス及び前記ブロック選択信号に応答して、冗長カラムアドレス信号を供給する冗長デコーダ（６８）を備え、冗長カラムは、前記複数のブロックの任意のひとつにおける欠陥カラムを置き換える、ことを特徴とする請求項１記載の半導体メモリ装置。
4. 通常カラムドライバ（６６）及び冗長カラムドライバ（７０）はカラムクロック信号（ＹＳＧ）に応答し、前記スイッチは、冗長デコーダ（６８）からの出力に応答して、カラムクロック信号（ＹＳＧ）を通常カラムドライバ（６６）または冗長カラムドライバ（７０）のいずれか一方に切り換える、ことを特徴とする請求項３記載の半導体メモリ装置。
5. 冗長デコーダ（６８）はアドレス比較デコーダである、ことを特徴とする請求項３記載の半導体メモリ装置。
6. 冗長デコーダ（６８）は、それぞれカラムアドレスをプログラムされることができる少なくとも２つのアドレス比較回路を含み、冗長デコーダは、ローアドレス信号に応答して、前記少なくとも２つのアドレス比較回路のうちの１つにより供給される欠陥通常カラムを示す信号を選択的に出力する、ことを特徴とする請求項３記載の半導体メモリ装置。
7. （ａ）ロー及びカラムに配列されたメモリ素子であって、前記メモリ素子はそれぞれ関連付けられたカラムまたはローにカラムアドレス信号及びローアドレス信号を与えることによりアクセス可能であり、
   （ｂ）関連づけられた通常カラム（６２）を作動させる通常カラムドライバ（６６）であって、その入力で受けたデコードされたメモリアドレス信号に応答して前記通常カラム（６２）を作動させる通常カラムドライバと、
   （ｃ）関連づけられた冗長カラム（６４）を作動させる冗長カラムドライバ（７０）であって、その入力で受けたデコードされたメモリアドレス信号に応答して、複数のメモリアレイブロックのいずれかにおいて少なくともひとつの冗長カラムを作動させる冗長カラムドライバと、
   （ｄ）データパス制御信号を発生する手段であって、前記複数のメモリアレイブロック内のどの冗長カラムドライバ（７０）も作動されないとき、前記データパス制御信号はブロック選択信号により選択されるメモリブロック内で動作中であり、また前記複数のメモリブロック内で少なくともひとつの冗長カラムデコーダ（７２）が作動されているとき、前記ブロック選択信号にかかわらず、前記データパス制御信号は冗長カラムドライバ（７０）が作動されているメモリアレイブロックで動作中であり、
   （ｅ）欠陥通常カラムを示す信号に応答して、選択的に冗長カラムドライバ（７０）を作動させるとともに、前記欠陥カラムに関連づけられた通常カラムドライバ（６６）を作動させなくする切換手段とを備え、通常及び冗長カラムメモリアドレス信号パスの間のタイミングに実質的な違いがない、半導体メモリ装置。
8. 複数のブロックを備える半導体メモリ装置において、前記ブロックはブロック選択信号(ＢＳＥＬ)により選択的に活性化され、前記ブロックはそれぞれ
   (a)ロー及びカラムに配列されたメモリ素子であって、前記メモリ素子はそれぞれのカラムまたはローにカラムアドレス信号及びローアドレス信号を与えることによりアクセス可能であり、
   (b)関連付けられた少なくとも１つの通常カラムを作動させる通常カラムドライバであって、前記通常カラムドライバは、通常クロック作動信号を受けて関連付けられたカラムを作動させるために、通常カラムデコーダによりデコードされたデコードメモリアドレス信号(ＤＥＣ)に応答し、
   (c)欠陥通常カラムを示す冗長デコーダからの信号及び冗長クロック作動信号に応答して、それとともに関連付けられた少なくとも１つの冗長カラムを選択的に作動させる冗長カラムドライバと、
   (d)前記冗長デコーダからの信号のレベルに応答するスイッチであって、クロック信号を通常カラムドライバのための通常クロック作動信号又は冗長カラムドライバのための冗長クロック作動信号のいずれかに切り換えることによって、冗長カラムドライバ又は通常カラムドライバのいずれか１つを選択的に作動させ、欠陥メモリアドレスに関連付けられた冗長カラムへ及びからのデータを提供するスイッチと、
   を備える、半導体メモリ装置。
9. (a)ロー及びカラムに配列されたメモリ素子を各自含む複数のブロックであって、前記メモリ素子はそれぞれカラム及びローにカラム及びローアドレス信号を与えることにより活性化され、前記ブロックはブロック選択信号により選択的に活性化され、
   (b)その入力で受けたデコードされたメモリアドレス信号に応答して少なくとも１つの通常カラムを作動させる通常カラムドライバと、
   (c)その入力で受けた冗長カラムアドレス信号に応答して少なくとも１つの冗長カラムを作動させるために選択可能な冗長カラムドライバと、
   (d)前記冗長カラムアドレス信号に応答して前記冗長カラムドライバを選択的に作動させるとともに、前記欠陥通常カラムに関連付けられた通常カラムドライバを作動させなくする切換手段と、
   (e)プログラムされた欠陥メモリアドレス及び前記ブロック選択信号に応答して前記冗長カラムアドレス信号を発生させるための冗長デコーダであって、これによって前記冗長カラムは前記ブロックのいずれか１つにおける欠陥カラムに取って代わることができる、冗長デコーダと、
   を備える、半導体メモリ装置。
10. (a) ロー及びカラムに配列されたメモリ素子であって、関連付けられたカラム及びローにそれぞれカラムアドレス信号及びローアドレス信号を与えることによりアクセス可能である前記メモリ素子と、
    (b) 関連付けられた通常カラムを作動させる通常カラムドライバであって、前記通常カラムドライバはカラムを作動させるためにそれぞれの入力で受けたデコードされたメモリアドレス信号に応答し、
    (c)冗長カラムを作動させるためにその入力で受けたデコードされたメモリアドレス信号に応答して、関連付けられた少なくとも１つの冗長カラムを作動させるための冗長カラムドライバと、
    (d)欠陥通常カラムを示す信号に応答して、欠陥通常カラムに関連付けられた冗長カラムドライバを選択的に作動させるとともに、関連付けられた冗長カラムへ及びからのデータを提供する切換手段とを備え、通常及び冗長カラムメモリアドレス信号パスの間のタイミングに実質的に違いがない、半導体メモリ装置。
11. (a)通常カラムデコーダにより選択的に作動される複数の通常カラムと、
    (b) 冗長カラムデコーダにより選択的に作動される冗長メモリカラムとを備え、前記通常及び冗長デコーダはカラムクロック信号に応答し、
    (c)前記冗長カラムデコーダからの出力に応答して通常ドライバ又は冗長ドライバのいずれか一方に前記カラムクロック信号を切り換える局所信号分配回路とを備える、半導体メモリ装置。
12. (a) ロー及びカラムに配列されたメモリ素子であって、前記メモリ素子はそれぞれのカラムまたはローにカラムアドレス信号及びローアドレス信号を与えることによりアクセス可能であり、
    (b) 関連付けられた通常カラムを作動させる通常カラムドライバであって、前記通常カラムドライバはカラムを作動させるためにそれぞれの入力で受けたデコードされたメモリアドレス信号に応答し、
    (c)冗長カラムにアクセスする冗長デコーダであって、前記冗長カラムデコーダは、それぞれにカラムアドレスをプログラムすることができるアドレス比較回路を少なくとも２つ含み、前記冗長カラムデコーダは、ローアドレス信号に応答して前記少なくとも２つのアドレス比較回路のうちの１つにより供給される欠陥通常カラムを示す信号を選択的に出力し、
    (d)欠陥通常カラムを示す信号に応答して、それとともに関連付けられた少なくとも１つの冗長カラムを作動させる冗長カラムドライバと、
    (e) 欠陥通常カラムを示す信号に応答して、前記冗長カラムドライバを選択的に作動させるとともに、前記欠陥通常カラムに関連付けられた通常カラムドライバを作動させなくする切換手段と、
    を備える、半導体メモリ装置。
13. (a) ロー及びカラムに配列されたメモリ素子であって、前記メモリ素子はそれぞれのカラムまたはローにカラムアドレス信号及びローアドレス信号を与えることによりアクセス可能であり、
    (b) 関連付けられた通常カラムを作動させる通常カラムドライバであって、前記通常カラムドライバはカラムを作動させるためにそれぞれの入力で受けたデコードされたメモリアドレス信号に応答し、
    (c) 関連付けられた冗長カラムを作動させる冗長カラムドライバであって、その入力で受けたデコードされたメモリアドレス信号に応答して、複数のメモリアレイブロックのいずれかにおいて少なくとも１つの冗長カラムを作動させる冗長カラムドライバと、
    (d)データパス制御信号を発生する手段であって、前記複数のメモリアレイブロック内のどの冗長カラムドライバも作動されないとき、前記データパス制御信号はブロック選択信号により選択されるメモリブロック内で動作中であり、また前記複数のメモリブロック内で少なくとも１つの冗長カラムデコーダが作動されているとき、前記ブロック選択信号にかかわらず、前記データパス制御信号は冗長カラムドライバが作動されているメモリアレイブロックで動作中であり、
    (e)欠陥通常カラムを示す信号に応答して、冗長カラムドライバを選択的に作動させるとともに、欠陥通常カラムドライバが関連付けられた冗長カラムを作動させなくする切換手段とを備える、半導体メモリ装置。