JP2002522924A - 正温度係数抵抗器と一体化したｍｏｓｆｅｔ装置 - Google Patents

正温度係数抵抗器と一体化したｍｏｓｆｅｔ装置

Info

Publication number
JP2002522924A
JP2002522924A JP2000565567A JP2000565567A JP2002522924A JP 2002522924 A JP2002522924 A JP 2002522924A JP 2000565567 A JP2000565567 A JP 2000565567A JP 2000565567 A JP2000565567 A JP 2000565567A JP 2002522924 A JP2002522924 A JP 2002522924A
Authority
JP
Japan
Prior art keywords
ptc
mosfet
transistor
conductive pad
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000565567A
Other languages
English (en)
Inventor
トーマス ジェイ． ドーティー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Johnson Controls Technology Co
Original Assignee
Johnson Controls Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Johnson Controls Technology Co filed Critical Johnson Controls Technology Co
Publication of JP2002522924A publication Critical patent/JP2002522924A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/026—Current limitation using PTC resistors, i.e. resistors with a large positive temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Protection Of Static Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】 本発明は、スイッチングと過負荷保護機能を提供する正温度係数抵抗器（ＰＴＣ）と一体化した金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置に関する。本発明は、ＰＴＣとこのＰＴＣと直接物理的に接触したトランジスタからなる新規な装置である。ＰＴＣは第１表面と第２表面を有し、これらの表面の少なくとも一つはほぼ平坦である。好ましくは、トランジスタはＰＴＣの第１および第２表面の一つの平坦表面に結合され且つ配置されたＭＯＳＦＥＴから構成される。本装置はさらにＰＴＣに結合された絶縁材料と、この絶縁材料に結合された導電パッドと、導電パッドとトランジスタのゲート接合部間に結合された導体を有する。類似の導電パッドと導体構成がトランジスタのソース接合部に設けられる。ＭＯＳＦＥＴはそのドレイン接合部でＰＴＣの第１および第２表面の一つに接続される。本装置はＰＴＣとトランジスタの少なくとも一部の周囲に形成された非導電封止材料を有する。この一体化されたＰＴＣ／ＭＯＳＦＥＴ装置はスイッチングおよび負荷保護機能を提供する。他の実施形態として、ＰＴＣを有するマルチトランジスタ構成が記載されている。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明はスイッチおよび保護装置に関する。より具体的には、本発明は、スイ
ッチングと過負荷保護機能を提供する、正温度係数抵抗器（ＰＴＣ）と一体化し
た金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置に関する。
【０００２】 異なる自動車負荷に過負荷保護とスイッチング動作を提供するために、ヒュー
ズがスイッチ、リレーまたはＭＯＳＦＥＴと共に典型的に使用される。スイッチ
、リレーまたはＭＯＳＦＥＴは選択的に電源を負荷に接続しまたは非接続にする
。負荷（多くの場合、スイッチング装置）を過大な電流から保護するために、電
源と負荷間にヒューズが設けられる。例えば、もし電気的短絡により電源から大
電流が流れると、ヒューズにより発生する熱（即ち、Ｉ２Ｒ（ジュール）損失）
によりヒューズが焼き切れる（即ち、開回路）。ヒューズが適切に選択されてい
ると仮定すると、ヒューズは過大電流から下流の負荷とスイッチング装置を保護
するために開回路を形成する。この解決法の問題点は焼損したヒューズは交換を
要し、より多くのヒューズが焼損するにつれて長期的にコスト高となることであ
る。
【０００３】 このヒューズ焼損問題に対処するために、産業界ではヒューズの代わりに正温
度係数抵抗器（ＰＴＣ）を採用してきた（米国特許第４，７１７，９９６号、第
５，６１９，０７６号および第５，７５７，１４１号参照）。ＰＴＣは回路遮断
器の機能の類似物として良く知られている。一般に、ＰＴＣ抵抗はＰＴＣ閾値温
度を超過するにつれて急激に増加する。増加した抵抗は開回路に類似しており、
電流を遮断し、ＰＴＣ、直列のスイッチおよび下流の部品を保護する。同一の電
気回路でＭＯＳＦＥＴと直列に接続されたＰＴＣは公知である（米国特許第４，
７１７，９９６号、第５，６１９，０７６号および第５，７５７，１４１号参照
）。
【０００４】 不都合なことに、ＰＴＣが直列のスイッチング装置を熱障害から防止できない
多くの例がある。例えば、もしＭＯＳＦＥＴのゲートに対する入力制御信号が低
から高へのターンオン電圧への遷移時に大きく遅延すると（例えば、立ち上がり
時間が長すぎる場合に）、この遅延はＭＯＳＦＥＴの導通を遅らせ、ＭＯＳＦＥ
Ｔを温度上昇させる。第２に、もしＭＯＳＦＥＴが比較的大電流を流そうとする
が、ゲート入力制御電圧が低すぎてＭＯＳＦＥＴを十分にターンオンできない場
合、ＭＯＳＦＥＴの温度が上昇する。第３に、ＭＯＳＦＥＴは異常に高い周辺温
度で長時間連続動作すると熱上昇を生じる。
【０００５】 ＭＯＳＦＥＴの熱発生の原因に関わらず、ＭＯＳＦＥＴの温度を制限する事は
装置破壊を回避するために必要である。ＭＯＳＦＥＴの加熱を最小にする一解決
法は放熱器を設けることである。他の良く知られた技術において、ＭＯＳＦＥＴ
動作をモニタし、閾値温度に接近するとＭＯＳＦＥＴ動作を修正する回路を使用
することである。過負荷機能を与えるためにＰＴＣまたはヒューズがＭＯＳＦＥ
Ｔと共に使用されるかどうかに関わらず，これらの２方法には重大な問題が存在
する。この議論を簡単にするために、本発明の範囲を制限せずに，特に指定しな
ければ、本明細書の残りはＭＯＳＦＥＴ／ＰＴＣ構成と関連して示される。
【０００６】 放熱器による解決法に関して、３つの個別装置、即ち、１）ＰＴＣ、２）ＭＯ
ＳＦＥＴ、３）放熱器が必要とされる。高価格であることに加えて、多くの放熱
器は比較的大型であり、追加の装置空間を必要とする。もし可能であれば、要求
される放熱器を除去するか、少なくともその寸法を実質的に減少させることが望
まれる。
【０００７】 放熱器技術に伴う別の問題はＰＴＣおよびＭＯＳＦＥＴが互いに離間して設け
られることである。例えば、ＭＯＳＦＥＴと関連する放熱器が高周辺温度領域に
配置されるとすると、上昇した温度はＭＯＳＦＥＴから効率的な熱移動を妨げる
可能性がある。このような場合、ＰＴＣを始動させることはＭＯＳＦＥＴを加熱
から防止するための唯一の方法である。
【０００８】 ３要素はＰＴＣの閾値温度および変動と、ＰＴＣ環境周辺温度と、ＰＴＣのＩ ２ Ｒ熱発生を含むＰＴＣの温度始動点に影響を与える。ＰＴＣは一旦システム用
に選択されると、ＰＴＣの閾値温度および変動は固定され、始動点の閾値温度お
よび変動の影響も固定される。さらに、ＰＴＣがＭＯＳＦＥＴから離間している
ので、ＰＴＣはＭＯＳＦＥＴより低い周囲温度の領域にある。ＰＴＣがＭＯＳＦ
ＥＴより低い周囲温度領域にあると、周囲温度はＰＴＣとＭＯＳＦＥＴが高い周
囲温度の同一領域に配置されると生じる場合より少ない影響をＰＴＣ温度に与え
る。さらに、ＭＯＳＦＥＴからＰＴＣに流れる電流は不十分であり、ＰＴＣの僅
かな周囲温度熱上昇と共に、充分なジュール熱を発生させ、ＰＴＣを始動させ、
およびＭＯＳＦＥＴを保護することができない。従って、１）ＭＯＳＦＥＴの近
傍で、ＭＯＳＦＥＴと同一の周辺温度領域に配置されたＰＴＣを設けること、お
よび２）周辺を補うＰＴＣに入る熱およびＰＴＣがＭＯＳＦＥＴを保護するため
に始動するのを確実にするために入るジュール熱を与えることは有利である。
【０００９】 ＭＯＳＦＥＴの発熱を制限するモニタ回路による解決法は短所を有する。モニ
タ回路はＰＴＣとＭＯＳＦＥＴのための空間と共にシステム空間の使用を要求す
る。モニタ回路は全システムに関連するコストを上昇させる。さらに、もしモニ
タ回路がＭＯＳＦＥＴの熱上昇を適切に制御できないと、ＰＴＣの始動によりＭ
ＯＳＦＥＴを流れる電流を減少させることはＭＯＳＦＥＴを保護する唯一の方法
である。しかしながら，ＰＴＣとＭＯＳＦＥＴは互いに離間して設けられるので
、ＰＴＣより高い周囲温度領域にＭＯＳＦＥＴを設ける問題がある。換言すると
、ＰＴＣは比較的低い周囲温度領域にあり、ＭＯＳＦＥＴが障害を生じる前にＰ
ＴＣが熱始動点に到達できない可能性がある。ＰＴＣは過熱するＭＯＳＦＥＴを
保護するためにＰＴＣが熱始動点に到達するのを援助するために２つの熱入力の
みを持っている。
【００１０】 このように，過大な電流を防止し、スイッチを熱破壊から防止する簡単で、安
価なスイッチング構成が求められている。
【００１１】 本発明の目的はスイッチングと過負荷保護機能を有する装置を提供することに
ある。さらに本発明の目的は正温度係数抵抗器（ＰＴＣ）と一体化した金属酸化
膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置に関する技術および装置を
提供することである。
【００１２】 （発明の概要） 全般的に、本発明はＭＯＳＦＥＴの様な少なくとも一つのトランジスタを提供
し、ＭＯＳＦＥＴはＭＯＳＦＥＴの発熱がＰＴＣの温度に影響を与える様な近傍
に配置される。好ましくは、ＭＯＳＦＥＴはＰＴＣに直接物理的な接触状態にあ
る。ＭＯＳＦＥＴとＰＴＣは直接物理的な接触状態にあろうとなかろうと、ＭＯ
ＳＦＥＴはスイッチング機能を持っていて、ＰＴＣは回路保護機能（例えば、回
路遮断器型装置）として動作する。ＭＯＳＦＥＴと直接物理的接触にあるＰＴＣ
を組み合わせることにより（但し、本発明では複数のＭＯＳＦＥＴを使用できる
）当技術において新規で、予期せぬ利点を提供する。ＭＯＳＦＥＴは種々の理由
で熱上昇を起こすので、熱エネルギーの一部は（両者は直接物理的および熱的接
触状態にあるので）ＰＴＣに直接流れ、ＰＴＣを熱上昇させる。ＰＴＣを適切な
閾値温度に設定することにより、ＰＴＣはＭＯＳＦＥＴに流れる電流を制限する
ように“始動（ｔｒｉｐ）”する（即ち、ＰＴＣの抵抗が急激に上昇する）。従
って、ＭＯＳＦＥＴを冷却させ、熱自己破壊を回避することができる。ＰＴＣは
ＭＯＳＦＥＴのみならず一体化されたＰＴＣ／ＭＯＳＦＥＴ装置の下流の負荷も
保護する。
【００１３】 本発明の一実施例ではトランジスタの発熱がＰＴＣ温度を上昇させるように接
続されたＰＴＣおよびトランジスタよりなる装置を開示している。例えば、トラ
ンジスタはＰＴＣと直接物理的な接触状態にある。ＰＴＣは第１表面と第２表面
を有し、少なくとも一方の表面がほぼ平坦である。好ましくは、トランジスタは
第１および第２表面の一方の平坦表面に設けられたＭＯＳＦＥＴからなる。通常
、トランジスタはＰＴＣと接触状態で接続される。この装置はさらにＰＴＣに接
続された絶縁材料と、この絶縁材料に接続された導電パッドと、導電パッドとト
ランジスタのゲート接合部間に接続された導体を有する。絶縁材料は単一な連続
区画または複数の区画から構成される。本装置は（絶縁材料の一つまたは複数の
区画を使用していても）絶縁材料に接続された別の導電パッドと、他の導電パッ
ドとトランジスタのソース接合部間に接続された他の導体を有する。さらに、別
の導電パッドがＭＯＳＦＥＴが設けられた表面以外の第１および第２表面の一つ
に接続される。ＭＯＳＦＥＴはそのドレイン接合部でＰＴＣの第１および第２表
面の一つに接続される。本装置はさらにＰＴＣとトランジスタの少なくとも一部
の周囲に形成された非導電封止材料を有する。
【００１４】 本発明の変形例において、ＰＴＣと、トランジスタの発熱がＰＴＣの温度を増
加させるようにＰＴＣに接続された複数のトランジスタからなる装置が開示され
ている。例えば、複数のトランジスタはＰＴＣと直接物理的な接触状態にある。
ＰＴＣは第１表面と第２表面を有し、少なくとも一方の表面がほぼ平坦である。
複数のトランジスタは好ましくは複数のＭＯＳＦＥＴからなり、少なくとも一つ
のＭＯＳＦＥＴは第２表面の平坦表面に設けられる。通常、複数のトランジスタ
はＰＴＣと接触し、接続されている。本装置はさらにＰＴＣに接続された絶縁材
料と、前記絶縁材料に接続された第１導電パッドと、前記第１導電パッドと第１
トランジスタのゲート接合部間に接続された第２導電パッドを有する。本発明の
上記実施例において、絶縁材料は単一で連続した絶縁材料区画または複数の絶縁
材料区画から形成しても良い。本装置はさらに絶縁材料に接続された別の導電パ
ッドと、この導電パッドと第１トランジスタのソース接合部間に接続された別の
導体と、絶縁材料に接続された別の導電パッドと、対応する導電パッドと第２ト
ランジスタのソース接合部間に接続された別の導体を有する。第１表面に配置さ
れた各ＭＯＳＦＥＴはそのドレイン接合部で第１表面に接続され、第２表面に配
置された各ＭＯＳＦＥＴはそのドレイン接合部で第２表面に接続される。本装置
はさらにＰＴＣと複数のＭＯＳＦＥＴの少なくとも一部の周辺に形成された非導
電封止材料から構成される。
【００１５】 第２実施例の変形では、複数の区画に分割された第１および第２表面の一つと
関連する第１プレートと、均一または非分割の前記第１および第２表面の他方と
関連する他のプレートを形成している。複数の区画の少なくとも２つは少なくと
も一つのトランジスタと接続されている。
【００１６】 本発明の各実施例は従来技術に比べて多くの目的と利点を提供するものである
。目的および利点として、１）改良されたスイッチングおよび過負荷保護装置を
提供すること、２）３つの分割された装置（例えば、ＭＯＳＦＥＴ、その放熱器
およびＰＴＣまたはヒューズ）を単一の組合せ装置に置換して、システム空間と
コスト要求を削減すること、３）ＰＴＣを放熱器として使用してＭＯＳＦＥＴの
熱除去を容易にすること、４）ＭＯＳＦＥＴの過熱の発生を減らすためにＭＯＳ
ＦＥＴの熱をＰＴＣに入る追加の熱として使用すること、および５）電池群を同
時に充電するために改良された手段を提供することがあげられる。
【００１７】 本発明の上記および他の目的、利点および特徴は以下の明細書から明らかにな
るであろう。この明細書において、本発明の一部を形成し、本発明の好ましい実
施例を示す添付の図面が参照される。実施例は本発明の充分な範囲を必ずしも示
しておらず、本発明の範囲を解釈するには特許請求の範囲の記載を参照すべきで
ある。
【００１８】 （発明の実施の形態） 図１を参照すると、本発明の一実施例の部品配置の簡略された断面図が示され
、全般的に符号１０で示される。最も単純な形態において、装置１０はＰＴＣ１
２とトランジスタ１４を含む。ＰＴＣ１２は導電プレート１２Ａおよび１２Ｃを
含み、これらの間にはポリマー材料１２Ｂが介在する。一般に、ＰＴＣ１２は導
電装置として動作する。しかしながら、温度が閾値レベル以上に上昇すると、ポ
リマー材料１２ＢはＰＴＣ１２が高抵抗回路と類似する点まで膨張する。ＰＴＣ
１２はトランジスタ１４と接触状態にある。この好ましい実施例において、トラ
ンジスタ１４はどのような極性のＭＯＳＦＥＴからでも構成される。ＭＯＳＦＥ
Ｔ１４はＰＴＣ１２と直接物理的な接触状態にあり、両素子は互いに接触状態に
あり、互いに物理的に接続される。絶縁材料１６はＰＴＣ１２に接続される。図
１において、絶縁材料１６は一領域以上に示されるが、図２では絶縁材料１６は
単一の領域に示される。本発明は本装置１０の一つまたは複数の箇所に絶縁材料
を有する。１つの領域の絶縁材料１６は導電バー２０に接続され、他の領域の絶
縁材料１６は導電バー１８に接続される。導電バー２０は導体２６を介してＭＯ
ＳＦＥＴ１４に接続され、導体バー１８は導体２８を介してＭＯＳＦＥＴ１４に
接続される。
【００１９】 導体２６はＭＯＳＦＥＴ１４のゲート接合部に接続され、導体２８はＭＯＳＦ
ＥＴ１４のソース接合部に接続される。図２において、導体２８は複数の導体と
して示される。これは複数の導体が大電流を流すために必要であることを示すた
めに図示されている。本発明の範囲は、事情により要求されるように、１つまた
は複数の導体２６または２８をカバーすることを意図している。ＭＯＳＦＥＴ１
４のドレイン接合部がＰＴＣプレート１２Ａと物理的に接触する。導電バー２２
はＰＴＣプレート１２Ｃの表面に接続される。好ましくは、ＭＯＳＦＥＴ１４、
ＰＴＣ１２、およびこれらの相互接続部分は非導電封止材料２４で覆われる。図
２を参照すると、（図１から）導電バー２０は導体２６および３６に接続された
ボンディングパッド３２により置換される。同様に、（図１から）導電バー１８
は導体２８と３４に接続された導電パッド３０により置換される。導電バー、ボ
ンディングパッド、それらの均等物を使用することが本発明の範囲内で考慮され
る。
【００２０】 図１および図２において、当業者は代りの材料および方法が装置１０に応用で
きることを理解しているので、装置１０は例としてのみ示される以下の方法で製
造可能である。装置１０に類似する装置は以下の材料を使用して製造可能である
。即ち、材料は、１）ボーンズ・コーポレーション(Bourns Corporation)により
製造された、部品番号ＭＦ−１１００である１１アンペアで、寸法２４ｍｍｘ２
４ｍｍのＰＴＣ、２）インターナショナル・レクティファイヤ社(International
Rectifier)により製造された、部品番号ＩＲＬ３８０３であるＭＯＳＦＥＴチ
ップ、３）フェノールセラミック基板または高温度動作に適する他の絶縁材料、
４）好ましくはアルミニウム、銀、または金で製造された導電ワイヤ、および
５）ＧＬＯＢ ＴＯＰ保護膜のような非導電軟質エポキシである。上記のように
、ＭＯＳＦＥＴ１４はＰＴＣ１２と接触状態にあり且つ好ましくは接続される。
これは典型的にはリフロー処理により実施される。当業者はＭＯＳＦＥＴ１４を
ＰＴＣ１２に接続する代替手段が、例えば，ＭＯＳＦＥＴ１４をＰＴＣ１２に固
定することにより可能であることを理解している。もしＭＯＳＦＥＴ１４が単に
ＰＴＣ１２に固定されると、ＭＯＳＦＥＴ１４は典型的にはパッケージの形態で
封じされたＭＯＳＦＥＴチップから構成され、固定手段は内部ＭＯＳＦＥＴチッ
プから絶縁され、ＰＴＣ１２と電気的に接触するためにＭＯＳＦＥＴチップのド
レイン接合部のための開口面を有する。好ましい実施例において、ＭＯＳＦＥＴ
１４はＭＯＳＦＥＴチップ（即ち、非封止状態）からなり、このＭＯＳＦＥＴチ
ップはリフロー処理によりＰＴＣ１２に物理的に接続される。当業者はＭＯＳＦ
ＥＴ１４が当業者により良く知られた方法でＰＴＣ１２に接続可能であることを
理解している。
【００２１】 フェノールセラミック基板（即ち、一つまたは複数の領域に配置された絶縁材
料１６）は、接着材料を使用するような、当業者により良く知られた一方法でＰ
ＴＣ１２に接続される。次に、導電ワイヤ（即ち、２６および２８）は、当業者
により良く知られたいずれかの方法で、ＭＯＳＦＥＴ接合部とそれらのボンディ
ングパッドまたは導電パッドまたは導電パッド間に接続される。導電パッドまた
はバー（即ち、２２）は、当業者により良く知られた一方法で、ＰＴＣプレート
１２Ｃに接続される。装置１０はＧＬＯＢ ＴＯＰのような非導電、軟質エポキ
シ保護膜２４で封じられる。図２において、保護膜２４は装置１０内部を明らか
にするように開放して示されている。装置１０は保護膜２４を固化するために当
業者により知られた方法で処置される。
【００２２】 装置１０の特定の動作に戻る前に、図３はＰＴＣ１２および寄生ダイオード３
８を有するＭＯＳＦＥＴ１４を有する装置１０の簡略された電気概略図を示して
いる。図１を参照すると、ＭＯＳＦＥＴ１４の制御入力部は導電バー２０に接続
され、そのソース入力部は導電バー１８に接続され、ドレイン接続が導電バー２
２で形成される。一旦接続されると、装置１０のＭＯＳＦＥＴ１４はスイッチン
グ動作を行うために典型的なＭＯＳＦＥＴ装置のように動作する。例えば、適切
な制御信号が導電バー２０を介してＭＯＳＦＥＴ１４のゲート接合部に入力され
ると、導電バー１８、ＭＯＳＦＥＴ１４のソースおよびドレイン接合部、ＰＴＣ
１２および導電バー２２を介して、電力が電源（図示せず）から負荷（図示せず
）に供給される。装置１０は単なるスイッチング能力以上のものを提供する。具
体的には、もしＭＯＳＦＥＴ１４が熱暴走をしようとしても、ＭＯＳＦＥＴ１４
の発熱はＰＴＣ１２に直接に向けられる。ＰＴＣ１２が適切に選択されると（即
ち、適切に選択された閾値温度を有すると）仮定すると、ＰＴＣ１２はＭＯＳＦ
ＥＴ１４と下流の負荷を保護するために回路を開状態にする。さらに、装置１０
はＭＯＳＦＥＴ１４の熱暴走以外の状態で下流の負荷を保護する。特に、ＭＯＳ
ＦＥＴ１４における電気短絡の成長即ちＰＴＣに流れる過大な電流はＭＯＳＦＥ
Ｔを熱上昇させ、下流の負荷、例えば、ＭＯＳＦＥＴ１４を保護するために高い
抵抗状態への変化を生じさせる。このように、装置１０は単一のパッケージ内に
スイッチングおよび過負荷特性を組み合わせている。
【００２３】 図４を参照すると、本発明の他の実施例の部品配置を示す簡略された断面図が
符号４０により全般的に示される。装置４０は導電プレート４２Ａおよび４２Ｃ
と両者間に介在するポリマー材料４２Ｂを有するＰＴＣ４２を含む。複数のトラ
ンジスタ４４と４６はＰＴＣ４２と直接の物理的な接触状態にある。ＰＴＣ４２
は第１および第２表面を有し、これらの表面の少なくとも一つはほぼ平坦であり
、好ましい実施例では、各表面はほぼ平坦である。好ましい実施例において、ト
ランジスタ４４および４６は所望の極性のＭＯＳＦＥＴから構成される。ＭＯＳ
ＦＥＴ４４はＰＴＣ４２と物理的に接触状態にあり、直接接続される。ＭＯＳＦ
ＥＴ４６はＰＴＣ４２の反対側の表面に同様に直接接続される。絶縁材料４８は
ＰＴＣ４２の表面に接続される。導電バー５０、５６、５８および６４は各々絶
縁材料４８に接続される。導電バー５０は導電バー５０とＭＯＳＦＥＴ４４のゲ
ート接合部間に接続された導体５２を有する。同様に、導電バー５８は導体バー
５８と導電バー５０とＭＯＳＦＥＴ４６のゲート接合部間に接続された導体６０
を有する。導電バー５６は導体５４を介してＭＯＳＦＥＴ４４のソース接合部に
接続され、導電バー６４は導体６２を介してＭＯＳＦＥＴ４６のソース接合部に
接続される。導電パッド、バーおよび他の均等物導体が本発明に使用可能である
ことを当業者が理解しているように、導電バー５０、５６、５８および６４は単
に例として示される。ここで重要なことは電気導電路が、装置４０外に設けられ
た領域で、ＭＯＳＦＥＴ４４および４６の制御およびソース接合部用に形成され
ることである。装置４０もまた非導電封止材料で封じられる。装置４０は好まし
くは装置１０を形成するために使用されるものと同様な材料および方法または当
業者に良く知られた他の材料および方法を使用して形成される。
【００２４】 図５を参照すると、簡略された電気概略図が電池群６６と６８を同時に充電す
るためのシステム１００に内蔵された図４の装置４０を示している。システム１
００は一対の電池６６と６８、電源、充電ポンプ７２、スイッチ７０、負荷抵抗
器７４および装置４０を含んでいる。スイッチ７０の開状態で、電源は電池６６
を個別に充電できる。一方、スイッチ７０の閉状態で、充電ポンプ７２はＭＯＳ
ＦＥＴ４４と４６のゲート接合部の電位をターンオン閾値レベル以上に上昇させ
る。当業者に知られたどのような充電ポンプでも使用可能である。ＭＯＳＦＥＴ
４４と４６のターンオン状態で、電源は同時に電池６６および６８を充電する。
なぜ図１の装置１０がシステム１００に使用されないか疑問を呈するかもしれな
い。それはもし装置１０がシステム１００に使用されると、その寄生ダイオード
３８（図３参照）は電池間放電を起こしてしまうからである。システム１００の
装置４０を使用すると、ＭＯＳＦＥＴ４４と４６は一対の逆寄生ダイオード３８
を形成する。このように、電池間放電が防止される。システム１００の変形例で
は、電池６６または６８の代わりに、自動車に見られる交流発電機のようなモー
タ発電機を備えている。さらに、システム１００の変形例において、電源は除去
される。システム１００のどの実施例でも、装置４０を使用することにより図１
ないし図３の装置１０に関して開示されたものと類似した利点を有するスイッチ
ングおよび過負荷保護機能が提供される。
【００２５】 図６および図７を参照すると、本発明のさらに他の実施例が示され、全般的に
符号８２により指示される。装置４０のように、装置８２もＰＴＣと直接物理的
に接触状態にある複数のＭＯＳＦＥＴを有する。しかしながら、装置８２におい
て、複数のＭＯＳＦＥＴはＰＴＣと同一側に配置される。具体的に、図７を参照
すると、ＰＴＣが導電プレート７６と８６からなり、それらの間にポリマー材料
８４を有する。ＭＯＳＦＥＴ８０は、図６および図７に示されるように、ＰＴＣ
プレート７６上のみに配置される。図６において、ＰＴＣプレート７６は複数の
分離領域７８に分離されまたはライン７７に沿って切断される。複数の領域７８
はプレート７６を切断して形成され、各領域７８は互いに分離される。この配置
により多数の可能性が得られる。ＰＴＣプレート７６の複数の領域７８上にはＭ
ＯＳＦＥＴ８０が形成されないか、１つまたは複数のＭＯＳＦＥＴ８０が形成さ
れる。ＰＴＣプレート７６の領域７８の各々は互いに分離されるので、特定の領
域７８内の各ＭＯＳＦＥＴはＰＴＣプレート７６上の他の領域７８内のＭＯＳＦ
ＥＴ８０から分離される。
【００２６】 装置８２は好ましくは装置１０および４０に関して述べられたものと同様な材
料および製造法または当業者に知られた他の材料および方法を使用して製造され
る。この点に関して、ＭＯＳＦＥＴのゲート、ソース、およびドレイン接合部を
装置８２の外部領域に接続するために要求される絶縁材料および関連する導体お
よびボンディングワイヤは図面を簡略にするために示されていない。装置８２に
使用される各ＭＯＳＦＥＴ８０は前述したものに類似するゲート、ソース、およ
びドレイン接続状態で設けられる。ＰＴＣプレート７６のほとんどの領域７８は
単一のＭＯＳＦＥＴ８０を有する。いくつかの領域７８は一対のＭＯＳＦＥＴ８
０を有する。ＭＯＳＦＥＴ８０の対は単一のＭＯＳＦＥＴ８０により効果的に供
給される以上の電力を要求する負荷を供給するために使用される。ＭＯＳＦＥＴ
８０の対は直列または並列に接続可能である。空間の利用について仮定すると、
どのような領域２８も任意数のＭＯＳＦＥＴ８０を持つことができる。
【００２７】 装置８２は種々の負荷にスイッチングおよび過負荷保護特性を提供するために
使用される。具体的に、直列または並列に接続された１つまたは複数のＭＯＳＦ
ＥＴ８０の有無に関わらず、各領域７８はＰＴＣと直接物理的な接触状態にある
一つまたは複数のＭＯＳＦＥＴ８０を有する。これらの領域７８の各々は自身の
負荷を供給できる。各領域のＭＯＳＦＥＴ８０はソース、ゲート、およびドレイ
ンと接続される。ソースは電源に対して接続され、ゲートは制御入力部に対して
接続され、ドレインは任意の領域７８のＭＯＳＦＥＴ８０に対応する負荷に接続
される。装置８２のゲート接合部に対する複数の制御入力部は当業者に知られた
一つの方法で提供される。例えば、特有の負荷をターンオンするために適切な接
触パッドボタンを単に押下される接触パッドが設けられる。代案として、負荷を
選択的に電力供給するために音声活性手段が使用可能である。装置８２は広い用
途を有するが、本ヒューズボックスおよびスイッチングネットワークを置換する
ために自動車や他の車両への使用に特に良く適合される。実施例により、装置８
２は自動車に使用されると仮定される。音声認識システムを使用して、運転者は
単に“右の窓を開け”と指示することができ、音声認識システムは選択された窓
を開くために適切なＭＯＳＦＥＴ８０のゲート接合部に制御入力を与えることが
できる。窓を適切な高さに開く場合、運転者は“開放を止めろ”と単に指示し、
音声認識システムは選択されたＭＯＳＦＥＴ８０のゲート接合部への制御入力を
確実にし、選択された窓の開放動作を終了させる。装置８２は一つまたは複数の
ＭＯＳＦＥＴ８０を有する多数の領域７８を有するので自動車内の種々の負荷を
制御するために使用できる。装置１０および４０と同様に、装置８２はＭＯＳＦ
ＥＴ８０とＰＴＣの周囲に形成された非導電封止材料を有する。さらに、領域７
８間の溝７７は絶縁材料で埋められる。
【００２８】 上述の方法および装置は単に例示のためであり、本発明の範囲に制限するもの
でなく、および当業者により実施される種々の変形例は本発明の範囲に含まれる
ことを理解すべきである。例えば、装置１０、４０および８２において、一つま
たは複数の絶縁領域が使用可能である。同様に、各装置のＭＯＳＦＥＴはこの装
置の外部にソース、ゲート、およびドレイン接続を必要とする。この接続は当業
者により知られた一方法により、例えば、ボンディングパッド、導電バー、ピン
、またはワイヤで実施される。
【００２９】 （発明の効果） 以上の説明から、本発明のスイッチング／過負荷保護機能を有する装置によれ
ば、過大な電流を防止し、スイッチを熱破壊から防止する単純で、安価なスイッ
チング構成を実現することができる。
【図面の簡単な説明】
【図１】 図１は本発明の一実施例の部品配置を示す簡略された断面図である。
【図２】 図２は図１の装置を実施する一方法を示す簡略された斜視図である。
【図３】 図３は図１と図２の装置を示す簡略された電気概略図である。
【図４】 図４は本発明の他の実施例の部品配置を示す簡略された断面図である。
【図５】 図５は電池群を同時に充電するシステムに組み込まれた図４の装置を示す簡略
された電気概略図である。
【図６】 図６は本発明の他の実施例に従った単一または複数のＭＯＳＦＥＴを含む複数
の領域に分割されたＰＴＣプレートを示す簡略された平面図である。
【図７】 図７は図６のライン７−７に沿った断面図である。
【符号の説明】
１０、４０、８２ 装置 １２ ＰＴＣ １２Ａ、１２Ｃ 導電プレート １２Ｂ、４２Ｂ ポリマー材料 １４、４４，４６、８０ トランジスタ （ＭＯＳＦＥＴ） １６、４８ 絶縁材料 １８、２０、２２、５０、５６、５８、６４ 導電バー ２４ 非導電封止材料 ２６、２８、３６、５４ 導体 ３２ ボンディングパッド ３８ ダイオード ６６、６８ 電池 ７４ 負荷抵抗 ７０ スイッチ
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年８月３日（２０００．８．３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】 このヒューズ焼損問題に対処するために、産業界ではヒューズの代わりに正温
度係数抵抗器（ＰＴＣ）を採用してきた（米国特許第４，７１７，９９６号、第
５，６１９，０７６号および第５，７５７，１４１号参照）。ＰＴＣは回路遮断
器の機能の類似物として良く知られている。一般に、ＰＴＣ抵抗はＰＴＣ閾値温
度を超過するにつれて急激に増加する。増加した抵抗は開放回路に類似しており
、電流を遮断し、ＰＴＣ、直列のスイッチ、および下流の部品を保護する。同一
の電気回路でＭＯＳＦＥＴと直列に接続されたＰＴＣは公知である（米国特許第
４，７１７，９９６号、第５，６１９，０７６号および第５，７５７，１４１号
参照）。バイポーラ接合トランジスタと直列に接続されたＰＴＣは通信装置を保
護するために使用されたＰＴＣ（欧州特許第０４７２４０５Ａ２号参照）として
公知である（米国特許第５，７６３，９２９号参照）。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 49200 Ｈａｌｙａｒｄ Ｄｒｉｖｅ Ｐ ｌｙｍｏｕｔｈ， ＭＩ 48170 Ｕｎｉ ｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉ ｃａ 【要約の続き】 ランジスタ構成が記載されている。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 第１表面と第２表面を有する正温度係数抵抗器（ＰＴＣ）と
    、 前記ＰＴＣに電気的に結合されたトランジスタであり、導通すると、通過する
    電流が前記ＰＴＣを流れるトランジスタと、からなる負荷をスイッチングし且つ
    過負荷保護する装置において、 前記ＰＴＣは、前記トランジスタの発熱がＰＴＣ温度を増加させるように、前
    記トランジスタのすぐ近くに位置決めされることを特徴とする装置。
  2. 【請求項２】 前記トランジスタが前記ＰＴＣに直接物理的な接触状態で接
    続されたＭＯＳＦＥＴからなることを特徴とする請求項１記載の装置。
  3. 【請求項３】 前記第１および第２表面の少なくとも一つは平坦であり、前
    記トランジスタは前記平坦表面に配置されたＭＯＳＦＥＴからなることを特徴と
    する請求項１記載の装置。
  4. 【請求項４】 前記ＰＴＣに接続された絶縁材料と、 前記絶縁材料に接続された導電パッドと、 前記導電パッドと前記トランジスタのゲート接合部の間に接続された導体と、
    をさらに有することを特徴とする請求項１記載の装置。
  5. 【請求項５】 前記ＰＴＣに接続された絶縁材料と、 前記絶縁材料に接続された導電パッドと、 前記導電パッドと前記トランジスタのソース接合部の間に接続された導体と、
    をさらに有することを特徴とする請求項１記載の装置。
  6. 【請求項６】 前記ＭＯＳＦＥＴが配置された表面以外の前記第１および第
    ２表面の一つに接続された導電パッドをさらに有することを特徴とする請求項２
    記載の装置。
  7. 【請求項７】 前記ＭＯＳＦＥＴがそのドレイン接合部で前記ＰＴＣの前記
    第１および第２表面の一つに接続されることを特徴とする請求項２記載の装置。
  8. 【請求項８】 前記ＰＴＣと前記トランジスタの少なくとも一部の周囲に形
    成された非導電封止材料よりなることを特徴とする請求項１記載の装置。
  9. 【請求項９】 第１表面と第２表面を有する正温度係数抵抗器（ＰＴＣ）と
    、 前記ＰＴＣに電気的に結合された複数のトランジスタであり、前記トランジス
    タの少なくとも一つが導通すると、通過する電流が前記ＰＴＣを流れる複数のト
    ランジスタと、からなる負荷をスイッチングし且つ過負荷保護する装置において
    、 前記ＰＴＣは、前記トランジスタの発熱がＰＴＣ温度を増加させるように、前
    記複数のトランジスタのすぐ近くに位置決めされることを特徴とする装置。
  10. 【請求項１０】 前記複数のトランジスタが前記ＰＴＣに直接物理的な接触
    状態で接続された複数のＭＯＳＦＥＴからなることを特徴とする請求項９記載の
    装置。
  11. 【請求項１１】 前記第１および第２表面の少なくとも一つは平坦であり、
    前記トランジスタはＭＯＳＦＥＴからなり少なくとも一つのＭＯＳＦＥＴは前記
    平坦表面に配置されることを特徴とする請求項９記載の装置。
  12. 【請求項１２】 前記ＰＴＣに接続された絶縁材料と、 前記絶縁材料に接続された第１導電パッドと、 前記第１導電パッドと第１トランジスタのゲート接合部の間に接続された第１
    導体と、 前記絶縁材料に接続された第２導電パッドと、 前記第２導電パッドと第２トランジスタのゲート接合部の間に接続された第２
    導体と、をさらに有することを特徴とする請求項９記載の装置。
  13. 【請求項１３】 前記ＰＴＣに接続された絶縁材料と、 前記絶縁材料に接続された第１導電パッドと、 前記第１導電パッドと第１トランジスタのソース接合部の間に接続された第１
    導体と、 前記絶縁材料に接続された第２導電パッドと、 前記第２導電パッドと第２トランジスタのソース接合部の間に接続された第２
    導体と、をさらに有することを特徴とする請求項９記載の装置。
  14. 【請求項１４】 前記第１表面に配置された各ＭＯＳＦＥＴはそのドレイン
    接合部で前記第１表面に接続され、且つ前記第２表面に配置された各ＭＯＳＦＥ
    Ｔはそのドレイン接合部で前記第２表面に接続されていることを特徴とする請求
    項１１記載の装置。
  15. 【請求項１５】 前記ＰＴＣと前記複数のトランジスタの少なくとも一部の
    周囲に形成された非導電封止材料からなることを特徴とする請求項９記載の装置
    。
  16. 【請求項１６】 前記第１と前記第２表面の一方と関連する一方のプレート
    は複数の分離区画に分割され、前記第１と前記第２表面の他方と関連する他方の
    プレートは均一であることを特徴とする請求項９記載の装置。
  17. 【請求項１７】 前記区画の少なくとも二つは少なくとも一つのトランジス
    タに結合されることを特徴とする請求項１６記載の装置。
JP2000565567A 1998-08-10 1999-08-05 正温度係数抵抗器と一体化したｍｏｓｆｅｔ装置 Pending JP2002522924A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/131,753 US6100745A (en) 1998-08-10 1998-08-10 Combination positive temperature coefficient resistor and metal-oxide semiconductor field-effect transistor devices
US09/131,753 1998-08-10
PCT/US1999/017213 WO2000010203A1 (en) 1998-08-10 1999-08-05 Combination positive temperature coefficient resistor and metal-oxide semiconductor field-effect transistor devices

Publications (1)

Publication Number Publication Date
JP2002522924A true JP2002522924A (ja) 2002-07-23

Family

ID=22450867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000565567A Pending JP2002522924A (ja) 1998-08-10 1999-08-05 正温度係数抵抗器と一体化したｍｏｓｆｅｔ装置

Country Status (4)

Country Link
US (1) US6100745A (ja)
EP (1) EP1105922A1 (ja)
JP (1) JP2002522924A (ja)
WO (1) WO2000010203A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072316A (ja) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp パワーモジュール及びこれを用いた駆動装置
WO2018008524A1 (ja) * 2016-07-04 2018-01-11 株式会社デンソー 半導体チップおよび半導体装置
JP2018116979A (ja) * 2017-01-16 2018-07-26 株式会社豊田中央研究所 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392348B1 (en) 2000-11-17 2002-05-21 Johnson Controls Technology Co. Dual voltage alternator using center-tap regulation
US6670881B1 (en) 2001-07-27 2003-12-30 General Electric Company Positive temperature coefficient resistor/overload resistor method and assemblies
DE202004004393U1 (de) * 2004-03-20 2004-06-24 Wilhelm Pudenz Gmbh Sicherung mit einem seinen elektrischen Widerstand bei einer Temperaturerhöhung vergrößernden Bauelement
US7369387B2 (en) * 2004-11-09 2008-05-06 Fultec Semiconductor, Inc. Apparatus and method for temperature-dependent transient blocking
WO2006053025A2 (en) * 2004-11-09 2006-05-18 Fultec Semiconductor, Inc. Apparatus and method for temperature-dependent transient blocking
US20070035906A1 (en) * 2005-08-11 2007-02-15 Harris Richard A Transient blocking unit
US7999363B2 (en) * 2007-01-25 2011-08-16 Alpha & Omega Semiconductor, Ltd Structure and method for self protection of power device
US8441109B2 (en) * 2007-01-25 2013-05-14 Alpha And Omega Semiconductor Ltd. Structure and method for self protection of power device with expanded voltage ranges
TWI382518B (zh) * 2008-05-31 2013-01-11 Alpha & Omega Semiconductor 具有擴展的電壓範圍的功率器件的自保護結構及方法
JP2012029545A (ja) * 2009-09-29 2012-02-09 Auto Network Gijutsu Kenkyusho:Kk 過電流遮断装置及び過電流遮断装置に用いられる過電流検出用素子
US8816390B2 (en) * 2012-01-30 2014-08-26 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism
DE102012107779A1 (de) * 2012-08-23 2014-02-27 Dspace Digital Signal Processing And Control Engineering Gmbh Elektronische Schutzvorrichtung, Verfahren zum Betreiben einer elektronischen Schutzvorrichtung sowie deren Verwendung
US9589904B2 (en) * 2013-02-14 2017-03-07 Infineon Technologies Austria Ag Semiconductor device with bypass functionality and method thereof
EP3327825B1 (en) * 2016-11-25 2019-10-02 Samsung SDI Co., Ltd. Busbar for a battery system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH09163592A (ja) * 1995-12-05 1997-06-20 Harness Sogo Gijutsu Kenkyusho:Kk 保護機能付スイッチング部材及びこれを用いた制御回路ユニット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717996A (en) * 1987-01-14 1988-01-05 Best Power Technology, Inc. Gated parallel power switching devices protection circuit
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector
SE470530B (sv) * 1992-11-16 1994-07-04 Ericsson Telefon Ab L M Strömbegränsare
US5545955A (en) * 1994-03-04 1996-08-13 International Rectifier Corporation MOS gate driver for ballast circuits
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US5619076A (en) * 1994-12-19 1997-04-08 General Signal Power Systems, Inc. Method and apparatus for connection and disconnection of batteries to uninterruptible power systems and the like
US5666254A (en) * 1995-09-14 1997-09-09 Raychem Corporation Voltage sensing overcurrent protection circuit
US5867008A (en) * 1996-06-05 1999-02-02 Double-Time Battery Corporation Overcharge protection circuitry for rechargeable battery pack

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JPH09163592A (ja) * 1995-12-05 1997-06-20 Harness Sogo Gijutsu Kenkyusho:Kk 保護機能付スイッチング部材及びこれを用いた制御回路ユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072316A (ja) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp パワーモジュール及びこれを用いた駆動装置
WO2018008524A1 (ja) * 2016-07-04 2018-01-11 株式会社デンソー 半導体チップおよび半導体装置
JP2018116979A (ja) * 2017-01-16 2018-07-26 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
US6100745A (en) 2000-08-08
EP1105922A1 (en) 2001-06-13
WO2000010203A1 (en) 2000-02-24

Similar Documents

Publication Publication Date Title
JP2002522924A (ja) 正温度係数抵抗器と一体化したｍｏｓｆｅｔ装置
US6518731B2 (en) Devices and methods for protection of rechargeable elements
US5859772A (en) Parallel connection of controllable semiconductor components
JPH0795033A (ja) 電力用半導体装置回路
JPH10144863A (ja) 電力モジュール
EP0785625A3 (en) Protection arrangement for a switching device
JP2009183141A (ja) 再充電可能な素子の保護のための装置および方法
JPH11299221A (ja) パワー素子のドライブ回路
US11171571B2 (en) Alternating current solid-state switch
US6753674B2 (en) Half-bridge subassembly
US5774000A (en) DC semiconductor switch
US6667461B1 (en) Multiple load protection and control device
JP4323073B2 (ja) パワーモジュール
US11476507B2 (en) Solid-state multi-switch device
JPH09163592A (ja) 保護機能付スイッチング部材及びこれを用いた制御回路ユニット
US20060194355A1 (en) Laser diode bar provided with a parallel connected diode for bridging said laser siode bar in case of failure
JPH08268045A (ja) 電気自動車用ｐｔｃヒータの保護装置
EP3136600A1 (en) A power transistor device and protection method therefor
JP7396264B2 (ja) 半導体モジュール及び電力変換装置
JP7153544B2 (ja) 電動作業機
JP4143242B2 (ja) 車両用パワーディストリビュータ
JP3991581B2 (ja) Ｓｓｒ
US20070040189A1 (en) Bi-directional switch, and use of said switch
NL194973C (nl) Regelschakelaar.
JP2003179230A (ja) 絶縁ゲートバイポーラトランジスタ