JP2002513158A - 集積回路テスタ用のシュムープロット輪郭を発生する方法 - Google Patents

集積回路テスタ用のシュムープロット輪郭を発生する方法

Info

Publication number
JP2002513158A
JP2002513158A JP2000546249A JP2000546249A JP2002513158A JP 2002513158 A JP2002513158 A JP 2002513158A JP 2000546249 A JP2000546249 A JP 2000546249A JP 2000546249 A JP2000546249 A JP 2000546249A JP 2002513158 A JP2002513158 A JP 2002513158A
Authority
JP
Japan
Prior art keywords
parameter
combination
value
measurement
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000546249A
Other languages
English (en)
Inventor
ヒューストン・ロバート
バデル・ダニエル・ジェイ
Original Assignee
クリーダンス システムズ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クリーダンス システムズ コーポレイション filed Critical クリーダンス システムズ コーポレイション
Publication of JP2002513158A publication Critical patent/JP2002513158A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/31711Evaluation methods, e.g. shmoo plots
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31901Analysis of tester Performance; Tester characterization
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 2つの可変集積回路(IC)作動パラメータ(XとY)の各値の限られた数の組み合わせに関連してICが繰り返し測定され、ICが測定に合格するXパラメータとYパラメータの各値の組み合わせの2次元範囲の境界を確認するICテスタの作動方法が開示されている。その境界上のXパラメータとYパラメータの各値のある組み合わせを見つけた後で、ICが直前の測定で合格したか否かに基づいた決定に応じて、更に、XパラメータとYパラメータの各値の直前に測定された組み合わせが選択された方法に基づいた決定に応じて、XパラメータかYパラメータのいずれかを変更することによって、その後に測定されるべきパラメータ値のそれぞれの組み合わせが選択される。

Description

【発明の詳細な説明】
【0001】発明の背景 本発明は、一般には集積回路(IC)テスタに関するが、特には2つの可変作
動パラメータに関連してICの操作性の限界に沿って早急にポイントを見つける
ICテスタに関する。
【0002】 関連技術の説明 新聞連載漫画のリルアブナー(Lil’ Abner)は、特にその若干無定
型の形状に対して注目して「シュムース(Shmoos)」と呼ばれたキャラク
タで時折人気があった。集積回路(IC)測定工業界は、ある種のICテスタに
よって生成されるプロットのタイプに対する名前として用語「シュムー(Shm
oo)」を借用した。「シュムープロット」は、2つの可変作動パラメータの各
値の各種組み合わせに応じて適切に作動するICの能力をグラフィカルに表示す
るものである。例えば、それぞれの測定に対する供給電圧と入力クロック信号周
波数の様々な組み合わせを用いてICを繰り返し測定して、前記ICが適切に作
動するそれらの作動パラメータの各値の各種の組み合わせを確認することができ
る。
【0003】 図1は代表的なシュムープロットを図示している。シュムープロットの水平軸
(X軸)は、例えば供給電圧である一つの測定作動パラメータの値を表し、垂直
軸(Y軸)は、例えばクロック周波数である他の測定作動レベルパラメータの値
を表す。シュムープロットのための十分なデータを生成するためには、ICテス
タは、XとYの目盛りサイズである所定の分解能によりXMIN,XMAX,YMIN
MAXにより限界を示された測定対象の範囲内でXパラメータ値とYパラメータ
値のすべての組み合わせにおいてICを測定しなければならない。そして、X値
とY値のそれぞれの組み合わせに対する測定結果を表すシュムープロットグラフ
を表示するか又はプリントする。テスタは、(X,Y)シンボル座標によって示
された測定パラメータの組み合わせの下で行われる測定に合格したときに「合格
」シンボルをプロットする(図1においては小円を含んでいる四角形によって示
されている)。テスタは、(X,Y)シンボル座標によって示された測定パラメ
ータの組み合わせの下で行われる測定に不合格であったときには「不合格」のシ
ンボルをプロットする(図1においては空の四角形によって示されている)。そ
の名前の示すように、シュムープロットは、度々不規則な形状を有する。しかし
、シュムープロットは、2つの測定パラメータの各種の組み合わせに関連してそ
れがICの作動限界を明確に表示するものなので、非常に有効である。
【0004】 シュムープロットは有効ではあるが、テスタがICに対して非常に多くの測定
を実行しなければならないので、必要なデータを生成するためには多くのテスタ
時間を必要とする。しかし、通常ICはシュムープロット輪郭内のすべてのポイ
ントにおいては正確に作動するので、もし十分な測定を実施して合格領域と不合
格領域の間の境界であるシュムープロットの輪郭を発見するのであれば、テスタ
は測定の対象である範囲内のすべてのパラメータの組み合わせを測定する必要は
ない。図2と図3は、シュムープロットの境界を発見するためにICテスタが通
常用いている方法を図示している。
【0005】 図2に関連して、テスタは最初のIC測定を実行して、YMAX,YMIN,XMAX
,XMINにより限界を示された測定対象領域の一つの角において合格/不合格の
シンボルを生成する。図2の例においては、XパラメータとYパラメータがXMI N とYMAXに設定された状態でテスタは最初のIC測定を実行する。ICが該測定
において不合格であるので、テスタは不合格のシンボル20を適切なプロット座
標にプロットする。そして、テスタは、Xパラメータをインクリメントして測定
を繰り返す。ICが再び測定で不合格であるので、テスタは不合格のシンボルを
現状のXY座標である位置21にプロットする。テスタは引き続きXをインクリ
メントしてICを測定し、Xが位置22においてXMAXに達するまで、不合格の
シンボルをプロットする。そして、テスタはYをデクリメントし、XをXMIN
リセットし、ICを測定して位置23に不合格のシンボルをプロットする。テス
タはYのそれぞれの連続する下位の値に対して測定の対象となっている範囲内の
すべてのXの値において引き続きICを測定し、それによって完全なシンボル行
24−26を生成する。しかし行27をトラバースしている間に、テスタは、I
Cが測定において合格するシュムープロット輪郭上のX値とY値の組み合わせに
出くわす。そして、現状のXY座標に「合格」シンボル18を生成する。そのポ
イントにおいて、シュムープロット輪郭の左側のポイントを見つけたので、テス
タは行27をトラバースすることをやめてYをデクリメントし、XをXMINにリ
セットし、次の行28に沿ってシンボルを生成することを始める。テスタはYの
連続するより小さな値のそれぞれに対してシンボル行を生成するプロセスを繰り
返し続行するが、もしICが当該行に沿ったXのいずれの値に対しても測定に合
格しなかった場合には(Y,XMAX)において、若しくは、ICが測定に合格し
たときの行のXの最初の位置において、それぞれの行を終了する。テスタは、I
CがすべてのXの位置において再び不合格である行29に最初に出会うときに前
記手順を停止することができる。
【0006】 このときまでにテスタは図1のシュムープロット輪郭の左側に沿って幾つかの
ポイントを発見している。図3に図示されているように、テスタは、プロットの
右側の測定、例えば完全には測定されていない最上位の行27の最も右側のポイ
ント30において始まり、シュムープロット輪郭上のポイント31に達するまで
前記行に沿って左方向に進行する測定を実行することによって、シュムープロッ
ト輪郭の右側に沿って各ポイントを捜索する。テスタは、このプロセスをそれ以
下の各行に対して繰り返し、シュムープロット輪郭の右側に沿って各ポイントを
見つける。テスタはICがすべてのポイントにおいて不合格となる行29に達し
たときに測定を終了する。
【0007】 図3において見ることができるように、テスタは、シュムープロット輪郭に沿
ったあらゆる(X,Y)ポイントにおいて測定を実施していないので、実際のシ
ュムープロット輪郭のすべてのポイントをまだ見つけていない。したがって、前
記輪郭はある領域、例えば32−34の領域において不確定である。テスタは、
上から始まりシュムー輪郭に向かうと共に前記輪郭から下方に至るシンボル列に
沿って移行する他の2つの組の測定を実行することによりシュムープロット輪郭
のそれらのほとんどの領域を見つけることができるだろう。しかし、追加の測定
は測定プロセスにより多くの時間を追加することとなるので、テスタは主にそう
度々はそれらの追加の測定を実行することはしない。
【0008】 図4は、テスタが図3の合格/不合格データに基づいて生成することができる
シュムープロット輪郭を図示している。図4に示されたシュムープロット輪郭が
不完全であることに留意して下さい。図4のシュムー輪郭プロットが図1のシュ
ムープロットの真の輪郭のラフな近似としては有効であるけれども、テスタは、
図1の完全なシュムー輪郭を生成するために実行すべき場合に比べて、図4のシ
ュムープロット輪郭を生成するには、約半分の測定しか実行していない。実行さ
れた測定のほとんどが「不合格」であることに留意して下さい。ICテスタは、
ICが不合格であるときには測定をすぐに停止するので、完全なシュムープロッ
ト測定よりもむしろ輪郭測定を実行することによって、時間を消費する「合格」
の測定のほとんどは回避される。いずれにせよ、XYシュムープロット輪郭上及
びそれの近傍におけるICの性能は、それが通常ICの諸問題が存在する場所で
あるので通常最も重要である。
【0009】 しかし、Xパラメータ値とYパラメータ値のより少ない組み合わせでICを測
定することによってシュムープロット輪郭を見つけて、真のシュムープロット輪
郭のより正確な描写を生成することができれば有用である。
【0010】発明の要約 本発明に関連して、XとYの最小値と最大値、即ちXMIN,YMIN,XMAX,YM AX によって限界を示された測定対象の値の範囲内における2つの集積回路(IC
)作動パラメータ(XとY)の値の幾つかの組み合わせのそれぞれの下でICを
作動させながら集積回路(IC)に対して測定が繰り返し実行される。合格/不
合格の測定結果はICが測定に合格するときのXパラメータとYパラメータの各
値の組み合わせの2次元範囲の境界を示しているシュムープロット輪郭を明確に
描き出す。本発明によると、測定は4つのフェーズで行われる。
【0011】 第1の測定フェーズ中においては、シュムープロット輪郭の左側(−X方向に
面した側)におけるXとYの各値の組み合わせが見つけられる。Xパラメータの
値は、始めにXMINに設定され、Yパラメータの値は始めにYMAXに設定され、そ
して、被測定集積回路デバイス(DUT)がそれらのX値とY値において測定さ
れる。DUTが測定に不合格であった場合、Xパラメータの値は、DUTが測定
に合格するまで、繰り返しインクリメントされる。そのXとYの値はシュムープ
ロット輪郭上に存在する。(DUTが測定に合格する前にXがXMAXに達してし
まった場合には、Yがデクリメントされ、合格するXYの組み合わせが見つかる
まで、Xを繰り返しインクリメントしてDUTを測定するプロセスが繰り返され
る。)
【0012】 X値とY値の組み合わせのうち最初に合格するものが見つかった後で、Xがそ
のままの値のままに保持された状態でYがデクリメントされる。DUTがYのよ
り下位の値に対して初めての測定で合格した場合には、Xは、DUTが測定に不
合格となるXの値が見つかるまで(又は、XがXMINに達するまで)繰り返しデ
クリメントされるが、その不合格のポイントにおいてYはデクリメントされる。
一方、DUTがYの値に対して初めての測定に不合格である場合には、Xは、D
UTが測定に合格するXの値が見つかるまで(又は、XがXMAXに達するまで)
繰り返しインクリメントされるが、その合格のポイントにおいてYは再びデクリ
メントされる。このプロセスは、YがYMINに達するまで、Yの連続するより下
位の値のそれぞれに対して繰り返される。
【0013】 第2の測定フェーズ中においては、シュムープロット輪郭の右に面する側(+
X方向)におけるXとYの各値の組み合わせが見つけられる。第2フェーズの開
始において、Xパラメータは、始めにXMAXに設定され、Yは始めにYMAXに設定
される。そして、DUTが測定に不合格であった場合、DUTが測定に合格する
Xの値が見つかるまで、Xが繰り返しデクリメントされ、DUTが再測定される
が、その合格のポイントでYがデクリメントされる。DUTがその初めの測定に
合格した場合には、DUTが測定に不合格になるXの値が見つかるまで(又は、
XがXMAXに達するまで)Xは繰り返しインクリメントされるが、その不合格の
ポイントでYの値がデクリメントされて、一方、DUTがYの値に対して測定に
不合格である場合には、Xは、DUTが測定に合格するXの値が見つかるまで(
又は、XがXMINに達するまで)繰り返しデクリメントされるが、その合格のポ
イントにおいてYは再びデクリメントされる。このプロセスは、YがYMINに達
するまで、Yの連続するより下位の値のそれぞれに対して繰り返される。
【0014】 第3の測定フェーズ中においては、シュムープロット輪郭の上に面する側(+
Y方向)におけるXとYの各値の組み合わせが見つけられる。第3フェーズの開
始において、Xパラメータは、始めにXMAXに設定され、Yは始めにYMAXに設定
される。そして、DUTが測定に不合格であった場合、DUTが測定に合格する
Yの値が見つかるまで、Yが繰り返しデクリメントされ、DUTが再測定される
が、その合格のポイントでXがデクリメントされる。DUTがその初めの測定に
合格した場合には、DUTが測定に不合格になるYの値が見つかるまで(又は、
YがYMAXに達するまで)Yは繰り返しインクリメントされ、その不合格のポイ
ントでXの値がデクリメントされる。一方、DUTがXの値に対してその初めて
の測定に不合格である場合には、DUTが測定に合格するYの値が見つかるまで
(又は、YがYMINに達するまで)Yは繰り返しデクリメントされるが、その合
格のポイントにおいてXは再びデクリメントされる。このプロセスは、XがXMI N に達するまで、Xの連続するより下位の値のそれぞれに対して繰り返される。
【0015】 第4の測定フェーズ中においては、シュムープロット輪郭の下に面する側(−
Y方向)におけるXとYの値の組み合わせが見つけられる。第4フェーズの開始
において、Xパラメータは、始めにXMINに設定され、Yは始めにYMINに設定さ
れる。そして、DUTが測定に不合格であった場合、DUTが測定に合格するY
の値が見つかるまで、Yが繰り返しインクリメントされ、DUTが再測定される
が、その合格のポイントでXがインクリメントされる。DUTがその初めの測定
に合格した場合には、DUTが測定に不合格となるYの値が見つかるまで(又は
、YがYMINに達するまで)Yは繰り返しデクリメントされ、その不合格のポイ
ントでXの値がインクリメントされる。一方、DUTがXの値に対してその初め
の測定に不合格である場合には、DUTが測定に合格するYの値が見つかるまで
(又は、YがYMAXに達するまで)Yは繰り返しインクリメントされるが、その
合格のポイントにおいてXはインクリメントされる。このプロセスは、XがXMA X に達するまで、Xの連続するより上位の値のそれぞれに対して繰り返される。
【0016】 したがって、ICが測定に合格するときの2つの作動パラメータの各値の組み
合わせの2次元範囲の境界を表すシュムープロット輪郭を生成することが本発明
の目的である。
【0017】 また、シュムー輪郭プロットを創る十分なデータを生成するために、ICが測
定されねばならない回数を制限することが本発明の他の目的である。
【0018】 本明細書の結論部分は本発明の主題を特に指摘し明確に権利を主張している。
しかし、いわゆる当業者は、同じ参照符号が同じ部材を指し示している添付の図
面を参照して明細書の残りの部分を読むことによって、本発明の機構と操作方法
の双方を、更にその効果と目的も併せて、最もよく理解するだろう。
【0019】好適な実施の形態の説明 図5は、その下で被測定集積回路デバイス(DUT)が測定に合格する一対の
作動パラメータの各値の範囲を示すシュムープロット輪郭グラフを生成するため
の本発明の装置40を図示している。装置40は、バス47を介してテスタ44
に送られるプログラミングデータと制御信号によってホストコンピュータ46に
より制御される従来の集積回路テスタ44を有する。プログラミングデータは、
テスタ44に対してどのようにDUT42を測定するのかを知らせると共に、ど
のようにしてテスタ44が測定のための各種のDUT作動パラメータの値を設定
すべきであるかを指示する。そのような作動パラメータは、例えば、DUT42
に提供される電源電圧と、DUTがその出力端子において作動すべき負荷電流の
レベルと、DUT42に入力されるクロック信号の周波数などを含むことができ
る。そのプログラミングデータによって指示された測定を実施した後で、テスタ
44はバス47を経由してDUT42が測定に対して合格したか又は不合格であ
ったかを示す合格/不合格データをホストコンピュータ46に戻す。
【0020】 ホストコンピュータ46がテスタ44に、2つの作動パラメータの各値の異な
る組み合わせを用いてDUT42に対して再び同じ測定を実行するように知らせ
たとき、ホストコンピュータ46はシュムープロットをディスプレイモニタ48
上に又はプリンタ45によって紙プリンタ上に発生することができる。例えば、
図1において図示された「シュムープロット」は、DUT42が正しく作動する
作動パラメータの値の組み合わせと、DUT42が正しく作動しない作動パラメ
ータの値の組み合わせをグラフィカルに区別している。シュムープロットは、一
方の作動パラメータを表す水平のX軸と他方の作動パラメータを表す垂直のY軸
を有する。(シュムープロットの「X」又は「Y」パラメータは、また幾つかの
作動パラメータのある種の数学的な組み合わせであってもよい。)XY座標によ
って規定されるシュムープロットのそれぞれの位置に表示されるシンボルの色や
その他の特徴は、前記シンボルのXY座標によって示された作動パラメータの値
にと共に行われた測定に対してDUT42が合格したか又は不合格となったのか
を示している。図1においては、小円を含んでいるそれぞれの四角形は、合格し
たDUT測定を表しているが、一方小円を含んでいないそれぞれの四角形は、不
合格となったDUT測定を表している。
【0021】 ホストコンピュータ46は、XとYの最小値と最大値である、XMIN,YMIN
MAX,YMAXによって境界を示された測定対象の領域内で、すべてのXパラメー
タ値とYパラメータ値の組み合わせに対してDUT42を測定するようにテスタ
44を構成することによって、図1の完全なシュムープロットを生成するために
必要なあらゆるデータを取得することができる。しかし、テスタ44は、完全な
シュムープロットを生成するための十分なデータをホストコンピュータ46に提
供するためには、非常に多くの測定を実施しなくてはならない。しかし、幸いな
ことに、DUTが通常シュムープロットの境界領域内のすべてのポイントにおい
ては正しく作動するので、そのX作動パラメータとY作動パラメータに関連した
DUTの挙動はシュムー輪郭のプロットによって適切に表示される。シュムー輪
郭プロットを生成するためには、測定対象の範囲内におけるXパラメータとYパ
ラメータのすべての組み合わせに対してDUTを測定する必要はない。本発明に
関連して、ホストコンピュータ46は、テスタ44に対して比較的に少ない数の
DUT測定だけを実施するように命じる方法によって、DUT42が測定される
べきであるXパラメータ値とYパラメータ値の連続する組み合わせを選択する。
ホストコンピュータ46が実行してXパラメータ値とYパラメータ値をどのよう
に設定するのか決定するアルゴリズムは、以下に記載の4つのフェーズを有する
。図6乃至図10は、前記アルゴリズムが前記4つのフェーズを通して進行する
場合のシュムー輪郭プロットの進行を図示している。図11乃至図14は、それ
ぞれシュムー輪郭をプロットするアルゴリズムの4つのフェーズをフローチャー
ト形式で図示している。
【0022】 フェーズ1 図6は、図1のシュムープロットの輪郭を探しているときのアルゴリズムのフ
ェーズ1の最中に生成されたシュムープロット輪郭の一部を図示している。図6
の小さな四角形のそれぞれは、四角形のXY座標によって示されたXパラメータ
とYパラメータの各値を使用して実行された測定を表示している。四角形内の円
は四角形の座標によって示されたXパラメータとYパラメータの値を用いた測定
にDUTが合格したことを示している。アルゴリズムがコンピュータ44に命じ
てシュムー輪郭をプロットする順序が、各四角形を通過する黒い太線49によっ
て示されている。
【0023】 図11は前記アルゴリズムのフェーズ1を図示している。図6と図11に関連
して、フェーズ1の開始時において、ホストコンピュータ46は、まずテスタ4
4に命じてYの値をYMAXに、そしてXの値をXMINに設定し(工程100)、そ
して、テスタ44に命じてDUTがそれらのXパラメータ値とYパラメータ値を
用いた測定に合格したか否かを示す(工程101)。テスタ44がDUTが測定
に不合格であったことを報告した場合、ホストコンピュータ46はYMAXとXMIN の交点においてシュムー輪郭プロットに不合格のシンボル50をプロットする(
工程102)。
【0024】 Xがその最大のレベルXMAXにまだ達していない(工程103)ので、ホスト
コンピュータ46は予め決められたX目盛りサイズだけXをインクリメントし、
工程101に戻って、そこでテスタ44に命じてXの新たな値に対する測定を繰
り返す。ホストコンピュータ46は引き続き工程101−104を繰り返して図
6の行51の右向き(+X方向)のトラバースを行う。工程103でDUTが測
定に合格する以前にXがXMAXに達しているが、Yがその最小値YMINに達してい
ない(工程105)ので、ホストコンピュータ46はYをデクリメントしてXを
MINにリセットする(工程106)。ホストコンピュータ46は、また、DU
TがYの現状の値より上のYのすべての値に対して不合格であったので、YMAX
をYと同等に設定する。そして、ホストコンピュータ46は工程101に帰って
次の下位行の右向きのトラバースを始める。ホストコンピュータ46は引き続き
工程101−107のループを繰り返し、行52においてDUTが測定に合格す
るXパラメータ値とYパラメータ値の組み合わせを見つける(工程101)まで
、それぞれ連続して下位の行の右向きのトラバースを続行する。行52の適切な
XY座標で、ホストコンピュータ46は合格のシンボル53をプロットする(工
程108)。ホストコンピュータ46は、また、XPASS変数の値をXの現状の値
に設定する(工程109)。(フェーズ1の間においては、XPASS変数は、DU
Tが測定に合格するXの最も小さな値の軌跡を保持するために使用される。)ホ
ストコンピュータ46は、Yの値を予め決められた1目盛りサイズだけデクリメ
ントし(工程110)、テスタ44に命じてDUTを現状のX値とY値で測定す
る(工程112)。DUTは測定に合格しているので、ホストコンピュータ46
は合格のシンボル54を行56シュムープロットの現状のXY座標にプロットし
(工程113)、XPASS変数の値をXの現状の値とXPASSの現状の値のうちのよ
り小さいものに設定し(工程114)、Xをデクリメントし(工程115)、そ
して、テスタ44に命じて測定を実行する(工程116)。DUTは再び測定に
合格しているので、ホストコンピュータ46は合格のシンボルを位置55にプロ
ットする(工程117)。Xの値がXMINに達していないので、ホストコンピュ
ータ46は工程114に戻る。ホストコンピュータ46は引き続き工程114−
118のループを繰り返して、それによって、工程116でDUTが測定におい
て不合格になったことを前記テスタが報告するまで、シュムープロットの行56
を左向き(−X方向)にトラバースする。そして、ホストコンピュータ46は、
シュムープロットの適切なXY座標において不合格のシンボル58をプロットす
る(工程119)。
【0025】 工程119の後で、若しくは、工程118の後で、XがXMINに達した場合に
はホストコンピュータ46はYがYMINに達したか否かを見極める(工程120
)。YがYMINに達していないので、ホストコンピュータ46は工程110に戻
ってYをデクリメントする。工程110でYをデクリメントした後で、ホストコ
ンピュータ46が工程112においてDUTが測定に合格しなかったことを検知
した場合にはホストコンピュータ46は不合格のシンボルを現状のXY座標にプ
ロットし(工程122)、そして現状の行を右にトラバースすることを開始して
DUTの合格を探す。そのようにするために、Xをインクリメントし(工程12
3)、DUTを測定し(工程124)、DUTが不合格であるときには不合格の
シンボルをプロットし(工程125)、そして工程123に復帰する。ホストコ
ンピュータ44は、引き続き工程123−126のループを繰り返し、シュムー
プロットを右方向にトラバースして工程124でDUTが測定に合格するまで不
合格のシンボルをプロットする。その時点で、ホストコンピュータ44は現状の
XY座標に合格のシンボルをプロットして(工程119)、YがまだYMINと同
等でない場合(工程120)には、Yをデクリメントし(工程110)、そして
、次のシュムープロット行をトラバースすることを開始する。
【0026】 工程120でYがYMINに達していた場合には、プロットプロセスは測定対象
の範囲を超えている。したがって、ホストコンピュータ46はXMINをXPASS
同等に設定しYMINをYと同等に設定する(工程128)。更に、工程126に
おいて、Xがある行でXMAXに達した場合には、プロットプロセスはシュムープ
ロット輪郭の最下位(最小のY)以下になる。このような場合、YMINをYの現
状の値と同等に設定すると共にXMINをXPASSと同等に設定(工程128)する
前に、コンピュータ44はYをインクリメントする(工程127)。工程128
の後で、ホストコンピュータ44は前記アルゴリズムのフェーズ2に移動する。
【0027】 フェーズ2 図7は、シュムー輪郭プロットの他の部分において前記アルゴリズムのフェー
ズ2がどのようにして満足するのかを図示している。図12は前記アルゴリズム
のフェーズ2の最中におけるホストコンピュータ46の作動を図示している。Y MIN 値とXMIN値が図11のアルゴリズムのフェーズ1の工程128において大き
くなったので、それらはフェーズ1の始めにおける値よりもフェーズ2の始めに
おいてより大きくなっていることに留意して下さい。更に、YMAXの値が図11
のアルゴリズムのフェーズ1の工程107において小さくなったので、それはフ
ェーズ1の始めにおける値よりもフェーズ2の始めにおいてより小さい。
【0028】 図7と図12に関連して、コンピュータ46は、まずXPASS変数をXMINに初
期化し、Xの値をXMAXと同等に設定し、そして、YをYMAXと同等に設定する(
工程140)。(フェーズ2の最中においては、XPASS変数はDUTが測定に合
格する場合のXの最大値の軌跡を保持するために使用される。)そして、DUT
は測定され(工程142)、DUTが測定に合格していないので、コンピュータ
46は現状のXY位置で不合格のシンボル64をプロットし(工程143)、X
をデクリメントし(工程144)、そして、測定を繰り返す(工程145)。コ
ンピュータ46は引き続き工程143−145のループを繰り返して図7のシュ
ムープロットの行66を左向き(−X方向)のトラバースを続行し、工程145
においてテスタ44がDUTが測定に合格したことを示すまで不合格のシンボル
をプロットする。そして、現状のX値Y値に対応するシュムープロット位置に合
格のシンボル68をプロットする(工程146)。YがYMINと同等ではない(
工程147)ので、コンピュータ44はYをデクリメントし(工程148)、そ
して、工程142に戻ってDUTを測定する。DUTは測定に合格している(工
程142)ので、コンピュータ46は合格のシンボルを位置70にプロットし(
工程154)、XPASSをXとXPASSのうちの最大値に設定し(工程155)、X
をインクリメントし(工程157)、そして、測定を実行する(工程158)。
コンピュータ46は引き続き工程154−158のループを繰り返し、図7のシ
ュムープロットの行72を右にトラバースして、工程158でDUTが測定にお
いて不合格になったことをテスタ44が示すまで、合格のシンボルをプロットす
る。そして、コンピュータ46は、現状のX値Y値に対応するシュムープロット
位置に不合格のシンボル74をプロットする(工程146)。
【0029】 工程158の後で、若しくは、工程156の後で、DUTが測定に不合格にな
る前にXがXMAXに達した場合には、コンピュータ46はYMINに対してYの現状
の値を比較する(工程147)。YがまだYMINに落ちていないので、コンピュ
ータ46は再びYをYの単位目盛りサイズだけデクリメントし(工程148)、
工程142−146を繰り返して、それによって、行76を左にトラバースして
不合格のシンボルをプロットすると共にDUTの合格を探す。フェーズ2プロセ
スは、工程147でYがYMINに達するまで行毎に続行する。その時点で、コン
ピュータ46はXMAXをXPASSと同等に設定し(工程159)、前記プロセスの
フェーズ3に移行する。
【0030】 フェーズ3 図8は、シュムー輪郭プロットの他の部分において前記アルゴリズムのフェー
ズ3がどのようにして満足するのかを図示している。XMAXの値が図12のフェ
ーズ2アルゴリズムの工程159において小さくなったので、フェーズ2の開始
時よりもそれはフェーズ3の始めにおいてより小さいことに留意して下さい。こ
のことは測定対象となるX値の範囲を制限して、フェーズ3と4の間に実行され
ねばならない測定の数を減少する。
【0031】 図13は前記アルゴリズムのフェーズ3の最中におけるホストコンピュータ4
6の作動を図示しているフローチャートである。図8と図13に関連して、コン
ピュータ46は、まずXをXMAXと同等に設定し、YをYMAXと同等に設定し(工
程160)、そして、テスタに信号を送ってDUTを測定させる(工程160)
。DUTがその(XMAX、YMAX)においては測定に不合格であるので、コンピュ
ータ46はそのXY位置で不合格のシンボル80をプロットし(工程164)、
Yをデクリメントし(工程165)、そして、測定を繰り返す(工程166)。
コンピュータ46は引き続き工程164−166のループを繰り返して、工程1
66においてテスタ44がDUTが測定に合格したことを示すまで、図8のシュ
ムープロットの列82に沿って下向きに(−Y方向)へトラバースする。そして
、コンピュータ46は、現状のX値Y値に対応するシュムープロット位置に合格
のシンボル84をプロットする(工程167)。XがXMINと同等ではない(工
程168)ので、コンピュータ46はXをデクリメントし(工程169)、そし
て、工程162に戻ってDUTを測定する。DUTが測定に合格している(工程
162)ので、コンピュータ46は合格のシンボル86を現状のXY位置にプロ
ットする(工程174)。YがまだYMAXに達していない(工程175)ので、
コンピュータ46はYをインクリメントして(工程176)、DUTを測定する
(工程178)。コンピュータ46は引き続き工程174−178のループを繰
り返し、工程178でDUTが測定において不合格になったことをテスタ44が
示すまで、列88を上方向(+Y方向)にトラバースする。そして、コンピュー
タ46は、現状のXY位置において不合格のシンボル90をプロットする(工程
167)。工程167の後で、若しくは、DUTが測定に不合格になる以前にY
がYMAXに達した場合の工程175の後で、コンピュータ46はXMINに対してX
の現状の値を比較する(工程168)。XがまだXMINにまで落ちていないので
、コンピュータ46はXをデクリメントし(工程169)、そして、工程162
−166のループを繰り返して、列92を下向き(−Y方向)にトラバースして
DUTの合格を探す。このプロセスは、工程168でXがXMINに達するまでシ
ュムープロットに沿ってパス93に従って列毎に続行する。その時点で、コンピ
ュータ46は、前記プロセスのフェーズ4に移行する。
【0032】 フェーズ4 図9は、シュムー輪郭プロットの残りの部分において前記アルゴリズムのフェ
ーズ4がどのようにして満足するのかを図示している。図14は前記アルゴリズ
ムのフェーズ4の最中におけるホストコンピュータ46の作動を図示しているフ
ローチャートである。図9と図14に関連して、コンピュータ46は、まずXを
MINと同等に設定し、YをYMINと同等に設定し(工程180)、そして、テス
タ44に信号を送ってDUTを測定させる(工程181)。DUTが(XMIN
MIN)において測定に不合格であるので、コンピュータ46は現状のXY位置
で不合格のシンボル95をプロットし(工程182)、Yをインクリメントし(
工程183)、そして、測定を繰り返す(工程184)。コンピュータ46は引
き続き工程182−184のループを繰り返して、工程184においてDUTが
測定に合格したことをテスタ44が示すまで、図9のシュムープロットの列96
に沿って上向きに(+Y方向)へトラバースする。そして、コンピュータ46は
、現状のX値Y値に対応するシュムープロット位置97で合格のシンボルをプロ
ットする(工程185)。XがXMAXとまだ同等ではない(工程186)ので、
コンピュータ46はXをインクリメントし(工程187)、そして、テスタ44
に信号を送ってDUTを測定させる(工程181)。DUTは測定に合格してい
るので、コンピュータ46は合格のシンボルを列98の適切な位置にプロットす
る(工程188)。YがまだYMINに達していない(工程189)ので、コンピ
ュータ46はYをデクリメントして(工程190)、DUTを測定する(工程1
91)。コンピュータ46は引き続き工程188−191のループを繰り返し、
工程191でDUTが測定において不合格になったことをテスタ44が示すまで
、列98を下向きに(−Y方向)へトラバースする。そして、コンピュータ46
は、現状のX値Y値に対応したシュムープロット位置において不合格のシンボル
をプロットする(工程185)。工程185の後で、若しくは、DUTが測定に
不合格になる前にYがYMINに達した場合には工程189の後で、コンピュータ
46はXMAXに対してXの現状の値を比較する(工程186)。XがまだXMAX
上がっていないので、コンピュータ46はXをインクリメントし(工程187)
、そして、工程181に戻る。このプロセスのフェーズ4は、工程186で、X
がXMAXに達するまで列毎に連続する。そのXMAXに達した時点で、コンピュータ
46は、シュムープロット輪郭アルゴリズムを終了する。
【0033】 図10は、上記方法を実施した後で、コンピュータ44が図5のプリンタ45
又はディスプレイモニタ48に生成するシュムー輪郭プロットを図示している。
本発明に従って生成された図10のシュムープロット輪郭は、先行技術の方法に
従って生成された図4のシュムープロット輪郭に比べてはるかに完全である。更
に、図3を図9と比べてみると、先行技術の輪郭プロット方法が、テスタに本発
明に関する輪郭プロット方法に比べて、より多くの測定を実施するように要求し
ていることにも留意して下さい。
【0034】 別の実施の形態 図15と図16は本発明の別の実施の形態に関連して創られたシュムー輪郭プ
ロットの展開を図示している。図17は、図15と図16のシュムー輪郭プロッ
トを創るときに図5のホストコンピュータ46によって実施される各工程をフロ
ーチャート図形式で図示している。
【0035】 図15−17に関連して、ホストコンピュータ5は、まず(図17の工程22
0で)一対の変数RIGHT_COUNTとLEFT_COUNTを0に設定す
る。そして、コンピュータ46は、(工程222で)図11の工程100−10
8において示されたアルゴリズムを使用して、DUTが測定に合格する最初のX
値とY値の組み合わせを見つけてプロットする。コンピュータ46は、DUTが
測定に合格するXY座標を見つけるまで、行200−203をスキャンしてDU
Tの測定の不合格をプロットする。その時点で、現状のXY座標204に合格の
シンボルをプロットする。図17のフローチャートは、座標から座標にコンピュ
ータ46が移行するときの移行「方向」を想定している。
【0036】 これから、コンピュータ46は、XY座標から座標に「移行」して、通過する
それぞれの座標でDUTを測定する。あるXY座標から次へ移行するためには、
コンピュータ46は、1単位のX又はYステップだけ水平方向か垂直方向のうち
の一方にのみ移行することができるが、斜めには移行することができない。特に
、コンピュータ46をいずれか特定のXY座標に入ったときの移行「方向」を有
するものとして考えた場合、以下の2つのルールに従って次の座標を選択する。
【0037】 即ち、1、コンピュータ46がDUTが測定に合格するXY座標に移行した場
合には、その最後の移行方向に対して右側の次のXY座標に移行する。
【0038】 2、コンピュータ46がDUTが測定に不合格となるXY座標に、又は、XMA X ,XMIN,YMAX,YMINによって示された領域外にあるXY座標に移行した場合
には、その最後の移行方向に対して左側の次のXY座標に移行する。
【0039】 コンピュータ46がXY座標204に移行したとき、その移行方向は+X方向
であった。したがって、座標204でDUTが測定に合格した(工程222)こ
とを検知した後で、コンピュータ46はYをデクリメントすることによって+X
移行方向に対して「右」の次の座標205に移行する(工程224)。コンピュ
ータ46は、また、工程224でRIGHT_COUNTパラメータをインクリ
メントする。
【0040】 コンピュータ46は座標205でDUTを測定して(工程226)、そして、
DUTは測定に合格しているので新たなXY座標に合格のシンボルをプロットす
る(工程230)。(LEFT_COUNTパラメータが工程230で既に0で
はない場合、コンピュータ46はそれを0にリセットする。)DUTが座標20
5では合格しているので、コンピュータ46は右にもう一度移行して座標206
に至り、RIGHT_COUNTパラメータを再度インクリメントする(工程2
34)。まだ最初の合格XY座標204に戻っていない(工程236)ので、R
IGHT_COUNTパラメータがまだ3に達していない(工程240)ので、
そして、現状のXY座標が境界外ではない(工程242)ので、コンピュータ4
6は工程226に戻ってDUTを再度測定する。DUTが現状の座標206で測
定に合格している(工程228)ので、コンピュータ46は座標206に合格の
シンボルをプロットし、そして、右に移行してRIGHT_COUNTパラメー
タをインクリメントする(工程234)。座標204にまだ戻っていないことを
確かめた後で、コンピュータ46はRIGHT_COUNTパラメータが3に達
したことを確認する。このことは、DUTが既に測定されて不合格であったXY
座標207にそれが移行したことを意味する。この点で、コンピュータ46は工
程246に移行して、そこで不合格のシンボルをプロットし、RIGHT_CO
UNTパラメータを0にリセットする。そして、左に移行してXY座標208に
至り、LEFT_COUNTパラメータをインクリメントする(工程248)。
コンピュータ46がまだ最初の合格XY座標204に戻っていない(工程250
)ので、LEFT_COUNTパラメータがまだ3に達していない(工程252
)ので、そして、現状のXY座標208が境界外ではない(工程254)ので、
コンピュータ46は座標208でDUTを測定する(工程226)。測定が座標
208では不合格であるので、不合格のシンボルをプロットし(工程246)、
そして、左に移行して座標209に至りLEFT_COUNTパラメータをイン
クリメントして(工程248)、工程252と254を経由して工程226に戻
って座標209でDUTを再度測定する。不合格のシンボルをプロットし(工程
246)、左に移行した(工程248)後で、コンピュータ46は工程250で
一行中左に3回移行しDUTが既に測定されて合格している座標206に戻った
ことを確認する。この点で、プログラムのフローが切り替わって工程230とな
り、そこで合格のシンボルがプロットされ、LEFT_COUNTパラメータが
0にリセットされる。コンピュータ46が座標から座標へと進むので、工程23
6でそれが最初の合格XY座標204に戻ったことを確認するまで黒太線210
によって示される方法でシュムー輪郭の周囲を移行する。その戻った時点で、図
17のシュムープロット輪郭は終了する。図16は、結果として得られたシュム
ープロット輪郭を図示している。
【0041】 図15の例においては、測定されたすべての座標はXMAX,XMIN,YMAX,YM IN によって規定される境界内にあるので、工程242又は254の結果は、必ず
「NO」であった。しかし、コンピュータ46が境界外となったXY座標に移行
した場合、工程246に移行することによってそのXY座標を「不合格」として
処理する。
【0042】 図17に図示されたシュムープロット輪郭方法の他の実施の態様は、テスタ4
0に、図11−14に図示されたシュムープロット輪郭方法の実施の形態に比べ
てDUTに対してより多くの測定を行うことを要求するが、しかし、ある種の状
況の下では、より完全なシュムープロット輪郭の図を提供することができる。図
16のシュムープロット輪郭が、図10のシュムープロット輪郭の小さな隙間2
12が図17のシュムープロット輪郭には現れないことを除いて、図10のシュ
ムープロット輪郭とほとんど同じであることに留意して下さい。図11−14に
図示された方法のフェーズ1−4がそれぞれ−X,+X,+Y,−Y方向に面し
てシュムープロット輪郭に沿って各ポイントを見つけているが、この方法が如何
なる順序でシュムープロット輪郭面に沿って各ポイントを見つけることを容易に
変更することが可能であることを当業者は理解する。
【0043】 それぞれのフェーズのアルゴリズムが変更されてコンピュータが図示されたも
のとは反対の方向の面にトラバースすることができることをそれらの当業者は理
解する。例えば、図12のフェーズ2フローチャートは、XMAX,YMAXでプロセ
スを開始し、−Y方向にシュムー輪郭プロットの+X面を下降移動し、フェーズ
2プロセスは、また、XMAX,YMINで開始し、シュムー輪郭プロットの+X面を
+Y方向に上向移動するようにすることもできる。
【0044】 図17の他の実施の形態に関して、その方法が容易に変更されて、ホストコン
ピュータが、「左回り」を合格にし「右回り」を不合格にすることによって図示
された反時計回りの方法に代えて大略時計回りの方法でシュムー輪郭を周回する
ことも可能であることを当業者は理解する。
【0045】 本発明は2つの軸(XとY)を有するシュムープロットの輪郭を見つけるもの
であるが、3つ又はそれ以上の可変測定パラメータが測定対象であるときには、
本発明は3つ又はそれ以上の軸を有するシュムープロットの輪郭を見つけるため
にも使用される。例えば、3つの軸(X,Y,Z)のシュムープロット輪郭は立
体面として表示される。本発明は、Zの測定対象のそれぞれの値に対して、シュ
ムープロットの2次元(X,Y)輪郭を見つけることによって、3次元シュムー
プロットの輪郭をすぐに見つけるために用いられることができる。拡張して、N
次元のシュムープロットの輪郭は、N次元に対応するパラメータのそれぞれの値
に対して、N−1次元のシュムープロットの輪郭を見つけることによって見つけ
られる。
【0046】 したがって、上記明細書は本発明の好適な実施の形態を記載してきたものであ
るが、当業者は、本発明から逸脱することなく、そのより広範な諸相において前
記の実施の形態に多くの改変をなすことが可能である。例えば、したがって、添
付の特許請求の範囲は、本発明の真の範囲や精神の範囲内にある前記のような改
変をすべて保護することを意図したものである。
【図面の簡単な説明】
【図1】 先行技術のシュムープロットを図示している。
【図2】 先行技術方法に関連して創られたシュムー輪郭のプロットの展開段階を図示し
ている。
【図3】 先行技術方法に関連して創られたシュムー輪郭のプロットの展開段階を図示し
ている。
【図4】 先行技術方法に関連して創られたシュムー輪郭のプロットの展開段階を図示し
ている。
【図5】 本発明に関するシュムー輪郭のプロットを発生する装置をブロック図形式で図
示している。
【図6】 本発明に関連して創られたシュムー輪郭のプロットの展開段階を図示している
【図7】 本発明に関連して創られたシュムー輪郭のプロットの展開段階を図示している
【図8】 本発明に関連して創られたシュムー輪郭のプロットの展開段階を図示している
【図9】 本発明に関連して創られたシュムー輪郭のプロットの展開段階を図示している
【図10】 本発明に関連して創られたシュムー輪郭のプロットの展開段階を図示している
【図11】 図6のシュムー輪郭のプロットを創るときにおいて図5のホストコンピュータ
によって実行される各工程をフローチャート図形式で図示している。
【図12】 図7のシュムー輪郭のプロットを創るときにおいて図5のホストコンピュータ
によって実行される各工程をフローチャート図形式で図示している。
【図13】 図8のシュムー輪郭のプロットを創るときにおいて図5のホストコンピュータ
によって実行される各工程をフローチャート図形式で図示している。
【図14】 図9のシュムー輪郭のプロットを創るときにおいて図5のホストコンピュータ
によって実行される各工程をフローチャート図形式で図示している。
【図15】 本発明の他の実施の形態に関連して創られたシュムー輪郭のプロットの展開段
階を図示している。
【図16】 本発明の他の実施の形態に関連して創られたシュムー輪郭のプロットの展開段
階を図示している。
【図17】 図15及び16のシュムー輪郭のプロットを創るときに図5のホストコンピュ
ータによって実行される各工程をフローチャート図形式で図示している。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成11年11月12日(1999.11.12)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項21
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項22
【補正方法】変更
【補正内容】
【請求項22】 前記請求項21に記載の方法であって、更に、 (k)工程c−jのうちの一つにおいて、工程aにおいて生成されたXパラメー
タ値とYパラメータ値の組み合わせに整合するXパラメータ値とYパラメータ値
の現状の組み合わせを生成するまで前記工程b−jを繰り返す工程を有する方法
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年9月20日(2000.9.20)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バデル・ダニエル・ジェイ アメリカ合衆国,オレゴン州 97225,ポ ートランド,サウスウェスト ナインティ ーセブンス アヴェニュー 205 Fターム(参考) 2G132 AA00 AC03 AD02 AE16 AE23

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 第1の可変集積回路(IC)作動パラメータ(X)と第2の
    可変集積回路(IC)作動パラメータ(Y)の各値の各種の組み合わせに関連し
    て集積回路(IC)を測定して、ICが適切に作動するXパラメータとYパラメ
    ータのそれぞれの値の組み合わせの2次元範囲の境界を早急に確定する方法であ
    って、該方法が、 (a)前記XパラメータとYパラメータの各値の第1の組み合わせを設定する工
    程と、 (b)前記XパラメータとYパラメータの各値の前記第1の組み合わせの基で作
    動して前記ICの測定を実行する工程と、 (c)前記ICが工程bで実行された測定において不合格であった場合、繰り返
    しXパラメータの値を第1の方向に単調に変化して前記XパラメータとYパラメ
    ータの各値の第1の連続する組み合わせを提供し、そして、前記ICが前記測定
    に合格するまで前記第1の連続するそれぞれの組み合わせの基で作動して前記I
    Cに対して測定を実施する工程と、 (d)前記ICが工程bで実行された測定において合格した場合、繰り返しXパ
    ラメータの値を前記第1の方向とは反対の第2の方向に単調に変化して前記Xパ
    ラメータとYパラメータの各値の第2の連続する組み合わせを形成し、そして、
    前記ICが前記測定に不合格となるまで前記第2の連続するそれぞれの組み合わ
    せの基で作動して前記ICに対して測定を実施する工程とを有する方法。
  2. 【請求項2】 前記請求項1に記載の方法であって、更に、 (e)前記Yパラメータの値を変化する工程と、 (f)工程bから工程dを繰り返す工程を有する方法。
  3. 【請求項3】 前記請求項2に記載の方法であって、工程eとfの複数回の
    繰り返しを実行して、工程eのそれぞれの繰り返しの期間中にYパラメータの値
    を単調に変化させる別の工程を有する方法。
  4. 【請求項4】 前記請求項3に記載の方法であって、更に、 (g)前記XパラメータとYパラメータの各値の第2の組み合わせを設定する工
    程と、 (h)前記XパラメータとYパラメータの各値の前記第2の組み合わせの基で作
    動して前記ICの測定を実行する工程と、 (i)前記ICが工程hで実行された測定において不合格であった場合、繰り返
    しXパラメータの値を前記第2の方向に単調に変化して前記XパラメータとYパ
    ラメータの各値の第3の連続する組み合わせを提供し、そして、前記ICが前記
    測定に合格するまで前記第3の連続するそれぞれの組み合わせの基で作動して前
    記ICに対して測定を実施する工程と、 (j)前記ICが工程hで実行された測定において合格した場合、繰り返しXパ
    ラメータの値を第1の方向に単調に変化して前記XパラメータとYパラメータの
    各値の第4の連続する組み合わせを形成し、そして、前記ICが前記測定に不合
    格となるまで前記第4の連続するそれぞれの組み合わせの基で作動して前記IC
    に対して測定を実施する工程とを有する方法。
  5. 【請求項5】 前記請求項4に記載の方法であって、更に、 (k)前記Yパラメータの値を変化する工程と、 (l)工程hから工程jを繰り返す工程を有する方法。
  6. 【請求項6】 前記請求項5に記載の方法であって、工程kとlの複数回の
    繰り返しを実行して、Yパラメータの値をそれぞれの工程kの繰り返しの期間中
    に単調に変化させる別の工程を有する方法。
  7. 【請求項7】 前記請求項6に記載の方法であって、更に、 (m)前記XパラメータとYパラメータの各値の第3の組み合わせを設定する工
    程と、 (n)前記XパラメータとYパラメータの各値の前記第3の組み合わせの基で作
    動して前記ICの測定を実行する工程と、 (o)前記ICが工程nで実行された測定において不合格であった場合、繰り返
    しYパラメータの値を第3の方向に単調に変化して前記XパラメータとYパラメ
    ータの各値の第5の連続する組み合わせを提供し、そして、前記ICが前記測定
    に合格するまで前記第5の連続するそれぞれの組み合わせの基で作動して前記I
    Cに対して測定を実施する工程と、 (p)前記ICが工程nで実行された測定において合格した場合、繰り返しYパ
    ラメータの値を前記第5の方向とは反対の第4の方向に単調に変化して前記Xパ
    ラメータとYパラメータの各値の第6の連続する組み合わせを形成し、そして、
    前記ICが前記測定に不合格となるまで前記第6の連続するそれぞれの組み合わ
    せの基で作動して前記ICに対して測定を実施する工程とを有する方法。
  8. 【請求項8】 前記請求項7に記載の方法であって、更に、 (q)前記Xパラメータの値を変化する工程と、 (r)工程nから工程pを繰り返す工程を有する方法。
  9. 【請求項9】 前記請求項8に記載の方法であって、工程qとrの複数回の
    繰り返しを実行して、Xパラメータの値を工程qのそれぞれの繰り返しの期間中
    に単調に変化させる別の工程を有する方法。
  10. 【請求項10】 前記請求項9に記載の方法であって、更に、 (s)前記XパラメータとYパラメータの各値の第4の組み合わせを設定する工
    程と、 (t)前記XパラメータとYパラメータの各値の前記第4の組み合わせの基で作
    動して前記ICの測定を実行する工程と、 (u)前記ICが工程tで実行された測定において不合格であった場合、繰り返
    しYパラメータの値を前記第4の方向に単調に変化して前記XパラメータとYパ
    ラメータの各値の第7の連続する組み合わせを提供し、そして、前記ICが前記
    測定に合格するまで前記第7の連続するそれぞれの組み合わせの基で作動して前
    記ICに対して測定を実施する工程と、 (v)前記ICが工程tで実行された測定において合格した場合、繰り返しYパ
    ラメータの値を前記第3の方向に単調に変化して前記XパラメータとYパラメー
    タの各値の第8の連続する組み合わせを形成し、そして、前記ICが前記測定に
    不合格となるまで前記第8の連続するそれぞれの組み合わせの基で作動して前記
    ICに対して測定を実施する工程とを有する方法。
  11. 【請求項11】 前記請求項10に記載の方法であって、更に、 (w)前記Xパラメータの値を変化する工程と、 (x)工程tから工程vを繰り返す工程を有する方法。
  12. 【請求項12】 前記請求項11に記載の方法であって、工程wとxの複数
    回の繰り返しを実行して、工程wのそれぞれの繰り返しの期間中にXパラメータ
    の値を単調に変化させる別の工程を有する方法。
  13. 【請求項13】 前記請求項1に記載の方法であって、更に、Xパラメータ
    値を表す水平座標とYパラメータ値を表す垂直座標を有する図表であって、前記
    ICが前記Xパラメータ値とYパラメータ値の前記組み合わせに基づいて作動し
    ている最中に行われた前記測定において前記ICが合格するXパラメータとYパ
    ラメータの組み合わせのそれぞれに対応した前記図表のXY座標にシンボルを表
    示するものを発生する工程を有する方法。
  14. 【請求項14】 前記請求項2に記載の方法であって、更に、Xパラメータ
    値を表す水平座標とYパラメータ値を表す垂直座標を有する図表であって、前記
    ICが前記Xパラメータ値とYパラメータ値の前記組み合わせに基づいて作動し
    ている最中に行われた前記測定において前記ICが合格するXパラメータとYパ
    ラメータの組み合わせのそれぞれに対応した前記図表のXY座標にシンボルを表
    示するものを発生する工程を有する方法。
  15. 【請求項15】 前記請求項3に記載の方法であって、更に、Xパラメータ
    値を表す水平座標とYパラメータ値を表す垂直座標を有する図表であって、前記
    ICが前記Xパラメータ値とYパラメータ値の前記組み合わせに基づいて作動し
    ている最中に行われた前記測定において前記ICが合格するXパラメータとYパ
    ラメータの組み合わせのそれぞれに対応した前記図表のXY座標にシンボルを表
    示するものを発生する工程を有する方法。
  16. 【請求項16】 前記請求項12に記載の方法であって、更に、Xパラメー
    タ値を表す水平座標とYパラメータ値を表す垂直座標を有する図表であって、前
    記ICが前記Xパラメータ値とYパラメータ値の前記組み合わせに基づいて作動
    している最中に行われた前記測定に前記ICが合格するXパラメータとYパラメ
    ータの組み合わせのそれぞれに対応した前記図表のXY座標においてシンボルを
    表示するものを発生する工程を有する方法。
  17. 【請求項17】 第1の可変集積回路(IC)作動パラメータ(X)と第2
    の可変集積回路(IC)作動パラメータ(Y)の各値の各種の組み合わせに関連
    して集積回路(IC)を測定して、ICが適切に作動するXパラメータとYパラ
    メータのそれぞれの値の組み合わせの2次元範囲の境界を早急に確定する装置で
    あって、該装置が、 前記XパラメータとYパラメータの各値の組み合わせを示す入力制御データに
    応答するテスタ手段であって、前記値の組み合わせに基づいて作動して前記IC
    に対して測定を行い、前記ICが前記測定に合格したか否かを示す出力データを
    生成するものと、 前記テスタ手段が前記XパラメータとYパラメータの各値の前記第1の組み合
    わせに基づいて作動して前記ICの前記測定を実行するように、前記Xパラメー
    タとYパラメータの各値の第1の組み合わせを示す前記入力制御データを発生し
    てそれを前記テスタ手段に転送する制御手段であって、前記テスタ手段によって
    生成された出力データを受け取って、前記XパラメータとYパラメータの各値の
    前記第1の組み合わせに基づいて作動する前記ICの測定において前記ICが不
    合格であることを前記出力データが示している場合、Xパラメータの値を第1の
    方向に単調に変化する入力を繰り返し発生してそれを送って前記Xパラメータと
    Yパラメータの各値の第1の連続する組み合わせを提供し、前記ICが前記測定
    に合格することを前記テスタ手段によって生成される前記出力データが示すまで
    前記第1の連続するそれぞれの組み合わせの基で作動して前記ICに対して前記
    テスタ手段が繰り返し測定を実施し、更に、前記XパラメータとYパラメータの
    各値の前記第1の組み合わせに基づいて作動する前記ICの測定に前記ICが合
    格していることを前記出力データが示している場合、繰り返しXパラメータの値
    を前記第1の方向とは反対の第2の方向に単調に変化させて前記Xパラメータと
    Yパラメータの各値の第2の連続する組み合わせを形成し、前記テスタによって
    生成された前記出力データがICが前記測定に不合格となったことを示すまで前
    記第2の連続するそれぞれの組み合わせの基で作動して前記ICに対して測定を
    実施するようにする制御手段を有する装置。
  18. 【請求項18】 前記請求項17に記載の装置であって、更に、Xパラメー
    タ値を表す水平座標とYパラメータ値を表す垂直座標を有する図表であって、前
    記テスタ手段の出力データが前記ICが前記Xパラメータ値とYパラメータ値の
    前記組み合わせに基づいて作動している最中に前記測定に前記ICが合格したこ
    とを示すXパラメータ値とYパラメータ値の組み合わせのそれぞれに対応した前
    記図表のXY座標にシンボルを表示するものを有する装置。
  19. 【請求項19】 第1の可変集積回路(IC)作動パラメータ(X)と第2
    の可変集積回路(IC)作動パラメータ(Y)の各値の各種の組み合わせに関連
    して集積回路(IC)を測定して、ICが適切に作動するXパラメータとYパラ
    メータの各値の組み合わせの2次元範囲の境界上のXパラメータとYパラメータ
    の組み合わせを見つけた後で該2次元範囲の境界を早急に確定する方法であって
    、該方法が、 (a)前記YパラメータをYステップ量だけ変更して、Xパラメータ値とYパラ
    メータ値の現状の組み合わせを生成する工程と、 (b)Xパラメータ値とYパラメータ値の前記現状の組み合わせの基で作動して
    前記ICの測定を実行する工程と、 (c)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Xパラメ
    ータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合わせを
    生成する工程と、 (d)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Xパラメ
    ータ値を前記第3の方向とは反対の第4の方向に増加してXパラメータ値とYパ
    ラメータ値の新たな現状の組み合わせを生成する工程と、 (e)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Yパラメ
    ータ値を増加してXパラメータ値とYパラメータ値の新たな現状の組み合わせを
    生成して、工程bに戻る工程と、 (f)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を増加することによって生成され、更
    に前記ICが工程bで最後に実行された測定において合格した場合、Xパラメー
    タ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合わせを生
    成して、工程bに戻る工程と、 (g)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、X
    パラメータ値を増加してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成して、工程bに戻る工程と、 (h)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、X
    パラメータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成して、工程bに戻る工程と、 (i)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、Y
    パラメータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成して、工程bに戻る工程と、 (j)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、X
    パラメータ値を増加してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成して、工程bに戻る工程とを有する方法。
  20. 【請求項20】 前記請求項19に記載の方法であって、更に、 (k)工程c−jのうちの一つにおいて、工程aにおいて生成されたXパラメー
    タ値とYパラメータ値の組み合わせに整合するXパラメータ値とYパラメータ値
    の現状の組み合わせを生成するまで前記工程b−jを繰り返す工程を有する方法
  21. 【請求項21】 第1の可変集積回路(IC)作動パラメータ(X)と第2
    の可変集積回路(IC)作動パラメータ(Y)の各値の各種の組み合わせに関連
    して集積回路(IC)を測定して、ICが適切に作動するXパラメータとYパラ
    メータの各値のそれぞれの組み合わせの2次元範囲の境界上のXパラメータとY
    パラメータの組み合わせを見つけた後で該2次元範囲の境界を早急に確定する方
    法であって、該方法が、 (a)前記YパラメータをYステップ量だけ変更して、Xパラメータ値とYパラ
    メータ値の現状の組み合わせを生成する工程と、 (b)Xパラメータ値とYパラメータ値の前記現状の組み合わせの基で作動して
    前記ICの測定を実行する工程と、 (c)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、X
    パラメータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成する工程と、 (d)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、X
    パラメータ値を前記第3の方向とは反対の第4の方向に増加してXパラメータ値
    とYパラメータ値の新たな現状の組み合わせを生成する工程と、 (e)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、Y
    パラメータ値を増加してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成して、工程bに戻る工程と、 (f)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において不合格であった場合、X
    パラメータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合
    わせを生成して、工程bに戻る工程と、 (g)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Xパラメ
    ータ値を増加してXパラメータ値とYパラメータ値の新たな現状の組み合わせを
    生成して、工程bに戻る工程と、 (h)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Yパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Xパラメ
    ータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合わせを
    生成して、工程bに戻る工程と、 (i)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を減少することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Yパラメ
    ータ値を減少してXパラメータ値とYパラメータ値の新たな現状の組み合わせを
    生成して、工程bに戻る工程と、 (j)ICが工程bで最後に測定されたときのXパラメータ値とYパラメータ値
    の現状の組み合わせが前記Xパラメータ値を増加することによって生成され、更
    に、前記ICが工程bで最後に実行された測定において合格した場合、Xパラメ
    ータ値を増加してXパラメータ値とYパラメータ値の新たな現状の組み合わせを
    生成して、工程bに戻る工程及びとを有する方法。
  22. 【請求項22】 前記請求項20に記載の方法であって、更に、 (k)工程c−jのうちの一つにおいて、工程aにおいて生成されたXパラメー
    タ値とYパラメータ値の組み合わせに整合するXパラメータ値とYパラメータ値
    の現状の組み合わせを生成するまで前記工程b−jを繰り返す工程を有する方法
JP2000546249A 1998-04-24 1999-04-20 集積回路テスタ用のシュムープロット輪郭を発生する方法 Pending JP2002513158A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/065,754 1998-04-24
US09/065,754 US6079038A (en) 1998-04-24 1998-04-24 Method for generating a Shmoo plot contour for integrated circuit tester
PCT/US1999/008741 WO1999056142A1 (en) 1998-04-24 1999-04-20 Method for generating a shmoo plot contour for integrated circuit tester

Publications (1)

Publication Number Publication Date
JP2002513158A true JP2002513158A (ja) 2002-05-08

Family

ID=22064876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000546249A Pending JP2002513158A (ja) 1998-04-24 1999-04-20 集積回路テスタ用のシュムープロット輪郭を発生する方法

Country Status (5)

Country Link
US (1) US6079038A (ja)
EP (1) EP1078272A4 (ja)
JP (1) JP2002513158A (ja)
KR (1) KR20010041197A (ja)
WO (1) WO1999056142A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082330A1 (ja) * 2009-01-15 2010-07-22 株式会社アドバンテスト 被試験デバイスの特性を求める方法、プログラム及びそれを記憶した記憶媒体

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418387B1 (en) * 1999-06-28 2002-07-09 Ltx Corporation Method of and system for generating a binary shmoo plot in N-dimensional space
US6795788B2 (en) * 2000-06-06 2004-09-21 Hewlett-Packard Development Company, L.P. Method and apparatus for discovery of operational boundaries for shmoo tests
US20030093737A1 (en) * 2001-11-13 2003-05-15 Michael Purtell Event based test system having improved semiconductor characterization map
US6820021B2 (en) * 2002-11-01 2004-11-16 Hewlett-Packard Development Company, L.P. System and method for generating a shmoo plot by varying the resolution thereof
US6847909B2 (en) 2002-11-01 2005-01-25 Hewlett-Packard Development Company, L.P. System and method for generating a shmoo plot by tracking the edge of the passing region
US6820027B2 (en) 2002-11-01 2004-11-16 Hewlett-Packard Development Company, L.P. System and method for generating a shmoo plot by avoiding testing in failing regions
US20040098644A1 (en) * 2002-11-18 2004-05-20 John Wuu System and method for generating a graphical representation of fault data of a memory device under test
US6876207B2 (en) * 2003-08-01 2005-04-05 Hewlett-Packard Development Company, L.P. System and method for testing devices
US7519878B2 (en) * 2005-08-04 2009-04-14 Teradyne, Inc. Obtaining test data for a device
US7711524B2 (en) * 2005-12-19 2010-05-04 Verigy (Singapore) Pte. Ltd. Estimating boundaries of Schmoo plots
CN102288901B (zh) * 2011-09-01 2016-05-11 上海华虹宏力半导体制造有限公司 一种仿真数据的处理方法
US10068634B2 (en) 2016-03-16 2018-09-04 International Business Machines Corporation Simultaneous write and read calibration of an interface within a circuit
US10090065B1 (en) 2017-03-14 2018-10-02 International Business Machines Corporation Simultaneous write, read, and command-address-control calibration of an interface within a circuit
US11176010B2 (en) * 2019-04-15 2021-11-16 International Business Machines Corporation Circuit-cycle reproduction
CN113049943A (zh) * 2021-03-09 2021-06-29 普冉半导体(上海)股份有限公司 一种调整芯片参数的测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236372A (ja) * 1991-01-18 1992-08-25 Mitsubishi Electric Corp 半導体集積回路試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082330A1 (ja) * 2009-01-15 2010-07-22 株式会社アドバンテスト 被試験デバイスの特性を求める方法、プログラム及びそれを記憶した記憶媒体
JPWO2010082330A1 (ja) * 2009-01-15 2012-06-28 株式会社アドバンテスト 被試験デバイスの特性を求める方法、プログラム及びそれを記憶した記憶媒体

Also Published As

Publication number Publication date
EP1078272A4 (en) 2004-11-24
WO1999056142A1 (en) 1999-11-04
US6079038A (en) 2000-06-20
KR20010041197A (ko) 2001-05-15
EP1078272A1 (en) 2001-02-28

Similar Documents

Publication Publication Date Title
JP2002513158A (ja) 集積回路テスタ用のシュムープロット輪郭を発生する方法
US6333992B1 (en) Defect judgement processing method and apparatus
US5073960A (en) Image processing method using improved Bresenham algorithm in creating an outline of a figure to be painted and apparatus adopting the method
US20080002876A1 (en) Method and its apparatus for inspecting a pattern
US7307254B2 (en) Scanning electron microscope
WO2006134854A1 (ja) 画像処理装置、画像描画装置及びシステム
EP2387000B1 (en) Image measuring apparatus, program, and teaching method of image measuring apparatus
US4774461A (en) System for inspecting exposure pattern data of semiconductor integrated circuit device
EP3746742A1 (en) Method and apparatus for measuring surface finish of a workpiece
CN111919087B (zh) 一种生成校正线的方法和装置以及计算机可读记录介质
US20010035766A1 (en) IC test device and method
JP4847685B2 (ja) パターンサーチ方法
JP2007103645A (ja) パターン検査方法
JP4160656B2 (ja) プリント回路基板のテスト方法
JPH11257939A (ja) パターン寸法測定方法
JPH07182383A (ja) 機械設計用データ処理装置及びその方法
US6870388B2 (en) System and method for generating a SHMOO plot by varying the resolution thereof
JPH06232240A (ja) 画像認識位置合わせ装置
JP2858551B2 (ja) 布線検査データ作成方法
JP2957546B1 (ja) 半導体集積回路のテストパターン生成装置及び半導体集積回路のテストパターン生成方法
CN115130420B (zh) 集成电路版图图形的线对齐方法、系统、介质及电子设备
JP2005260019A (ja) プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体
JP2024003999A (ja) 基板検査装置および基板検査方法
JP5198040B2 (ja) 制御装置、検査装置および制御方法
JP2785751B2 (ja) 部品番号整列方法