JP2002512469A - 順次近似によるアナログ−デジタル変換器 - Google Patents

順次近似によるアナログ−デジタル変換器

Info

Publication number
JP2002512469A
JP2002512469A JP2000545252A JP2000545252A JP2002512469A JP 2002512469 A JP2002512469 A JP 2002512469A JP 2000545252 A JP2000545252 A JP 2000545252A JP 2000545252 A JP2000545252 A JP 2000545252A JP 2002512469 A JP2002512469 A JP 2002512469A
Authority
JP
Japan
Prior art keywords
interval
regions
reference level
inspection interval
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000545252A
Other languages
English (en)
Inventor
− エリク エクルンド、ヤン
エドマン、アンデルス
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2002512469A publication Critical patent/JP2002512469A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 本発明はアナログ信号値をデジタル信号値に変換する順次近似形式のアナログ−デジタル変換の方法及び装置に関し、各検査間隔に少なくとも3つの領域を画定し、前記領域が全検査間隔をカバーし、各領域が少なくとも1つの他の領域と重なるようにすること、最後の検査間隔が予め設定した値に到達するまで、各領域を新しいより小さな検査間隔に画定すること、1つの検査間隔のN個の領域がN−1個の基準レベルを与えるように、各冗長部分に基準レベルを画定すること、各検査間隔に少なくとも1つの基準レベルを、少なくとも他の1つの基準レベルと一致するように画定し、少なくとも1つのそのように一致する基準レベルが最も近接するより大きな検査間隔の領域により形成される2つの検査間隔に属するようにすること、前記デジタル信号値を求めるため、未知のサンプルされた値を1つの検査間隔の全ての基準レベルと比較し、それにより前記検査間隔の少なくとも2つの領域を消去できるようにすること、及び、続行する順次近似の処理において、前記未知のサンプルされた値を新しいより小さな検査間隔の全ての基準レベルと比較し、比較する基準レベルの各選択は最も近接する先行工程における結果とは無関係とし、前記未知のサンプルされた値が予め設定された精度で決められるまで続行すること、の各工程を含む。

Description

【発明の詳細な説明】
【0001】 (発明の属する技術分野) 本発明はアナログ−デジタル変換の方法及びアナログ−デジタル変換(ADC
)の装置に関し、好ましくは順次近似の原則(SA−ADC)を用いたアナログ
−デジタル変換の方法に関する。
【0002】 (従来の技術) デジタル信号処理においては、アナログ信号をデジタル信号に変換できること
が必要である。アナログ−デジタル変換器には実質的に費用と性能の異なる3つ
の異なる形式がある。費用はアナログ−デジタル変換器の回路の複雑性と、その
回路複雑性をもった回路要素を組み立てるのに必要な技術により決められる。性
能は代表的に変換の速度、分解度及び電力消費の点から評価される。
【0003】 順次近似の原則(SA−ADC)を用いたアナログ−デジタル変換器(ADC
)は2進検査のようなアルゴリズムにより制御される。アナログ−デジタル変換
器は、原則的に入力信号の瞬時値を格納するサンプリングユニット、既知の複数
の基準値を発生するデジタル−アナログ変換器(DAC)、前記格納された値と
基準値とを比較する比較器を含む。アルゴリズムは基準値の順序を、格納された
値が通常2進数により表される整数である測定スケ−ルにより決められるように
制御する。この原則は、アルゴリズムが次の比較に用いられるべき基準値を決定
する前に比較が終了しなければならない、という因果関係を有する要求により制
限される。このサイクルはSA−ADCの最大速度を限定する。
【0004】 他の問題は基準値の正確度である。電気回路において、値は指数曲線により設
定され、従って利用される時間が長いほど、値がより正確になる。これが動的誤
差を生じ、速度に依存する問題となる。この問題は、冗長コ−ドにより解決でき
る。エム.ピ−.ブイ.コウリ(M. P. V. Kolluri) ”12ビット、500NS
、サブレンジADC(A 12-BIT 500NS Subrange ADC)" 固体回路ジャ−ナル (Jo
urnal of Solid State Circuits), Vol.24, no.6, p.p. 1498-1506, 1989, 12月
を参照せよ。または、複数の比較器と複数の基準値を使用できる。P−Eダニエ
ルソン(Danielsson) の "二重比較器をもった順次近似を用いるA/D変換(A/D
conversion employing successive approximation with dual comparators" 、 報告番号 LITH-ISY-R-1796,951004, リンクオピングス大学( Linkopings Uni
versitet) を参照されたい。
【0005】 (発明の開示) 順次近似の原理を用いたアナログ信号値のデジタル信号値への変換についての
問題は、従来技術による方法がその近似の方法に依存する速度制限の要素を含む
ことである。本発明の目的は、検査の間隔の分割の改良とそこで準備される基準
レベルとにより近似処理の速度を増加することにある。
【0006】 本発明は上記の問題を解決するため、各検査間隔に少なくとも3つの領域を画
定し、上記領域が全検査間隔をカバーし、各領域が少なくとも1つの他の領域を
カバーし、また各領域は最後の検査間隔が予め設定した値に到達するまで、新し
いより小さい検査間隔に画定され、検査間隔内のN領域がN−1個の基準値を与
えるように各冗長部分内に基準値が画定され、各検査間隔における少なくとも1
つの基準レベルは、少なくとも1つの他の基準レベルと一致するように画定され
、少なくとも1つのそのように一致する基準レベルが最も近接したより大きな検
査間隔の領域により形成される2つの検査間隔に属するようにする。
【0007】 上記デジタル信号値を得るために、未知のサンプルされた値が検査間隔におい
て全ての基準レベルと比較され、それにより上記検査間隔の少なくとも1つの領
域は除去することができ、続行する順次近似の処理において、未知のサンプルさ
れた値は新しいより小さい検査間隔内の全ての基準値と比較され、そこでは比較
する基準レベルの選択は直前の先行する工程の結果とは無関係であり、前記未知
のサンプルされた値が予め設定された正確度をもって決定されるまで、続行され
る。
【0008】 上述の方法は好適にアナログ−デジタル変換器に構成される。
【0009】 本発明の利点は、近似方法が収斂性に関する大きな要求なしに実行できること
である。 本発明の他の利点は、ただ1つの比較器が用いられることである。 本発明の更に他の利点は、高速の実行を容易にすることである。 本発明を好ましい実施例により、添付の図面を参照して更に説明する。
【0010】 (好ましい実施例) 図1に値Xから値Y迄の検査間隔が示され、この検査間隔は未知のアナログ信
号値がデジタル信号値に変換されるときの値の間隔を表すことができる。上記検
査間隔は複数のより小さい検査間隔、すなわち好ましいデジタル信号値まで繰り
返される順次近似方法を用いるための、異なる領域に分割される。
【0011】 この実施例において、検査間隔X−Yは最初3つの領域a,b,cに分割され
る。これらの領域は絶対値において等しい。領域aはXレベルで始まり、Yレベ
ルの前の何処かで終わる。領域bはXまたはYの何れの端末値からも始まらない
が、X−Y間隔の中間点と共通の中間点をもつ。領域cはX−Y間隔内の何処か
のレベルから始まり、Yレベルで終わる。領域a,b,cの各領域は同じ検査間
隔内にある少なくとも他の1つの領域と一部重なる。すなわち領域aは少なくと
も領域bと一部重なり、領域cは少なくとも領域bと一部重なる。領域aとcは
図1の実施例によれば互いに一部重なっている。上記の領域の構成がいわゆる冗
長性を与える部分を形成する。従って、図1の実施例においては、b領域全体に
冗長性が存在する。
【0012】 この冗長部分に基準レベルが設けられる。検査間隔に3つの領域を用いる場合
は、恰も領域aと領域cが互いに重ならず、同じ点で終わりまた始まり、2つの
異なる冗長部分、すなわち領域c,bにより形成される1つの冗長部分と、領域
a,bにより形成される他の冗長部分が形成されるように見ることができる。各
冗長部分に基準レベルが設けられ、すなわち3つの領域については2つの基準レ
ベルが設けられ、4つの領域については3つの基準レベルが設けられ、N領域に
ついてはN−1の基準レベルが設けられる。かくして、図1の実施例においては
、2つの基準レベルが冗長部分に設けられる。
【0013】 図2は、図1の実施例においてこれらの基準レベルがどのようにして冗長部分
に設けられるか、の例を示す。どのように基準レベルが配置されるかに応じて、
実行される検査処理がより効率的、または非効率的になる。
【0014】 次の工程において、領域a,b,cはそれぞれ検査間隔に分割され、領域aは
領域a1,A2,A3を含む新しい検査間隔を形成し、領域bは領域b1,b2
,b3を含む新しい検査間隔を形成し、領域cは領域c1,c2,c3を含む新
しい検査間隔を形成する。この実施例において、新しい小さな検査間隔の各々は
、最も近接する上位の検査間隔の縮小されたコピーである。すなわち、領域a1
,a2,a3を含む検査間隔は領域a,b,cを含む検査間隔の縮小されたコピ
ーである。
【0015】 1つの検査間隔が3つの領域をもち、他の検査間隔が3つまたはそれ以上の領
域をもつことができる。従って、領域a1,a2,a3を含む検査間隔が、領域
bまたはcから形成される検査領域と同じ数の領域を含むという制限は無く、大
きな検査間隔は小さな検査間隔よりも多数の領域に分割されなければならない、
という制限も無い。1つの検査間隔に含まれる領域の長さが異なっても良い。各
領域a1,a2,a3は異なる長さでも良く、他の検査間隔の領域としても役立
つ。
【0016】 このように、図1において領域a,b,cはそれぞれ、新しい領域a1,a2
,a3;b1,b2,b3;c1,c2,c3を含む新しい検査間隔を形成して
いる。
【0017】 そのような新しい小さな検査間隔の各々において、前述のように含まれる領域
の数に従って2つまたはそれ以上の基準レベルが設けられる。前記新しい小さな
検査間隔の各々における基準レベルの少なくとも1つは、少なくとも1つの他の
基準レベルと共通であり、その場合前記少なくとも1つの他の基準レベルは同じ
分割工程の検査間隔に属する。すなわち、例えば領域aから形成される検査間隔
は、領域bから形成される検査間隔と共通の基準レベルをもち、領域cから形成
される検査間隔に属する基準レベルは、領域bから形成される検査間隔と共通の
基準レベルをもつ。図2には、領域a1,a2,a3;b1,b2,b3;c1
,c2,c3をもった検査間隔に属するR4,R5のような共通基準レベルの例
を示す。図2に示される実施例において、検査間隔の両方の基準レベルが他の基
準レベルと共通である。
【0018】 次の工程において、領域a1,a2,a3;b1,b2,b3;c1,c2,
c3は異なる検査間隔に分割され、領域a1は領域a11,a12,a13を含
む新しい検査間隔を形成し、領域a2は領域a21,a22,a23を含む新し
い検査間隔を形成し、領域a3は領域a31,a32,a33を含む新しい検査
間隔を形成し、領域b1は領域b11,b12,b13を含む新しい検査間隔を
形成し、領域b2は領域b21,b22,b23を含む新しい検査間隔を形成し
、領域b3は領域b31,b32,b33を含む新しい検査間隔を形成し、領域
c1は領域c11,c12,c13を含む新しい検査間隔を形成し、領域c2は
領域c21,c22,c23を含む新しい検査間隔を形成し、領域c3は領域c
31,c32,c33を含む新しい検査間隔を形成する。この実施例において、
新しい小さな検査間隔の各々は、最も近接する上記検査間隔の縮小されたコピー
に作られる。すなわち、例えば領域a11,a12,a13を含む検査間隔は領
域a1,a2,a3を含む検査間隔の縮小されたコピーである。
【0019】 基準レベルの構成に関して前に説明したように、これらの検査間隔は、該検査
間隔のN領域についてN−1の基準レベルを含む。また、各検査間隔の少なくと
も1つの基準レベルは、少なくとも1つの他の基準レベルと共通である。すなわ
ち、例えば領域a1から形成される検査間隔は、領域a2から形成される検査間
隔と共通の基準レベルをもち、領域a3から形成される検査間隔に属する基準レ
ベルは領域a2から形成される検査間隔と共通の基準レベルをもつ。図2におい
てR8,R9,R12,R13,R16,R17は共通基準レベルの例である。
図示されていないが、例えば共通基準レベルR13と共に共通基準レベルR5を
形成し、同じ方法で共通基準レベルR9が共通基準レベルR4と共に形成される
、ことが理解されるであろう。
【0020】 上述の分割は、最終の検査間隔が予め設定された所定の最終値に達するまで実
行される。
【0021】 図3に、近似方法を如何に実行するかのフローチャートの例を示す。図3の全
ての参照数字は図1、図2に関連する。
【0022】 第1の工程において、未知のサンプルされた値Vが前記検査間隔の基準レベル
の1つと比較される。ここでは、検査間隔はX−Yであり、基準レベルはR2で
ある。比較の第1の工程は図1、2に示される最初の間隔から開始しなければな
らないことはないことに注意すべきである。
【0023】 前記検査間隔はより大きな検査間隔の部分であり得る。すなわち、図1、2の
検査間隔X−Yは、最初のより大きな検査間隔の部分であり得る。換言すれば近
似方法は、未知のサンプルされた値がその検査間隔に含まれることが画定される
なら、任意の検査間隔において開始できる。
【0024】 近似方法の次の工程は、未知のサンプルされた値Vを基準レベルR1と比較す
ることである。もし最初の結果で、サンプルされた値Vが基準値R2より小さい
なら、図3の左の分岐を進む。もし反対に、その結果が未知のサンプルされた値
Vが基準値R2より大であれば、図3の右の分岐を進む。もし、V<R2なら、
領域aまたはbが関係し、領域cは消去できる。もし、V>R2なら、領域cが
関係し、領域aとbは消去できる。もし図3のフローチャートの左の分岐にある
とすれば、すなわち未知のサンプルされた値が基準値R2より小さく、領域aま
たはbが関係するとすると、未知のサンプルされた値Vと基準値R1の間の比較
の結果に関係なく、次の工程において未知のサンプルされた値VとR4が比較さ
れるべきである。これは、各検査間隔における少なくとも1つの基準値を他の検
査間隔における少なくとも1つの他の基準レベルと共通に構成し、前記他の検査
間隔の少なくとも1つが、最も近接したより大きな検査間隔の領域から形成され
るとき、未知のサンプルされた値Vを何れの次の基準値と比較すべきかを予測で
きる、ということによる。我々は今、図3のフローチャートの左の分岐にあって
、未知のサンプルされた値を基準レベルR1と比較せんとしているが、R1との
比較の結果と無関係に次の比較は未知のサンプルされた値とR4との間で行われ
るべきであるとして、該次の比較を予め準備することができることが理解できる
【0025】 従って、次の工程において、未知のサンプルされた値Vは基準値R4と比較さ
れるべきである。未知のサンプルされた値Vが基準値R1より小さいか、大きい
かによって、左または右の分岐、それぞれR4との比較をする分岐に進む。我々
が今左の分岐にある、すなわちR1との比較において未知のサンプルされた値V
が基準値R1より小さく、領域aが関係あり、領域bは消去されるとする。次の
工程において、未知のサンプルされた値VはR3に比較されるべきである。その
理由は、与えられた検査間隔、ここでは領域aにより形成される検査間隔につい
て、未知のサンプルされた値Vをその検査間隔の各基準値と比較すべきであるか
らである。例えば、検査間隔が4つの領域を含む場合、未知のサンプルされた値
Vは上記検査間隔の3つの基準レベルに比較される。
【0026】 従って次の工程において、前の工程の結果に関係なく未知のサンプルされた値
Vを基準値R3と比較すべきである。また、R4との比較の左の分岐にあると分
かったとき既に、R3との比較を準備することができる。続行する工程は常にそ
の前の工程の結果に無関係であるので、2つの比較を同じ繰返しループで行うこ
とができる。換言すれば、未知のサンプルされた値と基準値の間の比較の結果を
待つことなく、その結果が与えられる前に次の工程を準備することができる。こ
のように2つの比較が同じ繰返し処理においてなされるので、近似方法の速度を
高くすることができる。未知のサンプルされた値と基準値R4との比較において
、結果がV<R4とする。我々は再び左の分岐を進み、領域a1とa2が関係し
、領域a3は消去できることを知る。R3との比較において、次の工程において
は、R3との比較の結果に関係なくVはR8に比較されるべきであることを知る
【0027】 上述の処理は、未知のサンプルされた値Vが予め設定された精度により決定さ
れるまで続けられる。
【0028】 図3において、前の結果に関係のない比較は点線で囲まれている。例えば、図
3においてR4との比較の左の分岐は、未知のサンプルされた値がR1と比較さ
れる前の工程の結果に無関係である。
【0029】 本発明の近似方法は、アナログ−デジタル変換器の一部である。そのようなア
ナログ−デジタル変換器は、その機能と構造と共に従来技術において良く知られ
ており、かつ本発明の一部でないので、詳しい説明は行わない。
【0030】 本発明は上述の実施例に限定されることなく、添付の特許請求の範囲において
変更が可能であることが理解されるであろう。
【図面の簡単な説明】
【図1】 本発明により値Xから値Yまでの検査間隔が如何に分割されるかを説明する実
施例を示す。
【図2】 図1と同様の検査間隔の分割の実施例であり、基準レベルが参照数字で示され
る。
【図3】 本発明による近似方法のフローチャートを示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,UG,ZW),E A(AM,AZ,BY,KG,KZ,MD,RU,TJ ,TM),AE,AL,AM,AT,AU,AZ,BA ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GD,G E,GH,GM,HR,HU,ID,IL,IN,IS ,JP,KE,KG,KP,KR,KZ,LC,LK, LR,LS,LT,LU,LV,MD,MG,MK,M N,MW,MX,NO,NZ,PL,PT,RO,RU ,SD,SE,SG,SI,SK,SL,TJ,TM, TR,TT,UA,UG,UZ,VN,YU,ZA,Z W 【要約の続き】 し、比較する基準レベルの各選択は最も近接する先行工 程における結果とは無関係とし、前記未知のサンプルさ れた値が予め設定された精度で決められるまで続行する こと、の各工程を含む。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 アナログ信号値をデジタル信号値に変換する順次近似形式の
    アナログ−デジタル変換の方法であって、 各検査間隔に少なくとも3つの領域を画定し、前記領域が全検査間隔をカバー
    し、各領域が少なくとも1つの他の領域と重なるようにすること、 最後の検査間隔が予め設定した値に到達するまで、各領域を新しいより小さな
    検査間隔へ画定すること、 1つの検査間隔のN個の領域がN−1個の基準レベルを与えるように、各冗長
    部分に基準レベルを画定すること、 各検査間隔に少なくとも1つの基準レベルを、少なくとも1つの他の基準レベ
    ルと一致するように画定し、少なくとも1つのそのように一致する基準レベルが
    最も近接するより大きな検査間隔の領域により形成される2つの検査間隔に属す
    るようにすること、 前記デジタル信号値を求めるため、未知のサンプルされた値を1つの検査間隔
    の全ての基準レベルと比較し、それにより前記検査間隔の少なくとも2つの領域
    を消去できるようにすること、及び、 続行する順次近似の処理において、前記未知のサンプルされた値を新しいより
    小さな検査間隔の全ての基準レベルと比較し、比較する基準レベルの各選択は最
    も近接する先行工程における結果とは無関係とし、前記未知のサンプルされた値
    が予め設定された精度で決められるまで、続行すること、 の各工程を含むアナログ−デジタル変換の方法。
  2. 【請求項2】 各新しいより小さな検査間隔が最も近接するより大きな検査
    間隔の縮小であることを特徴とする、請求項1に記載の方法。
  3. 【請求項3】 各検査間隔の前記領域がその絶対値において等しいことを特
    徴とする、請求項2に記載の方法。
  4. 【請求項4】 アナログ信号値をデジタル信号値に変換する順次近似形式の
    アナログ−デジタル変換装置において、 各検査間隔に少なくとも3つの領域が画定され、前記領域が全検査間隔をカバ
    ーし、各領域が少なくとも1つの他の領域に重なるようにし、最後の検査間隔が
    予め設定した値に到達するまで、各領域を新しいより小さな検査間隔に画定し、
    1つの検査間隔のN個の領域がN−1個の基準レベルを与えるように、各冗長部
    分に基準レベルを画定し、各検査間隔に少なくとも1つの基準レベルを、少なく
    とも他の1つの基準レベルと一致するように画定し、少なくとも1つのそのよう
    に一致する基準レベルが最も近接するより大きな検査間隔の領域により形成され
    る2つの検査間隔に属するようにし、前記デジタル信号値を求めるため、未知の
    サンプルされた値を1つの検査間隔の全ての基準レベルと比較し、前記検査間隔
    の少なくとも2つの領域を消去できるようにし、さらに、前記続行される順次近
    似の処理において、前記未知のサンプルされた値を新しいより小さな検査間隔の
    全ての基準レベルと比較し、比較する基準レベルの各選択は直前の先行工程にお
    ける結果とは無関係とし、前記未知のサンプルされた値が予め設定された精度に
    達するまで続行する、ことを特徴とする前記アナログ−デジタル変換装置。
  5. 【請求項5】 各新しいより小さな検査間隔が、最も近接するより大きな検
    査間隔を縮小するように構成されることを特徴とする、請求項4に記載のアナロ
    グ−デジタル変換装置。
  6. 【請求項6】 各検査間隔の前記領域がその絶対値において互いに等しくな
    るように構成される、ことを特徴とする請求項5に記載のアナログ−デジタル変
    換装置。
JP2000545252A 1998-04-20 1999-04-20 順次近似によるアナログ−デジタル変換器 Abandoned JP2002512469A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9801367-5 1998-04-20
SE9801367A SE9801367L (sv) 1998-04-20 1998-04-20 Analog till digital omvandling med succesiv approximation
PCT/SE1999/000635 WO1999055005A1 (en) 1998-04-20 1999-04-20 Analog-to-digital converter with successive approximation

Publications (1)

Publication Number Publication Date
JP2002512469A true JP2002512469A (ja) 2002-04-23

Family

ID=20411014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000545252A Abandoned JP2002512469A (ja) 1998-04-20 1999-04-20 順次近似によるアナログ−デジタル変換器

Country Status (11)

Country Link
US (1) US6218976B1 (ja)
EP (1) EP1078468B1 (ja)
JP (1) JP2002512469A (ja)
KR (1) KR20010042720A (ja)
CN (1) CN1126259C (ja)
AU (1) AU4178299A (ja)
CA (1) CA2329119A1 (ja)
DE (1) DE69915613T2 (ja)
SE (1) SE9801367L (ja)
TW (1) TW418567B (ja)
WO (1) WO1999055005A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142932A (ja) * 2003-11-07 2005-06-02 Sanyo Electric Co Ltd Adコンバータ
CN1294479C (zh) * 2004-03-25 2007-01-10 四川长虹电器股份有限公司 模拟视频信号模式自动识别方法
CN101072032B (zh) * 2006-05-12 2010-05-12 中兴通讯股份有限公司 一种逐次逼近的模数转换电路
US7663518B2 (en) * 2006-10-10 2010-02-16 Analog Devices, Inc. Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity
EP2156563B1 (en) * 2007-06-06 2011-09-07 Nxp B.V. Circuit with a successive approximation analog to digital converter
US20100070221A1 (en) * 2008-09-13 2010-03-18 Nexus Technology System and Method for Sample Point Analysis with Threshold Setting
US8706435B2 (en) * 2010-05-06 2014-04-22 Tektronix, Inc. Signal detection and triggering using a difference bitmap
CN104143983B (zh) * 2013-05-10 2017-08-15 瑞昱半导体股份有限公司 连续逼近式模拟数字转换器及其方法
KR102170658B1 (ko) 2014-04-21 2020-10-27 삼성전자주식회사 축차근사형 아날로그-디지털 변환 장치 및 그 아날로그-디지털 변환 방법
US9608658B1 (en) * 2015-09-25 2017-03-28 Qualcomm Incorporated Segmented successive approximation register (SAR) analog-to-digital converter (ADC) with reduced conversion time

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646586A (en) 1969-04-28 1972-02-29 Tennelec Analogue-to-digital converter system
DE3337041C1 (de) * 1983-10-12 1985-04-18 Krautkrämer GmbH, 5000 Köln Schaltungsvorrichtung zur Logarithmierung und Digitalisierung analoger Signale
US4816166A (en) 1983-10-31 1989-03-28 The Dow Chemical Company Flocculation of coal particles and coal slimes
US5057841A (en) 1989-07-07 1991-10-15 U.S. Philips Corporation Analog-to-digital converter

Also Published As

Publication number Publication date
DE69915613D1 (de) 2004-04-22
WO1999055005A1 (en) 1999-10-28
CN1126259C (zh) 2003-10-29
CN1297614A (zh) 2001-05-30
US6218976B1 (en) 2001-04-17
SE511428C2 (sv) 1999-09-27
EP1078468A1 (en) 2001-02-28
DE69915613T2 (de) 2005-01-05
CA2329119A1 (en) 1999-10-28
KR20010042720A (ko) 2001-05-25
SE9801367D0 (sv) 1998-04-20
TW418567B (en) 2001-01-11
AU4178299A (en) 1999-11-08
EP1078468B1 (en) 2004-03-17
SE9801367L (sv) 1999-09-27

Similar Documents

Publication Publication Date Title
TWI320266B (en) Pipelined analog to digital converter with capacitor mismatch compensation
US7551114B2 (en) Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC
JP2002512469A (ja) 順次近似によるアナログ−デジタル変換器
JPH11506883A (ja) 分離された主及び修正出力を有するdac
US10778242B2 (en) Analog-to-digital converter device
JP2003533087A (ja) A/dコンバータの較正
US6229472B1 (en) A/D converter
US20200228129A1 (en) Analog-to-digital converter device
JPH07162310A (ja) コンバータ回路および信号を変換するための方法
US7002507B2 (en) Pipelined and cyclic analog-to-digital converters
US6583745B2 (en) A/D converter
CN115833835A (zh) 一种逐次逼近型模数转换器、过采样方法及装置
US6028545A (en) Muti-bit successive-approximation analog-to-digital converter with improved conversion speed
JP2009516231A (ja) n次元空間二分法に基づくベクトル量子化器
JPH0983369A (ja) 抵抗ストリング型d/a変換器、および直並列型a/d変換器
CN110380727B (zh) 一种混合型模数转换电路装置及转换方法
JPH08107354A (ja) パイプライン式逐次比較型a/d変換器
JP3049852B2 (ja) 逐次変換型ad変換器
JPH03159320A (ja) アナログ―ディジタル変換器
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
US20230143824A1 (en) Time interleaved analog to digital converter
JPH10173526A (ja) 逐次比較型a/d変換回路
JPH05191282A (ja) アナログデジタル変換精度テスト回路
JPH09219644A (ja) A/d変換方法およびa/d変換器
CN1378344A (zh) 逐次近似模/数转换集成电路的测试方法及电路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070807