JP2002509621A

JP2002509621A - アクティブマトリックスディスプレイを制御するための装置及び方法

Info

Publication number: JP2002509621A
Application number: JP51190398A
Authority: JP
Inventors: ダ・コスタ，ヴィクター，エム
Original assignee: シリコン・イメージ，インコーポレイテッド
Priority date: 1996-08-27
Filing date: 1997-08-27
Publication date: 2002-03-26
Anticipated expiration: 2017-08-27
Also published as: EP0978115A1; DE69711095T2; AU4167097A; JP3516268B2; KR100349826B1; US6100879A; CA2264786C; WO1998009269A1; DK0978115T3; CA2264786A1; EP0978115B1; DE69711095D1

Abstract

(57)【要約】アクティブマトリックスディスプレイを制御するためのスマートコントローラチップである。このコントローラチップ内には、アナログ基準レベルを生成するための回路が、ディジタルのタイミング及び制御信号を生成するための回路と共に組み込まれている。Ｄ／Ａアナログ回路と標準的なディジタルロジックの組み合わせにより、通常のディジタル機能に対するものだけでなく、表示ガンマのようなパネルのアナログ的な側面の制御にも対する全てのパネルの制御要求を処理するように、コントローラを一義的に適合させることができる。アナログ基準レベルとディジタル信号は、コントローラチップ内部のレジスタを使用してプログラムすることができる。これらのレジスタの内容は、外部のＰＲＯＭ、またはコントローラチップに組み込まれたフラッシュメモリに記憶されたディジタル値によって初めにプログラムされる。さらに、ホストシステム内のソフトウエアは、ホストシステムとコントローラチップの間のインターフェースを介して、これらのレジスタをプログラムすることができる。

Description

【発明の詳細な説明】アクティブマトリックスディスプレイを制御するための装置及び方法Ｉ．発明の背景１．技術分野この発明は、アクティブマトリックスディスプレイコントローラに関連する。アクティブマトリックスディスプレイコントローラは、通常は、特定用途向けの集積回路（ASIC）であり、アクティブマトリックスフラットパネルディスプレイに付随するサポートチップの一つである。このコントローラは、ホストシステムから表示データを受け取り、それを、制御信号及びタイミング信号と共にディスプレイパネルの列及び行ドライバに送信する。２．従来技術アクティブマトリックスディスプレイ技術のさまざまな側面における最近の進歩により、アクティブマトリックスディスプレイは、ここ数年急激に普及してきた。アクティブマトリックスディスプレイには、各表示セルに対応して一つのトランジスタまたはスイッチがある。アクティブマトリックスディスプレイは、先ず、セルの行のゲートをアクティブにするために、その行電極に指定電圧を加え、次に、その選択された行の各セルを所望の電圧レベルに充電するために列電極に適切なアナログデータ電圧を加えることによって動作する。アクティブマトリックスディスプレイにおいて現在のところ使用されるコントローラチップ（集積回路）は、完全にディジタル式である。しかし、アクティブマトリックスディスプレイを制御するためには、アナログ回路も必要である。具体的には、列電極にアナログデータ電圧を供給するディスプレイパネルの周辺部の列ドライバは、通常、ディジタル−アナログ変換を行うためにアナログ基準レベルを必要とし、これらのアナログ基準レベルは、ディスプレイの液晶の両端間の極性を反転させるよう変化可能であることが必要とされる。アナログ回路のサイズ、電力消費、及び発熱が大きいために、アナログ回路は、従来技術の完全にディジタル式のコントローラチップには組み込まれず、外部の回路で処理しなければならない。この外部回路があるために、アクティブマトリックスディスプレイシステムの製造及び組立が複雑になる。さらに、現在のコントローラチップは、特定のシステム用に非常に限定されたものである。コントローラチップは、通常、ある一定の目的に使用するアクティブマトリックスディスプレイ用に、また、ある一定のメーカーの周辺ドライバ用に設計される。例えば、あるフラットパネルディスプレイのメーカーが、異なる種類の列ドライバに切り換えることを決定した場合には、そのコントローラASIC （特定用途向け集積回路）は、通常は、再設計しなければならない。さらに、現在のコントローラチップは、ディスプレイの動作特性を動的に変更する能力においては、相当の制限がある。そのような特性の一つに、表示γ（di splay gamma、表示ガンマ）がある。この表示γは、表示セルすなわち画素によって放射される光量と、それを生成するために使用される電圧との関数関係を規定するものである。アクティブマトリックスディスプレイでは、この電圧は、列ドライバのアナログ出力である。γの式は、Light_out（出力光）＝電圧^γである。通常、表示用のソフトウエアは線形のγ特性、すなわち、放射される光量は電圧に比例するものと想定している。しかしながら、ＣＲＴ、アクティブマトリックスディスプレイ共に、電圧に対する光の応答においては、本質的に非線形特性を有する。アクティブマトリックスディスプレイでは、この非線形γ特性は、列ドライバに送られるアナログ基準レベルによって補正される。この表示γを補正する能力がある場合には、それは、融通の利かない、非効率的なものであるカラールックアップテーブル（CLUT）法を、通常、使用して実施される。CLUTを使用するシステムでは、所望のアナログ電圧を規定するディジタル値は、実際には、CLUTへのインデックスとして使用される。CLUT内の指示されたそれぞれの場所には、新たなディジタル値が記憶されている。この値が、アナログ電圧に変換されたときに所望の表示γを与える。非線形の表示γ特性を実現するためにカラールックアップテーブルを使用すると、同じ伝達値(transmissio n value)に対応するディジタル値の数が非常に多くなる。このために、ディジタル値が、通常６ビット（すなわち、６４レベル）に制限されているフラットパネルディスプレイでは、その価格が高くなる。特定の用途に対するディスプレイの要件に適合させるために、あるいは、ディスプレイパネルの伝達動作を変えてしまう温度変化を補償するために、動的な調整が可能となるように、表示γを変更するためのより柔軟性があって効率の良い方法が必要とされる。上述した理由により、ディジタル回路とアナログ回路を組み合わせて、ディスプレイシステムの製造及び組み立てにおける複雑さを軽減し、再設計することなく異なるシステムに適用可能なように十分に柔軟性があり、特定の用途に適合するようディスプレイの動作特性を変更すること、及びディスプレイパネルの伝達動作を変えてしまう温度変化を補償することが動的に可能な、フラットパネルディスプレイのコントローラが必要とされている。 II．要約本発明は、上述の要求を満足する、アクティブマトリックスディスプレイを制御するためのシステム及び方法に関連する。このシステム及び方法は、「スマート（smart）」コントローラチップを使用することを含む。アナログ基準レベルを生成するためのアナログ回路は、スマートコントローラチップ内にディジタル回路と共に組み込まれる。Ｄ／Ａアナログ回路と標準的なディジタルロジックの組み合わせによって、コントローラは、通常のディジタル機能に対するものだけでなく、表示γのようなパネルのアナログ的な側面の制御に対するすべてのパネル制御の要求に対処可能なように、一義的に適合される。このアナログ制御回路をプログラム可能な制御ASICに直接組み込むことにより、パネルのアナログ的な機能をソフトウエアによって制御することが可能となる。さらに、外部の基準回路を除去することによって、ディスプレイシステムの製造及び組立の複雑さが軽減されることになる。さらに、スマートコントローラチップはその内部に、アナログ基準レベルに相当するディジタル値を含むことができるプログラム可能なレジスタを含んでいる。これらのレジスタの内容は、外部のＰＲＯＭに記憶されたディジタル値によって初めにプログラムすることができる。この設計により、スマートコントローラチップを、再設計することなく異なるシステムに適用するのに十分に柔軟性を有するものとすることが可能となる。各特定のディスプレイシステム用にコントローラASICを再設計するかわりに、同一のスマートコントローラチップが、特定のディスプレイシステムに整合したプログラムを有する適切なＰＲＯＭと共に使用される。代替としては、こららのレジスタは、スマートコントローラチップに組み込まれたフラッシュメモリに記憶されたディジタル値によって初めにプログラムすることもできる。ホストシステム内のソフトウエアは、ホストシステムとスマートコントローラチップの間のインターフェースを介して、スマートコントローラチップの内部レジスタをプログラムすることもできる。これらのレジスタを、アナログ基準レベルに相当するディジタル値でプログラムすることによって、システムのソフトウエアは、表示γ特性カーブのような、ディスプレイの動作特性を動的に変更することができる。こうして、ホスト上で実行される特定のアプリケーションに適合させるための、または、ディスプレイパネルの環境における変化を補償するための、動的な調整がなされる。表示γを制御するこの方法は、CLUT法によって表示γを制御する方法に比べてかなりの利点がある。CLUT法においては、非常に多くの数のディジタル値が、通常、同一の送信値に対応するが、この方法では、各ディジタル値が、それぞれ唯一の送信値に対応する。 III．図面の簡単な説明図１は、アクティブマトリックスディスプレイの従来の制御システムを示すブロック図である。図２は、本発明の第１の好ましい実施態様において、比較的パワーの大きいアナログ基準レベルを出力するスマートコントローラを具備する、第１のディスプレイコントロールシステム（表示制御システム）を示すブロック図である。図３Ａは、本発明の第２の及び代替の実施態様において、比較的パワーの低いアナログ基準レベルを出力するスマートコントローラと、スマートコントローラの外部のバッファを具備する第２のディスプレイコントロールシステムを示すブロック図である。図３Ｂは、本発明の第３の及び代替の実施態様において、比較的パワーの低いアナログ基準レベルを出力するスマートコントローラと、その比較的パワーの低いアナログ基準レベルを利用することができる列ドライバを具備する第３のディスプレイコントロールシステムを示すブロック図である。図４Ａは、本発明の第１の好ましい実施態様における、第１のスマートコントローラチップを示すブロック図である。図４Ｂは、本発明の第２の及び代替の実施態様における、第２のスマートコントローラチップを示すブロック図である。図５は、従来の列ドライバの入力及び出力を示す概略ブロック図である。図６は、液晶の伝達カーブを示すグラフである。図７Ａは、本発明の第１の好ましい実施態様における、スマートコントローラ内のレジスタ、マルチプレクサ及びアナログ出力回路を具備するブロック図である。図７Ｂは、本発明の第２の及び代替の実施態様における、スマートコントローラ内のレジスタ、マルチプレクサ及びアナログ出力回路を具備するブロック図である。図８Ａは、線形の表示γのグラフである。図８Ｂは、第１の非線形の表示γのグラフである。図８Ｃは、第２の非線形の表示γのグラフである。 IV．好適な実施態様の説明以下に、本発明の好ましい実施態様を図面を参照して説明する。図１は、従来のコントローラチップ１０２を具備するアクティブマトリックスディスプレイの従来の制御システム１００を示すブロック図である。表示データと同期信号は、通常はコンピュータシステムであるホストシステム１０５から、ライン１０４を介してコントローラ１０２に入力される。コントローラ１０２は、列制御信号をライン１０６を介して、及び表示データをライン１０７を介して、ライン１０９を介してアクティブマトリックスディスプレイ１１０の列電極に接続される列ドライバ１０８に送る。コントローラ１０２は、また、行制御信号をライン１１２を介して、ライン１１５を介してアクティブマトリックスディスプレイ１１０の行電極に接続される行ドライバ１１４に送る。コントローラ１０２の外部には、コントローラ１０２からライン１１８を介して基準制御信号を受信し、ライン１２０を介して列ドライバ１０８にアナログ基準レベルを送る基準回路１１６がある。列ドライバ１０８が、低電圧の列ドライバである場合には、基準回路１１６は、ディスプレイ１１０の液晶の極性を反転させるために、アナログ基準レベルを、２つの固定された電圧レベルのどちらかに切り換えることもできる。液晶（ＬＣ）材料は、その両端に加えられる電圧の極性がある時間にわたって切り替わることを必要とする。そうでなければ、液晶材料に関する画質の問題が生じる。これは、ＬＣ反転（LC inversion）と呼ばれる。ＬＣ部材は、２つのコンデンサのプレートの間に挟まれる。一方のプレートは、マトリックススイッチによって列ドライバの出力に接続される。もう一方のプレートは、マトリックスのすべてのコンデンサの間に共有されている。この共通の電位は、通常、ＶＣＯＭと呼ばれている。高電圧の列ドライバは、液晶の極性を、ＶＣＯＭに対して正の電圧から、ＶＣＯＭに対して負の電圧に切り換えることができるように、十分な電圧範囲をそれ自体の出力上に有している。これらの高電圧ドライバは、また、正及び負の電圧レベルのいずれもが列ドライバに入力されるように十分なアナログ基準レベルを有している。従って、列ドライバ自体が、ＬＣ反転のすべての側面を取り扱うことができる。低電圧列ドライバが使用される場合には、ＬＣ部材の両端の極性は、ＶＣＯＭ電位もまた切り換わるときにのみ、切り換えることができる。この場合には、列ドライバは、その入力に一組の基準電位のみを取る。正の極性を駆動するために、ＶＣＯＭは、列出力より低い電圧に切り換えられ、正の基準電位が、その列ドライバに入力されなければならない。負の極性を駆動するためには、ＶＣＯＭを列出力よりも高い電圧に切り換えなければならず、かつ、負の基準電位を列ドライバに入力しなければならない。図２は、第１の好適なディスプレイコントロールシステム２００のブロック図である。この第１のディスプレイコントロールシステム２００は、第１の「スマート」コントローラチップ２０２、第１のシリアルバス２０４、プログラム可能な読み出し専用メモリ（ＰＲＯＭ）チップ２０６、及び第２のシリアルバス２０８を含んでいる。表示データと同期信号は、ライン１０４を介して、コンピュータシステム、または、テレビやビデオシステムのような他の装置でもありうるホストシステム１０５から、スマートコントローラ２０２に入力される。この第１のスマートコントローラ２０２は、ライン１０６を介して列制御信号を、及びライン１０７を介して表示データを、ディスプレイ１１０の列電極にライン１０９を介して接続される列ドライバ１０８に送信する。ディスプレイ１１０は、アクティブマトリックスディスプレイあるいは、それと同様に駆動される他のディスプレイとすることができる。第１のスマートコントローラ２０２は、また、行制御信号をライン１１２を介して、ディスプレイ１１０の行電極にライン１１５を介して接続される行ドライバ１１４に送信する。このシステム２００における第１のスマートコントローラ２０２は、従来システム１００では必要とされる外部の基準回路１１６を使用することなく、比較的ハイパワー（パワーの高い）のプログラム可能なアナログ基準レベルを、ライン１２０を介して列ドライバ１０８に対して駆動する。この外部基準回路１１６を除去することにより、アクティブマトリックスディスプレイシステムの製造及び組立の複雑さが軽減される。さらに、第１のスマートコントローラ２０２によって出力される、比較的ハイパワーのアナログ基準レベル、列及び行制御信号は、外部のＰＲＯＭ２０６によって第１のシリアルバス２０４を介して初めにプログラムされる。第１のシリアルバス２０４として使用することが可能な、典型的な業界標準のシリアルバス及びプロトコルは、Ｉ²Ｃバスである。外部のＰＲＯＭ２０６によって、第１のスマートコントローラ２０２の出力をプログラムできることにより、第１のスマートコントローラ２０２は、各特定のディスプレイシステムの特性に合わせて再設計することなく、それらの異なる各ディスプレイシステムで動作することが可能な柔軟性を有することになる。さらに、第２のシリアルバス２０８は、第１のスマートコントローラ２０２とホストシステム１０５との間で情報をやりとりするために使用される。この通信チャンネルを使用して、ホストシステム１０５内のソフトウエアは、第１のスマートコントローラ２０２によって出力される、アナログ基準レベル、列及び行制御信号を動的に変更することができる。第１及び第２のシリアルバス（２０４及び２０８）は、別々のバスである必要はなく、その代わりに同じバスとすることができるということに注意されたい。第１のスマートコントローラ２０２は、その出力を動的に変更することができることにより、特定の用途に適合するように、及び環境変化を補償するように、ディスプレイの動作特性を調整することができる。図３Ａは、第２の及び代替のディスプレイコントロールシステム３００のブロック図である。この第２のディスプレイコントロールシステム３００は、第２のスマートコントローラチップ３０２と駆動バッファ３０６を含んでいる。第１のディスプレイコントロールシステム２００と同様に、表示データと同期信号は、ライン１０４を介して、コンピュータシステムあるいは、テレビやビデオシステムのような他の装置であることが可能なホストシステム１０５から第２のスマートコントローラ３０２に入力される。この第２のスマートコントローラ３０２は、ライン１０６を介して列制御信号を、及びライン１０７を介して表示データを、ディスプレイ１１０の列電極にライン１０９を介して接続される列ドライバ１０８に送信する。ディスプレイ１１０は、アクティブマトリックスディスプレイあるいは、他の同様に駆動されるディスプレイとすることができる。スマートコントローラ３０２は、また、行制御信号を、ライン１１２を介して、ディスプレイ１１０の行電極にライン１１５を介して接続される行ドライバ１１４に送信する。さらに、第１のディスプレイコントロールシステム２００と同様に、第２のスマートコントローラ３０２によって出力される列及び行制御信号は、この第２のスマートコントローラ３０２の外部にあるＰＲＯＭ２０６によって、第１のシリアルバス２０４を介して初めのうちにプログラムされる。第１のシリアルバス２０４として使用することが可能な、典型的な業界標準のシリアルバス及びプロトコルは、Ｉ²Ｃバスである。代替的には、この初期のプログラミングは、第２のスマートコントローラ３０２に組み込まれたフラッシュメモリ３０３によって提供することができる（この場合には、外部のＰＲＯＭ２０６は必要ではない）。さらにまた、第１のディスプレイコントロールシステム２００と同様に、第２のシリアルバス２０８は、第２のスマートコントローラ３０２とホストシステム１０５との間で情報をやりとりするために使用される。この通信チャンネルを使用して、ホストシステム１０５内のソフトウエアは、スマートコントローラ３０２によって出力される列及び行制御信号を、動的に変更することができる。第１及び第２のシリアルバス（２０４及び２０８）は、別々のバスである必要はなく、その代わりに同じバスとすることができるということに、再度注意されたい。第１のディスプレイコントロールシステム２００とは異なり、比較的ハイパワーのアナログ基準レベルを、列ドライバ１０８に向けてライン１２０上に駆動するために、外部の駆動バッファ３０６が、第２のディスプレイコントロールシステム３００において必要とされる。第２のスマートコントローラ３０２は、ライン３０４を介して、比較的ローパワー（低パワー）のアナログ基準レベルを外部の駆動バッファ３０６に出力する。外部の駆動バッファ３０６は、このローパワーのアナログ基準レベルを受信して、ハイパワーのアナログ基準レベルをライン１２０上に、列ドライバ１０８に向けて駆動する。第１のディスプレイコントロールシステム２００と同様に、第２のディスプレイコントロールシステム３００は、従来のディスプレイシステム１００に比べて低コストであり、かつ複雑ではなく、コントローラ３０２またはホストシステム１０５によってプログラム可能なアナログ基準レベルを出力する。第１のディスプレイコントロールシステム２００に対する第２のディスプレイコントロールシステム３００の利点は、外部バッファ３０６を、使用する特定の列ドライバ１０８の駆動要件にその駆動能力が適合するように、容易に変更できるということである。図３Ｂは、第３の及び代替のディスプレイコントロールシステム３５０のブロック図である。この第３のディスプレイコントロールシステム３５０は、第２のスマートコントローラチップ３０２と、比較的ローパワーのアナログ基準レベルのみを必要とする列ドライバ３５４を含んでいる。第２のディスプレイコントロールシステム３００と同様に、表示データと同期信号は、ライン１０４を介して、コンピュータシステム、あるいは、テレビやビデオシステムのような他の装置であることが可能なホストシステム１０５から第２のスマートコントローラ３０２に入力される。この第２のスマートコントローラ３０２は、ライン１０６を介して列制御信号を、及びライン１０７を介して表示データを、ディスプレイ１１０の列電極にライン１０９を介して接続される列ドライバ１０８に送信する。ディスプレイ１１０は、アクティブマトリックスディスプレイあるいは、他の同様に駆動されるディスプレイとすることができる。スマートコントローラ３０２は、また、行制御信号を、ライン１１２を介して、ディスプレイ１１０の行電極にライン１１５によって接続される行ドライバ１１４に送信する。さらに、第２のディスプレイコントロールシステム３００と同様に、第２のスマートコントローラ３０２によって出力される列及び行制御信号は、この第２のスマートコントローラ３０２の外部にあるＰＲＯＭ２０６によって、第１のシリアルバス２０４を介して初めのうちにプログラムされる。第１のシリアルバス２０４として使用することが可能な、典型的な業界標準のシリアルバス及びプロトコルは、Ｉ²Ｃバスである。代替的には、これらのレジスタは、スマートコントローラチップに組み込まれたフラッシュメモリ３０３によって、初めにプログラムすることができる（この場合には、ＰＲＯＭ２０６は必要ではない）。さらにまた、第２のディスプレイコントロールシステム３００と同様に、第２のシリアルバス２０８は、第２のスマートコントローラ３０２とホストシステム１０５との間で情報をやりとりするために使用される。この通信チャンネルを使用して、ホストシステム１０５内のソフトウエアは、スマートコントローラ３０２によって出力される列及び行制御信号を、動的に変更することができる。第１及び第２のシリアルバス（２０４及び２０８）は、別々のバスである必要はなく、代わりに同じバスとすることができるということに、再度注意されたい。第２のディスプレイコントロールシステム３００とは異なり、比較的ハイパワーのアナログ基準レベルを列ドライバ１０８に向けて、ライン１２０上に駆動するために、外部の駆動バッファ３０６は必要とはされない。代わりに、第２のスマートコントローラ３０２は、ライン１２０を介して、ローパワーのアナログ基準レベルを利用することができる列ドライバ３５４に、比較的ローパワーのアナログ基準レベルを直接出力する。図４Ａは、第１のディスプレイコントロールシステム２００に組み込まれた第１のスマートコントローラ２０２のより詳細なブロック図である。第１のスマートコントローラ２０２は、データ／同期入力回路４０２、データ出力回路４０４、チップ制御回路４０６、レジスタ入力回路４０８、プログラム可能なレジスタ４１０、マルチプレクサ回路４１３、列制御回路４１９、行制御回路４２１、ハイパワーアナログ出力回路４１６、及びオプションとしてのフラッシュメモリ３０３を具備している。データ／同期入力回路４０２は、ホストシステム１０５からライン１０４を介して、表示データ及び同期信号を受信する。データ／同期入力回路４０２は、ライン４０３を介してデータ出力回路４０４に、及びライン４０５を介してチップ制御回路４０６に接続される。レジスタ入力回路４０８は、第１のシリアルバス２０４を介して外部のＰＲＯＭ２０６から、及び第２のシリアルバス２０８を介してホストシステム１０５からディジタル値を受信することができる。レジスタ入力回路４０８は、ライン４０９を介してレジスタ４１０に接続される。代替的には、レジスタ入力回路４０８は、フラッシュメモリ３０３からディジタル値を受信することができる。レジスタ４１０は、ライン４１１を介してチップ制御回路４０６に接続される。レジスタ４１０は、また、ライン４１２を介してマルチプレクサ（ＭＵＸ）回路４１３に接続され、このマルチプレクサ回路は、ライン４１４を介してチップ制御回路４０６に、さらに、ライン４１５を介してハイパワーアナログ出力回路４１６に接続される。チップ制御回路４０６は、ライン４０５を介してデータ／同期入力回路４０２から、及び、ライン４１１を介してプログラム可能なレジスタ４１０から情報を受け取る。こうして受信した情報を使用して、チップ制御回路４０６はタイミング及び制御信号を、ライン４１７を介してデータ出力回路４０４に、ライン４１８を介して列制御回路４１９に、ライン４２０を介して行制御回路４２１に、及びライン４２２を介してハイパワーアナログ出力回路４１６に送信する。データ出力回路４０４は、ライン４０３を介してデータ／同期入力回路４０２から表示データ信号を、ライン４１７を介してチップ制御回路４０６からタイミング及び制御信号を受信する。データ出力回路４０４は、ライン１０７を介して列ドライバ１０８に表示データ信号を送信する。列制御回路４１９は、ライン４１８を介してチップ制御回路４０６からタイミング及び制御信号を受信する。列制御回路４１９は、ライン１０６を介して列ドライバ１０８にタイミング及び制御信号を送信する。行制御回路４２１は、ライン４２０を介してチップ制御回路４０６からタイミング及び制御信号を受信する。行制御回路４２１は、ライン１１２を介して行ドライバ１１４にタイミング及び制御信号を送信する。最後に、ハイパワーアナログ出力回路４１６は、ライン４２２を介してチップ制御回路４０６からタイミング及び制御信号を、及び、ライン４１５を介してＭＵＸ回路４１３からディジタル値を受信する。ハイパワーアナログ出力回路４１６は、ライン１２０を介して列ドライバ１０８に、比較的ハイパワーのアナログ基準レベルを送る。図４Ｂは、第２のディスプレイコントロールシステム３００または第３のディスプレイコントロールシステム３５０のいずれかに組み込まれた第２のスマートコントローラ３０２のより詳細なブロック図である。第１のスマートコントローラ２０２と同様に、第２のスマートコントローラ３０２は、データ／同期入力回路４０２、データ出力回路４０４、チップ制御回路４０６、レジスタ入力回路４０８、プログラム可能なレジスタ４１０、マルチプレクサ回路４１３、列制御回路４１９、及び行制御回路４２１を具備している。第１のスマートコントローラ２０２とは異なり、第２のスマートコントローラ３０２は、ローパワーアナログ出力回路４５０を含んでいる。データ／同期入力回路４０２は、ライン１０４を介してホストシステム１０５から、表示データ及び同期信号を受信する。データ／同期入力回路４０２は、ライン４０３を介してデータ出力回路４０４に、及びライン４０５を介してチップ制御回路４０６に接続される。レジスタ入力回路４０８は、第１のシリアルバス２０４を介して外部のＰＲＯＭ２０６から、及び、第２のシリアルバス２０８を介してホストシステム１０５から、ディジタル値を受信することができる。レジスタ入力回路４０８は、ライン４０９を介してレジスタ４１０に接続される。代替的には、レジスタ入力回路４０８は、フラッシュメモリ３０３からディジタル値を受信することができる。レジスタ４１０は、ライン４１１を介してチップ制御回路４０６に接続される。レジスタ４１０は、また、ライン４１２を介してマルチプレクサ（ＭＵＸ）回路４１３に接続され、このマルチプレクサ回路は、ライン４１４を介してチップ制御回路４０６に、及び、ライン４１５を介してローパワーアナログ出力回路４５０に接続される。チップ制御回路４０６は、ライン４０５を介してデータ／同期入力回路４０２から、及び、ライン４１１を介してプログラム可能なレジスタ４１０から情報を受信する。こうして受信した情報を使用して、チップ制御回路４０６はタイミング及び制御信号を、ライン４１７を介してデータ出力回路４０４に、ライン４１８を介して列制御回路４１９に、ライン４２０を介して行制御回路４２１に、及びライン４２２を介してローパワーアナログ出力回路４５０に送信する。データ出力回路４０４は、ライン４０３を介してデータ／同期入力回路４０２から表示データ信号を、ライン４１７を介してチップ制御回路４０６からタイミング及び制御信号を受信する。データ出力回路４０４は、ライン１０７を介して列ドライバ１０８に表示データ信号を送信する。列制御回路４１９は、ライン４１８を介してチップ制御回路４０６からタイミング及び制御信号を受信する。列制御回路４１９は、ライン１０６を介して列ドライバ１０８にタイミング及び制御信号を送信する。行制御回路４２１は、ライン４２０を介してチップ制御回路４０６からタイミング及び制御信号を受信する。行制御回路４２１は、ライン１１２を介して行ドライバ１１４にタイミング及び制御信号を送信する。最後に、ローパワーアナログ出力回路４５０は、ライン４２２を介してチップ制御回路４０６からタイミング及び制御信号を、及び、ライン４１５を介してＭＵＸ回路４１３からディジタル値を受信する。第２のスマートコントローラ３０２が、第２のディスプレイコントロールシステム３００で使用される場合には、ローパワーアナログ出力回路４５０は、ライン３０４を介して駆動バッファ３０６にローパワーのアナログ基準レベルを送信する。第２のスマートコントローラ３０２が、第３のディスプレイコントロールシステム３５０で使用される場合には、ローパワーアナログ出力回路４５０は、ライン１２０を介して、ローパワーのアナログ基準レベルを利用することができる列ドライバ３５４に、ローパワーのアナログ基準レベルを送信する。図５は、列ドライバ（１０８または３５４）の入力／出力を示す概略ブロック図てある。列ドライバ（１０８または３５４）は、入力としてＸ＋１のアナログ基準レベル（Ｖ０，Ｖ１，．．．，ＶＸ）（ハイパワーかローパワーのいずれか）をライン（１２０または３０４）を介して、及びディジタル表示データをライン１０７を介して、さらに、制御及びタイミング信号をライン１０６を介して受信する。列ドライバ（１０８または３５４）は、ライン１０９を介してディスプレイ１１０の列電極に加えられる、多数（ｐ＋１）のアナログ電圧を出力する。ｎビットの表示データ値のそれぞれは、ラッチされて、Ｘ＋１のアナログ基準レベルを使用してｐ＋１のアナログ電圧の一つに変換される。変換プロセスにおいて、Ｘ＋１のアナログ基準レベルは、液晶ディスプレイ（ＬＣＤ）の非線形伝達曲線(transfer curve)６０２に近似するように、通常は使用される。図６は、典型的な非線形ＬＣＤ伝達曲線６０２のグラフである。表示画素（ピクセル）の透過率（transmission、伝達度）が、画素の両端に加えられる電圧に対してプロットされている。説明のために、透過率における線形ステップに対応するＶ０からＶ９まで（Ｘ＝９）の基準電圧を示している。これらの基準電圧は、ｎビットのデータ値を、ライン１０９を介してディスプレイ１１０の列電極に加えられるアナログ電圧に変換するために、列ドライバ（１０８または３５４）によって使用されるアナログ基準レベルである。図７Ａは、図４Ａにおけるハイパワーアナログ出力回路４１６、あるいは、図４Ｂにおけるローパワーアナログ出力回路４５０のいすれかを具備する、第１の好適な実施態様７００のブロック図である。この第１の実施態様では、Ｄ／Ａ変換器７０２が、その数個を、スマートコントローラチップ（２０２または３０２）に容易に組み込めるように十分小さいサイズであることが必要である。図７Ａに示すように、Ｘ＋１個の内部ディジタル−アナログ（Ｄ／Ａ）変換器７０２は、アナログ基準レベル（Ａ０，Ａ１，．．．，ＡＸ）を出力する。ローパワーアナログ出力回路４５０については、Ｄ／Ａ変換器７０２の出力は、比較的低パワーである。ハイパワーアナログ出力回路４１６については、Ｄ／Ａ変換器７０２の出力は、よりハイパワーでなければならない。Ｄ／Ａ変換器７０２は、ライン４１５を介して、ＭＵＸ回路４１３内のＸ＋１個の２入力１出力マルチプレクサ７０４から入力信号を受信する。それぞれの２入力１出力マルチプレクサ７０４は、極性（ＰＯＬ）信号によって制御されて、２つの基準値であるＲＥＦ＋、ＲＥＦ−のいずれかを選択する。ＰＯＬ信号は、チップ制御回路４０６からライン４１４を介して、ＭＵＸ回路４１３によって受信される。これらの基準値ＲＥＦ＋、ＲＥＦ−のそれぞれは、プログラム可能なレジスタ４１０内の２（Ｘ＋１）のレジスタファイルの一つに記憶された多数のディジタル値の中から、ライン４１２を介して選択される。各レジスタファイルの多数のディジタル値の中から選択することは、さまざまな手段によって実行することができる。例えば、図７Ａに示すように、５つのディジタル値を各レジスタファイルに記録している、２（Ｘ＋１）個の５入力１出力マルチプレクサ７０６を使用することができる。これらの５入力１出力マルチプレクサ７０６は、ライン４１４を介してチップ制御回路４０６から受信される曲線選択（ＣＵＲ）信号によって制御される。レジスタファイルの各ディジタル値を、異なる伝達曲線に対応させることができる。従って、全体として見れば、レジスタファイルにより、スマートコントローラ（２０２または３０２）は、曲線Ａ、曲線Ｂ、曲線Ｃ等によって示される、複数の伝達曲線を記憶することができる。図７Ａに示すように、＋と−の記号で示す、各伝達曲線の２つのバージョンを、２つの関連するレジスタファイルに記憶することができる。２入力１出力マルチプレクサ７０４は、ＰＯＬ信号の値に応じて、伝達曲線の＋と−のバージョンのどちらを、Ｄ／Ａ変換器７０２への入力として使用するかを選択する。ＰＯＬ信号は、チップ制御回路４０６によって発生することができ、表示行時間（disp lay line time）の任意の時点で、伝達曲線の＋と−のバージョンを切り換え、あるいは、選択された基準値を伝達曲線の＋または−のバージョンに固定する。伝達曲線の＋及び−のバージョンを切り換えることの用途の一つは、行のアドレスの間に、ＬＣ（液晶）部材の極性を反転することである。Ｄ／Ａ変換器７０２のアナログ出力は、液晶の伝達曲線の非線形性を正しく補償するのに十分高い解像度でなければならない。すなわち、Ｄ／Ａ変換器７０２のアナログ出力を、列ドライバ（１０８または３５４）の出力の精度よりも高い精度に調整することができるように、レジスタファイルのディジタル値は、十分なビット数を有していなければならない。現在の列ドライバは、典型的には、２０ｍＶのオーダーの精度を有している。液晶の伝達曲線全体（正、負の両方）をカバーしなければならないので、アナログ出力に対して現在のところ必要な電圧範囲は、およそ１０Ｖである。Ｄ／Ａ変換器７０２が、ディジタル値をアナログ値に線形的に変換する場合には、１０Ｖ／２０ｍＶ＝５００で、２⁹＝５１２なので、ディジタル値は少なくとも９ビットの精度をもっていなければならない。図７Ａでは、各ディジタル値に対するビット数はｍである。従って、上記の計算を利用すると、ｍは最低９でなければならない。非線形のＤ／Ａ変換器７０２が使用される場合は、伝達度が電圧と共に急激に変化する伝達曲線の区間に、最高のアナログ精度を集中させることにより、また、伝達度の変化がそれほど急激ではない伝達曲線の区間については、より大きな誤差を許容することにより、ビット数を減少させることができる。図７Ｂは、図４Ａのハイパワーアナログ出力回路４１６または、図４Ｂのローパワーアナログ出力回路４５０のいずれかを具備する、第２の及び代替の実施態様を示すブロック図である。この第２の実施態様は、Ｄ／Ａ変換器７０２のサイズが大きくて、それら数個をスマートコントローラチップ（２０２または３０２）に容易には組み込むことができない場合に、好適なものである。第１の実施態様７００とは異なり、第２の実施態様７５０では、一つのＤ／Ａ変換器７５２が、Ｘ＋１のすべてのアナログ基準レベル（Ａ０，Ａ１，．．．ＡＸ）を駆動するために使用される。Ｄ／Ａ変換器７５２への入力は、（Ｘ＋１）入力１出力マルチプレクサ７５４からくる。この（Ｘ＋１）入力１出力マルチプレクサ７５４は、２入力１出力マルチプレクサ７０４によって出力されるＸ＋１個のディジタル基準値の一つを選択する。（Ｘ＋１）入力１出力マルチプレクサ７５４は、ライン４１４を介してチップ制御回路４０６から受信される選択（ＳＥＬ）信号によって制御される。Ｄ／Ａ変換器７５２の各アナログ出力は、リフレッシュ回路７５６によって、Ｘ＋１個のサンプル及びホールド（Ｓ／Ｈ）回路７５８の特定の一つに供給される。アナログ出力が供給されるその特定のＳ／Ｈ回路７５８は、（Ｘ＋１）入力１出力マルチプレクサ７５４によって選択されたディジタル基準値に対応する。Ｓ／Ｈ回路７５８は、通常は、ダイナミックな記憶手段（dynamic storage）を使用するので、リフレッシュ回路７５６は、Ｓ／Ｈ回路７５８内に記憶されたアナログ値をリフレッシュするために、連続的に動作していなければならない。各Ｓ／Ｈ回路７５８の出力において、バッファ７６０が、出力されるアナログ基準レベルの駆動能力を増強する。ハイパワーアナログ出力回路４１６に対しては、バッファ７６０は比較的ハイパワーでなければならない。ローパワーアナログ出力回路４５０に対しては、バッファ７６０は、比較的ローパワーでなければならない。第１の実施態様７００と同様に、第２の実施態様７５０では、各２入力１出力マルチプレクサ７０４は、２つの基準値ＲＥＦ＋とＲＥＦ−のいずれかを選択する。これらの基準値のそれぞれは、レジスタ４１０内の一組のレジスタファイルの一つに記憶された多数のディジタル値の中から選択される。各レジスタファイルの多数のディジタル値の中から選択することは、さまざまな手段によって実行することができる。例えば、図７Ｂでは、５入力１出力マルチプレクサ７０６が使用される。さらに、第１の実施態様７００と同様に、第２の実施態様７５０では、レジスタファイルの多数のディジタル値の各々を、異なる伝達曲線に対応させることができる。従って、全体として見れば、レジスタファイルにより、スマートコントローラ（２０２または３０２）は、曲線Ａ、曲線Ｂ、曲線Ｃ等によって示される、複数の伝達曲線を記憶することができる。例えば、図７Ｂでは、伝達曲線の総数は５である。さらに、第１の実施態様７００と同様に、第２の実施態様７５０では、スマートコントローラ（２０３または３０２）は、各伝達曲線の２つのバージョンを２つの関連するレジスタファイルに記憶する。＋と−の記号はこの２つの異なるバージョンを示す。２入力１出力マルチプレクサ７０４は、（Ｘ＋１）入力１出力マルチプレクサ（ＭＵＸ）７５４への入力として、伝達曲線の＋と−のどちらのバージョンを使用するかを選択する。２入力１出力マルチプレクサ７０４は、ラィン４１４を介してチップ制御回路４０６から受信される内部の極性（ＰＯＬ）信号によって制御される。ＰＯＬ信号は、２入力１出力マルチプレクサ７０４が、表示行時間の任意の時点で、基準値ＲＥＦ＋とＲＥＦ−を切り換えるように、または、選択された基準値を伝達曲線の＋または−のバージョンに固定するようにプログラム可能である。最後に、第１の実施態様７００と同様に、アナログ基準レベル（Ａ０，Ａ１，．．．，ＡＸ）は、液晶の伝達曲線の非線形性を正しく補償することができるために十分高い解像度でなければならない。すなわち、Ｄ／Ａ変換器７５２のアナログ出力を、列ドライバ（１０８または３５４）の出力の精度よりも高い精度に調整することができるように、レジスタファイルのディジタル値は、十分なビット数を有していなければならない。現在の列ドライバは、典型的には２０ｍＶのオーダーの精度を有している。液晶の伝達曲線全体（正、負の両方）をカバーしなければならないので、アナログ出力に対して現在のところ必要な電圧範囲は、およそ１０Ｖである。Ｄ／Ａ変換器７５２が、ディジタル値をアナログ値に線形的に変換する場合には、１０Ｖ／２０ｍＶ＝５００で、２⁹＝５１２なので、ディジタル値は少なくとも９ビットの精度をもっていなければならない。図７Ｂでは、各ディジタル値に対するビット数はｍである。従って、上記の計算を利用すると、ｍは最低９でなければならない。非線形のＤ／Ａ変換器７５２が使用される場合は、伝達度が電圧と共に急激に変化する伝達曲線の区間に、最高のアナログ精度を集中させることにより、また、伝達度の変化がそれほど急激ではない伝達曲線の区間については、より大きな誤差を許容することにより、ビット数を減少させることができる。表示γの３つのグラフが、図８Ａ、８Ｂ及び８Ｃに示されている。ディスプレイの伝達度対ＤＡＣの値をプロットしたものが、表示γとして知られている。図８Ａは、線形の表示γを示している。線形の表示γを得るために、アナログ基準レベルは、ＤＡＣの値の関数として伝達度における線形ステップを実現するように選択される。表示画像のあるタイプについては、線形γ以外の表示γが望ましい場合がしばしばある。例えば、非線形のγは、印刷したものに合致させるために、画像の全体的な再現について正確な制御が必要とされる、画像作成作業（im aging work）にとって有効である。そのような画像作成作業は、陰極線管（ＣＲＴ）ディスプレイよりも色範囲を広くすることが可能なフラットパネルディスプレイが、デスクトップパブリシング及びグラフィックアートに使用するためのデスクトップ型のＣＲＴにとって代わり始めるにつれて、重要になるであろう。列ドライバに対するアナログ基準レベルによってγ表示を制御することは、表示γを制御するための優れた手法であり、カラールックアップテーブル（CLUT）法による制御に対して大きな利点を有する。非線形のγを実現するためにカラールックアップテーブルを使用すると、同一の伝達値を有する多くのＤＡＣの値を生じてしまう。このために、ＤＡＣの値が通常は６４レベルに制限されているフラットパネルディスプレイの価格が高くなる。代わりに、アナログ基準レベルを調整することにより、全てのＤＡＣの値が唯一の伝達値に対応する。さらに、アナログ基準レベルを調整する方法を使用することにより、使用する用途に応じてユーザが表示γを調整することができるように、アナログ基準レベルをホストシステム１０５内のソフトウエアによって設定することができる。また、メーカーは、種々のγ曲線をスマートコントローラチップ（２０３または３０２）に予めプログラムすることができ（図７Ａ及び７Ｂの曲線Ａ、曲線Ｂ等参照）、また、ホストシステム内のソフトウエアによって、予めプログラムされた異なる曲線の中から簡単に選択することができる。アナログ基準レベルを調整することにより、ディスプレイ内の温度変化を補償するのに役立てることもできる。温度が変化するにつれて、液晶に対する伝達曲線（図６参照）は、より高い電圧かまたはより低い電圧の方にシフトする。この結果、ディスプレイの特性が、特にグレースケール画像に対して変化してしまう。スマートコントローラ（２０２または３０２）は、アナログ基準レベルを調整することができるので、そのような温度変化に対して補償する能力を有する。スマートコントローラ（２０２または３０２）が自身に入力される外部の信号を使用して、予めプログラムされた、温度−補償済みγ曲線の中から選択することも、また、ホストシステム１０５内のシステムソフトウエアによってアナログ基準レベルを変化させることも可能である。

【手続補正書】【提出日】平成１１年３月２４日（１９９９．３．２４）【補正内容】【図７】【手続補正書】【提出日】平成１３年４月２６日（２００１．４．２６）【補正内容】２．特許請求の範囲１．アクティブマトリックスディスプレイの列及び行ドライバを制御するための、単一集積回路デバイスであって、前記行ドライバに対して供給されたディジタルのタイミング信号及び制御信号を生成するための行制御回路と、前記列ドライバに対して供給されたディジタルのタイミング信号及び制御信号を生成するための列制御回路と、選択アナログ電圧を生成し、かつ前記列ドライバに対して前記選択アナログ電圧を供給し、前記アクティブマトリックスディスプレイの複数の列電極を駆動するためのアナログ回路と、前記列ドライバに対して供給された前記選択アナログ電圧に対応するディジタル値を記憶するための、前記アナログ回路に接続されているレジスタと、前記ディジタル値から選択するための前記レジスタに接続されたマルチプレクサと、前記マルチプレクサにより選択された前記ディジタル値を受信し、かつ前記マルチプレクサにより選択された前記ディジタル値に対応する前記選択アナログ電圧レベルを前記列ドライバに対して供給するための、前記アナログ回路内のディジタル−アナログ変換器とからなるデバイス。２．前記単一集積回路デバイスの外部にある駆動バッファが、前記アクティブマトリックスディスプレイの前記複数の列電極を駆動するための前記列ドライバに対して前記選択アナログ電圧が供給される前に、前記選択アナログ電圧のパワーを増加させる、請求項１のデバイス。３．前記選択アナログ電圧が比較的低いパワーであり、前記列ドライバが、前記アクティブマトリックスディスプレイの前記複数の列電極に対して比較的低いパワーのアナログ電圧レベルを供給するように設計されている、請求項１のデバイス。４．アクティブマトリックスディスプレイの列及び行ドライバを制御するためのシステムであって、ディジタル表示情報を受信し、かつディジタルのタイミング信号及び制御信号を生成するためのチップ制御回路と、前記チップ制御回路からディジタルのタイミング信号及び制御信号を受信し、かつ前記チップ制御回路から受信した前記タイミング信号及び制御信号の機能として、前記行ドライバに行制御信号を供給するための、前記チップ制御回路に接続されている行制御回路と、前記チップ制御回路からディジタルのタイミング信号及び制御信号を受信し、かつ前記チップ制御回路から受信した前記タイミング信号及び制御信号の機能として、前記列ドライバに列制御信号を供給するための、前記チップ制御回路に接続されている列制御回路と、選択アナログ電圧を生成し、かつ前記チップ制御回路から受信した前記ディジタル表示情報の機能として、前記列ドライバに対してこれらの選択アナログ電圧を供給するための、前記チップ制御回路に接続されているアナログ回路と、前記選択アナログ電圧に対応するディジタル値を記憶するための、前記アナログ回路に接続されているレジスタと、前記ディジタル値から選択するためのマルチプレクサと、前記マルチプレクサによって選択されたディジタル値を受信し、かつ前記マルチプレクサによって選択されたディジタル値に対応する前記選択アナログ電圧を前記列ドライバに対して供給するための、前記アナログ回路内のディジタル−アナログ変換器とを有する単一集積回路スマートコントローラからなるシステム。５．前記ディジタル値が、前記単一集積回路デバイスの外部に接続されたプログラム可能な読み出し専用メモリから受信される、請求項４のシステム。６．前記ディジタル値が、ホストシステムから受信される、請求項４のシステム。７．前記ディジタル値が、前記単一集積回路デバイス内部のフラッシュメモリから受信される、請求項４のシステム。８．前記ディジタル値が、フラットパネルディスプレイに対する表示ガンマ関数を調整するために、前記ホストシステム内のソフトウエアによって動的に決定されることからなる請求項６のシステム。９．前記レジスタが、第１及び第２の選択アナログ電圧レベルに対応する第１及び第２ディジタル値を記憶し、かつ前記マルチプレクサが該第１及び第２のディジタル値から選択し、かつ前記アナログ回路内部の前記ディジタル−アナログ変換器が前記マルチプレクサによって選択された前記ディジタル値を受信し、かつ前記マルチプレクサによって選択された前記ディジタル値に対応する前記アナログ電圧レベルを前記列ドライバに対して供給する、請求項４のシステム。１０．前記第１のディジタル値が正であり、前記第２のディジタル値が負である請求項９のシステムであって、前記列ドライバに供給されるタイミング信号に同期して、前記マルチプレクサによってなされる前記第１または第２のディジタル値の選択を切り換えるために、前記マルチプレクサに加えられる極性信号をさらに含み、前記第１または第２のディジタル値への切り換えによって、フラットパネルディスプレイの液晶部材の反転が起こる、システム。１１．前記レジスタ内に記憶された前記ディジタル値が複数の表示ガンマ関数を表す、請求項４のシステム。１２．前記レジスタが第１、第２、第３及び第４のレジスタファイルを含み、前記第１のレジスタファイルから記憶された第１の正のディジタル値、または前記第２のレジスタファイルからの第２の正のディジタル値を選択するための第１のマルチプレクサであって、前記第１の正のディジタル値が、フラットパネルディスプレイに対する第１の表示ガンマ関数に関連し、前記第２の正のディジタル値が、該フラットパネルディスプレイに対する第２の表示ガンマ関数に関連する、該第１のマルチプレクサと、前記第３のレジスタファイルからの第１の負のディジタル値、または前記第４のレジスタファイルからの第２の負のディジタル値を選択するための第２のマルチプレクサであって、前記第１の負のディジタル値が、前記第１の表示ガンマ関数に関連し、前記第２の負のディジタル値が、前記第２の表示ガンマ関数に関連する、該第２のマルチプレクサと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を選択し、かつ選択された前記ディジタル値に対応する選択アナログ電圧を生成し、前記アクティブマトリックスディスプレイの少なくとも一つの列電極を駆動するための前記列ドライバに対して、前記生成された選択アナログ電圧を供給するための前記アナログ回路内の前記ディジタル−アナログ変換器に対して、前記選択されたディジタル値を供給する第３のマルチプレクサとからなる請求項４のシステム。１３．前記レジスタが第１、第２、第３及び第４のレジスタファイルを含み、前記第１のレジスタファイルからの第１のディジタル値、または前記第２のレジスタファイルからの第２のディジタル値を選択するための第１のマルチプレクサと、前記第３のレジスタファイルからの第３のディジタル値、または前記第４のレジスタファイルからの第４のディジタル値を選択するための第２のマルチプレクサと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を選択し、かつ選択された前記ディジタル値に対応する選択アナログ電圧を生成するために、前記アナログ回路内のディジタル−アナログ変換器に対して、前記選択されたディジタル値を供給する第３のマルチプレクサと、前記選択アナログ電圧を受信し、かつ前記選択アナログ電圧を、第１のサンプル及びホールド回路、または第２のサンプル及びホールド回路のいずれかに送るためのリフレッシュ回路と前記第１のサンプル及びホールド回路からの前記選択アナログ電圧を受信し、かつ前記アクティブマトリックスディスプレイの複数の列電極を駆動するために前記列ドライバに対して、前記選択アナログ電圧を供給する第１のバッファと、前記第２のサンプル及びホールド回路からの前記選択アナログ電圧を受信し、かつ前記アクティブマトリックスディスプレイの複数の列電極を駆動するために前記列ドライバに対して、前記選択アナログ電圧を供給する第２のバッファとからなる請求項４のシステム。１４．前記レジスタが第１、第２、第３、第４、第５、第６、第７、及び第８のレジスタを含み、前記第１のレジスタに記憶された第１の正のディジタル値、または前記第２のレジスタに記憶された第２の正のディジタル値を選択するための第１のマルチプレクサであって、前記第１の正のディジタル値が、フラットパネルディスプレイに対する第１の表示ガンマ関数に関連し、前記第２の正のディジタル値が、該フラットパネルディスプレイに対する第２の表示ガンマ関数に関連する、該第１のマルチプレクサと、前記第３のレジスタに記憶された第１の負のディジタル値、または前記第４のレジスタ内の第２の負のディジタル値を選択するための第２のマルチプレクサであって、前記第１の負のディジタル値が、前記第１の表示ガンマ関数に関連し、前記第２の負のディジタル値が、前記第２の表示ガンマ関数に関連する、該第２のマルチプレクサと、前記第５のレジスタに記憶された第３の正のディジタル値、または前記第６のレジスタに記憶された第４の正のディジタル値を選択するための第３のマルチプレクサであって、前記第３の正のディジタル値が、前記第１の表示ガンマ関数に関連し、前記第４の正のディジタル値が、前記第２の表示ガンマ関数に関連する、該第３のマルチプレクサと、前記第７のレジスタに記憶された第３の負のディジタル値、または前記第８のレジスタ内の第４の負のディジタル値を選択するための第４のマルチプレクサであって、前記第３の負のディジタル値が、前記第１の表示ガンマ関数に関連し、前記第４の負のディジタル値が、前記第２の表示ガンマ関数に関連する、該第４のマルチプレクサと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を選択するための第５のマルチプレクサと、前記第３のマルチプレクサによって選択された前記ディジタル値、または前記第４のマルチプレクサによって選択された前記ディジタル値を選択するための第６のマルチプレクサと、前記第５のマルチプレクサによって選択された前記ディジタル値、または前記第６のマルチプレクサによって選択された前記ディジタル値を選択し、かつ選択された前記ディジタル値に対応する選択アナログ電圧を生成するための前記アナログ回路内の前記ディジタル−アナログ変換器に対して、前記選択されたディジタル値を供給する第７のマルチプレクサと、前記選択アナログ電圧を受信し、かつ前記選択アナログ電圧を、第１の保持されたレベルとして第１のサンプル及びホールド回路に、または第２の保持されたレベルとして第２のサンプル及びホールド回路のいずれかに送るためのリフレッシュ回路と、前記第１のサンプル及びホールド回路からの前記第１の保持されたレベルを受信し、かつ前記アクティブマトリックスディスプレイの複数の列電極を駆動するために前記列ドライバに対して前記第１の保持されたレベルを供給する第１のバッファと、前記第２のサンプル及びホールド回路からの前記第２の保持されたレベルを受信し、かつ前記アクティブマトリックスディスプレイの複数の列電極を駆動するために前記列ドライバに対して前記第２の保持されたレベルを供給する第２のバッファとからなる請求項４のシステム。１５．アクティブマトリックスディスプレイの列及び行ドライバを制御するための、単一集積回路デバイスを使用する方法であって、ホストシステムへのインターフェースから表示情報を受信し、受信した前記表示情報から、前記行ドライバ用の第１組のディジタルのタイミング信号及び制御信号を決定し、受信した前記表示情報から、前記列ドライバ用の第２組のディジタルのタイミング信号及び制御信号を決定し、対応する複数の選択アナログ電圧レベルを生成するために使用される複数のディジタル値を記憶し、マルチプレクサを利用して、前記ホストシステムから受信した前記表示情報に基づき前記複数のディジタル値の少なくとも一つを選択し、前記選択されたディジタル値の機能として、前記対応する選択アナログ電圧レベルを生成し、前記第１組のディジタルのタイミング信号及び制御信号を、前記行ドライバに出力し、前記第２組のディジタルのタイミング信号及び制御信号を、前記列ドライバに出力し、前記選択アナログ電圧レベルを前記列ドライバに供給することステップからなる方法。１６．前記集積回路デバイスの外部のプログラム可能な読み出し専用メモリから、最初に前記複数のディジタル値を受信するステップを、さらに含む請求項１５の方法。１７．前記複数のディジタル値が、前記ホストシステムへのインターフェースから受信される、請求項１５の方法。１８．前記複数のディジタル値が、前記ホストシステム内のソフトウエアによって、動的に決定される、請求項１７の方法。１９．前記複数のディジタル値における第１のディジタル値が正であり、前記複数のディジタル値における第２のディジタル値が負であり、さらに前記第１のディジタル値及び前記第２のディジタル値から択一的に選択するために極性信号を前記マルチプレクサに供給することを含む、請求項１５記載の方法。２０．第１のディジタル値、または第２のディジタル値を、第１のマルチプレクサで選択し、第３のディジタル値、または第４のディジタル値を、第２のマルチプレクサで選択し、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を、第３のマルチプレクサで選択し、前記第３のマルチプレクサによって選択された前記ディジタル値を、選択アナログ電圧に変換し、前記選択アナログ電圧を、第１の保持されたレベルとして第１のサンプル及びホールド回路、または第２の保持されたレベルとして第２のサンプル及びホールド回路のいずれかに送り、前記第１のサンプル及びホールド回路からの前記第１の保持されたレベルを、第１バッファを介して前記列ドライバに供給し、前記アクティブマトリックスディスプレイの複数の列電極を駆動し、前記第２のサンプル及びホールド回路からの前記第２の保持されたレベルを、第２バッファを介して前記列ドライバに供給し、前記アクティブマトリックスディスプレイの複数の列電極を駆動するステップからなる請求項１５の方法。２１．ホストシステムへのインターフェースからの表示データを受信し、かつ前記チップ制御回路へ前記ディジタル表示情報を供給するためのデータ／同期入力回路からなる請求項４のシステム。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims

【特許請求の範囲】１．アクティブマトリックスディスプレイの列及び行ドライバを制御するための集積回路デバイスであって、ディジタルのタイミング及び制御信号を、前記行ドライバに対して生成するための行制御回路と、ディジタルのタイミング及び制御信号を、前記列ドライバに対して生成するための列制御信号と、前記アクティブマトリックスディスプレイの列電極に加えるためのアナログ電圧を決定するために、前記列ドライバによって使用されるアナログ基準レベルを出力するためのアナログ出力回路とからなる集積回路デバイス。２．駆動バッファが、前記アナログ基準レベルが前記列ドライバによって使用される前に、該アナログ基準レベルのパワーを増加させることからなる請求項１のデバイス。３．前記アナログ基準レベルが比較的低いパワーであり、前記列ドライバが、比較的低いパワーのアナログ基準レベルを使用するように設計されていることからなる請求項１のデバイス。４．集積回路デバイスにおいて、アクティブマトリックスディスプレイの列及び行ドライバを制御するためのシステムであって、ホストシステムへのインターフェースから表示データを受信するためのデータ／同期入力回路と、前記データ／同期入力回路から信号を受信するチップ制御回路と、前記チップ制御回路からディジタルのタイミング及び制御信号を受信し、前記行ドライバに制御信号を与えるための行制御回路と、前記チップ制御回路からディジタルのタイミング及び制御信号を受信し、前記列ドライバに制御信号を与えるための列制御回路と、前記チップ制御回路からディジタルのタイミング及び制御信号を受信し、前記列ドライバに対するアナログ基準レベルを決定するアナログ出力信号を生成するためのアナログ出力回路とからなるシステム。５．前記アナログ出力信号を決定するディジタル値を記憶するための前記アナログ出力回路に接続されたレジスタをさらに具備する、請求項４のシステム。６．前記集積回路デバイスの外部のプログラム可能な読み出し専用メモリから、前記ディジタル値が初めに受信されることからなる請求項５のシステム。７．前記ディジタル値が、ホストシステムへのインターフェースから受信されることからなる請求項５のシステム。８．前記ディジタル値が、前記集積回路デバイス内部のフラッシュメモリから初めに受信されることからなる請求項５のシステム。９．前記ディジタル値が、フラットパネルディスプレイに対する表示ガンマ関数を調整するために、ホストシステム内のソフトウエアによって動的に決定されることからなる請求項７のシステム。１０．前記レジスタが、第１及び第２のレジスタファイルを含み、前記アナログ出力が、第１のアナログ出力を含む請求項５のシステムであって、前記第１のレジスタファイルからの第１のディジタル値、または前記第２のレジスタファイルからの第２のディジタル値を選択するためのマルチプレクサと、前記マルチプレクサによって選択されたディジタル値を受信し、前記第１のアナログ出力を駆動するための、アナログ回路内のディジタル−アナログ変換器とからさらになるシステム。１１．前記第１のディジタル値が正であり、前記第２のディジタル値が負である請求項１０のシステムであって、列ドライバに与えられるタイミング信号に同期して、前記マルチプレクサによってなされる前記第１または第２のディジタル値の選択を切り換えるために、該マルチプレクサに加えられる極性信号をさらに含み、前記第１または第２のディジタル値への切り換えによって、フラットパネルディスプレイの液晶部材の反転が起こることからなるシステム。１２．前記第１のレジスタファイルが、複数の表示ガンマ関数に対応する複数のディジタル値を含む、請求項１０のシステム。１３．前記アナログ出力信号を決定するディジタル値を記憶するための前記アナログ出力回路に接続されたレジスタであって、第１、第２、第３及び第４のレジスタファイルを含むレジスタと、前記第１のレジスタファイルからの第１の正のディジタル値、または前記第２のレジスタファイルからの第２の正のディジタル値を選択するための第１のマルチプレクサであって、前記第１の正のディジタル値は、フラットパネルディスプレイに対する第１の表示ガンマ関数に関連し、前記第２の正のディジタル値は、該フラットパネルディスプレイに対する第２の表示ガンマ関数に関連する、該第１のマルチプレクサと、前記第３のレジスタファイルからの第１の負のディジタル値、または前記第４のレジスタファイルからの第２の負のディジタル値を選択するための第２のマルチプレクサであって、前記第１の負のディジタル値は、前記第１の表示ガンマ関数に関連し、前記第２の負のディジタル値は、前記第２の表示ガンマ関数に関連する、該第２のマルチプレクサと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を選択するための第３のマルチプレクサと、前記第３のマルチプレクサによって選択された前記ディジタル値を受信し、受信された前記ディジタル値に対応する電圧まで、前記アナログ基準レベルを駆動するための、アナログ回路内のディジタル−アナログ変換器とからさらになる請求項４のシステム。１４．前記アナログ出力信号を決定するディジタル値を記録するための前記アナログ出力回路に接続されたレジスタであって、第１、第２、第３及び第４のレジスタファイルを含むレジスタと、前記第１のレジスタファイルからの第１のディジタル値、または前記第２のレジスタファイルからの第２のディジタル値を選択するための第１のマルチプレクサと、前記第３のレジスタファイルからの第３のディジタル値、または前記第４のレジスタファイルからの第４のディジタル値を選択するための第２のマルチプレクサと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を選択するための第３のマルチプレクサと、前記第３のマルチプレクサによって選択された前記ディジタル値を受信し、受信された前記ディジタル値に対応するアナログレベルを出力するための、アナログ回路内のディジタル−アナログ変換器と、前記アナログレベルを受信し、該アナログレベルを、第１のサンプル及びホールド回路または第２のサンプル及びホールド回路のいずれかに送るためのリフレッシュ回路と、前記第１のサンプル及びホールド回路からの第１の保持されたレベルを受信し、前記第１の保持されたレベルまて第１のアナログ基準レベルを駆動するための第１のバッファと、前記第２のサンプル及びホールド回路からの第２の保持されたレベルを受信し、前記第２の保持されたレベルまで第２のアナログ基準レベルを駆動するための第２のバッファとからさらになる請求項４のシステム。１５．前記アナログ出力信号を決定するディジタル値を記録するための前記アナログ出力回路に接続されたレジスタであって、第１、第２、第３、第４、第５、第６、第７、及び第８のレジスタを含むレジスタと、前記第１のレジスタに記憶された第１の正のディジタル値、または前記第２のレジスタに記憶された第２の正のディジタル値を選択するための第１のマルチプレクサであって、前記第１の正のディジタル値は、フラットパネルディスプレイに対する第１の表示ガンマ関数に関連し、前記第２の正のディジタル値は、該フラットパネルディスプレイに対する第２の表示ガンマ関数に関連する、該第１のマルチプレクサと、前記第３のレジスタに記憶された第１の負のディジタル値、または前記第４のレジスタ内の第２の負のディジタル値を選択するための第２のマルチプレクサであって、前記第１の負のディジタル値は、前記第１の表示ガンマ関数に関連し、前記第２の負のディジタル値は、前記第２の表示ガンマ関数に関連する、該第２のマルチプレクサと、前記第５のレジスタに記憶された第３の正のディジタル値、または前記第６のレジスタに記憶された第４の正のディジタル値を選択するための第３のマルチプレクサであって、前記第３の正のディジタル値は、前記第１の表示ガンマ関数に関連し、前記第４の正のディジタル値は、前記第２の表示ガンマ関数に関連する、該第３のマルチプレクサと、前記第７のレジスタに記憶された第３の負のディジタル値、または前記第８のレジスタ内の第４の負のディジタル値を選択するための第４のマルチプレクサであって、前記第３の負のディジタル値は、前記第１の表示ガンマ関数に関連し、前記第４の負のディジタル値は、前記第２の表示ガンマ関数に関連する、該第４のマルチプレクサと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を選択するための第５のマルチプレクサと、前記第３のマルチプレクサによって選択された前記ディジタル値、または前記第４のマルチプレクサによって選択された前記ディジタル値を選択するための第６のマルチプレクサと、前記第５のマルチプレクサによって選択された前記ディジタル値、または前記第６のマルチプレクサによって選択された前記ディジタル値を選択するための第７のマルチプレクサと、前記第７のマルチプレクサによって選択された前記ディジタル値を受信し、受信された前記ディジタル値に対応するアナログレベルを出力するための、アナログ回路内のディジタル−アナログ変換器と、前記アナログレベルを受信し、該アナログレベルを、第１のサンプル及びホールド回路または第２のサンプル及びホールド回路のいずれかに送るためのリフレッシュ回路と、前記第１のサンプル及びホールド回路からの第１の保持されたレベルを受信し、前記第１の保持されたレベルまで第１のアナログ基準レベルを駆動するための第１のバッファと、前記第２のサンプル及びホールド回路からの第２の保持されたレベルを受信し、前記第２の保持されたレベルまで第２のアナログ基準レベルを駆動するための第２のバッファとからさらになる請求項４のシステム。１６．集積回路デバイスにおいて、アクティブマトリックスディスプレイの列及び行ドライバを制御するための方法であって、ホストシステムへのインターフェースから表示情報を受信することと、受信した前記情報から、前記行ドライバ用の第１のディジタルのタイミング及び制御信号を決定することと、受信した前記情報から、前記列ドライバ用の第２のディジタルのタイミング及び制御信号を決定することと、受信した前記情報から、前記列ドライバ用のアナログレベルを決定することと、前記第１のディジタルのタイミング及び制御信号を、前記行ドライバに出力することと、前記第２のディジタルのタイミング及び制御信号を、前記列ドライバに出力することと、前記アナログレベルを前記列ドライバに出力することとからなる方法。１７．前記アナログルベルを決定するために使用されるディジタル値を記憶することを、さらに含む請求項１６の方法。１８．前記集積回路デバイスの外部のプログラム可能な読み出し専用メモリから、最初に前記ディジタル値を受信することを、さらに含む請求項１７の方法。１９．前記ディジタル値が、ホストシステムへのインターフェースから受信されることからなる請求項１７の方法。２０．前記ディジタル値が、ホストシステム内のソフトウエアによって、動的に決定されることからなる請求項１９の方法。２１．第１のレジスタファイルからの第１のディジタル値、または第２のレジスタファイルからの第２のディジタル値を、マルチプレクサで選択することと、前記選択されたディジタル値を前記アナログレベルの一つに変換することをさらに含む請求項１７の方法。２２．前記第１のディジタル値が正であり、前記第２のディジタル値が負である請求項２１の方法であって、さらに、極性信号を前記マルチプレクサに与えることを含む方法。２３．前記第１のレジスタファイルが、複数のディジタル値を含むことからなる請求項２１の方法。２４．第１のレジスタファイルからの第１のディジタル値、または第２のレジスタファイルからの第２のディジタル値を、第１のマルチプレクサで選択することと、第３のレジスタファイルからの第３のディジタル値、または第４のレジスタファイルからの第４のディジタル値を、第２のマルチプレクサで選択することと、前記第１のマルチプレクサによって選択された前記ディジタル値、または前記第２のマルチプレクサによって選択された前記ディジタル値を、第３のマルチプレクサで選択することと、前記第３のマルチプレクサによって選択された前記ディジタル値を、前記アナログレベルに変換することと、前記アナログレベルを、第１のサンプル及びホールド回路または第２のサンプル及びホールド回路のいずれかに送ることと、前記第１のサンプル及びホールド回路からの第１の保持されたレベルを受信し、第１のアナログ基準レベルを駆動する第１のバッファに送ることと、前記第２のサンプル及びホールド回路からの第２の保持されたレベルを受信し、第２のアナログ基準レベルを駆動する第２のバッファに送ることをさらに含む請求項１７の方法。