JP2002502550A - 半導体ウエハ処理システムでのワークピースへのパワーの結合を改善する装置 - Google Patents

半導体ウエハ処理システムでのワークピースへのパワーの結合を改善する装置

Info

Publication number
JP2002502550A
JP2002502550A JP55075498A JP55075498A JP2002502550A JP 2002502550 A JP2002502550 A JP 2002502550A JP 55075498 A JP55075498 A JP 55075498A JP 55075498 A JP55075498 A JP 55075498A JP 2002502550 A JP2002502550 A JP 2002502550A
Authority
JP
Japan
Prior art keywords
pedestal
assembly
insulator
ring
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP55075498A
Other languages
English (en)
Other versions
JP4334621B2 (ja
Inventor
ゴッホ,ジェイムズ ヴァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002502550A publication Critical patent/JP2002502550A/ja
Application granted granted Critical
Publication of JP4334621B2 publication Critical patent/JP4334621B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32477Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32467Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/0203Protection arrangements
    • H01J2237/0206Extinguishing, preventing or controlling unwanted discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 半導体ウエハ処理システムでウエハを支持するための装置。この装置は、ペデスタル組立体と、ペデスタル組立体を外から取り囲む堆積リング組立体と、ペデスタル組立体と堆積リング組立体の間に配置され、ペデスタル組立体を堆積リング組立体から絶縁する、絶縁体とを備え、リング組立体の中への不要な電力の結合を防止する。

Description

【発明の詳細な説明】 半導体ウエハ処理システムでのワークピースへのパワーの結合を改善する装置発明の背景 本発明は、半導体ウエハのプラズマ励起による処理に関し、更に具体的には、 半導体処理システムにおいて、ワークピースの電圧の安定性と、プラズマとワー クピースの間の電気的な結合性を高めるための装置に関する。 プラズマ励起による反応及びプロセスは半導体産業において、薄膜の堆積の制 御性を適正にするという点において、重要度が増している。例えば、高温物理気 相堆積(PVD)半導体ウエハ処理システムにおけるプラズマリアクタは、一般 に反応チャンバをを有し、この中には、反応物ガス、高パワーのDC電圧により 駆動されチャンバ内に電界を発生させる1対の離間電極(カソードとアノード) 、そしてチャンバ内で基板を支持するための基板支持体を有している。カソード は典型的には、基板上にスパッタないし堆積されるターゲット材料であり、アノ ードは典型的にはアースされたチャンバ部品である。電界か反応領域を形成し、 電子を捕捉して反応ガスをイオン化しプラズマにする。プラズマは、可視的なグ ローにより特徴づけられるが、反応ガスイオン及び電子の正と負の混合体である 。プラズマのイオンは、負のバイアスが与えられたターゲットに衝突し、電気的 に中性の堆積材料を放出する。この場合、導電性の堆積膜が、ペデスタル上に支 持され保持されている基板の上に形成される。更に、堆積リング組立体がペデス タルの外周に接して配置されている。このリング組立体は、ウエハ処理の機能を 促進する同心円リングを数個有している。例えば、シャドウリングとカバーリン グは、基板以外の表面に堆積材料が堆積されるのを防止する。 イオンメタライゼーションシステムにおける堆積を更に向上させるために、特 定のタイプの、PVDシステム、基板及びペデスタルが、プラズマに対して負に バイアスされる。これは、RFパワーをペデスタルに与えることにより実現され る。プラズマ中の正のイオンに比べて電子の速度が高くなる結果、負のDCオフ セットがペデスタルに蓄積する。ターゲットより中性のターゲット材料がスパッ タにより放出されこれがプラズマに進入する際、ターゲット材料が正にイオン化 するプロセスがある。ペデスタルに負のDCオフセットがあることにより、正に イオン化したターゲット材料がこれに引きつけられ、ペデスタルにバイアスを与 えない場合に比べて容易に基板に堆積される。通常は、ペデスタルへのバイアス には400kHzのACソースが用いられるが、13.56MHz等の他の周波 数が用いられてもよい。 理想的には、基板(半導体ウエハ等)における電圧の大きさは、処理中は安定 して維持され、またプロセスサイクル全体にわたってウエハ間での再現性を有し ている。即ち、ターゲット材料がウエハ上に堆積される際のウエハにおける電圧 レベルは、一定に維持されている。ウエハにおいて電圧のレベルが安定すること により、イオン化した堆積材料がウエハに対して均等に引き寄せられる。半導体 ウエハ製造産業においては、堆積膜層が均一になる点が、望まれる特性である。 更に、新たなウエハを処理する度に同じ安定した電圧の大きさを再現ないし発生 させることが必要である。また、ウエハ毎に同じ安定した電圧の大きさを再現す ることは、不適に処理されたウエハの数を減らす上においても、またウエハのバ ッチの中での膜堆積の適正さを向上する上においても、望ましい。このように、 製造品の全体の品質が向上する。 電圧の安定性及び再現性の特性は、ウエハがプラズマに直接接触する唯一の導 電体である場合に最適化される。即ち、電圧の安定性及び再現性は、電力を結合 させるための最低限の抵抗を有する経路をウエハが形成する場合に維持されると いうことである。既存のペデスタルの構成によれば、様々な電気的経路が可能と なるが、電圧の安定性は妥協される。このような電気的経路の1つは、処理チャ ンバ内で前述したリングの中の1つにおいて形成される。ここでこれらリングは 導電性材料(例えばステンレス鋼など)でできており、ペデスタル/ウエハの組 み合わせのインピーダンスよりも低い瞬間インピーダンス値を有している。この 場合に、電圧が高い場合には、この電圧は、ウエハ内の経路に代えてあるいはウ エハ内の経路に加えて、1つ以上のリングの中を通って、プラズマへ導通する。 リングが最小限の抵抗を有する瞬間的な経路である場合は、電圧の不安定化がウ エハにおいて生じる。この結果生じたウエハ電圧の不安定化は、前述のウエハ上 の膜堆積に対しての不均一さを引き起こす。 また、電圧の安定化は、ウエハのDCバイアスのレベルが、別の局部的な導電 体(例えば堆積リング組立体等)へのDCバイアスのレベルと異なる場合に妥協 される。プロセスチャンバ内のある2つの導電体のポテンシャルの差が大きすぎ る場合、アークが発生し得る。アークが発生すれば、この非常に大きな放電によ りチャンバ内に粒子が発生しこれがウエハ上に堆積され得るので、アーク発生は 排除されるべきである。また、アーク発生により、別の一時的な導電経路を作り だし、これがプラズマをウエハから遠ざけウエハ表面にダメージを与えるため、 アーク発生は望ましくない。 従って、ペデスタルからウエハを介してプラズマへの導電経路を電気的に絶縁 する必要がある。電気的に絶縁することにより、ウエハ電圧を安定化し、ひいて は堆積プロセスを安定化させるのである。 このため、従来技術においては、ペデスタルからウエハを通ってプラズマへの 電力の導通を最適化し、ウエハ電圧及び再現性を最適化する装置が必要である。発明の摘要 半導体ウエハ処理システム内でウエハに対する電力の結合を最適化する装置に より、従来技術に関する不利益は克服される。本発明の装置は、ペデスタル組立 体と、このペデスタル組立体を外から取り囲む堆積リング組立体と、ペデスタル 組立体及び堆積リング組立体の間に配置される環状絶縁体とを備えている。環状 絶縁体は、ペデスタル組立体を堆積リング組立体から絶縁する。環状絶縁体の内 面がペデスタル組立体に接触してこれを支え、環状絶縁体の外面の一部が堆積リ ング組立体に接触する。この場合、ペデスタルとリングは導電性の接触をしてい ない。絶縁体内のアーク発生を防止するため、該装置はペデスタル組立体と堆積 リング組立体の問に電気的接続部(例えばインダタタ等)を有することで、DC 電力を導通させる高インピーダンス経路を形成する。 ここで纏めれば、絶縁体は、ウエハ処理中の電力結合に対する導通経路を画す る。具体的には、電力結合がウエハの中だけに生じ、近隣の導電体間には生じな い。この場合、ウエハにおける電圧の安定性及び再現性は維持され、プラズマか らのイオン堆積が向上する。ペデスタルと堆積リング(インダクタ)の間の電気 的接続部が追加されることにより、DC電力のみのための経路が与えられる。こ の場合、RFエネルギーは容易に堆積リング組立体には導通しない。更に、ペデ スタル組立体及び堆積リング組立体は、同じDC電位(DCポテンシャル)に維 持されるので、アーク発生の可能性か低減される。図面の簡単な説明 本発明の教示内容は、添付の図面に関連した下記の説明を考慮することで容易 に理解されるものであり: 図1は、ウエハ処理チャンバの従来技術のペデスタル断面図であり; 図2は、本発明の装置の断面図であり; 図3は、本発明の別の装置の詳細な断面図である。 理解を促進するためには、図間で共通する同一の要素に対しては可能な限り同 一の参照符号を付した。詳細な説明 図1は、従来技術のPVDプロセスチャンバ100の真ん中の簡略化図である 。チャンバ100は、従来技術のペデスタル組立体102を有し、これはチャン バ100内でウエハ104を支持し保持するために用いられる。ペデスタル組立 体102は、ウエハ104を支持する面114を有するペデスタル106を備え ている。具体的には、ウエハは、ディスク状の面の上に支持され、その面には、 ウエハ104が座れるようなボタンの列126がある。チャンバ100の上には チャンバリッド110があり、これは堆積ターゲット材料(例えばチタン等)を 有し、高圧の負のDCソース119に電気的に接続されており、カソードをなし ている。チャンバリッド110は、チャンバ100のその他の部分に対して絶縁 されている。具体的には、絶縁体リング112が、アノードをなしているアース された環状シールド部材134からチャンバリッド110を絶縁している。高圧 DCソース119のスイッチがオンになれば、カソードのチャンバリッド110 とアノードのシールド部材134の間の反応領域108に電界を発生させる。プ ロセスガス供給部(図示されず)を通じてこの反応領域内に、プロセスガスが供 給される。高圧DCソース119により発生した電界は、プロセスガスをイオン 化し、均一、高密度で電子温度の低いプラズマ116を生成する。この場合、D C電流は、カソードチャンバリッド110からプラズマ116を抜けてアノード シールド部材へ至る導通経路を流れる。 更に、電極130は、ウエハ処理中に更に電力を導通させる付加的なカソード として作用する。理想的には、ペデスタル組立体の全体がカソードとして作用す る。あるいは、電極はペデスタル106の誘電材料の中に埋め込まれた導電材料 であってもよく(例えば、ポリイミド内にシールされてペデスタル106の表面 114に接着された薄い銅の層など)、あるいはペデスタルは、埋め込み電極を 有している誘電材料(セラミック等)で作られてもよい。電極130(又はペデ スタル102自身)は、コネクタ132を介してRF電力ソース136へ電気的 に接続される。RF電力ソース136は、膜堆積の向上に必要なバイアスをウエ ハに与えるための電力を与える。即ち、負のDCバイアスにより、前述のウエハ への負のDCバイアスが形成される。このDCバイアスは、ウエハ上に堆積され るターゲット材料のスパッタイオンを引きつける局所的な効果を有している。 また、チャンバ100は、スパッタイオンがチャンバの部品(例えばペデスタ ル106等)へ堆積される不利益を防止するための、リング組立体118を有し ている。具体的には、1つ以上のリングがペデスタル組立体102を外から取り 囲んでいる。例えば、シャドウリング120は、ペデスタル106に接しそこか ら半径方向に伸びている。シャドウリング120は、ペデスタル106上に不適 切に堆積されることになるような迷走するターゲット材料を捕捉する。カバーリ ング122は、シャドウリング120に少しだけオーバーラップし、そこから半 径方向に伸びている。カバーリング122は、チャンバ100の下側領域及び表 面124上への堆積物を防止する。更に、環状シールド部材134は、チャンバ リッド110から懸架され、反応領域108の横方向の先端を画している。 これらリングは、電力ソースからRF電力をプラズマ116へ結合する別の導 電経路を与える導電材料(例えば、ステンレス綱など)で作られている。ウエハ 104がペデスタル106の上に配置されれば、ウエハ104の外側エッジ12 8がシャドウリング120の上にオーバーハングされる。最もインピーダンスの 低い経路がウエハ104内ではなかった場合、RF電力が別の経路を介してプラ ズマに結合される。この場合、ウエハ104における電圧は不安定になり再現性 がなくなる。プラズマ中のスパッタイオンは、ウエハから遠ざかる方向に向けら れ、その結果、ウエハ上に堆積される膜が非均一になってしまう。 本発明の装置が図2に示される。ここで高密度プラズマ励起反応チャンバ20 0は、半導体ウエハの処理に必要な、従来技術のチャンバ100で説明された全 ての部品を有している。 前述のように、プラズマは反応領域108内のプロセスガスがイオン化するこ とにより生成する。このイオン化を促進するため、イオン化促進回路が反応領域 108に与えられる。具体的には、シングルターンコイル202が反応領域を取 り囲んでいる。シングルターンコイル202は、高周波(2MHzであることが 好ましい)の電力ソース204に接続されている。この電力ソースを付加するこ とにより、プラズマ116のイオン化のレベルが高められ、これは堆積プロセス においては非常に好ましいことである。ここでシングルターンコイルについて説 明したが、高いレベルのイオン化を実現するためには様々なタイプの部品が使用 可能であり、これにはマルチターンコイルが含まれるがこれに限定されるもので もない。 ペデスタル組立体102の周縁には、環状絶縁体226が与えられ、最適な導 電経路(即ちカソードペデスタル組立体、ウエハ、プラズマ及びアノードシール ド部材を備える導電経路)を他のインピーダンスが低くなる可能性のある経路か ら絶縁する。具体的には、絶縁材料の環状リングの内面236は、ペデスタル1 06に接触している。環状リングの外面238の一部は、カバーリング122に 接触してこれを支持している。絶縁体226の上面230には、等高線が形成さ れ、絶縁体226の上面全体に対して導電体の膜を形成する迷走堆積物を防止す る。上述のように、ウエハ104はボタン126の上にのみ着座する。ウエハは 、絶縁体226の上面230には接触しない。シャドウリング120は、ペデス タル106に接触し、絶縁体226よりも低く配置され、カバーリング122か ら電気的に絶縁される。ペデスタル106とカバーリング122の間(あるいは ペデスタルに隣接する同様の導電体などの間)に配置される絶縁体226を用い ることで、RF電力がリング組立体118を通ってアノードシールド部材134 への導電経路を有することはない。絶縁材料は、電荷の導通や容量結合を防止す るために適した材料であればいかなる材料でもよく、クオーツやアルミナが好ま しい。更に、絶縁体を別個の部材とし、堆積プロセスを開始する前にこれをペデ スタル106上に取り付けてもよい。ここでこれら部材は高密度プラズマプロセ スに用いる場合を説明してきたが、不要な導電経路を防止する必要がある限りに おいて、あらゆるタイプのプロセスに適用が可能である。 図2に示して上述した絶縁体は、等高線状の上面とおよそステップ状の環状リ ングを有しているが、絶縁体は、別の導電経路への電力の結合を防止するような 、あらゆる形状や構成が可能である。例えば、絶縁体は複雑な面を形成してもよ い。図3には、好ましい構成の拡大図が示される。迷路状の上面の構成により、 絶縁体リングの表面全体への不要な膜堆積によって生じる導電経路形成の可能性 を低減する。具体的には、ノッチ付きの開口302とこれに対応する絶縁体とペ デスタル組立体の間のチャンネル304が、膜成長を促進しないような複雑な表 面を形成する。膜の形成は、ごく小さい部分に限られ、しかもこの部分は、ウエ ハの下からリング120、122への連続した導電経路は形成しない。 図2に戻り、該装置はまた、堆積リング組立体118へのRF電力の結合を制 限する回路要素を具備している。具体的には、インダクタ234が、電極130 (又はペデスタル106)とカバーリング122の間に電気的に接続されている 。インダクタ234は、RF電力ソース136から堆積リング組立体118への 高インピーダンス経路を与えている。この場合、RF電力はこの経路に容易に導 通しない。インダタタ234の定常状態における特性が既知であることは、堆積 リング組立体118及びペデスタル106が同じDCポテンシャルに対して「フ ロート」していることを意味している。ウエハとペデスタル106が容量結合し ているため、これらの間のポテンシャル降下は無視できる程度に小さい。ウエハ 及び堆積リング組立体かほぼ同じDCポテンシャルである場合は、アーク発生は 生じないだろう。 このように、本発明により、一定でなく不均一な電圧レベルがウエハに結合さ れるという問題点が解決され、また、その結果生じていた堆積膜成長の非均一性 も解決される。RF電力をプラズマに結合させる最適な経路は、本発明によって 、電気的に絶縁され十分に画される。更に、高インピーダンス経路が、ウエハと その他の経路(例えば堆積リング組立体等)の間に作られる。これにより、近隣 する面に対し、RF電力の結合を防止し、DCバイアスレベルをイコライズする 。近隣の面の間(ウエハと堆積リングの間など)の電位の差が無視できる程度で あるため、アーク発生への電力の結合が排除される。 ここまで、本発明の教示内容に含まれる様々な具体例を詳細に説明してきたが 、この教示内容の中に止まりつつも様々な変形例を、当業者は容易になすことが できるだろう。

Claims (1)

  1. 【特許請求の範囲】 1.半導体ウエハ処理システムでウエハを支持するための装置であって、 ペデスタル組立体と、 ペデスタル組立体を外から取り囲む堆積リング組立体と、 ペデスタル組立体と堆積リング組立体の間に配置され、ペデスタル組立体を堆 積リング組立体から絶縁する、絶縁体と を備える装置。 2.該絶縁体が、内面と外面を有する環状のリングであり、該絶縁体の内面がペ デスタル組立体に接触し、該絶縁体の外面の一部が堆積リング組立体に接触する 請求項1に記載の装置。 3.該絶縁体が更に、等高線状である上面を備える請求項1に記載の装置。 4.該絶縁体がクオーツである請求項3に記載の装置。 5.該絶縁体がアルミナである請求項3に記載の装置。 6.該絶縁体か複雑な表面を備える請求項3に記載の装置。 7.該絶縁体が更に、ノッチ付きの開口と、これに対応するチャンネルを有し、 もって絶縁体とペデスタル組立体の間に迷路を形成する請求項6に記載の装置。 8.更に、高インピーダンスでDCレベルを与える経路を作るための、電気回路 要素をペデスタル組立体と堆積リング組立体の間に備える請求項1に記載の装置 。 9.該電気回路がインダクタである請求項8に記載の装置。 10.半導体ウエハ処理システムでウエハを支持するための装置であって、 半導体ウエハを支持するためのペデスタルと、 ペデスタルを外から取り囲むカバーリングと、 等高線状の上面を有し、ペデスタルの周縁エッジとカバーリングの間に配置さ れこれらと接触する、絶縁リングと、 電極とカバーリングの間に電気的に接続されるインダクタと を備える装置。 11.該絶縁リングがクオーツである請求項10に記載の装置。 12.該絶縁リングがアルミナである請求項10に記載の装置。 13.該絶縁リングが複雑な表面を備える請求項10に記載の装置。 14.該絶縁リングが更に、ノッチ付きの開口と、これに対応するチャンネルを 有し、もって絶縁体とペデスタル組立体の間に迷路を形成する請求項13に記載 の装置。 15.半導体ウエハ処理システムでウエハを支持するための装置であって、 半導体ウエハ処理の環境を作る真空チャンバと、 半導体ウエハを支持するための表面と、半導体ウエハにバイアスを与えるため のカソード電極を有するペデスタルと、 堆積材料とアノード電極を有するターゲットと、 ペデスタルを外から取り囲むリング組立体と、 カソード電極からアノード電極への導電経路を絶縁体するため、ペデスタルの 周縁エッジとリング組立体の間に配置される絶縁体、 ペデスタルとリング組立体の間のDCポテンシャルを導電経路に妥協すること なく維持するための、ペデスタルとリング組立体の間に電気的に接続されたイン ダクタと を備える装置。
JP55075498A 1997-05-23 1998-05-21 ウエハ支持装置 Expired - Lifetime JP4334621B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/862,272 US5942042A (en) 1997-05-23 1997-05-23 Apparatus for improved power coupling through a workpiece in a semiconductor wafer processing system
US08/862,272 1997-05-23
PCT/US1998/010770 WO1998053482A1 (en) 1997-05-23 1998-05-21 Apparatus for coupling power through a workpiece in a semiconductor wafer processing system

Publications (2)

Publication Number Publication Date
JP2002502550A true JP2002502550A (ja) 2002-01-22
JP4334621B2 JP4334621B2 (ja) 2009-09-30

Family

ID=25338098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55075498A Expired - Lifetime JP4334621B2 (ja) 1997-05-23 1998-05-21 ウエハ支持装置

Country Status (6)

Country Link
US (1) US5942042A (ja)
EP (1) EP1012869A1 (ja)
JP (1) JP4334621B2 (ja)
KR (1) KR20010012878A (ja)
TW (1) TW451307B (ja)
WO (1) WO1998053482A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144590A (ja) * 2004-11-17 2006-06-08 Mitsubishi Heavy Ind Ltd 真空ポンプ
JP2018127711A (ja) * 2017-02-10 2018-08-16 株式会社アルバック スパッタリング装置
CN109801828A (zh) * 2017-11-16 2019-05-24 东京毅力科创株式会社 等离子体处理装置、温度控制方法以及存储介质

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284093B1 (en) 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US6364957B1 (en) 1997-10-09 2002-04-02 Applied Materials, Inc. Support assembly with thermal expansion compensation
US6217704B1 (en) * 1998-09-22 2001-04-17 Canon Kabushiki Kaisha Plasma processing apparatus
KR20010089376A (ko) * 1998-10-29 2001-10-06 조셉 제이. 스위니 전력을 반도체 웨이퍼 프로세싱 시스템내의 제품을 통하여연결하기 위한 장치
US6188564B1 (en) * 1999-03-31 2001-02-13 Lam Research Corporation Method and apparatus for compensating non-uniform wafer processing in plasma processing chamber
JP4419237B2 (ja) * 1999-12-22 2010-02-24 東京エレクトロン株式会社 成膜装置及び被処理体の処理方法
JP4673478B2 (ja) * 2000-10-05 2011-04-20 キヤノンアネルバ株式会社 バイアススパッタリング装置及びバイアススパッタリング方法
US6340302B1 (en) * 2001-02-06 2002-01-22 Micron Technology, Inc. Apparatus for establishing an electrical connection with a wafer to facilitate wafer-level burn-in and methods
US7467598B2 (en) * 2001-04-09 2008-12-23 Tegal Corporation System for, and method of, etching a surface on a wafer
US6620736B2 (en) * 2001-07-24 2003-09-16 Tokyo Electron Limited Electrostatic control of deposition of, and etching by, ionized materials in semiconductor processing
US6887340B2 (en) * 2001-11-13 2005-05-03 Lam Research Corporation Etch rate uniformity
JP2003282547A (ja) * 2002-03-26 2003-10-03 Ulvac Japan Ltd 高選択比かつ大面積高均一プラズマ処理方法及び装置
US6960263B2 (en) * 2002-04-25 2005-11-01 Applied Materials, Inc. Shadow frame with cross beam for semiconductor equipment
US20040027781A1 (en) * 2002-08-12 2004-02-12 Hiroji Hanawa Low loss RF bias electrode for a plasma reactor with enhanced wafer edge RF coupling and highly efficient wafer cooling
US20070051471A1 (en) * 2002-10-04 2007-03-08 Applied Materials, Inc. Methods and apparatus for stripping
US6944006B2 (en) * 2003-04-03 2005-09-13 Applied Materials, Inc. Guard for electrostatic chuck
US7501161B2 (en) * 2004-06-01 2009-03-10 Applied Materials, Inc. Methods and apparatus for reducing arcing during plasma processing
GB0424371D0 (en) * 2004-11-04 2004-12-08 Trikon Technologies Ltd Shielding design for backside metal deposition
US20060219172A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. PVD equipment and electrode and deposition ring thereof
US7837825B2 (en) * 2005-06-13 2010-11-23 Lam Research Corporation Confined plasma with adjustable electrode area ratio
US20070056845A1 (en) * 2005-09-13 2007-03-15 Applied Materials, Inc. Multiple zone sputtering target created through conductive and insulation bonding
US20070056843A1 (en) * 2005-09-13 2007-03-15 Applied Materials, Inc. Method of processing a substrate using a large-area magnetron sputtering chamber with individually controlled sputtering zones
US20070056850A1 (en) * 2005-09-13 2007-03-15 Applied Materials, Inc. Large-area magnetron sputtering chamber with individually controlled sputtering zones
WO2007032858A1 (en) * 2005-09-13 2007-03-22 Applied Materials, Inc. Large-area magnetron sputtering chamber with individually controlled sputtering zones
US7588668B2 (en) 2005-09-13 2009-09-15 Applied Materials, Inc. Thermally conductive dielectric bonding of sputtering targets using diamond powder filler or thermally conductive ceramic fillers
US7651571B2 (en) * 2005-12-22 2010-01-26 Kyocera Corporation Susceptor
US20080196661A1 (en) * 2007-02-20 2008-08-21 Brian West Plasma sprayed deposition ring isolator
WO2009154853A2 (en) 2008-04-16 2009-12-23 Applied Materials, Inc. Wafer processing deposition shielding components
US9123511B2 (en) * 2008-05-02 2015-09-01 Applied Materials, Inc. Process kit for RF physical vapor deposition
CN101901749B (zh) * 2009-05-27 2012-08-08 中芯国际集成电路制造(上海)有限公司 减少晶片处理过程中电弧产生的方法
US20110217465A1 (en) * 2010-03-08 2011-09-08 Novellus Systems Inc. Shields for substrate processing systems
GB201102447D0 (en) * 2011-02-11 2011-03-30 Spp Process Technology Systems Uk Ltd Composite shielding
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
CN107227448B (zh) * 2017-06-30 2023-10-13 北京北方华创微电子装备有限公司 基座以及物理气相沉积装置
KR102387562B1 (ko) 2020-06-01 2022-04-15 동의대학교 산학협력단 디지털 콘덴서가 장착된 다중 웨이퍼의 결합구조 및 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3835153A1 (de) * 1988-10-15 1990-04-26 Leybold Ag Vorrichtung zum aetzen von substraten durch eine glimmentladung
US5803977A (en) * 1992-09-30 1998-09-08 Applied Materials, Inc. Apparatus for full wafer deposition
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5403459A (en) * 1993-05-17 1995-04-04 Applied Materials, Inc. Cleaning of a PVD chamber containing a collimator
JPH08153682A (ja) * 1994-11-29 1996-06-11 Nec Corp プラズマcvd装置
JPH0936088A (ja) * 1995-07-18 1997-02-07 Nissin Electric Co Ltd プラズマ処理装置
JPH0935894A (ja) * 1995-07-19 1997-02-07 Nissin Electric Co Ltd プラズマ処理装置
US5863340A (en) * 1996-05-08 1999-01-26 Flanigan; Allen Deposition ring anti-rotation apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144590A (ja) * 2004-11-17 2006-06-08 Mitsubishi Heavy Ind Ltd 真空ポンプ
JP2018127711A (ja) * 2017-02-10 2018-08-16 株式会社アルバック スパッタリング装置
CN109801828A (zh) * 2017-11-16 2019-05-24 东京毅力科创株式会社 等离子体处理装置、温度控制方法以及存储介质
CN109801828B (zh) * 2017-11-16 2021-06-01 东京毅力科创株式会社 等离子体处理装置、温度控制方法以及存储介质

Also Published As

Publication number Publication date
KR20010012878A (ko) 2001-02-26
EP1012869A1 (en) 2000-06-28
WO1998053482A1 (en) 1998-11-26
JP4334621B2 (ja) 2009-09-30
TW451307B (en) 2001-08-21
US5942042A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
JP4334621B2 (ja) ウエハ支持装置
US6723214B2 (en) Apparatus for improved power coupling through a workpiece in a semiconductor wafer processing system
KR100702876B1 (ko) 반도체 웨이퍼 처리 시스템에서 고주파 복귀 전류 경로제어를 제공하는 장치
US7585384B2 (en) Apparatus and method to confine plasma and reduce flow resistance in a plasma reactor
EP0070982B1 (en) Sputtering system
JP6097471B2 (ja) 環状のバッフル
JP2002519860A (ja) プラズマ処理チャンバ内で開放プラズマを実質的に排除するためのフォーカスリング構成
JP2000331993A (ja) プラズマ処理装置
JP2002520492A (ja) フィードスルー重複コイル
US6531030B1 (en) Inductively coupled plasma etching apparatus
TW202137393A (zh) 電漿處理裝置
JP5951324B2 (ja) プラズマ処理装置
US8034213B2 (en) Plasma processing apparatus and plasma processing method
JP3814176B2 (ja) プラズマ処理装置
US20210098239A1 (en) Substrate support and plasma processing apparatus
US20040163595A1 (en) Plasma processing apparatus
JP3922752B2 (ja) プラズマ処理装置
EP1269513B1 (en) Inductively coupled plasma etching apparatus
JP2000345339A (ja) スパッタ成膜応用のためのプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term