JP2002500463A - バタフライ・オペレーションを使用した非バイナリ・ビタビ・デコーダ - Google Patents

バタフライ・オペレーションを使用した非バイナリ・ビタビ・デコーダ

Info

Publication number
JP2002500463A
JP2002500463A JP2000527032A JP2000527032A JP2002500463A JP 2002500463 A JP2002500463 A JP 2002500463A JP 2000527032 A JP2000527032 A JP 2000527032A JP 2000527032 A JP2000527032 A JP 2000527032A JP 2002500463 A JP2002500463 A JP 2002500463A
Authority
JP
Japan
Prior art keywords
binary
trellis
butterfly
node
path metric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000527032A
Other languages
English (en)
Inventor
ラメシュ、ラジャラム
ケラム、ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of JP2002500463A publication Critical patent/JP2002500463A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37

Abstract

(57)【要約】 非バイナリ・トレリス内にバイナリ・バタフライ・トレリスを指定することにより非バイナリ・トレリス図を使用してデータ信号を復号するデコーダを説明する。前記デコーダは、基本ビタビ・バイナリ・バタフライ・オペレーションを使用してそれぞれ指定バイナリ・バタフライ・トレリスを解析して前記非バイナリ・トレリスの各ノードに一対のパスウェイを発生する。基本バイナリ・バタフライ・オペレーションにより各ノードに関するパスウェイを比較してそのノードに関する生き残りパスを判定する。

Description

【発明の詳細な説明】
【０００１】 （本発明の技術分野） 本発明は、ディジタル通信システムにおける受信機に関し、特にモディファイ
ド・ビタビ・アルゴリズム（ｍｏｄｉｆｉｅｄ Ｖｉｔｅｒｂｉ ａｌｇｏｌｉ
ｔｈｍ）を使用して非バイナリ畳み込み符号化データを復号するデコーダに関す
る。
【０００２】 （発明の背景） 図１は、送信機１２、受信機１４及びチャネル２４を含む典型的なディジタル
通信システム１０を示す。この送信機は、チャネル・エンコーダ１６、マルチプ
レクサ１８、変調器２０及び送信機ユニット２２を備えている。送信機１２は、
符号分割多元接続（ＣＤＭＡ）システムにおける暗号化ユニット又は周波数拡散
器のように、図１に示されていない他の信号処理構成要素を備えてもよい。
【０００３】 送信機１２内のチャネル・エンコーダ１６は、ソースデータ信号を受信し、か
つこのソース・データ信号を符号化して受信機１４により信号の再生を改善する
。ディジタル・データの信号空間符号化（ｓｉｇｎａｌ−ｓｐａｃｅ ｃｏｄｉ
ｎｇ）の１形式は、Ｍアリー・シグナリング（Ｍ−ａｒｙ ｓｉｇｎａｌｉｎｇ
）である。このチャネル・デコーダは、ｋデータ・ビットを信号空間においてＭ
＝２kシンボルのうちの１つに変換する。バイナリ・データ信号に対してはｋ＝ １である。信号空間符号化の１つのクラスは、Ｋ段のシフト・レジスタにより実
行可能とされる畳み込み符号である。各単位時間において、レジスタのｋ段まで
ｋビットがシフトされ、同時に既にレジスタにあったビットは、右へｋ段シフト
される。各単位時間において、選択されたシフト・レジスタの内容は、加算され
、引き算され、又はその他の操作が行われて数ｎの符号ビットを得る。各単位時
間でレジスタにｋビットをシフトすることにより、それぞれシフトされたｋビッ
ト集合は、エンコーダにおいてある限定数の許容できる後の状態への遷移を指定
する。その結果、これらの符号化ビットは、エンコーダの現在状態ばかりでなく
、受信した符号化ビット系列から導出可能とされるエンコーダの状態に関する履
歴情報をも表す。
【０００４】 チャネル・エンコーダ１６の符号化ビットは、マルチプレクサ１８に入力され
る。マルチプレクサ１８は、これらの符号化ビットを、違ったソースを起源とす
る又は違った特性を持つ他の信号と組み合わせる。変調器２０は、多重化された
信号を受け取って、この信号をチャネル２４を介して送信可能な波形に変換する
。変調された信号は、典型的には、高電力増幅器と変調した信号をチャネル２４
を介して送信するためのアンテナとを備えている送信機ユニット２２に入力され
る。
【０００５】 チャネル２４は、信号の伝送中に、信号に雑音、フェージング及びジャミング
を導入する。受信機１４は、送信信号を検出して、送信信号から元のソース・デ
ータ信号を再生しようとする。受信機１４は、受信機ユニット２６、復調器２７
、デマルチプレクサ２８及びチャネル・デコーダ３０を含む。受信機ユニット２
６は、典型的には、送信信号を検出するアンテナと、この信号を増幅する低雑音
増幅器とを備えている。復調器２７は信号を復調し、一方デマルチプレクサ２８
は、信号を複数のコンポーネント信号に分離する。
【０００６】 チャネル・デコーダ３０は、元のソース・データ信号を再構築するために、付
加された雑音及びフェージングを有するデマルチプレクス信号をデコードしよう
とする。畳み込み符号をデコードする周知の一方法は、Ａ．Ｊビタビにより考案
されたビタビ・アルゴリズムであり、ここに引用により組み込まれる情報理論に
関するＩＥＥＥ会報（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒ
ｍａｔｉｏｎ Ｔｈｅｏｒｙ）、第ＩＴ−１３巻、第２６０頁〜第２６９頁（１
９６７年４月）に説明されている。ビタビ・アルゴリズムは、送信機１２のチャ
ネル・エンコーダ１６の取り得る状態を表す複数列のノードを有するトレリスを
使用し、これらのノードは、状態間で許容された遷移を表すノード間でブランチ
する。チャネル・エンコーダが単位時間（ｕｎｉｔ ｐｅｒｉｏｄ ｏｆ ｔｉ
ｍｅ）、即ちｋ＝１において１ビットだけ遷移すると、トレリス符号はバイナリ
であり、ノード当り２つの関連ブランチ（ｔｗｏ ａｓｓｏｃｉａｔｅｄ ｂｒ
ａｎｃｈｅｓ）を有する。チャネル・エンコーダが単位時間で１ビットのみ遷移
するとき、即ちｋ＝１のときは、トレリス符号はバイナリであり、２つの関連ブ
ランチ／ノードを有する。チャネル・エンコーダが単位時間で１ビット以上遷移
するとき、即ちｋ＞１のときは、トレリス符号は非バイナリであり、ノード当り
２以上の関連ブランチを有する。
【０００７】 非バイナリ・トレリス、即ちノード当り３以上のブランチを有するトレリスに
関してビタビ・アルゴリズムを実施すると、かなり大きな計算負荷がチャネル・
デコーダに掛かるので、バイナリ・トレリス即ちノード当り２ブランチに関して
ビタビ・アルゴリズムを実施することよりも遙かに複雑となる。このように増加
する複雑さは、商業的な通信システムにおいてデータを符号化し、またデコード
するために非バイナリ・トレリスを使用するのを妨げていた。従って、非バイナ
リ・トレリスに関してビタビ・アルゴリズムを使用した畳み込み符号の復号を実
行する簡単かつ効率的な方法及びデコーダに対する必要性が、産業に発生した。
【０００８】 （発明の概要） 本発明は、チャネルを介して送信された信号を復号して非バイナリ・トレリス
を使用することによりソース・データ信号を判定する方法に向けられている。第
１のステップは、非バイナリ・トレリスを２つの関連ブランチを有する複数のノ
ードを備えた複数のバイナリ・バタフライ・トレリス（ｂｉｎａｒｙ ｂｕｔｔ
ｅｒｆｌｙ ｔｒｅｌｌｉｓ）に分離することである。非バイナリ・トレリスに
おいて指定された各バイナリ・バタフライ・トレリスに関するバイナリ・バタフ
ライ・オペレーションは、バイナリ・バタフライ・トレリスにおける各ノードと
関連した最適パス・メトリックを判定するために、実行される。そこで本発明の
方法は、バイナリ・バタフライ・オペレーションを実行することにより判定され
た非バイナリ・トレリスにおける各ノードに関連した最適パスのメトリックス（
ｍｏｓｔ ｆａｖｏｒａｂｌｅ ｐａｔｈ ｍｅｔｒｉｃｓ）を比較して、非バ
イナリ・トレリスにおける各ノードについて生き残りパスを選択し、かつ非バイ
ナリ・トレリスにおける各ノードについて累積パス・メトリックを判定する。本
発明のデコーダは、バイナリ・バタフライ・トレリスに対しバイナリ・バタフラ
イ・オペレーションを実行して、バイナリ・バタフライ・トレリスにおける各ノ
ードに関連した最適パス・メトリックを判定する第１のプロセッサと、非バイナ
リ・バタフライ・トレリス中で指定された複数のバイナリ・バタフライ・トレリ
スに対してバイナリ・バタフライ・オペレーションを実行するよう第１のプロセ
ッサに指令し、かつ非バイナリ・バタフライ・トレリスにおける各ノードに関連
した複数の最適パス・メトリックを比較して、前記非バイナリ・トレリスにおけ
る各ノードについて生き残りパスを決定し、及び前記非バイナリ・トレリスにお
ける各ノードについて累積パス・メトリックを判定する第２のプロセッサとを含
む。
【０００９】 本発明、及びその更なる目的及び効果のより完全な理解のために、添付図面に
関連させて行う以下の説明をここで参照することができ、図において同様の部分
には同一番号が使用されている。
【００１０】 （発明の詳細な説明） ここで、本発明の好ましい実施例を示す添付図面を参照して、以下、更に詳細
に本発明を説明する。
【００１１】 図２に、バイナリ・トレリスを使用したビタビ・アルゴリズムの一例を示す。
このビタビ・アルゴリズムは、複数のノードが信号空間Ｓにおいて符号化された
ソース・データ信号の各時間における取り得る状態（ｐｏｓｓｉｂｌｅ ｓｔａ
ｔｅｓ）を示すトレリス図を使用する。バイナリ・トレリスに関する図２の例に
おいて、信号空間Ｓは、少なくとも２つの信号状態Ｓ0及びＳ1を含む。信号空間
Ｓは、周波数偏移変調（ｆｒｅｑｕｅｎｃｙ−ｓｈｉｆｔ−ｋｅｙｉｎｇ）シス
テム又は位相偏移位変調（ｐｈａｓｅ−ｓｈｉｆｔ−ｋｅｙｉｎｇ）システムの
アナログ信号振幅又は多次元空間特性の範囲と云うことができる。送信機におい
て、信号空間における２状態間の遷移は、シンボル集合Ａ＝｛ａ1、ａ2．．．｝
から固有の符号シンボルに符号化される。送信機による符号化中に、例えば、Ｓ 0 からＳ0への遷移はａ0により表され、Ｓ0からＳ1への遷移はａ1により表され、
Ｓ1からＳ0への遷移はａ2により表され、かつＳ1からＳ1への遷移はａ3により表
される。エンコーダにおいて状態の系列（ｓｅｑｕｅｎｃｅ ｏｆ ｓｔａｔｅ
ｓ）は、図２に示したように、ビタビ・トレリスを通るパスをたどることによっ
て、受信機により復号可能とされる。
【００１２】 図２は、バイナリ・バタフライ・トレリスを示し、ここでは、各ノードが２つ
の関連ブランチのみを有し、即ち各ノードが他方の２つのノードから２つだけの
ブランチを介してのみ到達可能とされる。図１の各単位時間ｔにおけるノードは
、信号空間Ｓにおける信号状態Ｓ0及びＳ1を表す。このトレリスにおいてノード
間のブランチは、状態間の遷移を表す。各遷移即ちブランチにおいて、集合Ａ＝
｛ａ1、ａ2．．．｝の固有な符号シンボルは、その遷移を表すために、図２に示
すように指定される。
【００１３】 動作において、固有なシンボルＡは、エンコーダ内のシフト・レジスタの符号
化ビットによって判定される。ブランチ・メトリックΔＭeｔ1は、当該ブランチ
即ち遷移に対する集合Ａからのシンボルと、実際の受信信号との間の距離（例え
ば、アナログ信号に対するユークリッド距離、又はディジタル信号に対するハミ
ング距離）である。例えば、ΔＭeｔ0により表されたメトリック値は受信信号と
シンボルａ0との間の距離であり、メトリック値ΔＭeｔ1は受信信号とシンボル ａ1との間の距離であり、メトリック値ΔＭeｔ2は受信信号とシンボルａ2との間
の距離であり、またメトリック値ΔＭeｔ3は受信信号とシンボルａ3との間の距 離である。ある状態に関するパス・メトリックは、Ｍeｔsiにより表され、かつ 選択パスからトレリスを介してこの状態までの間のブランチ・メトリックスの和
である。
【００１４】 任意の系列の受信信号に関して、復号方法は、受信信号値に最も良く適合する
各ブランチにより表されたシンボルａ0、ａ1、ａ2、．．．のパス、即ち最適パ ス・メトリックを有するパスを得るためにトレリスを検索する必要がある。バイ
ナリ信号に関するビタビ・アルゴリズムは、バイナリ・バタフライ・トレリスを
通る最適パス・メトリックを判定する。ノード当り２つの候補パス・メトリック
、即ち状態を計算する。計算された各候補パス・メトリックは、その状態へ異な
るブランチ、即ち遷移を表す。例えば、ｔ2における状態Ｓ0に関して、計算され
た２つ候補パス・メトリックは、Ｍeｔs0＋ΔＭeｔ0及びＭeｔs1＋ΔＭeｔ2であ
る。計算をしてしまうと、２つの候補パス・メトリックを比較してどのパス・メ
トリックが最適であるかについて判定する。一般的に、最適パス・メトリックは
、ディジタル信号に関するハミング距離、又はアナログ信号に関するユークリッ
ド距離により判定した最小値を有するパス・メトリックである。次いで、最適パ
ス・メトリックに関連するパスを選択する。ｔ2において、状態Ｓ1に関する累積
パス・メトリックＭeｔs0が最適パス・メトリックに等しくなるように更新され る。ｔ2における前述した状態Ｓ0に関するパス選択オペレーションを図２にＡＣ
Ｓ0（加算−比較−選択）とラベリングして示す。
【００１５】 同様に、ｔ2において、状態Ｓ1に関するパス選択オペレーションを実行する。
状態Ｓ1に関する２つの候補パス・メトリックＭeｔs0＋ΔＭeｔ1及びＭeｔs1＋ ΔＭeｔ3を計算する。最適パス・メトリックを判定して、最適パス・メトリック
に関連するパスを選択する。このノードに関するパス選択オペレーションを図２
にＡＣＳ1（加算−比較−選択）とラベリングして示す。一般的に、状態Ｓに関 して選択したパスは、生き残りパスとして知られている。
【００１６】 バイナリ・トレリス、つまり状態あるいはノード当り２つのブランチを有し、
かつ単位時間（ｕｎｉｔ ｐｅｒｉｏｄ ｏｆ ｔｉｍｅ）において２ノード即
ち状態を有するトレリスに関して実行した前述のビタビ・アルゴリズムは、基本
バイナリ・バタフライ・オペレーションとして知られている。基本バイナリ・バ
タフライ・オペレーションを３以上の状態を有するバイナリ・トレリスにおいて
多数回実行して、各ノード即ち状態について生き残りパスを判定することができ
る。しかしながら、各ノード即ち状態は、依然として、２つの関連ブランチのみ
を有する。例えば、図３に、時間ｔ1及びｔ2における４状態Ｓ0、Ｓ1、Ｓ2及び Ｓ3に関する生き残りパスを示す。第１の基本バイナリ・バタフライ・オペレー ションを実行して、図３に１とラベリングしたバイナリ・トレリスにおいて信号
状態Ｓ0及びＳ1について生き残りパスを判定することができる。次いで、第２の
基本バイナリ・バタフライ・オペレーションを実行して、時間ｔ2において図３ に２とラベリングした状態Ｓ2及びＳ3について生き残りパスを判定することがで
きる。
【００１７】 例えばテキサス・インスツルメンツのＴＭＳ３２０Ｃ５４Ｘ ＤＳＰチップの
ように、従来技術において周知の非常に効率的なアクセレレータ半導体チップに
より、前述した基本バイナリ・バタフライ・オペレーションを実行することがで
きる。
【００１８】 図４は、本発明のデコーダにより畳み込み符号を復号する非バイナリ・トレリ
スを示す。非バイナリ・トレリスにおいて、各ノードＳiは３以上の取り得るブ ランチを有することができる。従って、単位時間ｔ2において状態Ｓiへの遷移は
、単位時間ｔ1において状態集合Ｓim＝｛Ｓi1、Ｓi2、Ｓi3．．．Ｓim｝からの ものであり得る。ただし、インデックスｍは２より大である。集合Ａの固有シン
ボルは、ｔ（Ｓim、Ｓm）＝ａimのように、状態Ｓiの集合に関連する全ての遷移
Ｔi＝｛ａi1、ａi2、ａi3．．．ａim｝に関して定義される。トレリス図のノー ドにより表された各状態に関して集合Ｓi及びＴiにより、トレリス図を明確に定
義ことができる。
【００１９】 図４のトレリス図において、ソース・データ信号の信号空間は、各状態に関連
する４ブランチ即ち遷移を有する４状態Ｓi＝｛Ｓ0、Ｓ1、Ｓ2及びＳ3｝を含む 。従って、ｔ2において状態Ｓ0への遷移は、状態Ｓ0、4＝｛Ｓ0、0、Ｓ0、1、Ｓ0、2 、Ｓ0、3｝の集合からのものであり得る。Ｓ0への遷移に関する集合Ａからの固有
のシンボルをｔ（Ｓ0、0、Ｓ0）＝ａ0、ｔ（Ｓ0、1、Ｓ0）＝ａ1、ｔ（Ｓ0、2、Ｓ0）
＝ａ2、及びｔ（Ｓ0、3、Ｓ0）＝ａ3と表することができる。トレリス図における 他の状態Ｓ1、Ｓ2、及びＳ3に関して、同様の表示が可能である。
【００２０】 本発明は、非バイナリ・トレリス内のバイナリ・バタフライ・トレリスを指定
することにより、非バイナリ・トレリス図を使用して畳み込み符号を復号する。
各バイナリ・バタフライ・トレリスは、各単位時間において２状態のみ、及び状
態当り２ブランチを有する。単位時間において２つの状態は、分離（ｄｉｓｊｏ
ｉｎｔ）されてもよい。
【００２１】 例えば、図４の非バイナリ・トレリスは、番号１〜４により表す４つのバイナ
リ・バタフライ・トレリスに分けられる。本発明では、基本バイナリ・バタフラ
イ・オペレーションを使用してこれらのバイナリ・バタフライ・トレリスをそれ
ぞれ解析し、２つの基本バイナリ・バタフライ・オペレーションによる各ノード
に関する結果を比較してそのノードについての生き残りパスを判定する。
【００２２】 時間ｔ2においてノードＳ0及びＳ1についての生き残りパスを判定するための １例を図５を参照して説明する。図５の非バイナリ・トレリスは、図４に１及び
２により表す２つのバイナリ基本バタフライ・オペレーションを示す。
【００２３】 時間ｔ1における各状態Ｓiについて、パス・メトリックＭｅｔSiは、オペレー
ションの開始前に既知である。パス・メトリックＭｅｔSiは、トレリスを通って
その状態Ｓiまでの選択パスまでの間の以前のブランチ・メトリックス総和に等 しい。代替として、もしｔ1が復号動作における第１の状態にあるときは、パス ・メトリックＭｅｔSiを初期値にセットすることができる。本発明は、非バイナ
リ・トレリスにおいて第１の指定バイナリ基本バタフライ・トレリスに対しバイ
ナリ基本バタフライ・オペレーションを実行即ち実施する。例えば、図５に１と
ラベリングした指定バイナリ基本バタフライに対してバイナリ基本バタフライ・
オペレーションをまず実行する。第１の指定バイナリ・バタフライ・トレリスは
、単位時間ｔ1における状態Ｓ0及びＳ1、並びに単位時間ｔ2における状態Ｓ0及び
Ｓ1を含む。
【００２４】 ｔ2において第１の指定バイナリ基本バタフライにおける状態Ｓ0に対して、オ
ペレーションＡＣＳ0を実行する。２つの候補パス・メトリックスＭｅｔS0＋Δ Ｍｅｔ0及びＭｅｔS1＋ΔＭｅｔ2を計算する。計算してしまうと、２つの候補パ
ス・メトリックを比較していずれのパス・メトリックが最適であるかを判定する
。以上で述べたように、最適パス・メトリックは、一般的に最小値を有するパス
・メトリックである。例えば、最適パス・メトリックをディジタル信号に関して
はハミング距離、又はアナログ信号に関してはユークリッド距離により、判定す
ることができる。次いで、オペレーションＡＣＳ0に対して最適パス・メトリッ クを有するパスを判定する。
【００２５】 Ｓ0に対する生き残りパスとしてこれを選択するよりも、オペレーションＡＣ Ｓ0の結果として、パス及び対応する最適パス・メトリックを記憶する。次いで 、本発明は、ｔ2における状態Ｓ1に関してオペレーションＡＣＳ2を実行し、２ つの候補パス・メトリックスＭｅｔS0＋ΔＭｅｔ1及びＭｅｔS1＋ΔＭｅｔ3を計
算する。オペレーションＡＣＳ2に対して、最適パス・メトリックを判定し、か つ最適パス・メトリックに関連する生き残りパスを判定する。ここでも、これを
Ｓ1に対する生き残りパスとして選択するよりも、オペレーションＡＣＳ2の結果
として、このパス及び対応する最適パス・メトリックを記憶する。
【００２６】 次に、本発明は、図５に２とラベリングされた第２の指定基本バイナリ・バタ
フライに対するモディファイド基本バイナリ・バタフライ・トレリスを実施する
。この第２のバイナリ・バタフライ・トレリスは、単位時間ｔ1における状態Ｓ2 及びＳ3、及び単位時間ｔ2における状態Ｓ0及びＳ1を含む。ｔ2における状態Ｓ0 に対して、オペレーションＡＣＳ1を実行する。２つの候補パス・メトリックス ＭｅｔS2＋ΔＭｅｔ4、及びＭｅｔS3＋ΔＭｅｔ6を計算する。最適パス・メトリ
ックを判定して、この最適パス・メトリックに関連するパスを選択する。このパ
スと最適パス・メトリックをオペレーションＡＣＳ1に関して記憶する。第２に 、ｔ2における状態Ｓ1に対して、オペレーションＡＣＳ3を実行する。２つの候 補パス・メトリックスＭｅｔＳ2＋ΔＭｅｔ5及びＭｅｔＳ3＋ΔＭｅｔ7を計算す
る。最適パス・メトリックを判定して、オペレーションＡＣＳ3についてこの最 適パス・メトリックに関連するパスを判定する。このパスと最適パス・メトリッ
クをオペレーションＡＣＳ3に関して記憶する。
【００２７】 次に、本発明は、非バイナリ・トレリスにおける状態に対応したバイナリ基本
バタフライ・オペレーションにおいて実行された各ＡＣＳオペレーションに関し
て、最適パス・メトリックを比較することにより、非バイナリ・トレリスにおけ
る各ノード又は状態Ｓに対する生き残りパスを判定する。例えば、時間ｔ2にお ける状態Ｓ0に関して、状態Ｓ0に関連するＡＣＳ0の結果として記憶した最適パ ス・メトリックを、状態Ｓ0に関連するＡＣＳ1の結果として記憶した最適パス・
メトリックと比較する。前述したように、第１の基本バイナリ・バタフライ・オ
ペレーション中にオペレーションＡＣＳ0を実行し、一方、第２の基本バイナリ ・バタフライ・オペレーション中にオペレーションＡＣＳ1を実行した。しかし ながら、ｔ2における状態Ｓ0への複数のブランチに対してＡＣＳ0及びＡＣＳ1両
オペレーションを実行したので、これらの結果を比較して状態Ｓ0に関して生き 残りパスを判定する。ｔ2における状態Ｓ0に対する生き残りパスは、記憶した２
つのオペレーションＡＣＳ0及びＡＣＳ1のメトリックスの中で最適パス・メトリ
ックに対応したパスである。ｔ2において状態Ｓ0に関する最終的な累積メトリッ
クＭｅｔs0は、記憶した２つのオペレーションＡＣＳ0及びＡＣＳ1のメトリック
スの中でこの最適パス・メトリックに等しい。
【００２８】 同様に、ｔ2における状態Ｓ1に対して、生き残りパス及び累積メトリックＭｅ
ｔs1を判定する。状態Ｓ1に関連するオペレーションＡＣＳ2の結果として記憶し
た最適パス・メトリックを、状態Ｓ1に関連するオペレーションＡＣＳ3の結果と
して記憶した最適パス・メトリックと比較する。ｔ2における状態Ｓ1に対する生
き残りパスは、記憶した２つのオペレーションＡＣＳ2及びＡＣＳ3のメトリック
スの中で最適パス・メトリックに対応するパスである。ｔ2における状態Ｓ1に関
する最終的な累積メトリックＭｅｔs1は、記憶した２つのオペレーションＡＣＳ 2 及びＡＣＳ3のメトリックの中で最適パス・メトリックに等しい。
【００２９】 同様に、本発明は、図４に示す基本バイナリ・バタフライ・トレリス３及び４
に関するモディファイド・バイナリ・バタフライ・オペレーションを実行して状
態Ｓ2及びＳ3を判定する。従って、本発明は、非バイナリ・トレリス内のバイナ
リ・バタフライ・トレリスを指定することにより、デコーダの計算上の負荷を軽
減する。
【００３０】 図６に示すように、バイナリ・バタフライ・オペレーションを実行する典型的
な従来技術のチップを使用しても殆ど又は全く変更なしにチャネル・デコーダ３
４に本発明を実施することができる。チャネル・デコーダ３４は、プロセッサ３
６、メモリ３８及びバイナリ・バタフライ・アクセレレータ・チップ４０を含む
。プロセッサ３６は、本発明に従ってチャネル・デコーダ３４の動作を制御する
。バイナリ・バタフライ・アクセレレータ・チップ４０は、与えられたバイナリ
・バタフライ・トレリスに対してバイナリ・バタフライ・オペレーションを実行
して、バイナリ・バタフライ・トレリスの各ノードに対するＡＣＳオペレーショ
ンの結果を出力する。バイナリ・バタフライ・アクセレレータ・チップ４０は、
テキサス・インスツルメンツのアクセレレータ半導体ＴＭＳ３２０Ｃ５４Ｘチッ
プであってもよい。メモリ３８は、プロセッサ・チップ４０に、又はプロセッサ
４０の外部キャッシュ即ちＲＡＭに配置されていてもよい。図６は、チャネル・
デコーダ３４がプロセッサ３６、及び個別のバイナリ・バタフライ・アクセレレ
ータ・チップ４０を含むことを示しているが、当該技術分野において習熟する者
は、２チップの機能を単一プロセッサに組み入れてもよいことを理解すべきであ
る。
【００３１】 非バイナリ・トレリスを使用して畳み込み符号を復号するためのチャネル・デ
コーダ３４の動作を図７を参照して説明する。図７は、本発明のチャネル・デコ
ーダ３４の動作のフロー・チャートを示す。所望の復号処理のために非バイナリ
・トレリス、状態Ｓi、遷移Ｔ、及びシンボル集合Ａにより、チャネル・デコー ダ３４を予めプログラムした。更に、所望の復号処理に対する非バイナリ・トレ
リスを複数の指定バイナリ・バタフライ・トレリスに分割した。
【００３２】 図７のステップ４２において、チャネル・デコーダ３４は、デマルチプレクサ
３８から符号化信号シンボルを受け取る。ステップ４４において、プロセッサ３
６は、バイナリ・バタフライ・アクセレレータ・チップ４０に指令して指定基本
バタフライ・トレリスのうちの１つに対して基本バイナリ・バタフライ・オペレ
ーションを実行させる。このバイナリ・バタフライ・アクセレレータ・チップは
、基本バイナリ・バタフライ・オペレーションを実行して、２つのＡＣＳオペレ
ーション、即ち基本バイナリ・バタフライ・トレリスの２つのノードのそれぞれ
に対して１つのＡＣＳオペレーションを実行してその結果を判定する。ステップ
４６に示すように、基本バタフライ・オペレーションにおいて２つのノードに対
するＡＣＳオペレーションの結果をメモリ３８に記憶する。２つのＡＣＳオペレ
ーションにおいて判定したパス及び最適パス・メトリックは、特定のＡＣＳオペ
レーションに対する関連する状態即ちノードと共にメモリ３８に指定される。
【００３３】 次に、ステップ４８において、プロセッサ３６は、更に非バイナリ・トレリス
に基本バイナリ・バタフライ・トレリスを指定するか否かを判定する。イエスで
あれば、プロセッサ３６は、ステップ４４に戻って、バイナリ・バタフライ・ア
クセレレータ・チップ４０に指令して次の指定基本バタフライ・トレリスに対し
て基本バタフライ・オペレーションを実行させる。
【００３４】 ステップ４８において、プロセッサ３６は、各基本バタフライ・トレリスに対
してバイナリ・バタフライ・オペレーションが実行されたと判定すると、プロセ
ッサ３６は、非バイナリ・トレリスにおける各状態即ちノードに対する生き残り
パスを決定する。プロセッサ３６は、非バイナリ・トレリスにおける状態即ちノ
ードに関連するメモリ３８に記憶した各ＡＣＳオペレーションについて最適パス
・メトリックを比較して、各状態について最適パス・メトリック、及び対応する
生き残りパスを選択する。プロセッサ３６は、各状態毎に、メトリックを選択し
た最適パス・メトリックに更新して、対応する生き残りパスをメモリ３８に記憶
する。プロセッサ３６は、メッセージにおける符号化信号シンボルを完了するま
で処理し続ける。
【００３５】 代替として、プロセッサ３６は、バイナリ・バタフライ・アクセレレータ・チ
ップが状態に関連するバイナリ・バタフライ・オペレーションを計算した後、図
７のステップ５０及び５２を実行してこの状態についての生き残りパスを選択す
ることができる。同時に、バイナリ・バタフライ・アクセレレータ・チップは、
図７のステップ４４及び４６のように、他の状態に関連する複数のバイナリ・バ
タフライ・オペレーションを計算することができる。
【００３６】 本発明は、非バイナリ・トレリス使用して畳み込み符号を復号する従来技術の
デコーダよりも顕著な効果を有する。非バイナリ・トレリスを直接解決するビタ
ビ・アルゴリズムを使用すると、非常に複雑なアーキテクチャーを必要とし、計
算負荷も及び大きくなる。本発明は、非バイナリ・トレリスを複数のバイナリ・
バタフライ・トレリスに分割することにより、非バイナリ・トレリスを復号化し
て、バイナリ・バタフライ・トレリスのそれぞれについてモディファイド・バイ
ナリ・バタフライ・オペレーションを実行する。その結果、本発明は、バイナリ
・バタフライ・オペレーションを実行する非常に効率的、かつ簡単なアーキテク
チャーを活用する。
【００３７】 本発明の動作及び構造は以上の説明から明らかであると信じると同時に、図示
し、説明した本発明の動作及び構造の方法は、好ましいと特徴付けされ、かつ、
変更及び変形及び置換は、請求の範囲に定義された本発明の精神及び範囲から逸
脱することなく、実行可能とされる。
【図面の簡単な説明】
【図１】 本発明を実施することができるディジタル通信システムを示す。
【図２】 基本バイナリ・バタフライ・オペレーションを使用したデコーダにより、２状
態を有し、畳み込み符号を復号するためのバイナリ・トレリス示す。
【図３】 基本バイナリ・バタフライ・オペレーションを使用したデコーダにより、２以
上の状態を有し、畳み込み符号を復号するためのバイナリ・トレリス示す。
【図４】 本発明のデコーダにより畳み込み符号を復号するための非バイナリ・トレリス
を示す。
【図５】 モディファイド基本バタフライ・バイナリ・オペレーションを説明するために
畳み込み符号を復号する非バイナリ・トレリスを示す。
【図６】 本発明を実施するために使用可能なデコーダを示す。
【図７】 モディファイド基本バイナリ・バタフライ・オペレーションを使用して畳み込
み符号を復号するために本発明のデコーダのオペレーション方法のフロー・チャ
ートを示す。
【手続補正書】
【提出日】平成１２年７月４日（２０００．７．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項１８】 前記比較する手段及び前記選択する手段は、プロセッサで
ある請求項１７記載の装置。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年１１月３０日（１９９９．１１．３０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 5J065 AA01 AB01 AC02 AD10 AE06 AF02 AG05 AH06 AH09

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 チャネルを介して送信された符号化信号を復号し、複数のノ
    ードを有する非バイナリ・トレリスを使用してソース・データ信号を判定する方
    法であって、 前記非バイナリ・トレリス内の２つの関連ブランチを有するノードを備えた複
    数のバイナリ・バタフライ・トレリスを指定するステップと、 前記非バイナリ・トレリスの各ノードが関連する複数の最適パス・メトリック
    を有するように、各指定バイナリ・バタフライ・トレリスについてバイナリ・バ
    タフライ・オペレーションを実行して前記指定バイナリ・バタフライ・トレリス
    における各ノードに関連した最適パス・メトリックを判定するステップと、 前記バイナリ・バタフライ・オペレーションのステップにより判定した前記非
    バイナリ・トレリス内の各ノードについて前記複数の最適パス・メトリックを比
    較して前記非バイナリ・トレリスにおける各ノードについて生き残りパスを選択
    するステップと、 を備えた方法。
  2. 【請求項２】 前記バイナリ・バタフライ・オペレーションのステップによ
    り判定した前記バイナリ・バタフライ・トレリスにおける各ノードに関連した前
    記複数の最適パス・メトリックをメモリに記憶するステップを更に備えた請求項
    １記載の方法。
  3. 【請求項３】 前記非バイナリ・トレリスにおける前記生き残りパスからソ
    ース・データ信号を判定するステップを更に備えた請求項２記載の方法。
  4. 【請求項４】 前記非バイナリ・トレリス内で２つの関連ブランチを有する
    ノードを備えた複数のバイナリ・バタフライ・トレリスを指定する前記ステップ
    は、 第１の単位時間において前記非バイナリ・トレリスに表された２つの開始ノー
    ドを有し、かつ第２の単位時間において前記非バイナリ・トレリスに表された２
    つの終端ノードを備えた第１のバイナリ・バタフライ・トレリスを指定するステ
    ップと 前記第１の単位時間において前記非バイナリ・トレリスに表された２つの交互
    的な開始ノードを有し、かつ前記第２の単位時間において前記非バイナリ・トレ
    リスに表された前記２つの終端ノードを備えた第２のバイナリ・バタフライ・ト
    レリスを指定するステップと を含む請求項３記載の方法。
  5. 【請求項５】 各指定バイナリ・バタフライ・トレリスについてバイナリ・
    バタフライ・オペレーションを実行する前記ステップは、 前記第１の指定バイナリ・バタフライ・トレリスに対してバイナリ・バタフラ
    イ・オペレーションを実行するステップを備え、このステップは、 前記第１の指定バイナリ・バタフライ・オペレーションの第１の終端ノー
    ドへの第１のブランチに関して第１の候補パス・メトリックを判定するステップ
    と、 前記第１の指定バイナリ・バタフライ・オペレーションの第１の終端ノー
    ドへの第２のブランチに関して第２の候補パス・メトリックを判定するステップ
    と、 前記第１の終端ノードに関する前記第１及び第２の候補メトリックから前
    記第１の終端ノードについて第１の最適パス・メトリックを判定するステップと
    、 前記第１の指定バイナリ・バタフライ・オペレーションの第２の終端ノー
    ドへの第１のブランチに関する第１の候補パス・メトリックを判定するステップ
    と、 前記第１の指定バイナリ・バタフライ・オペレーションの第２の終端ノー
    ドへの第２のブランチに関する第２の候補パス・メトリックを判定するステップ
    と、 前記第２の終端ノードに関する前記第１及び第２の候補メトリックから前
    記第２の終端ノードについての第１の最適パス・メトリックを判定するステップ
    と を含む請求項４記載の方法。
  6. 【請求項６】 前記各指定バイナリ・バタフライ・トレリスについてバイナ
    リ・バタフライ・オペレーションを実行する前記ステップは、 前記第２の指定バイナリ・バタフライ・トレリスに対してバイナリ・バタフラ
    イ・オペレーションを実行するステップを更に備え、このステップは、 前記第２の指定バイナリ・バタフライ・トレリスの第１の終端ノードへの
    第１のブランチについて第１の候補パス・メトリックを判定するステップと、 前記第２の指定バイナリ・バタフライ・トレリスの第１の終端ノードへの
    第２のブランチについて第２の候補パス・メトリックを判定するステップと、 前記第１の終端ノードについての前記第１及び第２の候補メトリックスか
    ら前記第２の指定バイナリ・バタフライ・トレリスの第１の終端ノードについて
    第２の最適パス・メトリックを判定するステップと、 前記第２の指定バイナリ・バタフライ・トレリスの第２の終端ノードへの
    第１のブランチについて第１の候補パス・メトリックを判定するステップと、 前記第２の指定バイナリ・バタフライ・トレリスの第２の終端ノードへの
    第２の候補パス・メトリックを判定するステップと、 前記第２の終端ノードに関する前記第１及び第２の候補メトリックから前
    記第２の指定バイナリ・バタフライ・トレリスに対する前記第２の終端ノードに
    ついて第２の最適パス・メトリックを判定するステップと を更に含む請求項５記載の方法。
  7. 【請求項７】 前記非バイナリ・トレリス内の各ノードに関連した前記複数
    の最適パス・メトリックを比較して前記生き残りパスを選択する前記ステップは
    、 前記第１の指定バイナリ・バタフライ・トレリスの前記第１の終端ノードに対
    する前記第１の最適パス・メトリックと、前記第２の指定バイナリ・バタフライ
    ・トレリスの前記第１の終端ノードに対する前記第２の最適パス・メトリックと
    を比較するステップと、 前記第１の終端ノードについての前記第１の最適パス・メトリックと前記第２
    の最適パス・メトリックとの間で最適値に関連した前記生き残りパスを選択する
    ステップと、 を備えた請求項６記載の方法。
  8. 【請求項８】 前記非バイナリ・トレリス内の各ノードに関連した前記複数
    の最適パス・メトリックを比較して前記生き残りパスを選択する前記ステップは
    、 前記第１の指定バイナリ・バタフライ・トレリスの前記第２の終端ノードに対
    する前記第１の最適パス・メトリックと、前記第２の指定バイナリ・バタフライ
    ・トレリスの前記第２の終端ノードに対する前記第２の最適パス・メトリックと
    を比較するステップと、 前記第２の終端ノードに対する前記第１の最適パス・メトリックと前記第２の
    最適パス・メトリックとの間で最適値に関連した前記生き残りパスを選択するス
    テップと を備えた請求項７記載の方法。
  9. 【請求項９】 前記第１の終端ノードについての前記第１の最適パス・メト
    リックと前記第２の最適パス・メトリックとの間の前記最適値に等しい前記非バ
    イナリ・トレリスにおける前記第１の終端ノードについての累積メトリック値を
    判定するステップと、 前記第２の終端ノードについての前記第１の最適パス・メトリックと前記第２
    の最適パス・メトリックとの間の前記最適値に等しい前記非バイナリ・トレリス
    における前記第２の終端ノードについての累積メトリック値を判定するステップ
    と を更に含む請求項８記載の方法。
  10. 【請求項１０】 チャネルを介して送信された符号化信号を復号して複数の
    ノードを有する非バイナリ・トレリスに基づいてソース・データ信号を判定する
    装置であって、 バイナリ・バタフライ・トレリスに対してバイナリ・バタフライ・オペレーシ
    ョンを実行してバイナリ・バタフライ・トレリスにおける各ノードに関連した最
    適パス・メトリックを判定する第１のプロセッサと、 前記第１のプロセッサに指令して前記非バイナリトレリス内で指定された複数
    のバイナリ・バタフライ・トレリスに対してバイナリ・バタフライ・オペレーシ
    ョンを実行させ、かつ前記非バイナリ・トレリスにおける各ノードに関連した複
    数の最適パス・メトリックを比較して前記非バイナリ・トレリスにおける各ノー
    ドについて生き残りパスを判定させる第２のプロセッサと、 を備えた装置。
  11. 【請求項１１】 前記第１のプロセッサにより判定されたバイナリ・バタフ
    ライ・トレリスにおける各ノードに関連した前記最適パス・メトリックを記憶す
    るメモリを更に備えた請求項１０記載の装置。
  12. 【請求項１２】 前記第１のプロセッサは、バイナリ・バタフライ・アクセ
    レレータである請求項１１記載の方法。
  13. 【請求項１３】 前記第２のプロセッサは、前記非バイナリ・トレリスにお
    ける前記生き残りパスから前記ソース・データ信号を復号する請求項１２記載の
    方法。
  14. 【請求項１４】 チャネルを介して送信された符号化信号を復号する装置で
    あって、前記符号化信号が非バイナリ・トレリスにより表された符号に従って送
    信される前に符号化され、前記非バイナリ・トレリスが複数のノード及びノード
    当り３以上のブランチを有する装置において、 前記非バイナリ・トレリス内に２つの関連ブランチを有する複数のノードを備
    えた複数のバイナリ・バタフライ・トレリスを指定する手段と、 前記非バイナリ・トレリスの各ノードが関連する複数の最適パス・メトリック
    を有するように、各指定バイナリ・バタフライ・トレリスについてバイナリ・バ
    タフライ・オペレーションを実行して前記指定バイナリ・バタフライ・トレリス
    における各ノードに関連した最適パス・メトリックを判定する手段と、 前記バイナリ・バタフライ・オペレーションを実行する手段により判定した前
    記非バイナリ・トレリスにおけるノードに関連した前記複数の最適パス・メトリ
    ックを比較する手段と、 前記非バイナリ・トレリスにおける前記ノードについて前記非バイナリ・トレ
    リスにおける生き残りパスを選択する手段と を備えた装置。
  15. 【請求項１５】 前記指定バイナリ・バタフライ・トレリスにおける各ノー
    ドに関連した最適パス・メトリックを記憶する手段を更に備えた請求項１４記載
    の装置。
  16. 【請求項１６】 前記非バイナリ・トレリスにおける前記生き残りパスから
    ソース・データ信号を判定する手段を更に備えた請求項１５記載の装置。
  17. 【請求項１７】 バイナリ・バタフライ・オペレーションを実行する前記手
    段は、バイナリ・バタフライ・アクセレレータを含む請求項１６記載の装置。
  18. 【請求項１８】 前記比較する手段及び前記選択する手段は、プロセッサで
    ある請求項１７記載の装置。
JP2000527032A 1997-12-31 1998-12-22 バタフライ・オペレーションを使用した非バイナリ・ビタビ・デコーダ Pending JP2002500463A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/002,563 US6115436A (en) 1997-12-31 1997-12-31 Non-binary viterbi decoder using butterfly operations
US09/002,563 1997-12-31
PCT/US1998/027346 WO1999034520A1 (en) 1997-12-31 1998-12-22 Non-binary viterbi decoder using butterfly operations

Publications (1)

Publication Number Publication Date
JP2002500463A true JP2002500463A (ja) 2002-01-08

Family

ID=21701358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000527032A Pending JP2002500463A (ja) 1997-12-31 1998-12-22 バタフライ・オペレーションを使用した非バイナリ・ビタビ・デコーダ

Country Status (9)

Country Link
US (1) US6115436A (ja)
EP (1) EP1044507B1 (ja)
JP (1) JP2002500463A (ja)
KR (1) KR20010033503A (ja)
CN (1) CN1283331A (ja)
AU (1) AU1942799A (ja)
CA (1) CA2316941A1 (ja)
DE (1) DE69834207T2 (ja)
WO (1) WO1999034520A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19926649A1 (de) * 1999-06-11 2000-12-14 Philips Corp Intellectual Pty Anordnung zur Trelliscodierung
EP1158683A1 (de) 2000-05-24 2001-11-28 Infineon Technologies AG Vorrichtung und Verfahren zum Durchführen eines Viterbi-Algorithmus
FI109162B (fi) 2000-06-30 2002-05-31 Nokia Corp Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi
US7127664B2 (en) * 2000-09-18 2006-10-24 Lucent Technologies Inc. Reconfigurable architecture for decoding telecommunications signals
US6865710B2 (en) * 2000-09-18 2005-03-08 Lucent Technologies Inc. Butterfly processor for telecommunications
US7234100B1 (en) * 2000-09-28 2007-06-19 Intel Corporation Decoder for trellis-based channel encoding
KR100408037B1 (ko) * 2001-03-03 2003-12-01 엘지전자 주식회사 비트 레벨 부호화/복호화 방법 및 장치
US7010052B2 (en) * 2001-04-16 2006-03-07 The Ohio University Apparatus and method of CTCM encoding and decoding for a digital communication system
US6848074B2 (en) 2001-06-21 2005-01-25 Arc International Method and apparatus for implementing a single cycle operation in a data processing system
FI20020108A0 (fi) * 2002-01-21 2002-01-21 Nokia Corp Menetelmõ ja laite polkumetriikoiden muodostamiseksi trelliksessõ
US7139312B2 (en) * 2002-05-23 2006-11-21 Stmicroelectronics, Inc. System and method for improving coding gain performance within gigabit phy viterbi decoder
FI20021656A0 (fi) * 2002-09-16 2002-09-16 Nokia Corp Menetelmä ja järjestely dekoodauksen suorittamiseksi
TWI228654B (en) * 2003-07-11 2005-03-01 Mediatek Inc Non-binary Viterbi data processing system and method
US20080152044A1 (en) * 2006-12-20 2008-06-26 Media Tek Inc. Veterbi decoding method for convolutionally encoded signal
EP2518687B1 (en) * 2011-04-26 2013-04-24 FEI Company Method for determining a reconstructed image using a particle-optical apparatus
CN111181575B (zh) * 2019-12-19 2021-09-14 西南大学 一种基于反向蝶形计算的Turbo码译码器及处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068859A (en) * 1989-06-19 1991-11-26 California Institute Of Technology Large constraint length high speed viterbi decoder based on a modular hierarchial decomposition of the deBruijn graph
US5588028A (en) * 1993-02-02 1996-12-24 U.S. Robotics Simplified trellis decoder
US5539757A (en) * 1993-12-22 1996-07-23 At&T Corp. Error correction systems with modified Viterbi decoding
US5703911A (en) * 1995-08-17 1997-12-30 Chung-Chin Chen Decoding method for trellis codes with large free distances
DK9600410U3 (da) * 1996-11-18 1998-03-13 Polysheet As Forankringsindretning

Also Published As

Publication number Publication date
KR20010033503A (ko) 2001-04-25
EP1044507B1 (en) 2006-04-12
CN1283331A (zh) 2001-02-07
CA2316941A1 (en) 1999-07-08
WO1999034520A1 (en) 1999-07-08
US6115436A (en) 2000-09-05
DE69834207T2 (de) 2007-01-04
AU1942799A (en) 1999-07-19
DE69834207D1 (de) 2006-05-24
EP1044507A1 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
JP2002500463A (ja) バタフライ・オペレーションを使用した非バイナリ・ビタビ・デコーダ
US6891484B2 (en) Method of decoding a variable-length codeword sequence
US4606027A (en) Error correction apparatus using a Viterbi decoder
JP3261109B2 (ja) 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法
CA2180311A1 (en) Soft-decision receiver and decoder for digital communication
US6810094B1 (en) Viterbi decoder with pipelined parallel architecture
EP0751625A3 (en) Viterbi decoder with L=2 best decoding paths
JP2001522198A (ja) 時間可変格子符号
JPH0555933A (ja) 誤り訂正符復号化方法およびその装置
US5878092A (en) Trace-back method and apparatus for use in a viterbi decoder
JP2755045B2 (ja) ビタビ復号器
US5930298A (en) Viterbi decoder for decoding depunctured code
US8566683B2 (en) Power-reduced preliminary decoded bits in viterbi decoders
KR100336246B1 (ko) 디지탈프로세서및코-프로세서를구비한집적회로
US6654929B1 (en) Viterbi decoder and Viterbi decoding method
US5657333A (en) Method and apparatus for error-control coding in a digital data communication system
US7225393B2 (en) Viterbi decoder and Viterbi decoding method
EP0909038B1 (en) Decoding of convolutional code with floating point ACS processing
US5666380A (en) Digital communication system and method of compressing information
JPS63299412A (ja) シ−ケンシャル復号装置
JP2004260391A (ja) 畳み込み符号の最尤復号器および最尤復号方法
KR100333336B1 (ko) 비터비 복호기의 역추적 방법
KR100726170B1 (ko) 비터비 복호 장치 및 방법
KR20050055556A (ko) 저전력 비터비 복호기 및 역추적 방법
JPH09181617A (ja) ビタビ復号回路