KR100408037B1 - 비트 레벨 부호화/복호화 방법 및 장치 - Google Patents

비트 레벨 부호화/복호화 방법 및 장치 Download PDF

Info

Publication number
KR100408037B1
KR100408037B1 KR10-2001-0011026A KR20010011026A KR100408037B1 KR 100408037 B1 KR100408037 B1 KR 100408037B1 KR 20010011026 A KR20010011026 A KR 20010011026A KR 100408037 B1 KR100408037 B1 KR 100408037B1
Authority
KR
South Korea
Prior art keywords
code
binary
information
decoding
bit level
Prior art date
Application number
KR10-2001-0011026A
Other languages
English (en)
Other versions
KR20020070743A (ko
Inventor
오민석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0011026A priority Critical patent/KR100408037B1/ko
Priority to US09/942,939 priority patent/US7065698B2/en
Publication of KR20020070743A publication Critical patent/KR20020070743A/ko
Application granted granted Critical
Publication of KR100408037B1 publication Critical patent/KR100408037B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 비트 레벨 부호화/복호화 방법 및 장치에 관한 것으로 특히, RS 부호를 성분 부호로 가지는 곱 부호에서 RS 부호의 이진 등가량(binary equivalent)을 이용하여 이진 트렐리스(binary trellis)를 만들어 비-이진 브랜치(non-binary branch)의 복잡도(complexity)를 줄이고 또한, 전체 블럭의 크기는 변함없이 인터리버의 크기를 비트 레벨로 확장하여 반복 복호기(iterative decoder)의 성능을 향상시킬 수 있도록 함에 목적이 있다. 이러한 목적을 위하여 본 발명은 부호화하기 위한 심볼의 부호 길이, 정보 길이, 정보 다항식의 각 계수, 생성 다항식의 계수 등의 정보를 입력시키는 소스 정보 입력부(110)와, RS 부호의 이진 등가량(binary equivalent)와 상기 소스 정보 입력부(110)에서의 정보를 연산하여 비트 레벨 RS 부호를 얻고 이를 성분 부호(component code)로 하여 열(row)와 행(column) 벡터(vector)를 생성하는 부호화부(120)와, 이 부호화부(120)에서 생성된 코드를 변조하는 변조부(130)와, 수신 신호로부터 비트 레벨의 RS 시퀀스를 복조하는 복조부(140)와, 이 복조부(140)로부터의 RS 시퀀스에 대해 RS 부호의 이진 등가량을 이용하여 반복적으로 복호를 수행함에 의해 열 벡터와 행 벡터를 복호하는 복호화부(150)와, 이 복호화부(150)에서의 생성 코드를 외부로 출력하는 소스 정보 출력부(160)를 구비하여 구성한다.

Description

비트 레벨 부호화/복호화 방법 및 장치{BIT LEVEL ENCODING/DECODING METHOD AND APPARATUS}
본 발명은 부호화/복호화에 관한 것으로 특히, 리드-솔로몬 곱 부호(Reed-Solomon Product Code)를 위한 비트 레벨 부호화/복호화 방법 및 장치에 관한 것이다.
통상적으로 곱 부호(Product Code)는 직렬 연쇄 블럭 터보 코드의 한 형태로서 콘볼루션 기반의 터보 코드(convolutional-based turbo code)에 대하여 성능 및 복잡도(complexity)에서 좋은 trade-off를 보여준다.
특히, 대역 효율성을 위한 높은 전송율 시스템과 이동통신 장비를 위한 짧은 블럭 프레임에서 콘볼루션 기반의 터보 코드보다 낮은 복잡도에서 합당한 성능을 보여준다.
곱 부호의 성능은 선택된 성분 부호(component code)에 따라 부호의 특성이 결정되기 때문에 좋은 부호 특성을 가지고 있는 RS 부호를 곱 부호의 성분 부호로 이용하는 방법은 의미있는 접근이다.
RS 곱 부호를 위한 SISO(Soft Input Soft Output) 복호 방법은 크게 두가지 방법이 있다.
첫 번째는 Chase 알고리즘을 이용하는 방법이고, 두 번째는 블럭 코드의 트렐리스(trellis) 위에서 MAP 알고리즘, max-log, SOVA 알고리즘을 이용하는 트렐리스(trellis) 기반의 SISO 복호(decoding) 방법이다.
그러나, 종래의 기술로 제시된 첫 번째 방법은 큰 차원(dimension)을 가진 RS 부호의 경우 생성하여야 할 시험 패턴이 너무 많기 때문에 복호기의 복잡도가 크게 증가하는 문제점이 있고 또한, 두 번째 방법은 RS 부호의 비-이진(non-binary) 특성 때문에 트렐리스(trellis)의 각 노드에서의 브랜치 개수가 역시 비-이진이 됨으로 복호 과정은 이진 브랜치(binary branch)를 가진 경우보다 각각의 노드에서 더 복잡한 과정이 요구되는 문제점이 있다.
특히, 두 번째 방법은 전체 부호화된 블럭 크기에 비하여 인터리버의 크기가 심볼 차원(symbol dimension)에 따라 상대적으로 작아지기 때문에 성능이 인터리버의 크기에 좌우되는 반복 복호 방법을 사용하는데 있어 효과적이지 못할 것이다.
따라서, 최소한 성능의 손실없이 RS 성분 부호(component code)의 SISO 복호 복잡도를 줄이는 복호 방법은 곱 부호(product code)를 위한 반복 복호 구조에서 매우 유용할 것이다.
따라서, 본 발명은 RS 부호를 성분 부호로 가지는 곱 부호에서 RS 부호의 이진 등가량(binary equivalent)을 이용하여 이진 트렐리스(binary-trellis)를 만들어 비-이진(non-binary) 브랜치(branch)의 복잡도(complexity)를 줄이고 또한, 전체 블럭의 크기는 변함없이 인터리버의 크기를 비트 레벨로 확장하여 반복 복호기(iterative decoder)의 성능을 향상시킬 수 있도록 창안한 비트 레벨 부호화/복호화 방법 및 장치를 제공함에 목적이 있다.
도1은 본 발명의 실시예를 위한 장치의 블럭도.
도2는 도1에서 복호화부의 상세 블럭도.
도3은 본 발명의 실시예에서 이진 생성 매트릭스의 구조를 보인 예시도.
도4는 본 발명의 실시예에서 이진 생성 매트릭스를 적용한 예시도.
도5는 기존의 곱 부호의 구조를 보인 예시도.
도6은 본 발명의 실시예에서 곱 부호의 구조를 보인 예시도.
도7은 본 발명의 실시예에서 부호화 과정을 보인 동작 순서도.
* 도면의 주요부분에 대한 부호 설명 *
110 : 소스 정보 입력부 120 : 부호화부
130 : 변조부 140 : 복조부
150 : 복호화부 160 : 소스 정보 출력부
본 발명에서의 이진 RS 곱 부호의 부호 과정은 RS 부호의 이진 등가량(binaryequivalent)을 생성하는 단계와, 상기 이진 등가량을 이용하여 비트 레벨 RS 부호를 얻는 단계와, 상기 비트 레벨 RS 부호를 성분 부호(component code)로 이용하여 열(row)와 행(column) 벡터(vector)를 생성하는 단계로 이루어짐을 특징으로 한다.
이 경우, 이진 등가량은 binary information sequence와 이진 형태의 systematic generator matrix의 곱으로 얻어지므로 조직적(systematic)인 형태를 이루게 되며 이때, 생성된 이진 코드워드(binary codeword)는 부호화 과정이 비트 레벨에서 이루어졌을지라도 원래의 RS 코드와 symbol weight distribution에서 동일한 부호 특성을 가진다.
또한, 본 발명에서의 RS 곱 부호의 복호 방법은 각각의 로(row)와 컬럼(column) 벡터를 복호하기 위하여 트렐리스(trellis)를 이용하는 임의의 SISO 복호 알고리즘을 RS 부호의 이진 등가량을 위해 만들어진 이진 트렐리스 위에서 적용한다.
이 경우, 이진 등가량은 상기 부호 과정에서 만들어진 이진 생성 매트릭스(binary generator matrix)에 대응하는 이진 패리티 체크 매트릭스(binary parity check matrix)를 이용하여 만들어지고 각각의 SISO 복호의 한 출력은 비트 레벨에서의 외부 정보(extrinsic information)로서 이 값들이 곱 부호를 위한 반복 복호기의 새로운 입력 정보로 사용한다.
즉, 본 발명의 복호 방법은 비-이진(non-binary) 심볼로 구성된 RS 부호를 비트 레벨의 이진 등가량(binary equivalent)을 이용하여 어떤 주어진 곱 부호의 각각의 행과 열 벡터를 이루는 성분 부호(component code)가 되도록 함으로써 인터리버의 효과를 주어진 심볼 차원의 제곱으로 증가시켜 트렐리스(trellis)를 이용하는 반복복호 과정에서 각 노드에서의 비-이진 브랜치 대신에 이진 브랜치 구조가 되게 하여 반복 복호 과정이 가능하도록 함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도1은 본 발명의 실시예를 위한 부호화기/복호화기의 블럭도로서 이에 도시한 바와 같이, 소스 정보 입력부(110), 부호화부(120), 변조부(130), 복조부(140), 복호화부(150) 및 소스 정보 출력부(160)로 구성된다.
상기 소스 정보 입력부(110)는 부호화하기 위한 심볼에 대한 부호 길이, 정보 길이, 정보 다항식의 각 계수, 생성 다항식의 계수 등의 정보를 입력시키도록 구성한다.
상기 부호화부(120)는 RS 부호의 이진 등가량(binary equivalent)를 이용하여 소스 정보 입력부(110)에서의 정보를 연산하여 비트 레벨 RS 부호를 얻고 이를 성분 부호(component code)로 하여 열(row)와 행(column) 벡터(vector)를 생성한 후 코드워드를 생성하도록 구성한다.
상기 변조부(130)는 부호화부(120)에서 생성된 코드워드를 변조하여 통신 채널로 전송하도록 구성한다.
상기 복조부(140)는 통신 채널로부터 전송 신호를 수신하여 비트 레벨의 시퀀스를 복조하도록 구성한다.
상기 복호화부(150)는 복조부(140)로부터의 시퀀스에 대해 RS 부호의 이진 등가량을 이용하여 반복적으로 복호를 수행함에 의해 각각의 로 벡터와 컬럼 벡터를 복호하도록 구성한다.
상기 소스 정보 출력부(160)는 복호화부(150)에서 복호된 심볼을 출력하게 구성한다.
상기 복호화부(150)는 도2의 블럭도에 도시한 바와 같이, 채널()로부터 수신된 시퀀스()와 이전 복호 정보()를 연산하여 열 벡터(,)를 산출하는 비트 레벨 복호기(210)와, 이 비트 레벨 복호기(210)로부터 수신된 열 벡터()를 입력으로 행 벡터(=)를 산출하면서 상기 비트 레벨 복호기(210)로의 복호 정보()를 산출하는 비트 레벨 복호기(220)로 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 도3 내지 도7을 참조하여 설명하면 다음과 같다.
도3은 이진 생성 매트릭스의 구조를 보인 예시도, 도4는 이진 생성 매트릭스의 적용예, 도5 및 도6은 RS 곱 부호 패턴의 예시도, 도7은 동작 순서도이다.
우선, RS 부호를 위한 이진 등가량(binary equivalent)의 생성 매트릭스를 생성하는 과정을 설명하기로 한다.
의 심볼을 가지는 부호 길이(N)와 정보 길이(K)인 (N,K) RS 부호에 대한 생성 매트릭스(generator matrix)(G)는 각 심볼의 간단한 선형(linear combination) 해석에 의해 다음과 같이의 이진 매트릭스(binary matrix)로 쉽게 표현될 수 있다.
즉, 임의의의 심볼()은 다음과 같은 다항식(polynomial)으로 표현된다.
for--- 식(1)
따라서, 임의의 심볼 A와 B의 곱은 다음과 같이 표현할 수 있다.
----- 식(2)
상기 식(2)의 선형 결합을 매트릭스에서 표현하면 다음과 같은 식(3)으로 표현할 수 있다.
--- 식(3)
결국, 우측 매트릭스의 각각의 열 벡터(row vector)는 심볼(B)를 가진 심볼 벡터에∼을 순차적으로 곱함으로써 얻어진 매트릭스에 심볼(A)을 가진 binary element를 곱하는 결과와 같다.
따라서, 어떤의 심볼을 가지는 생성 매트릭스(G)에 대한 이진(binary) 등가 형태의 생성 매트릭스()는 각각의 'g'의 각 심볼에, ... ,을 순차적으로 곱하여 얻어진 확장된 새로운 매트릭스의 각 심볼들을 상기 식(1)과 같은 2진(binary) 형태로 나타냄으로써 얻을 수 있다.
즉, RS 부호에 대한 이진 등가량(binary equivalent)인 이진 생성 매트릭스()는 도3의 예시도와 같이∼각각에∼를 곱하여 표현할 수 있다.
예를 들어, 생성 다항식, 단인 (7,5) RS 부호에 대한 이진 등가량은 도4와 같이 표현할 수 있다.
여기서,임으로 alpha는,,,로 표시할 수 있다.
그런데, 종래의 비-이진 심볼(non-binary symbol)로 구성된 RS 곱 부호는 도5의 예시도와 같이 표현된다.
여기서, 각각의 행과 열 벡터는 (N,K) RS 코드워드이고 각각의 심볼은의 차원을 가짐으로써 인터리버의 크기는이고 각각의 벡터들을 위한 SISO 복호는 트렐리스(trellis)의 길이와 각 노드에서의 브랜치의 수을 가진다.
그리고, 본 발명을 적용하여 이진 심볼(binary symbol)로 구성된 RS 곱 부호 패턴은 도6의 예시도와 같이 표현된다.
여기서, 각각의 행과 열 벡터를 구성하는 방법은 도5의 예시도와 동일하나, 각 벡터들은 RS 부호의 (Nm, Km) 이진 등가량(binary equivalent)으로 이루어진다.
특히, 인터리버의 크기가이고 각각의 벡터들에 SISO 복호를 위한 트렐리스(trellis)는 전체 길이(), 각 노드에서의 브랜치의 수는 단지 2개를 갖는다.
이하, 상기의 개념을 참조하여 본 발명의 실시예에서의 부호화 과정 및 복호화 과정을 설명하면 다음과 같다.
우선, 부호화 과정은 도1의 부호화부(120)에서 도7의 동작 순서도와 동일한 과정으로 이루어진다.
즉, 상기 부호화부(120)는 binary information sequence와 systematic generator matrix를 곱하여 RS 부호의 이진 등가량(binary equivalent)()을 생성한 후 상기 이진 등가량()을 이용하여 비트 레벨 RS 부호를 얻는다.
이 후, 비트 레벨 RS 부호를 성분 부호(component code)로 하여 열(row)와 행(column) 벡터(vector)를 생성하게 된다.
또한, 복호화 과정은 도1의 복호화부(150)에서 이루어진다.
즉, 상기 복호화부(150)는 복조부(140)에서 추출한 RS 시퀀스를 입력으로 RS 부호의 이진 생성 매트릭스(binary generator matrix)를 생성하고 그 RS 부호의 이진 생성 매트릭스(binary generator matrix)에 대응하는 이진 패리티 체크 매트릭스(binary parity check matrix)를 이용하여 이진 트렐리스(binary trellis)를 생성하게 된다.
이 후, 이진 트렐리스(binary trellis) 위에서 열 벡터와 행 벡터를 순차적으로 복호하면서 비트 레벨의 외부 정보(extrinsic information)를 구하여 반복 복호 과정의 새로운 복호 정보로 입력시키게 된다.
이에 따라, 반복 복호 과정을 통해 행 벡터와 열 벡터를 구하게 된다.
즉, 상기 복호화부(150)는 도2와 같이 구성하여 비트 레벨 복호기(210)가 채널()로부터 수신된 시퀀스()와 이전 복호 정보()를 연산하여 열(row) 벡터(,)를 산출하고 비트 레벨 복호기(220)가 상기 비트 레벨 복호기(210)로부터 수신된 열 벡터()를 입력으로 행 벡터(=)를 산출하면서 상기 비트 레벨 복호기(210)로의 복호 정보()를 산출함으로써 SISO 디코더에서 나오는 비트 레벨의 외부 정보(extrinsic information)를 역궤환하는 것을 특징으로 한다.
따라서, 비트 레벨 트렐리스(trellis) 구조에서의 SISO 복호는 많은 브랜치 복잡도를 줄일 수 있으므로 트렐리스(trellis)의 길이 복잡도(depth-complexity)보다 브랜치 복잡도(branch complexity)가 심각한 디코더에서 매우 유용하다.
상기에서 상세히 설명한 바와 같이 본 발명은 이진 등가량(binary equivalent)으로 비트 레벨의 트렐리스(trellis)를 생성하여 부호화/복호화 과정을 실행함으로써 비-이진 심볼(non-binary symbol)을 이용하는 경우보다 브랜치 복잡도를 줄이고 또한, 반복 부호의 중요 부분인 인터리버의 크기를 비트 레벨에서 크게 확장시키는 효과가 있다.
이러한 본 발명은 단 블럭(short block)을 가지는 통신 시스템에 적용하는 경우에도 기존의 비-이진(non-binary)에 의존한 RS 곱 부호보다도 상대적으로 더 좋은 성능을 발휘할 수 있다.

Claims (4)

  1. 비트 레벨 부호화부를 구비하여 RS 코드에 대한 부호화를 수행하는 방법에 있어서, binary information sequence와 systematic generator matrix의 곱에 의해 RS 부호의 이진 등가량(binary equivalent)을 생성하여 비트 레벨 RS 부호를 얻는 제1 단계와, 상기 비트 레벨 RS 부호를 성분 부호(component code)로 이용하여 열(row)와 행(column) 벡터(vector)를 생성하는 제2 단계로 이루어짐을 특징으로 하는 비트 레벨 부호화 방법.
  2. 비트 레벨 복호화부를 구비하여 RS 코드에 대한 복호화를 수행하는 방법에 있어서, 수신 신호로부터 RS 부호의 이진 생성 매트릭스(binary generator matrix)에 대응하는 이진 패리티 체크 매트릭스(binary parity check matrix)를 이용하여 이진 트렐리스(binary trellis)를 생성하는 제1 단계와, 상기 이진 트렐리스를 이용하여 열 벡터와 행 벡터를 복호하고 비트 레벨의 복호 정보(extrinsic information)를 구하여 새로운 복호 정보로 입력시키는 제2 단계를 반복 수행함을 특징으로 하는 비트 레벨 복호화 방법.
  3. 부호화하기 위한 심볼의 부호 길이, 정보 길이, 정보 다항식의 각 계수, 생성 다항식의 계수 등의 정보를 입력시키는 소스 정보 입력부와, RS 부호의 이진 등가량(binary equivalent)와 상기 소스 정보 입력부에서의 정보를 연산하여 비트레벨 RS 부호를 얻고 이를 성분 부호(component code)로 하여 열(row)와 행(column) 벡터(vector)를 생성하는 부호화부와, 이 부호화부에서 생성된 코드를 변조하는 변조부와, 수신 신호로부터 비트 레벨의 RS 시퀀스를 복조하는 복조부와, 이 복조부로부터의 RS 시퀀스에 대해 RS 부호의 이진 등가량을 이용하여 반복적으로 복호를 수행함에 의해 열 벡터와 행 벡터를 복호하는 복호화부와, 이 복호화부에서의 생성 코드를 외부로 출력하는 소스 정보 출력부를 구비하여 구성함을 특징으로 하는 비트 레벨 부호화/복호화 장치.
  4. 제3항에 있어서, 복호화부는 수신된 RS 시퀀스와 새로운 복호 정보(extrinsic information)를 연산하여 열 벡터를 생성하는 제1 비트 레벨 복호기와, 이 제1 비트 레벨 복호기로부터 수신된 열 벡터를 입력으로 행 벡터를 생성하면서 상기 제1 비트 레벨 복호기로의 새로운 복호 정보를 궤환시키는 제2 비트 레벨 복호기를 구비하여 구성함을 특징으로 하는 비트 레벨 부호화/복호화 장치.
KR10-2001-0011026A 2001-03-03 2001-03-03 비트 레벨 부호화/복호화 방법 및 장치 KR100408037B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0011026A KR100408037B1 (ko) 2001-03-03 2001-03-03 비트 레벨 부호화/복호화 방법 및 장치
US09/942,939 US7065698B2 (en) 2001-03-03 2001-08-31 Method and apparatus for encoding/decoding reed-solomon code in bit level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0011026A KR100408037B1 (ko) 2001-03-03 2001-03-03 비트 레벨 부호화/복호화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20020070743A KR20020070743A (ko) 2002-09-11
KR100408037B1 true KR100408037B1 (ko) 2003-12-01

Family

ID=19706445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0011026A KR100408037B1 (ko) 2001-03-03 2001-03-03 비트 레벨 부호화/복호화 방법 및 장치

Country Status (2)

Country Link
US (1) US7065698B2 (ko)
KR (1) KR100408037B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228654B (en) * 2003-07-11 2005-03-01 Mediatek Inc Non-binary Viterbi data processing system and method
WO2005122573A1 (en) * 2004-06-05 2005-12-22 Samsung Electronics Co., Ltd. Digital broadcasting transmission/reception system utilizing srs and trs code to improve receiving performance and signal processing method thereof
KR101265800B1 (ko) * 2007-01-10 2013-05-20 엘지전자 주식회사 다중 반송파 시스템의 제어신호 전송 방법
CN101459432B (zh) * 2007-12-14 2010-12-08 中兴通讯股份有限公司 一种rs码交织编码方法
US8947804B2 (en) * 2011-12-12 2015-02-03 Lsi Corporation Systems and methods for combined binary and non-binary data processing
US9558782B2 (en) 2012-05-29 2017-01-31 International Business Machines Corporation Partial reverse concatenation for data storage devices using composite codes
US9178534B2 (en) 2012-05-29 2015-11-03 International Business Machines Corporation Methods for partial reverse concatenation for data storage devices using composite codes
TWI500271B (zh) * 2013-04-25 2015-09-11 Univ Shu Te 結合ｑａｍ調變之ｒｓ碼步階解碼方法
WO2016058262A1 (zh) * 2014-12-16 2016-04-21 深圳赛思鹏科技发展有限公司 一种基于二进制域里德所罗门码的数据编解码方法
US10404290B2 (en) * 2016-07-29 2019-09-03 Western Digital Technologies, Inc. Non-binary decoding using tensor product transforms

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586266A (en) * 1993-10-15 1996-12-17 International Business Machines Corporation System and method for adaptive, active monitoring of a serial data stream having a characteristic pattern
US6373859B1 (en) * 1996-09-10 2002-04-16 Hewlett-Packard Company Methods and apparatus for encoding and decoding data
US6115436A (en) * 1997-12-31 2000-09-05 Ericsson Inc. Non-binary viterbi decoder using butterfly operations
US6272661B1 (en) * 1998-12-29 2001-08-07 Texas Instruments Incorporated Minimum memory implementation of high speed viterbi decoder

Also Published As

Publication number Publication date
US7065698B2 (en) 2006-06-20
KR20020070743A (ko) 2002-09-11
US20020152443A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
Ping et al. Low-rate turbo-Hadamard codes
KR101502623B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
KR101723258B1 (ko) 통신 시스템에서 데이터 송수신 방법 및 장치
JP5506878B2 (ja) 低密度パリティ検査符号のパリティ検査行列生成方法
JP5161857B2 (ja) Ｌｄｐｃ符号の符号化
US6807238B1 (en) Method and apparatus for decoding M-PSK turbo code using new approximation technique
KR100408037B1 (ko) 비트 레벨 부호화/복호화 방법 및 장치
KR20110048450A (ko) 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
JP6817414B2 (ja) ２のべき乗でない長さに拡張されたポーラ符号の符号化および復号化
JP2001203589A (ja) Ｘｏｒコード、これを用いた直列連接符号器及び復号器
KR100638594B1 (ko) Ｃｏｓｔａｓ 어레이를 이용한 ｌｄｐｃ 부호기와 이를포함하는 휴대 인터넷 시스템의 채널 부호기 및 그 방법
JP2004533175A (ja) 相補的エンコーダ／デコーダに対する方法及び装置
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
US6374382B1 (en) Short block code for concatenated coding system
Garcia-Frias et al. Approaching the Slepian–Wolf boundary using practical channel codes
KR101413783B1 (ko) 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치
CN105811999A (zh) 基于改进的kv算法的矩阵式二维码rs译码纠错方法
KR20090093778A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
JP2006054575A (ja) 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置
Hedayat et al. Performance analysis and design criteria for finite-alphabet source-channel codes
KR20040088385A (ko) 적어도 두 번 동일한 기본 코드를 이용하는 에러 정정부호화 방법, 부호화 방법, 상응하는 부호화 및 복호화 장치
Hamilton et al. Reordered Exponential Golomb Error Correction Code for Universal Near-Capacity Joint Source-Channel Coding
Cai et al. Source-controlled channel decoding using nonbinary turbo codes
Kshirsagar et al. The A3D-TC: An adaptive Approach for selecting third component parameters to generate Robust Turbo Codes
KR101503654B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee