JP2002374667A - 絶縁型駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 絶縁処理された電力スイッチング半導体素子
等の被駆動素子を低損失で駆動可能な絶縁型駆動回路を
提供すること。 【構成】 絶縁型トランスの出力端子を介して伝達され
る伝達電圧を波形整形して被駆動素子の駆動電圧として
出力する絶縁型駆動回路を、予め設定された閾値電圧を
生成する少なくとも２つの閾値電圧生成手段（閾値設定
回路５０，５２）と、伝達電圧の電圧上昇時及び前記伝
達電圧の電圧下降時に前記伝達電圧が前記閾値電圧を下
回ったことを検出する検出手段と、前記検出に応答して
前記絶縁トランスの出力端子間を短絡する第１のスイッ
チング手段と、前記伝達電圧が前記閾値を上回ったこと
を検出する手段と、検出に応答して前記絶縁トランスの
出力端子間を短絡する第１のスイッチング手段を開放す
る手段を含んで構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一次電源（商用電
源）から電力変換を行うスイッチング半導体素子等を駆
動する絶縁型駆動回路に関するものである。

【０００２】

【従来の技術】図５に従来の絶縁型駆動回路の一例を示
す。

【０００３】図５において、１は電力スイッチング素子
８に伝達するための駆動スイッチング素子であり、パル
ス幅変調信号でベースが駆動される。２はトランス励磁
巻線であり、対向する３の巻線とは絶縁されており、絶
縁距離又は電線の被覆の絶縁により２重絶縁構成を実現
している。

【０００４】４は整流素子、５は抵抗、６は電力スイッ
チング半導体素子ゲートにオフ信号を与えるためのスイ
ッチング素子、７は電力スイッチング素子個別に既定さ
れるゲート抵抗、８は電力スイッチング半導体（ゲー
ト）、９は巻線２の回生巻線に接続されて励磁後の電流
回生を行う回生ダイオード、１０は電源供給端子であ
る。

【０００５】本絶縁型駆動回路は、例えばプリンタ等の
標準インターフェースを有する機器であり、商用電源か
ら電力スイッチング素子によりスイッチングを行い、必
要な交流又は直流電圧に変換するインバータ電源装置の
電力スイッチング半導体駆動回路として用いられる。従
って、駆動信号を発生する回路、例えばプリンタシーケ
ンスコントローラと同電位であるトランジスタ（１）
と、一次系商用電源を直接整流した電力をスイッチング
する電力スイッチング半導体素子８には２重絶縁構造が
要求される。

【０００６】このような絶縁処理された駆動回路ではし
ばしばパルストランスが用いられる。パルストランスは
電圧波形とそれに伴う電流、即ち、駆動電力そのものを
伝達できる利点がある。これに対し、フォトカプラ等に
よる伝達では伝達後ＤＣ電源を必要としてしまい、コス
ト面から不利な構成と言える。

【０００７】但し、トランスによって伝達された電圧波
形は、トランスの構造から生じる磁束のリーケージイン
ダクタンスや巻線による相互の容量による電圧振動現象
によって伝達時間は遅延（スリューレートの低下）やア
ンダーシュート、電圧振動が生じ、電力スイッチング半
導体の駆動信号としてそのまま用いることは不可能であ
る。

【０００８】そのため、従来パルストランスの励磁状態
の期間は電力スイッチング半導体素子８をオンし、非励
磁状態ではオフするために整流素子４及びゲート抵抗７
を介して電力スイッチング半導体８を駆動するととも
に、非励磁状態においてはトランスのフライバック電圧
を用いてトランジスタ６の働きにより電力スイッチング
半導体素子８のゲート電圧をソース電圧にターミネーシ
ョンすることによりスイッチングオフを行うようにして
いる。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
ように、トランスそのものの特性によって特に立下り波
形ではリーケージインダクタンスと巻線浮遊容量により
駆動したトランジスタ１のスイッチング波形よりも遥か
に緩慢なスイッチングオフ信号しか伝達することができ
ない。そのため、電力スイッチング半導体のスイッチン
グ損失が増大し、熱損失の増大を来たして機器の熱設計
を困難にしていた。

【００１０】又、立ち上がり波形では、トランスの小型
化に伴うトランス内部の巻線の細線化によるインピーダ
ンス上昇により緩やかな電圧上昇しか得られないため、
制御性を或る程度犠牲にする必要があった。

【００１１】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、絶縁処理された電力スイッチ
ング半導体素子等の被駆動素子を低損失で駆動可能な絶
縁型駆動回路を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、絶縁型トランスの出力端子を介して伝達
される伝達電圧を波形整形して被駆動素子の駆動電圧と
して出力する絶縁型駆動回路は、予め設定された閾値電
圧を生成する少なくとも２つの閾値電圧生成手段と、伝
達電圧の電圧上昇時及び前記伝達電圧の電圧下降時に前
記伝達電圧が前記閾値電圧を下回ったことを検出する検
出手段と、前記検出に応答して前記絶縁トランスの出力
端子間を短絡する第１のスイッチング手段と、前記伝達
電圧が前記閾値を上回ったことを検出する手段と、前記
検出に応答して前記絶縁トランスの出力端子間を短絡す
る第１のスイッチング手段を開放する手段を有すること
を特徴とする。

【００１３】

【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明する。

【００１４】＜実施の形態１＞図１は本発明の実施の形
態１に係る絶縁型駆動回路の概要を示す回路図である。
尚、図１においては図５に示したと同一要素には同一符
号を付している。

【００１５】図１において、１は電力スイッチング素子
８を駆動するトランジスタ等のスイッチング素子であ
り、これは例えばパルス幅変調信号でベースが駆動され
る。２はトランス励磁巻線であり、これは対向する巻線
３とは絶縁されており、絶縁距離又は電線の被覆の絶縁
により２重絶縁構成を実現している。４は整流素子、７
は電力スイッチング半導体素子個別に既定されるゲート
抵抗、８は電力スイッチング半導体素子（ゲート）、９
は巻線２の回生巻線に接続されて励磁後の電流回生を行
う回生ダイオード、１０は電源供給端子である。

【００１６】又、５０は閾値電圧設定回路（１）、５１
はスイッチング回路、５２は閾値電圧設定回路（２）
で、この閾値電圧設定回路（２）５２は本発明に係る絶
縁型駆動回路において新たに付加された回路である。

【００１７】図３に図１に示した回路の所定位置におけ
る動作波形を示す。図３ａはスイッチング素子１のベー
ス駆動信号（パルス幅変調信号）、図３ｂは同素子１の
コレクタ電流波形、図３ｃは同素子１のコレクタ電圧波
形、図３ｄはトランスの伝達巻線３に誘導された電圧波
形、図３ｅは電力スイッチング半導体８のゲート駆動電
圧波形をそれぞれ示す。

【００１８】電流供給端子１０にＤＣ電圧が印加され、
不図示のシーケンスコントローラ等から図３ａに示すパ
ルス幅変調信号が供給されると、スイッチング素子１は
スイッチングを行い、その結果、励磁巻線２に図３ｂに
示すスイッチング電流が流れる。このときのスイッチン
グ素子１のコレクタ電圧波形は図３ｃに示すように電流
波形（図３ｂ）を微分した波形となり、トランスの伝達
巻線３には図３ｄに示す誘導電圧が発生する。この誘導
電圧を整流素子４により整流することによって、図３ｅ
で示される波形の電圧信号が得られる。

【００１９】図３ｆは図３ｅにおける１つのパルス波形
を拡大して示したものである。この波形において、電圧
が急峻に下降する部分３０は、伝達巻線３に生じた電圧
の下降電圧の閾値設定回路５０が設定した電圧値に従っ
てスイッチング回路５１が導通したことによって得られ
る。又、電圧が急峻に上昇する部分は、伝達巻線３に生
じた電圧の上昇電圧の閾値設定回路５２が設定した電圧
値までスイッチング回路５１が導通することによって得
られる。そして、電力スイッチング半導体素子８のゲー
トをゲート抵抗７でターミネーションし、低インピーダ
ンスのゲートオフを実現している。

【００２０】図２は図１における閾値設定回路５０及び
スイッチング回路５１の具体的な構成を示す回路図であ
る。尚、図２においては、図１と同じ構成要素には同一
符号を付している。

【００２１】図２において、閾値設定回路５０は、トラ
ンスのダンピング抵抗１１、ダイオード１２、閾値決定
抵抗１３，１４、閾値電圧のサンプリングコンデンサ１
５、ＣＲ回路１９及びエッジ信号生成回路３０から構成
されている。又、スイッチング回路５１はスイッチング
素子２１から構成されている。閾値設定回路５２は、抵
抗及びトランジスタから構成されている。

【００２２】ダイオード１２により電力スイッチング半
導体素子８のオン電圧を閾値決定抵抗である抵抗１３，
１４により分圧し、サンプリングコンデンサ１５を充電
する。前述のようにパルス立ち上がり状態ではトランジ
スタ１８はベースのトリガ抵抗により電圧は急激に上昇
し、一方、エミッタは閾値決定抵抗１３，１４で減衰さ
れた比率で上昇する結果、トランジスタ１８のベースと
エミッタは逆バイアス状態となる。

【００２３】一方、閾値電圧設定回路５２の働きによ
り、閾値電圧まではスイッチング素子２１はオンした状
態を保ち、閾値電圧以上になるとオフとなる。

【００２４】次に、波形の立下り時における動作、即
ち、図３ｆの時点における動作を説明する。

【００２５】伝達巻船３に誘起される電圧の立ち上がり
波形においては、トランジスタ１８のベースは誘起電圧
をＣＲ回路１９により接続されていることから同電位で
動作する。

【００２６】一方、エミッタに接続されたサンプリング
コンデンサ１５にはゲートのオン電圧を閾値決定抵抗１
３，１４で分割した電圧が蓄積されており、伝達巻線３
の誘起電圧が下降時にサンプリングコンデンサ１５の電
圧を下回った時点でトランジスタ１８のベースとエミッ
タ間が順バイアスされる。

【００２７】その結果、サンプリングコンデンサ１５は
トランジスタ１８を導通させ、トランジスタ１８のコレ
クタにベースが接続されたスイッチング素子２１が導通
する。これにより、伝達巻線３の出力端子間が短絡され
る。そして、結果として電力スイッチング半導体素子８
のゲートをゲート抵抗７でターミネーションすることで
急速にゲート電荷を放出し、ターンオフさせて図３ｆに
示したゲート電圧波形を実現することがてせきる。

【００２８】電力スイッチング半導体素子８が特に誘導
性負荷をスイッチング時に生じる電流応答及びフライバ
ック電圧応答は、電力スイッチング半導体素子８のオフ
時における大電流、大電圧の振動が素子のＡＳＯ（安全
動作領域）を決定付ける。従って、上述したようなゲー
ト信号を生成することはスイッチング素子の熱的ストレ
スを低減し、高効率なインバータ装置を提供することが
可能である。

【００２９】又、閾値決定回路５０に設定すべき電圧
は、電力スイッチング半導体素子８のゲートターンオフ
電圧の上限値以上の値とすべきである。例えば、電力ス
イッチング半導体素子８がＦＥＴである場合では、一般
にゲート電圧４Ｖ近辺から導通を開始し、８Ｖ程度でそ
のスイッチング素子能力の十分な導通状態を示す。

【００３０】従って、オン電圧の値を１６Ｖとなるよう
にトランスの巻線比を決定し、閾値電圧が８Ｖとなるよ
うに閾値決定抵抗１３，１４の比率を設定することによ
って通常のオン状態におけるゲート、即ち、１６Ｖは十
分にゲートをオンし、且つ、ノイズマージンも十分確保
できている。

【００３１】又、ターンオフ時の閾値８Ｖより急峻に下
降するゲート電位は電力スイッチング半導体素子８を急
速にオフ状態に移行するため、極めて低損失なパワース
イッチング回路を実現することが可能となる。

【００３２】＜実施の形態２＞次に、本発明の実施の形
態２について説明する。

【００３３】図４は本発明の実施形態の形態２に係る絶
縁型半導体駆動回路の構成を示す回路図である。尚、図
４においては図２に示したと同一要素には同一符号を付
しており、以下、それらについての説明は省略する。

【００３４】本実施の形態に係る回路が図２に示した前
記実施の形態１に係る回路と異なる点は、抵抗５及びス
イッチング素子６を追加したことである。スイッチング
素子６は、電力スイッチング半導体素子８のオフ時にお
いて伝達巻線３に生じたフライバック電圧（図３ｄの波
形における負の電圧領域）を利用して、追加したスイッ
チング素子６のベース電圧を順方向バイアスして導通さ
せ、電力スイッチング半導体素子８をオフしておくよう
動作する。このような構成とすることにより、更に理想
的なゲートパルスを生成することができる。

【００３５】尚、以上の実施の形態においては、スイッ
チング素子としてＰＮＰ型のトランジスタを用いた例の
みを説明したが、他の任意のスイッチング素子を用いて
も良いことは言うまでもない。

【００３６】又、以上の実施の形態においては、被駆動
素子として電力スイッチング半導体素子を用いた例のみ
について説明したが、その他の任意のスイッチング素子
の駆動に本発明に係る絶縁型駆動回路を用いることがで
きる。

【００３７】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、絶縁型トランスの出力端子を介して伝達される
伝達電圧を波形整形して被駆動素子の駆動電圧として出
力する絶縁型駆動回路は、予め設定された閾値電圧を生
成する少なくとも２つの閾値電圧生成手段と、伝達電圧
の電圧上昇時及び前記伝達電圧の電圧下降時に前記伝達
電圧が前記閾値電圧を下回ったことを検出する検出手段
と、前記検出に応答して前記絶縁トランスの出力端子間
を短絡する第１のスイッチング手段と、前記伝達電圧が
前記閾値を上回ったことを検出する手段と、前記検出に
応答して前記絶縁トランスの出力端子間を短絡する第１
のスイッチング手段を開放する手段を有するため、絶縁
処理された電力スイッチング半導体素子等の被駆動素子
を低損失で駆動することができるという効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る絶縁型駆動回路の
構成を示す回路図である。

【図２】本発明の実施の形態１に係る絶縁型駆動回路の
閾値設定回路及びスイッチング回路の具体的な構成を示
す回路図である。

【図３】本発明の実施の形態１に係る絶縁型駆動回路の
所定位置における動作波形を示す図である。

【図４】本発明の実施の形態２に係る絶縁型駆動回路の
構成を示す回路図である。

【図５】従来の絶縁型駆動回路の構成を示す回路図であ
る。

【符号の説明】

１ スイッチング素子 ２，３ 巻線 ４ 整流素子 ７ ゲート抵抗 ８ 電力スイッチング半導体素子 ９ 回生ダイオード １０ 電源供給端子 ５０ 閾値電圧設定回路（１） ５１ スイッチング回路 ５２ 閾値電圧設定回路（２）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁型トランスの出力端子を介して伝達
   される伝達電圧を波形整形して被駆動素子の駆動電圧と
   して出力する絶縁型駆動回路であって、 予め設定された閾値電圧を生成する少なくとも２つの閾
   値電圧生成手段と、伝達電圧の電圧上昇時及び前記伝達
   電圧の電圧下降時に前記伝達電圧が前記閾値電圧を下回
   ったことを検出する検出手段と、前記検出に応答して前
   記絶縁トランスの出力端子間を短絡する第１のスイッチ
   ング手段と、前記伝達電圧が前記閾値を上回ったことを
   検出する手段と、前記検出に応答して前記絶縁トランス
   の出力端子間を短絡する第１のスイッチング手段を開放
   する手段を有することを特徴とする絶縁型駆動回路。
2. 【請求項２】 前記閾値電圧を少なくとも２つ有し、２
   つの閾値生成手段が前記伝達電圧を用いて閾値電圧を生
   成することを特徴とする請求項１記載の絶縁型駆動回
   路。
3. 【請求項３】 前記検出手段が前記閾値電圧で充電され
   るコンデンサ手段と、前記伝達電圧が前記コンデンサ手
   段の電圧を下回ると前記第１のスイッチング手段をオン
   する信号を発生する制御信号発生手段とを有することを
   特徴とする請求項２記載の絶縁型駆動回路。
4. 【請求項４】 前記絶縁型トランスのフライバック電圧
   により導通し、前記出力端子間を短絡する第２のスイッ
   チング素子を有することを特徴とする請求項１，２又は
   ３記載の絶縁型駆動回路。