CN210075194U - 可控硅驱动电路 - Google Patents

Abstract

本实用新型实施例提供了一种可控硅驱动电路，包括控制信号输入接口、光耦、驱动单元、恒流源以及用于连接可控硅的门极的驱动电流输出单元，其中，所述光耦的二次侧连接到所述控制信号输入接口；所述驱动单元分别与所述光耦的一次侧以及恒流源的输入端连接；所述恒流源的输出端连接到所述驱动电流输出单元；所述驱动电流输出单元的输入端连接到所述恒流源的输出端，所述驱动电流输出单元包括三极管，并通过所述三极管输出电压来补偿所述可控硅的门极的电压变化，维持所述恒流源输出的电流恒定，从而实现可控硅门极的恒流驱动。本实用新型可使得可控硅的开通的速率高，并可避免可控硅的门极电压变化对可控硅门极驱动电流及驱动电源功率的影响。

Description

可控硅驱动电路

技术领域

本实用新型实施例涉及电子设备领域，更具体地说，涉及一种可控硅驱动电路。

背景技术

可控硅(Silicon Controlled Rectifier，SCR)是一种半控型高压大电流的功率器件，也称晶闸管，具有体积小、效率高、寿命长等优点。在交直流电机调速系统、半控整流、直流母线软启、调功系统及随动系统中得到了广泛的应用。

现有的可控硅一般是在其门极施加一定的电压通过门极限流电阻控制可控硅的门极驱动电流，实现可控硅的导通。在生成可控硅的门极驱动电流时，需使用隔离元件对原边和副边进行隔离。

目前主要采用脉冲变压器对原边和副边进行隔离。上述脉冲变压器不仅传输驱动信号，还传输驱动功率。然而，根据可控硅的门极特性，不同的可控硅的门极通过同样的电流，在可控硅的门极产生的门极电压存在一个比较大的差异，因此，当驱动电压及限流电阻固定时，由于可控硅的门极电压的不同，会产生不同的门极驱动电流。为保证可控硅的可靠驱动，需采用较大功率的门极驱动电源，造成较大的浪费。

另外，在上述脉冲变压器中，由于副边绕组存在漏感，会抑制可控硅的驱动电流上升速率，从而导致可控硅的开通的速率降低，增加可控硅的损耗，甚至导致可控硅失效。同时，脉冲变压器的成本相对较高、体积较大，不利于提高整机的功率密度。

实用新型内容

本实用新型实施例针对上述采用脉冲变压器进行隔离的可控硅驱动电路中，需采用较大功率的门极驱动电源，并因脉冲变压器副边绕组存在漏感而导致可控硅的开通的速率降低，以及不利于提高整机的功率密度的问题，提供一种新的可控硅驱动电路。

本实用新型实施例解决上述技术问题的技术方案是，提供一种可控硅驱动电路，包括控制信号输入接口、光耦、驱动单元、恒流源以及用于连接可控硅的门极的驱动电流输出单元，其中，所述光耦的二次侧连接到所述控制信号输入接口；所述驱动单元分别与所述光耦的一次侧以及恒流源的输入端连接，并在所述光耦的一次侧导通时向所述恒流源输出导通电压；所述恒流源的输出端连接到所述驱动电流输出单元，并在接收到来自驱动单元的导通电压时输出恒定电流；所述驱动电流输出单元的输入端连接到所述恒流源的输出端，且所述驱动电流输出单元包括输出用三极管并通过所述输出用三极管的输出电压补偿所述可控硅的门极的电压变化。

优选地，所述驱动单元包括第一开关管，所述第一开关管串联连接在电压源和所述驱动单元的输出端之间，且所述第一开关管与所述光耦的一次侧同步导通。

优选地，所述驱动单元包括第一电阻，且所述第一电阻和所述光耦的一次侧串联连接在所述电压源和参考地之间；所述第一开关管为PNP三极管，且所述第一开关管的发射极连接到所述电压源、所述第一开关管的集电极连接到所述驱动单元的输出端、所述第一开关管的基极连接到所述光耦的一次侧与所述第一电阻的连接点。

优选地，所述驱动单元包括第一电阻、第二开关管和第二电阻，且所述第一电阻和所述光耦的一次侧的串联连接在所述电压源和参考地之间；

所述第一开关管为PNP三极管，且所述第一开关管的发射极连接到所述电压源、所述第一开关管的集电极连接到所述驱动单元的输出端；

所述第二开关管为PNP三极管，且所述第二开关管的发射极连接到所述第一开关管的基极、所述第二开关管的集电极经由所述第二电阻连接参考地、所述第二开关管的基极连接到所述光耦的一次侧与所述第一电阻的连接点。

优选地，所述恒流源包括第三电阻及恒压源，且所述第三电阻的第一端以及所述恒压源的高电位端分别连接到所述驱动单元的输出端，所述第三电阻的第二端以及所述恒压源的低电位端分别连接所述驱动电流输出单元。

优选地，所述驱动电流输出单元中的输出用三极管为PNP三极管，且所述输出用三极管的发射极连接到所述第三电阻的第二端、所述输出用三极管的基极连接到所述恒压源的低电位端、所述输出用三极管的集电极用于连接所述可控硅的门极。

优选地，所述驱动电流输出单元包括续流二极管，且所述续流二极管连接在参考地和所述可控硅的门极之间。

优选地，所述驱动电流输出单元包括滤波子单元，且所述滤波子单元连接在所述可控硅的门极和参考地之间。

优选地，所述滤波子单元包括第四电阻和电容，且所述第四电阻和电容并联连接在所述可控硅的门极和参考地之间。

本实用新型实施例的可控硅驱动电路具有以下有益效果：通过光耦实现可控硅一次侧信号和二次侧信号的隔离，同时通过恒流源进行驱动，使得可控硅的开通的速率高，并可避免可控硅的门极电压变化对驱动功率的影响。本实用新型还可降低整个驱动电路的成本、提高整机的功率密度。

附图说明

图1是本实用新型实施例提供的可控硅驱动电路的模块示意图；

图2是本实用新型实施例提供的可控硅驱动电路的电路示意图；

图3是本实用新型另一实施例提供的可控硅驱动电路的电路示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，是本实用新型实施例提供的可控硅驱动电路示意图，该可控硅驱动电路可应用于工业控制领域、电力电子和汽车电子领域中的可控硅的导通和关断控制。本实施例的可控硅驱动电路包括控制信号输入接口11、光耦12、驱动单元13、恒流源14以及驱动电流输出单元15。具体地，该可控硅驱动电路可集成到可控硅所在的电路板，也可独立可控硅所在的电路板并通过相应的端子连接到可控硅的门极。

上述控制信号输入接口11用于连接控制芯片，例如数字信号处理器(DigitalSignal Processor，DSP)、现场可编程门阵列(Field Programmable Gate Array，FPGA)，上述控制芯片可根据来自上位机的控制逻辑生成控制信号Drive，并将上述控制信号Drive通过控制信号输入接口11输入到可控硅驱动电路。光耦12的二次侧122(即低电压侧)连接到控制信号输入接口11、一次侧121(即高电压侧)连接驱动单元13，且光耦12的一次侧121在二次侧122导通时导通、二次侧122断开时断开。驱动单元13还与恒流源14的输入端连接，并在光耦12的一次侧121导通时向恒流源14输出导通电压。恒流源14的输出端连接到驱动电流输出单元，并在接收到来自驱动单元13的导通电压时输出恒定电流。驱动电流输出单元15用于连接可控硅的门极，且该驱动电流输出单元15的输入端连接到恒流源14的输出端，其通过恒流源14输出的恒定电流驱动可控硅导通。该驱动电流输出单元15包括输出用三极管，并通过输出用三极管的输出电压补偿可控硅的门极的电压变化，维持恒流源输出的电流恒定，从而实现可控硅门极的恒流驱动。

上述可控硅驱动电路通过光耦12实现可控硅一次侧和二次侧隔离，同时在光耦12的一次侧121通过恒流源进行驱动，使得可控硅的开通速率较高，并可避免可控硅的门极电压变化对驱动功率的影响。相较于采用脉冲变压器隔离的方案，本实用新型还可大大降低整个驱动电路的成本、提高整机的功率密度。

如图2所示，在本实用新型的一个实施例中，驱动单元13包括第一开关管Q1，且该第一开关管Q1串联连接在电压源Vcc(电压源Vcc与参考地GND2构成一次侧121的驱动电源)和驱动单元13的输出端之间。上述第一开关管Q1与光耦12的一次侧121同步导通，即在光耦12的一次侧121导通时，向恒流源14输出导通电压。

上述驱动单元13还可包括第一电阻R1，该第一电阻R1和光耦12的一次侧121串联连接在电压源Vcc和参考地GND2之间，第一开关管Q1可采用大电流的PNP三极管，其在光耦12的一次侧121导通时工作在饱和区，且该第一开关管Q1的发射极连接到电压源Vcc、第一开关管Q1的集电极连接到驱动单元的输出端、第一开关管Q1的基极连接到光耦12的一次侧121与第一电阻R1的连接点。第一电阻R1可在光耦12不导通时，为第一开关管Q1的基极和发射极提供一个等电位通路，提高第一二极管Q1的稳定性。

恒流源14具体可包括第三电阻R3及恒压源U2，且第三电阻R3的第一端以及恒压源U2的高电位端U2-1分别连接到驱动单元13的输出端，第三电阻R3的第二端以及恒压源U2的低电位端U2-2分别连接驱动电流输出单元15。通过第三电阻R3及恒压源U2，可调整恒流源14输出电流的大小(通过第三电阻R3限流)。

驱动电流输出单元15中的输出用三极管Q3具体可采用大电流的PNP三极管，其在恒流源14输出恒定电流时工作在放大区，且该输出用三极管Q3的发射极连接到第三电阻R3的第二端、输出用三极管Q3的基极连接到恒压源U2的低电位端U2-2、输出用三极管Q3的集电极用于连接可控硅的门极(PNP三极管Q3的集电极连接到驱动电流输出单元15的输出端)。恒流源14的输出电流恒定，根据PNP三极管在工作于放大区时的特性，在可控硅门极电压的变化时，PNP三极管的集电极和发射极两端电压将随之变化，从而对可控硅门极电压的变化进行补偿，避免可控硅的门极特性对门极驱动电流及驱动功率的影响，降低整个驱动电路的成本。

上述驱动电流输出单元15还可包括续流二极管D1，该续流二极管D1连接在参考地GND2和可控硅SCR的门极之间(即续流二极管D1的阴极连接参考地GND2、阳极连接可控硅SCR的门极)，其可为可控硅SCR在门极关断时提供续流回路。

为提高输出到可控硅的门极的驱动电流的质量，上述驱动电流输出单元15还可包括滤波子单元，且该滤波子单元连接在可控硅的门极和参考地GND2之间，其可滤除驱动电流中的干扰。具体地，滤波子单元包括第四电阻R4和电容C1，且第四电阻R4和电容C1并联连接在可控硅的门极和参考地GND2之间。

如图3所示，在本实用新型可控硅驱动电路的另一实施例中，驱动单元13除了包括第一电阻R1、第一开关管Q1外，还包括第二开关管Q2和第二电阻R2。

上述第一电阻R1和光耦12的一次侧121的串联连接在电压源Vcc和参考地GND2之间，第一开关管Q1可采用大电流的PNP三极管，且第一开关管Q1的发射极连接到电压源Vcc、第一开关管Q1的集电极连接到驱动单元13的输出端；第二开关管Q2可采用小电流的PNP三极管，且第二开关管Q2的发射极连接到第一开关管Q1的基极、第二开关管Q2的集电极经由第二电阻R2连接参考地GND2、第二开关管Q2的基极连接到光耦12的一次侧121与第一电阻R1的连接点。

在本实施例中，通过第二开关管Q2为后级的第一开关管Q1的基极提供大的基极电流，从而第一开关管Q1可采用具有较小放大倍数的PNP三极管。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种可控硅驱动电路，其特征在于，包括控制信号输入接口、光耦、驱动单元、恒流源以及用于连接可控硅的门极的驱动电流输出单元，其中，所述光耦的二次侧连接到所述控制信号输入接口；所述驱动单元分别与所述光耦的一次侧以及恒流源的输入端连接，并在所述光耦的一次侧导通时向所述恒流源输出导通电压；所述恒流源的输出端连接到所述驱动电流输出单元，并在接收到来自驱动单元的导通电压时输出恒定电流；所述驱动电流输出单元的输入端连接到所述恒流源的输出端，且所述驱动电流输出单元包括输出用三极管，并通过所述输出用三极管的输出电压补偿所述可控硅的门极的电压变化。

2.根据权利要求1所述的可控硅驱动电路，其特征在于，所述驱动单元包括第一开关管，所述第一开关管串联连接在电压源和所述驱动单元的输出端之间，且所述第一开关管与所述光耦的一次侧同步导通。

3.根据权利要求2所述的可控硅驱动电路，其特征在于，所述驱动单元包括第一电阻，且所述第一电阻和所述光耦的一次侧的串联连接在所述电压源和参考地之间；所述第一开关管为PNP三极管，且所述第一开关管的发射极连接到所述电压源、所述第一开关管的集电极连接到所述驱动单元的输出端、所述第一开关管的基极连接到所述光耦的一次侧与所述第一电阻的连接点。

4.根据权利要求2所述的可控硅驱动电路，其特征在于，所述驱动单元包括第一电阻、第二开关管和第二电阻，且所述第一电阻和所述光耦的一次侧串联连接在所述电压源和参考地之间；

所述第一开关管为PNP三极管，且所述第一开关管的发射极连接到所述电压源、所述第一开关管的集电极连接到所述驱动单元的输出端；

所述第二开关管为PNP三极管，且所述第二开关管的发射极连接到所述第一开关管的基极、所述第二开关管的集电极经由所述第二电阻连接参考地、所述第二开关管的基极连接到所述光耦的一次侧与所述第一电阻的连接点。

5.根据权利要求1所述的可控硅驱动电路，其特征在于，所述恒流源包括第三电阻及恒压源，且所述第三电阻的第一端以及所述恒压源的高电位端分别连接到所述驱动单元的输出端，所述第三电阻的第二端以及所述恒压源的低电位端分别连接所述驱动电流输出单元。

6.根据权利要求5所述的可控硅驱动电路，其特征在于，所述驱动电流输出单元中的输出用三极管为PNP三极管，且所述输出用三极管的发射极连接到所述第三电阻的第二端、所述输出用三极管的基极连接到所述恒压源的低电位端、所述输出用三极管的集电极用于连接所述可控硅的门极。

7.根据权利要求6所述的可控硅驱动电路，其特征在于，所述驱动电流输出单元包括续流二极管，且所述续流二极管连接在参考地和所述可控硅的门极之间。

8.根据权利要求6所述的可控硅驱动电路，其特征在于，所述驱动电流输出单元包括滤波子单元，且所述滤波子单元连接在所述可控硅的门极和参考地之间。

9.根据权利要求8所述的可控硅驱动电路，其特征在于，所述滤波子单元包括第四电阻和电容，且所述第四电阻和电容并联连接在所述可控硅的门极和参考地之间。

Images