JP2002373894A - Method for producing tft array substrate - Google Patents
Method for producing tft array substrateInfo
- Publication number
- JP2002373894A JP2002373894A JP2001180439A JP2001180439A JP2002373894A JP 2002373894 A JP2002373894 A JP 2002373894A JP 2001180439 A JP2001180439 A JP 2001180439A JP 2001180439 A JP2001180439 A JP 2001180439A JP 2002373894 A JP2002373894 A JP 2002373894A
- Authority
- JP
- Japan
- Prior art keywords
- array substrate
- pixel electrode
- tft array
- laser beam
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＴＦＴアレイ基板
の製造方法に関する。The present invention relates to a method for manufacturing a TFT array substrate.
【０００２】[0002]
【従来の技術】ＴＦＴアレイ基板は、液晶表示装置の一
部として、ＯＡ、ＡＶ等に広く用いられている。2. Description of the Related Art TFT array substrates are widely used in OA, AV, etc. as part of a liquid crystal display device.
【０００３】図２に、現在広く用いられているＴＦＴア
レイ基板の一例の上面を示す。図示のように、このＴＦ
Ｔアレイ基板は、ゲート配線１、共通容量配線２、ソー
ス配線３、共通容量電極４、画素電極５、ＴＦＴ６およ
びゲート電極７を有している。ゲート配線１はソース配
線３と交差しており、ゲート配線１およびソース配線３
に囲まれた領域が、各画素領域を形成する。ゲート配線
１およびソース配線３の交差点には、ＴＦＴ６が存在
し、ゲート電極７を介してゲート配線１およびソース配
線３に接続されている。なお、ゲート電極７は、ＴＦＴ
６の一部を構成するものとする。共通容量配線２は、ゲ
ート配線１と平行に設けられており、共通容量電極４
は、共通容量配線２の上に設けられている。そして、画
素電極５は、前記各画素領域の上面を覆うように設けら
れている。FIG. 2 shows an upper surface of an example of a TFT array substrate widely used at present. As shown, this TF
The T array substrate has a gate line 1, a common capacitance line 2, a source line 3, a common capacitance electrode 4, a pixel electrode 5, a TFT 6, and a gate electrode 7. The gate wiring 1 intersects with the source wiring 3 and the gate wiring 1 and the source wiring 3
The region surrounded by the circles forms each pixel region. A TFT 6 exists at an intersection of the gate line 1 and the source line 3, and is connected to the gate line 1 and the source line 3 via a gate electrode 7. The gate electrode 7 is a TFT
6 shall constitute a part. The common capacitance line 2 is provided in parallel with the gate line 1, and has a common capacitance electrode 4.
Are provided on the common capacitance wiring 2. The pixel electrode 5 is provided so as to cover the upper surface of each pixel region.
【０００４】このようなＴＦＴアレイ基板の製造工程に
おいて、パターン不良が発生した場合、点欠陥等の画像
不良が起こり、歩留まり低下の原因となるおそれがあ
る。このため、前記パターン不良が発生した部位にレー
ザー光を照射する等の手段によりパターン加工し、欠陥
を低減することが行われている。特に、画素電極同士が
ショートした場合、そのショート部位をレーザー光照射
により切断し、ショートを解消することが行われてい
る。[0004] In the process of manufacturing such a TFT array substrate, when a pattern defect occurs, an image defect such as a point defect occurs, which may cause a reduction in yield. For this reason, pattern processing is performed by means such as irradiating laser light to a portion where the pattern defect has occurred, thereby reducing defects. Particularly, when the pixel electrodes are short-circuited, the short-circuited portion is cut by irradiating a laser beam to eliminate the short-circuit.
【０００５】前記レーザー光照射によるショート解消方
法を、図３に基づき説明する。図３において、図２と同
一の部分には、同一の符号を付している。図３（Ａ）
に、隣接する画素電極５同士がショートして画素電極シ
ョート部位１０が生じたＴＦＴアレイ基板を示す。図示
のように、画素電極ショート部位１０は、共通容量配線
２およびソース配線３の交差する位置に生じている。図
３（Ｂ）に、このショートを解消するための方法を示
す。図示のように、画素電極ショート部位１０上のレー
ザー光照射部位１１に直接レーザー光を照射し、隣接す
る画素電極５同士を切断することにより前記ショートを
解消する。A method for eliminating a short circuit by irradiating a laser beam will be described with reference to FIG. 3, the same parts as those in FIG. 2 are denoted by the same reference numerals. FIG. 3 (A)
1 shows a TFT array substrate in which adjacent pixel electrodes 5 are short-circuited to form a short-circuited pixel electrode portion 10. As shown in the figure, the pixel electrode short-circuit portion 10 is generated at a position where the common capacitance line 2 and the source line 3 intersect. FIG. 3B shows a method for eliminating the short circuit. As shown in the drawing, the laser light is directly irradiated to the laser light irradiation part 11 on the pixel electrode short part 10 and the adjacent pixel electrodes 5 are cut off to eliminate the short circuit.
【０００６】[0006]
【発明が解決しようとする課題】このようなショート解
消方法においては、画素電極５を確実に切断するため、
レーザー光照射部位１１の端を、画素電極５からある程
度突出させて設定する必要がある。このため、ソース配
線３上における画素電極が存在しない部分に直接レーザ
ー光が照射されやすく、ソース配線３を傷つけたり切断
してしまったり、画素電極５とソース配線３とがショー
トしてしまったりするおそれがある。また、図３に示し
た例では、画素電極ショート部位は、共通容量配線およ
びソース配線の交差する位置に生じているが、これに限
られず、画素電極同士が隣接するどの位置にも生じる可
能性がある。その位置によっては、前記と同様の理由に
より、ゲート配線、共通容量配線またはＴＦＴを傷つけ
たり切断してしまったりする等の影響を与えるおそれが
ある。また、レーザー光としては、従来、波長が１０３
２ｎｍの赤外光が一般的に用いられていたが、画素電極
の下のゲート配線、ソース配線、共通容量配線またはＴ
ＦＴまでも傷つけたり切断してしまったりするおそれが
あった。In such a short-circuit elimination method, in order to surely disconnect the pixel electrode 5,
It is necessary to set the end of the laser beam irradiation part 11 so as to protrude from the pixel electrode 5 to some extent. Therefore, the laser light is easily irradiated directly on the portion of the source wiring 3 where the pixel electrode is not present, and the source wiring 3 is damaged or cut, or the pixel electrode 5 and the source wiring 3 are short-circuited. There is a risk. Further, in the example shown in FIG. 3, the pixel electrode short-circuit portion is generated at a position where the common capacitance wiring and the source wiring intersect. However, the present invention is not limited to this. There is. Depending on the position, the gate wiring, the common capacitance wiring or the TFT may be damaged or cut for the same reason as described above. Conventionally, the wavelength of laser light is 103
Although infrared light of 2 nm was generally used, a gate wiring, a source wiring, a common capacitance wiring or a T
There was a risk that the FT could be damaged or cut.
【０００７】したがって、本発明の目的は、ゲート配
線、ソース配線およびＴＦＴに影響を与えずに画素電極
同士のショートを解消することができるＴＦＴアレイ基
板の製造方法を提供することである。Accordingly, it is an object of the present invention to provide a method of manufacturing a TFT array substrate which can eliminate short circuit between pixel electrodes without affecting gate wiring, source wiring and TFT.
【０００８】[0008]
【課題を解決するための手段】前記課題を解決するため
に、本発明の製造方法は、複数のゲート配線と、それと
交差する複数のソース配線と、前記ゲート配線および前
記ソース配線の交差する点に形成された薄膜トランジス
タ（ＴＦＴ）と、前記ゲート配線および前記ソース配線
により囲まれた領域に形成された画素電極とを有するＴ
ＦＴアレイ基板を製造する方法であって、前記画素電極
同士のショートを解消する際、前記ゲート配線、前記ソ
ース配線および前記ＴＦＴ上の、前記画素電極が存在し
ない部分を避けてレーザー光を照射する製造方法であ
る。In order to solve the above-mentioned problems, a manufacturing method according to the present invention comprises a plurality of gate wirings, a plurality of source wirings intersecting with the plurality of gate wirings, and a point where the gate wiring and the source wiring intersect. Having a thin film transistor (TFT) formed on the substrate and a pixel electrode formed in a region surrounded by the gate wiring and the source wiring.
In a method of manufacturing an FT array substrate, when a short circuit between the pixel electrodes is eliminated, a laser beam is irradiated while avoiding a portion on the gate wiring, the source wiring and the TFT where the pixel electrode does not exist. It is a manufacturing method.
【０００９】すなわち、本発明の製造方法は、前記ゲー
ト配線、前記ソース配線および前記ＴＦＴ上の、前記画
素電極が存在しない部分に直接レーザー光を照射しない
ため、前記ゲート配線、前記ソース配線および前記ＴＦ
Ｔに影響を与えずに前記画素電極同士のショートを解消
することができる。That is, the manufacturing method of the present invention does not directly irradiate a laser beam on a portion of the gate wiring, the source wiring and the TFT where the pixel electrode is not present, and thus the gate wiring, the source wiring and the TFT TF
The short circuit between the pixel electrodes can be eliminated without affecting T.
【００１０】前記ＴＦＴアレイ基板が共通容量配線を有
する場合は、前記画素電極同士のショートを解消する
際、前記共通容量配線上の、前記画素電極が存在しない
部分を避けてレーザー光を照射することが好ましい。In the case where the TFT array substrate has a common capacitance line, a laser beam is irradiated so as to avoid a portion where the pixel electrode does not exist on the common capacitance line when a short circuit between the pixel electrodes is eliminated. Is preferred.
【００１１】本発明の製造方法において、レーザー光を
照射する際、前記画素電極同士のショート部位を避けて
照射することが好ましい。このようにすると、前記ゲー
ト配線、前記ソース配線、前記ＴＦＴおよび前記共通容
量配線上の、前記画素電極が存在しない部分にレーザー
光が直接照射されることをより回避しやすい。In the manufacturing method of the present invention, when irradiating the laser beam, it is preferable to irradiate the pixel electrode avoiding a short-circuit portion between the pixel electrodes. With this configuration, it is easier to avoid direct irradiation of the laser light on a portion of the gate line, the source line, the TFT, and the common capacitance line where the pixel electrode does not exist.
【００１２】前記レーザー光照射は、波長が０を超え３
５５ｎｍ以下、パルス幅が５〜２００ｎｓｅｃ、エネル
ギーが０．１６〜０．６ｍＪ／ｍｍ2の範囲であるレー
ザー光を１回のみ照射することにより行うことが好まし
い。このようにすると、前記画素電極の下に存在する前
記ゲート配線、前記ソース配線、前記ＴＦＴおよび前記
共通容量配線に影響を与えることなく、前記画素電極の
みを選択的に切断しやすい。前記波長は、特に好ましく
は２６６〜３５５ｎｍ、最適には３５５ｎｍである。前
記パルス幅は、特に好ましくは５〜５０ｎｓｅｃ、最適
には１２ｎｓｅｃである。前記エネルギーは、特に好ま
しくは０．１６〜０．５ｍＪ／ｍｍ2、最適には０．３
〜０．４ｍＪ／ｍｍ2である。The laser beam irradiation is performed when the wavelength exceeds 0 and 3
The irradiation is preferably performed only once by applying a laser beam having a wavelength of 55 nm or less, a pulse width of 5 to 200 nsec, and an energy of 0.16 to 0.6 mJ / mm 2 . This makes it easy to selectively cut off only the pixel electrode without affecting the gate line, the source line, the TFT, and the common capacitance line existing below the pixel electrode. The wavelength is particularly preferably from 266 to 355 nm, optimally 355 nm. The pulse width is particularly preferably 5 to 50 nsec, and most preferably 12 nsec. The energy is particularly preferably 0.16 to 0.5 mJ / mm 2 , most preferably 0.3 to 0.5 mJ / mm 2 .
０．４0.4 mJ / mm 2 .
【００１３】つぎに、本発明のＴＦＴアレイ基板は、前
記本発明の製造方法により製造されたＴＦＴアレイ基板
である。これにより、本発明のＴＦＴアレイ基板は、ゲ
ート配線、ソース配線およびＴＦＴに影響を与えずに画
素電極同士のショートを解消することができるため、高
歩留まりで提供することができる。Next, a TFT array substrate of the present invention is a TFT array substrate manufactured by the above-described manufacturing method of the present invention. Accordingly, the TFT array substrate of the present invention can eliminate short circuits between pixel electrodes without affecting the gate wiring, the source wiring, and the TFT, and thus can be provided with a high yield.
【００１４】本発明のＴＦＴアレイ基板は、画素電極
が、表面に凹凸パターンを有し、反射電極としての機能
を有することが好ましい。In the TFT array substrate of the present invention, it is preferable that the pixel electrode has an uneven pattern on the surface and has a function as a reflective electrode.
【００１５】さらに、本発明の液晶表示装置は、前記本
発明のＴＦＴアレイ基板を有する液晶表示装置である。Further, a liquid crystal display device of the present invention is a liquid crystal display device having the TFT array substrate of the present invention.
【００１６】[0016]
【発明の実施の形態】つぎに、本発明の実施形態を図面
に基づき説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【００１７】本発明の製造方法に係るショート解消方法
の一例を、図１に基づき説明する。図１において、図２
および図３と同一の部分には、同一の符号を付してい
る。図１（Ａ）に、隣接する画素電極５同士がショート
して画素電極ショート部位１０および１２が生じたＴＦ
Ｔアレイ基板を示す。図示のように、画素電極ショート
部位１０は、共通容量配線２およびソース配線３の交差
する位置に生じており、画素電極ショート部位１２は、
ゲート配線１上に生じている。An example of a short-circuit eliminating method according to the manufacturing method of the present invention will be described with reference to FIG. In FIG. 1, FIG.
The same parts as those in FIG. 3 are denoted by the same reference numerals. FIG. 1A shows a TF in which adjacent pixel electrodes 5 are short-circuited to generate pixel electrode short-circuit portions 10 and 12.
3 shows a T-array substrate. As shown in the figure, the pixel electrode short portion 10 is generated at a position where the common capacitance line 2 and the source line 3 intersect.
It occurs on the gate wiring 1.
【００１８】図１（Ｂ）に、前記ショートを解消する方
法の一例を示す。図示のように、画素電極ショート部位
１０におけるショートを解消するためのレーザー光照射
部位１３は、画素電極ショート部位１０を避けてコの字
型に設定する。このようにすると、ソース配線３上の、
画素電極５が存在しない部分に直接レーザー光が照射さ
れることがない。また、画素電極ショート部位１２にお
けるショートを解消するためのレーザー光照射部位１４
も、同様に、画素電極ショート部位１２を避けて鉤型に
設定する。このようにすると、ゲート配線１上の、画素
電極５が存在しない部分に直接レーザー光が照射される
ことがない。FIG. 1B shows an example of a method for eliminating the short circuit. As shown in the figure, the laser beam irradiation part 13 for eliminating the short circuit in the pixel electrode short part 10 is set in a U-shape avoiding the pixel electrode short part 10. By doing so, the source wiring 3
The portion where the pixel electrode 5 does not exist is not directly irradiated with the laser beam. Further, a laser beam irradiation part 14 for eliminating a short circuit in the pixel electrode short part 12
Similarly, a hook shape is set so as to avoid the pixel electrode short portion 12. In this way, the portion on the gate line 1 where the pixel electrode 5 does not exist is not directly irradiated with the laser beam.
【００１９】また、前記レーザー光照射は、波長が０を
超え３５５ｎｍ以下、パルス幅が５〜２００ｎｓｅｃ、
エネルギーが０．１６〜０．６ｍＪ／ｍｍ2の範囲であ
るレーザー光を１回のみ照射することにより行うことが
好ましい。このようにすると、画素電極５の下に存在す
るゲート配線１、ソース配線３、ＴＦＴ６および共通容
量配線２に影響を与えることなく、画素電極５のみを切
断することができる。The laser beam irradiation has a wavelength of more than 0 to 355 nm or less, a pulse width of 5 to 200 nsec,
The irradiation is preferably performed only once by irradiating a laser beam having an energy in the range of 0.16 to 0.6 mJ / mm 2 . In this way, only the pixel electrode 5 can be cut without affecting the gate line 1, the source line 3, the TFT 6, and the common capacitance line 2 existing below the pixel electrode 5.
【００２０】このようにして本発明の製造方法に係るシ
ョート解消方法を実施することができるが、本発明はこ
れに限定されない。例えば、画素電極ショート部位は、
前記の箇所に限られず、画素電極同士が隣接するどの位
置にも生じる可能性がある。その場合も、前記と同様の
方法でレーザー光照射部位を設定することにより、前記
ゲート配線、前記ソース配線、前記ＴＦＴおよび前記共
通容量配線上の、前記画素電極が存在しない部分にレー
ザー光が直接照射されることを回避することができる。
また、ＴＦＴアレイ基板の構造は前記の構造に限定され
ず、その他の構造を有するＴＦＴアレイ基板にも適用す
ることができる。本発明のＴＦＴアレイ基板は、本発明
の製造方法により製造される以外は特に限定されない。
また、本発明の液晶表示装置は、本発明のＴＦＴアレイ
基板を有する以外は特に限定されず、通常の方法により
作製することができる。As described above, the short-circuit eliminating method according to the manufacturing method of the present invention can be implemented, but the present invention is not limited to this. For example, the pixel electrode short-circuit part
There is a possibility that the pixel electrodes are not limited to the above-mentioned portions and may occur at any position where the pixel electrodes are adjacent to each other. Also in this case, by setting the laser light irradiation site in the same manner as described above, the laser light is directly applied to a portion on the gate wiring, the source wiring, the TFT and the common capacitance wiring where the pixel electrode does not exist. Irradiation can be avoided.
Further, the structure of the TFT array substrate is not limited to the above structure, and the present invention can be applied to a TFT array substrate having another structure. The TFT array substrate of the present invention is not particularly limited except that it is manufactured by the manufacturing method of the present invention.
The liquid crystal display device of the present invention is not particularly limited except that it has the TFT array substrate of the present invention, and can be manufactured by a usual method.
【００２１】[0021]
【発明の効果】以上説明したように、本発明のＴＦＴア
レイ基板の製造方法によれば、ゲート配線、ソース配線
およびＴＦＴに影響を与えずに画素電極同士のショート
を解消することができる。また、本発明のＴＦＴアレイ
基板は、前記本発明の製造方法により製造されることに
より、高歩留まりで提供することができる。As described above, according to the method of manufacturing a TFT array substrate of the present invention, a short circuit between pixel electrodes can be eliminated without affecting the gate wiring, the source wiring and the TFT. Further, the TFT array substrate of the present invention can be provided with a high yield by being manufactured by the manufacturing method of the present invention.
【図１】本発明の製造方法に係るショート解消方法の一
例を示し、（Ａ）は画素電極ショート部位が生じたＴＦ
Ｔアレイ基板の上面図であり、（Ｂ）は（Ａ）における
ショートを解消する方法を示す図である。FIG. 1 shows an example of a short-circuit elimination method according to the manufacturing method of the present invention. FIG.
It is a top view of a T array substrate, (B) is a figure showing a method of eliminating a short circuit in (A).
【図２】ＴＦＴアレイ基板の一例を示す上面図である。FIG. 2 is a top view illustrating an example of a TFT array substrate.
【図３】従来の製造方法に係るショート解消方法を示
し、（Ａ）は画素電極ショート部位が生じたＴＦＴアレ
イ基板の上面図であり、（Ｂ）は（Ａ）におけるショー
トを解消する方法を示す図である。FIGS. 3A and 3B show a short-circuit eliminating method according to a conventional manufacturing method. FIG. 3A is a top view of a TFT array substrate having a pixel electrode short-circuited portion, and FIG. FIG.
１ ゲート配線 ２ 共通容量配線 ３ ソース配線 ４ 共通容量電極 ５ 画素電極 ６ ＴＦＴ ７ ゲート電極 １０ 画素電極ショート部位 １１ レーザー光照射部位 １２ 画素電極ショート部位 １３ レーザー光照射部位 １４ レーザー光照射部位 DESCRIPTION OF SYMBOLS 1 Gate wiring 2 Common capacitance wiring 3 Source wiring 4 Common capacitance electrode 5 Pixel electrode 6 TFT 7 Gate electrode 10 Pixel electrode short-circuit part 11 Laser light irradiation part 12 Pixel electrode short part 13 Laser light irradiation part 14 Laser light irradiation part
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 ３５２ Ｇ０９Ｆ 9/30 ３３８ ５Ｆ１１０ 9/30 ３３８ Ｈ０１Ｌ 21/88 Ｚ ５Ｇ４３５ Ｈ０１Ｌ 29/786 29/78 ６１２Ａ (72)発明者 坪井 伸行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H088 HA01 HA08 HA21 MA20 2H091 FA14Z GA13 LA12 2H092 JA24 JA37 JA41 MA30 NA16 5C094 AA32 AA42 AA43 BA03 BA43 CA19 EA04 EA05 EA07 GB10 5F033 QQ53 VV15 WW00 WW07 XX31 XX34 XX36 5F110 AA27 BB01 NN72 NN73 5G435 AA16 AA17 BB12 BB16 CC09 KK05 KK09 KK10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/00 352 G09F 9/30 338 5F110 9/30 338 H01L 21/88 Z 5G435 H01L 29/786 29 / 78 612A (72) Inventor Nobuyuki Tsuboi 1006 Kadoma, Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.F-term (reference) EA04 EA05 EA07 GB10 5F033 QQ53 VV15 WW00 WW07 XX31 XX34 XX36 5F110 AA27 BB01 NN72 NN73 5G435 AA16 AA17 BB12 BB16 CC09 KK05 KK09 KK10
Claims (7)
数のソース配線と、前記ゲート配線および前記ソース配
線の交差する点に形成された薄膜トランジスタ（ＴＦ
Ｔ）と、前記ゲート配線および前記ソース配線により囲
まれた領域に形成された画素電極とを有するＴＦＴアレ
イ基板を製造する方法であって、前記画素電極同士のシ
ョートを解消する際、前記ゲート配線、前記ソース配線
および前記ＴＦＴ上の、前記画素電極が存在しない部分
を避けてレーザー光を照射する製造方法。A plurality of gate wirings, a plurality of source wirings intersecting the plurality of gate wirings, and a thin film transistor (TF) formed at an intersection of the gate wiring and the source wiring.
T) and a method of manufacturing a TFT array substrate having a pixel electrode formed in a region surrounded by the gate line and the source line, wherein when the short circuit between the pixel electrodes is eliminated, the gate line A method of irradiating a laser beam avoiding a portion where the pixel electrode does not exist on the source wiring and the TFT.
し、画素電極同士のショートを解消する際、前記共通容
量配線上の、前記画素電極が存在しない部分を避けてレ
ーザー光を照射する請求項１に記載の製造方法。2. The method according to claim 1, wherein the TFT array substrate has a common capacitance line, and when a short circuit between the pixel electrodes is eliminated, a laser beam is irradiated to avoid a portion on the common capacitance line where the pixel electrode does not exist. 2. The production method according to 1.
ーザー光を照射する請求項１または２に記載の製造方
法。3. The manufacturing method according to claim 1, wherein the laser beam is irradiated while avoiding a short-circuit portion between the pixel electrodes.
５ｎｍ以下、パルス幅が５〜２００ｎｓｅｃ、エネルギ
ーが０．１６〜０．６ｍＪ／ｍｍ2の範囲であるレーザ
ー光を１回のみ照射することにより行う請求項１から３
のいずれかに記載の製造方法。4. The laser beam irradiation has a wavelength exceeding 0 and 35
4. The method according to claim 1, wherein the laser beam is irradiated only once with a laser beam of 5 nm or less, a pulse width of 5 to 200 nsec, and an energy of 0.16 to 0.6 mJ / mm 2.
The production method according to any one of the above.
方法により製造されたＴＦＴアレイ基板。5. A TFT array substrate manufactured by the manufacturing method according to claim 1.
し、反射電極としての機能を有する請求項５に記載のＴ
ＦＴアレイ基板。6. The T electrode according to claim 5, wherein the pixel electrode has an uneven pattern on the surface and has a function as a reflective electrode.
FT array substrate.
基板を有する液晶表示装置。7. A liquid crystal display device having the TFT array substrate according to claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180439A JP2002373894A (en) | 2001-06-14 | 2001-06-14 | Method for producing tft array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180439A JP2002373894A (en) | 2001-06-14 | 2001-06-14 | Method for producing tft array substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373894A true JP2002373894A (en) | 2002-12-26 |
Family
ID=19020858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180439A Pending JP2002373894A (en) | 2001-06-14 | 2001-06-14 | Method for producing tft array substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002373894A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054510A (en) * | 2010-09-03 | 2012-03-15 | Sony Corp | Manufacturing method of electronic element, and electronic element |
| WO2012114688A1 (en) * | 2011-02-22 | 2012-08-30 | シャープ株式会社 | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate |
| CN102798999A (en) * | 2012-08-08 | 2012-11-28 | 京东方科技集团股份有限公司 | Array substrate cross curve repairing method, array substrate and liquid crystal display |
-
2001
- 2001-06-14 JP JP2001180439A patent/JP2002373894A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054510A (en) * | 2010-09-03 | 2012-03-15 | Sony Corp | Manufacturing method of electronic element, and electronic element |
| WO2012114688A1 (en) * | 2011-02-22 | 2012-08-30 | シャープ株式会社 | Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate |
| CN102798999A (en) * | 2012-08-08 | 2012-11-28 | 京东方科技集团股份有限公司 | Array substrate cross curve repairing method, array substrate and liquid crystal display |
| CN102798999B (en) * | 2012-08-08 | 2015-10-07 | 京东方科技集团股份有限公司 | A kind of array base palte cross curve restorative procedure, array base palte and liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5181317B2 (en) | Reflective liquid crystal display device and manufacturing method thereof | |
| JP4422648B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH095786A (en) | Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate | |
| CN101140938B (en) | Thin-film transistor array substrates and method of producing the same | |
| JP2007010824A (en) | Liquid crystal display panel, and pixel defect correction method therefor | |
| JP2002373894A (en) | Method for producing tft array substrate | |
| JPH08328035A (en) | Liquid crystal display device and its production and method for repairing spot defect | |
| JP4340459B2 (en) | Manufacturing method of display device | |
| JP3631364B2 (en) | Liquid crystal display | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| JP2009122282A (en) | Display device and its manufacturing method | |
| JP3224942B2 (en) | Bright spot defect repair method for liquid crystal display device, bright spot defect repair device thereof, and liquid crystal display device manufacturing method | |
| JP2001343667A (en) | Display device and its defect correcting method | |
| JP2001100249A (en) | Liquid crystal display panel and its manufacturing method | |
| JP2001345452A (en) | Thin-film transistor and its manufacturing method | |
| KR100218509B1 (en) | Liquid crystal display device | |
| JPH08179340A (en) | Substrate with wiring | |
| JP2007232818A (en) | Image display device | |
| KR100885804B1 (en) | Thin film transistor lcd and method for manufacturing lcd | |
| JPH0728074A (en) | Display device and its production | |
| US6495440B2 (en) | Method to prevent an ITO from opening | |
| JP2000180811A (en) | Defective pixel correcting method for liquid crystal display panel | |
| JPH0255338A (en) | Reflection type active matrix array | |
| JPH095785A (en) | Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate | |
| KR100963414B1 (en) | Liquid Crystal Display Device And Fabricating Method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |