JP3631364B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP3631364B2
JP3631364B2 JP2818898A JP2818898A JP3631364B2 JP 3631364 B2 JP3631364 B2 JP 3631364B2 JP 2818898 A JP2818898 A JP 2818898A JP 2818898 A JP2818898 A JP 2818898A JP 3631364 B2 JP3631364 B2 JP 3631364B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
tft array
array substrate
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2818898A
Other languages
Japanese (ja)
Other versions
JPH11231341A (en
Inventor
一樹 井上
育夫 小河
Original Assignee
株式会社アドバンスト・ディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンスト・ディスプレイ filed Critical 株式会社アドバンスト・ディスプレイ
Priority to JP2818898A priority Critical patent/JP3631364B2/en
Publication of JPH11231341A publication Critical patent/JPH11231341A/en
Application granted granted Critical
Publication of JP3631364B2 publication Critical patent/JP3631364B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、補助容量を有するアクティブマトリックス液晶表示装置に関する。
【0002】
【従来の技術】
図9はアクティブマトリックス液晶表示装置に用いられるTFTアレイ基板上の1画素の構成を示す平面説明図である。図9において1はゲートラインであり、2はソースラインであり、3はドレイン電極であり、4はITO(indium tin oxide)からなる画素電極(以下、単に画素ITOという)であり、5は補助容量電極(以下、Cs電極という)である。26は、画素ITO4とCs電極5との重なり部分(斜線部)であり、この重なり部分が補助容量を形成している。図10は図9中に示したA−A線断面におけるTFTアレイ基板の断面説明図である。図10において、4は画素ITOであり、7はガラス基板であり、8はゲート絶縁膜であり、9は絶縁膜である。ガラス基板7上にはCs電極5があり、ゲート絶縁膜8を介して画素ITO4が形成されている。最上層には絶縁膜9が形成されている。
【0003】
TFTアレイ基板上には前述のゲートライン1が複数本互いに平行に一定間隔を保って配設されている。さらに、TFTアレイ基板上にはゲートラインから所定の距離だけ隔ててゲートラインに平行にCs電極5が配設されている。つぎに、ゲートライン、Cs電極およびこれらに覆われる部分以外のTFTアレイ基板を覆ってゲート絶縁膜(図10参照)が成膜されている。また、ソースラインが複数本互いに平行に一定間隔を保って、かつゲート絶縁膜を介してゲートラインに交差するように配設されている。ゲートラインとソースラインとによって区画される領域を画素という。ゲート絶縁膜を介してCs電極を覆って画素に画素ITOが配設されている。ゲートラインとソースラインとの交点にはスイッチング素子(図示せず)が配設され、スイッチング素子はソースラインと接続され、ドレイン電極を介して画素ITOと接続される。画素ITOおよびスイッチング素子は画素ごとに1個ずつアレイ状に配設されている。さらに最上層に絶縁膜9が形成されてTFTアレイ基板が構成されている。
【0004】
TFTアレイ基板に対向して配設される対向基板(図示せず)上には対向電極、カラーフィルターおよびブラックマトリックスなどが配設されている。
【0005】
さらに、TFTアレイ基板および対向基板にはそれぞれ配向膜が形成され、両基板は一定間隔の隙間を保って両基板の周辺部で接合され、両基板の隙間には液晶材料が注入されて液晶表示装置が構成されている。
【0006】
さらに液晶表示装置には、スイッチング素子を制御するための駆動回路や画面表示のための配向膜やバックライトなどが配設されている。
【0007】
つぎに、TFTアレイ基板の製法を説明する。ガラス基板上にCrなどからなるゲートラインをスパッタ法などによって形成する。こののち、SiNなどからなるゲート絶縁膜を厚さ0.3μm程度にCVD法などによって成膜する。ゲート絶縁膜上に、Alなどからなるソースラインおよびドレイン電極をスパッタ法などによって形成する。さらに、画素ITOを厚さ0.1μm程度にスパッタ法などによって形成するとともにドレイン電極と接続する。こののち、最上層にSiNなどからなる絶縁膜を厚さ0.3μm程度にCVD法などによって成膜する。以上のようにしてTFTアレイ基板を完成する。
【0008】
このような液晶表示装置に用いられるTFTアレイ基板の画素に生ずる短絡について説明する。
【0009】
図9および図10において、ゲート絶縁膜8の重なり部分26にピンホールなどの膜欠損が発生したばあいCs電極5と画素ITO4とが電気的短絡を起こしその画素は点欠陥となってしまう。図11は、従来のアクティブマトリックス基板の画素構成においてCs電極5と画素ITO4とのあいだのゲート絶縁膜中にピンホールが生じたことを示す平面説明図であり、図12は、図11に示したピンホールを含んだ画素構成を示す断面説明図である。図11および図12において11はピンホールであり、21は画素ITOの凹部であり、その他の符号は図9および図10と共通である。
【0010】
図12に示したように、ゲート絶縁膜8を分断するようにしてピンホール11が生じていたところへ画素ITO4を成膜したため、画素ITO4においてもピンホール11の形状に対応して画素ITOの凹部21が生じた形態が示されている。画素ITO4がピンホール11中に入りこんでいるため画素ITO4はCs電極5と短絡を生じている。
【0011】
液晶表示装置において点欠陥は、その存在がすぐに不良とは結びつかないものの、表示品質的には存在しない方が望ましく、またその点欠陥の個数によっては、液晶表示装置が不良品となってしまうこともある。よって、このような点欠陥は修復できるものならば修復するのが望ましい。このとき、重なり部分26におけるゲート絶縁膜8の異常による点欠陥はCs電極5と画素ITO4との短絡によるものであるから、この点欠陥を修復するためには、何らかの方法で、Cs電極5と画素ITO4とを電気的に分離しなければならない。
【0012】
このための方法を示す従来例が、特開平2−108028号公報に提案されている。図13は、従来のアクティブマトリックス基板の画素構成を示す平面説明図である。図13において、図9から図12までに示した要素と同一の要素には同一の符号を付したほか、10はすきまであり、25はCs電極であり、27は画素ITO4とCs電極25との重なり部分(斜線部)でありAは膜欠損の一例であるピンホールを示している。図13に示したCs電極25は、あらかじめ設計段階で、Cs電極に凸部を多数付属させて凸部が重なり部分となるようにしておき、いずれかの重なり部分でピンホールが生じたばあいに凸部の根元の部分でカットして電気的に分離しやすいような構成となっている。すなわち、点Aでゲート絶縁膜中にピンホールが発生したばあいは、図13にBで示した根元部をレーザで照射して溶断してカット(以下、レーザカットという)し、Cs電極25および画素ITO4の重なり部分27とCs電極25とを分離する。
【0013】
【発明が解決しようとする課題】
補助容量を有する液晶表示装置において補助容量の大きさを決定するひとつのパラメータは、Cs電極と画素ITOとの重なり部の面積である。ここで、TFTアレイ基板上においてCs電極5を配設するために要するスペースをできるだけ小さくしたうえで液晶表示装置の動作上必要な重なり部面積を確保することが、開口率をできるだけ大きくしたいという観点などの面で有利である。
【0014】
しかし、Cs電極を図13に示した凸部を有する構成とすると、つぎのような不利な問題点がある。
【0015】
▲1▼Cs電極の部分的な切り離しを可能とするために、Cs電極と画素ITOとの重なり部分を複数のセクション(凸部)にあらかじめ分けておく必要がある。このためには、ひとつのセクションと隣りのセクションとのあいだにすきま10を設ける必要があるが、このすきま10は補助容量の大きさには寄与しない。
【0016】
▲2▼短絡部の大きさが微小であっても、その修復には最低限ひとつのセクション分の面積を犠牲にしてしまう。
【0017】
▲3▼レーザカットのためのスペースを設けなければならない。このスペースも補助容量の大きさには寄与しない。
【0018】
本発明は、前述の▲1▼〜▲3▼のような問題点を解消するためになされたものであり、Cs電極のレイアウトは従来のままとし、前述の▲1▼〜▲3▼のような設計的不利益を生ずることなく、Cs電極5と画素ITO4間の欠陥部の修復を可能とするTFTアレイ基板およびその製法ならびにそのTFTアレイ基板を用いる液晶表示装置を提供することを目的とする。
【0019】
【課題を解決するための手段】
ゲート絶縁膜8中の短絡発生箇所またはその近傍部分へのレーザ照射により、画素ITO4を選択的に除去し、短絡を選択的に解消する。なお、短絡を生ずる原因としては、ピンホールのばあいを説明してきたが、ピンホールのほかには、微小な異物残留による短絡なども含んでいるものとする。
【0020】
本発明の液晶表示装置は、TFTアレイ基板、該TFTアレイ基板に対向して配置される対向基板、およびTFTアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記TFTアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記TFTアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記補助容量電極を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡が選択的に解消されてなるものである。
【0021】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分が除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【0022】
前記短絡部分を含むゲート絶縁膜の近傍部分および前記短絡部分に対応する補助容量電極の近傍部分がさらに除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【0023】
また本発明の液晶表示装置に用いられる前記TFTアレイ基板の製法は、
(a)ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
(b)前記ゲート絶縁膜を形成し、
(c)該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
(d)前記絶縁膜を形成し、かつ
(e)前記ゲート絶縁膜中に生じた短絡を選択的に解消する工程を含む製法である。
【0024】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を除去することによって前記短絡を選択的に解消することが好ましい。
【0025】
前記絶縁膜の近傍部分表面にレーザ光を照射して前記絶縁膜の近傍部分および前記画素電極の近傍部分を昇華させて除去することが好ましい。
【0026】
前記レーザ光の波長が0.1μm〜1.06μmであることが好ましい。
【0027】
前記レーザ光の出力密度が前記絶縁膜の近傍部分表面において1×10J/m〜1×10J/mであることが好ましい。
【0028】
前記レーザ光がYAGレーザおよびエキシマレーザのうちのいずれか1つによるものであることが好ましい。
【0029】
前記ゲート絶縁膜の近傍部分および前記補助容量電極の近傍部分をさらに除去することによって前記短絡を選択的に解消することが好ましい。
【0030】
前記ゲート絶縁膜の近傍部分表面にレーザ光を照射して前記ゲート絶縁膜の近傍部分および前記補助容量電極の近傍部分を昇華させて除去することが好ましい。
【0031】
前記レーザ光の波長が0.1μm〜1.06μmであることが好ましい。
【0032】
前記レーザ光の出力密度が前記画素電極の近傍部分表面において1×10J/m〜1×10J/mであることが好ましい。
【0033】
前記レーザ光がYAGレーザおよびエキシマレーザのうちのいずれか1つによるものであることが好ましい。
【0034】
また、本発明の他の液晶表示装置は、TFTアレイ基板、該TFTアレイ基板に対向して配置される対向基板、およびTFTアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記TFTアレイ基板上にゲートラインが設けられ、
該ゲートラインおよび前記TFTアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記ゲートラインの一部を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置であって、
前記画素電極と前記ゲートラインの一部との重なり部分のゲート絶縁膜中に生じた短絡が選択的に解消されてなるものである。
【0035】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分が除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【0036】
前記短絡部分を含むゲート絶縁膜の近傍部分および前記短絡部分に対応する前記重なり部分の近傍部分がさらに除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【0037】
本発明の液晶表示装置に用いられる前記TFTアレイ基板の製法は、
(a)ガラス基板上に前記ゲートラインを形成し、
(b)前記ゲート絶縁膜を形成し、
(c)該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
(d)前記絶縁膜を形成し、かつ
(e)前記ゲート絶縁膜中に生じた短絡を選択的に解消する工程を含む製法である。
【0038】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を除去することによって前記短絡を選択的に解消することが好ましい。
【0039】
前記絶縁膜の近傍部分表面にレーザ光を照射して前記絶縁膜の近傍部分および前記画素電極の近傍部分を昇華させて除去することが好ましい。
【0040】
また、本発明のさらに他の液晶表示装置は、TFTアレイ基板、該TFTアレイ基板に対向して配置される対向基板、およびTFTアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記TFTアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記TFTアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記スイッチング素子の一部に接続してドレイン電極が設けられ、
該ドレイン電極の一部を除いてドレイン電極と前記スイッチング素子および前記ソースラインとを覆って絶縁膜が設けられ、
該ドレイン電極の一部に接続し、該絶縁膜を覆って画素電極が設けられてなる液晶表示装置であって、
前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡が選択的に解消されてなるものである。
【0041】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分が除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【0042】
前記短絡部分を含むゲート絶縁膜の近傍部分および前記短絡部分に対応する補助容量電極の近傍部分がさらに除去されることによって前記短絡が選択的に解消されてなることが好ましい。
【0043】
本発明の液晶表示装置に用いられる前記TFTアレイ基板の製法は、
(a)ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
(b)前記ゲート絶縁膜を形成し、
(c)該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子および前記ドレイン電極を形成し、
(d)前記絶縁膜を形成し、
(e)画素電極を形成し、
(f)前記ゲート絶縁膜中に生じた短絡を選択的に解消する工程を含む製法である。
【0044】
前記短絡が生じたゲート絶縁膜の短絡部分に対応する画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を除去することによって前記短絡を選択的に解消することが好ましい。
【0045】
前記絶縁膜の近傍部分表面にレーザ光を照射して前記絶縁膜の近傍部分および前記画素電極の近傍部分を昇華させて除去することが好ましい。
【0046】
本発明にかかわるTFTアレイ基板によれば、そのTFTアレイ基板を用いる液晶表示装置において開口率低下などの設計的不利益を生じることなく、Cs電極と画素ITOとのあいだの短絡の修復による表示品質向上、歩留向上が可能となる。
【0047】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【0048】
実施の形態1
本実施の形態においては、TFTアレイ基板および液晶表示装置の構成、TFTアレイ基板の製法は従来技術の項において説明したものと同様である。
【0049】
本実施の形態にかかわるTFTアレイ基板の絶縁膜中に生じた短絡として、たとえば図11および図12に示したCs電極と画素ITOとのあいだのゲート絶縁膜に生じた短絡を修復する方法を説明する。図12において11はピンホールでありゲート絶縁膜不良箇所である。ピンホール11で、Cs電極5と画素ITO4が直接接触しており、短絡欠陥が発生している。図1は本発明の方法を適用して短絡を解消したTFTアレイ基板の画素構成を示す断面説明図であり、図2は、短絡を解消したTFTアレイ基板の画素構成を示す平面説明図である。図1および図2において、6はCs電極と画素ITOの重なり部分(斜線部)であり、Rはレーザ照射を示しており、その他の符号は図9〜図13と共通である。図12に示したばあいと同様に、ピンホール11は画素ITO4と同じ材料からなる部分である。ここで、絶縁膜の短絡部分の近傍部分にレーザを照射すると図1のように画素ITO4が上層の絶縁膜9とともに昇華して除去される。ゲート絶縁膜中に生じたピンホール11などによる短絡が生じた短絡部分に対応する画素ITOの近傍部分(以下、単に画素ITOの近傍部分という)とは、ゲート絶縁膜中の短絡部分および短絡部分の周囲約3μm〜5μm角程度の領域(ただし、欠陥の大きさによってはそれ以上のばあいもある)を含むゲート絶縁膜の部分に対応する画素ITOの部分をいう。また、ゲート絶縁膜中の短絡部分に対応する絶縁膜の近傍部分(以下、単に絶縁膜の近傍部分という)とは、前述した画素ITOの近傍部分と同じ面積でこの画素ITOの近傍部分の上層に位置する絶縁膜の部分をいう。以上のような近傍部分を図2においてピンホール11を囲む矩形の領域21として示した。この画素ITOの近傍部分および絶縁膜の近傍部分のみを除去し、画素ITOの他の部分および絶縁膜の他の部分には何らの処理をしないことを、画素ITOの近傍部分および絶縁膜の近傍部分を選択的に除去するという。また、画素ITOの近傍部分および絶縁膜の近傍部分を選択的に除去することによって短絡を解消することを選択的に短絡を解消するという。
【0050】
前述したように短絡を選択的に解消してTFTアレイ基板の画素を修復するために、絶縁膜の近傍部分表面にレーザ光を照射する。
【0051】
修復に用いるレーザとしては、エキシマレーザやYAGレーザが使用できる。とくにYAGレーザは、液晶表示装置のレーザ修復工程で一般的に用いられているものであり、このレーザが使用可能であることは新たな装置導入などが不要ということであり、その意義は大きい。波長1.06μmのYAGレーザを用いたばあいの照射エネルギー典型値は1ショットあたり1×10J/m程度である。このエネルギーで数発のショットを照射することで画素ITO4を除去することができる。ただし、画素ITO4とゲート絶縁膜8との界面の密着性などにある程度のばらつきがあるため、最適エネルギーにも、ある程度の幅がある。
【0052】
したがって、本実施の形態においては、レーザ光の波長の範囲は0.1μm以上1.06μm以下とする。これは、現在液晶表示装置の修復に容易に利用可能なレーザ光の波長がこの範囲にあるからである。さらに好ましくはレーザ光の波長は1.06μmとする。これは、この波長のときに、ゲート絶縁膜とITOとの界面でITOがうまくはがれるためである。このときの機構はエキシマレーザを用いたときの光化学的は反応ではなく、熱的なプロセスによるものと考えられている。
【0053】
また、レーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において1×10J/m以上1×10J/m以下とする。1×10J/m以上とするのはこれ以下のエネルギーでは何ら加工が行なわれないためであり、1×10J/m以下とするのはゲート絶縁膜に傷をつけないでITO除去するためである。さらに好ましくはレーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において1×10J/m程度とする。ただし、実際には基板に加工が行なわれない程度のエネルギーでレーザ照射を行ない、それで加工されなければ10%程度ずつエネルギーを上げ、さらに照射するという手順を繰り返す。この手順により、いつかはゲート絶縁膜とITOとの界面でITOが除去される適切なエネルギーが現われる。よって前述したエネルギーの出力密度はあくまで目安である。
【0054】
この修復方法によると、Cs電極5、画素ITO4の形状には何の制約も発生せず、従来のままの形状が適用できる。また、Cs電極の部分的な切り離しを要しないので矩形の領域21の面積分の補助容量が減少するだけですむ。さらに、この減少分は、ほとんどその画素の表示性能に影響しないレベルである。よって、設計上の不利益は生じない。
【0055】
本実施の形態において説明した短絡の修復方法を適用して形成したTFTアレイ基板においては、Cs電極の部分的な切り離しを必要とすることなく、レーザカットのためのスペースを設けることなく、したがって開口率を犠牲にすることは全くないのでこのTFTアレイ基板を用いた液晶表示装置においては高開口率で点欠陥数の少ない高性能、かつ高品質の液晶表示装置を高歩留で生産できる。
【0056】
実施の形態2
図3は、図11に示したピンホールよりも大きなゲート絶縁膜の欠損12が発生したばあいのTFTアレイ基板の画素構成の例を示す平面説明図である。
【0057】
図4、図5および図6はこのばあいの欠損による短絡をレーザ照射して修復した例を示す断面説明図である。図4から図6までにおいて、13はCs電極のエッジ部であり、14はレーザ照射による除去後のエッジであり、その他の符号は図1〜図3などと共通である。実施の形態1のばあいと同様にして、前記欠損による短絡および該短絡の周辺部分としてCs上の膜欠損部を囲み、それより1〜2μm程度大きい領域をゲート絶縁膜の近傍部分(以下、単にゲート絶縁膜の近傍部分という)という。また、前記欠損による短絡に対応するCs電極の近傍部分(以下、単にCs電極の対応部分という)とは、前記ゲート絶縁膜の近傍部分と同じ面積でゲート絶縁膜の近傍部分の下層に位置するCs電極の部分をいう。本実施の形態のばあいも欠陥部に対応する画素ITOの近傍部分の除去により欠陥を修復するのであるが、Cs電極のエッジ部13の画素ITOは完全に除去することが困難である。よって、このばあいは、図5のようにCs電極5の近傍部分ごとレーザ照射による除去を行なう。ただしこのばあいは、レーザ照射による除去後のエッジ14で、下層のCs電極5と上層の画素ITO4とが電気的に縦に短絡する可能性がある。よって、さらに図6のようにCs電極の近傍部分を除去したその周辺として、除去したCs電極近傍を囲み、それより3〜5μm程度大きい領域(ITOの近傍部分という)でも画素ITO4を除去する。
【0058】
本実施の形態においては、レーザ光の波長の範囲は0.1μm以上1.06μm以下とする。これは、現在液晶表示装置の修復に容易に利用可能なレーザ光の波長がこの範囲にあるからである。さらに好ましくはレーザ光の波長は1.06μmとする。これは、この波長のときに、ゲート絶縁膜とITOとの界面でITOがうまくはがれるためである。このときの機構はエキシマレーザを用いたときの光化学的は反応ではなく、熱的なプロセスによるものと考えられている。
【0059】
また、レーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において1×10J/m以上1×10J/m以下とする。1×10J/m以上とするのはこれ以下のエネルギーでは何ら加工が行なわれないためであり、1×10J/m以下とするのはレーザ照射した周辺に望ましくないダメージが与えられないようにするためである。さらに好ましくはレーザ光の照射エネルギーの出力密度は、照射される絶縁膜の近傍部分表面において1×10J/m程度とする。これは、Crなどのパターンをカットするために適度のエネルギーである。
【0060】
ITOの近傍部分におけるレーザ光の照射エネルギーは前述した値と同様である(ITO除去時のエネルギーは、通常のパターンカットのエネルギーの約1/10程度である)。
【0061】
また、本実施の形態にかかわるTFTアレイ基板および液晶表示装置においても実施の形態1と同様の効果をうる。
【0062】
また、本実施の形態により、縦短絡の可能性がなくなり、リペア完了となる。
【0063】
実施の形態3
本発明の、短絡を選択的に解消する方法は、実施の形態1および2で説明したTFTアレイ基板とは異なる構造のTFTアレイ基板に対しても応用できる。
【0064】
たとえば、図7は、補助容量電極を設けることなくゲートラインの一部を覆って画素ITOを形成しており、画素ITOの一部とゲートラインの一部との重なり部とによって補助容量を形成するようにしたTFTアレイ基板の平面説明図である。補助容量電極を設けないこと以外は実施の形態1または2と同様である。
【0065】
図7において、71は画素ITOの一部とゲートラインとの重なり部であり、他の符号は図1〜図6と共通である。このような構造のTFTアレイ基板においても絶縁膜中に生じた膜欠損を実施の形態1または2と同様に修復することができる。
【0066】
実施の形態4
本発明の、短絡を選択的に解消する方法は、実施の形態1、2および3で説明したTFTアレイ基板とはさらに異なる構造のTFTアレイ基板に対しても応用できる。
【0067】
たとえば、図8はTFTアレイ基板の断面構造を比較して示した説明図である。図8において、31はスイッチング素子の半導体層であり、その他の符号は図1〜7と共通である。図8の(a)は実施の形態1、2および3で説明した構造を示しているのに対し、図8の(b)は、画素ITOを絶縁膜9の上方に設けた構造を示している。画素ITOを絶縁膜9の上方に設けたこと以外は実施の形態1、2または3と同様である。
【0068】
このような構造のTFTアレイ基板においても絶縁膜中に生じた膜欠損を実施の形態1、2または3と同様に修復することができる。
【0069】
【発明の効果】
本発明によると、高開口率で点欠陥数の少ない液晶表示装置を高歩留で生産することができる。つまり高性能、高品質の液晶表示装置を高歩留で生産することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す断面説明図である。
【図2】本発明の一実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す平面説明図である。
【図3】本発明の他の実施の形態にかかわる短絡部分の画素構成を示す平面説明図である。
【図4】本発明の他の実施の形態にかかわる短絡部分の画素構成を示す断面説明図である。
【図5】本発明の他の実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す断面説明図である。
【図6】本発明の他の実施の形態にかかわる短絡部分にレーザ照射した画素構成を示す断面説明図である。
【図7】本発明の他の実施の形態にかかわるTFTアレイ基板を示す平面説明図である。
【図8】本発明の他の実施の形態にかかわるTFTアレイ基板を示す断面説明図である。
【図9】従来のTFTアレイ基板の画素構成を示す平面説明図である。
【図10】従来のTFTアレイ基板の画素構成を示す断面説明図である。
【図11】従来のTFTアレイ基板の短絡部分を示す平面説明図である。
【図12】従来のTFTアレイ基板の短絡部分を示す断面説明図である。
【図13】従来技術による短絡部分の修復方法を示す平面説明図である。
【符号の説明】
1 ゲートライン
2 ソースライン
3 ドレイン電極
4 画素ITO
5、25 Cs電極
6、26、27 重なり部
7 ガラス基板
8 ゲート絶縁膜
9 絶縁膜
11 ピンホール
12 欠損
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix liquid crystal display device having an auxiliary capacity.
[0002]
[Prior art]
FIG. 9 is an explanatory plan view showing the configuration of one pixel on the TFT array substrate used in the active matrix liquid crystal display device. 9, 1 is a gate line, 2 is a source line, 3 is a drain electrode, 4 is a pixel electrode (hereinafter simply referred to as pixel ITO) made of ITO (indium tin oxide), and 5 is an auxiliary. It is a capacitive electrode (hereinafter referred to as Cs electrode). Reference numeral 26 denotes an overlapping portion (shaded portion) between the pixel ITO 4 and the Cs electrode 5, and this overlapping portion forms an auxiliary capacitance. FIG. 10 is an explanatory cross-sectional view of the TFT array substrate taken along the line AA shown in FIG. In FIG. 10, 4 is a pixel ITO, 7 is a glass substrate, 8 is a gate insulating film, and 9 is an insulating film. A Cs electrode 5 is provided on the glass substrate 7, and a pixel ITO 4 is formed through a gate insulating film 8. An insulating film 9 is formed on the uppermost layer.
[0003]
On the TFT array substrate, a plurality of the above-described gate lines 1 are arranged in parallel with each other at a constant interval. Further, a Cs electrode 5 is disposed on the TFT array substrate in parallel with the gate line at a predetermined distance from the gate line. Next, a gate insulating film (see FIG. 10) is formed to cover the TFT array substrate other than the gate line, the Cs electrode, and the portion covered with these. In addition, a plurality of source lines are arranged in parallel to each other at a constant interval so as to intersect the gate lines via a gate insulating film. A region defined by the gate line and the source line is called a pixel. A pixel ITO is disposed on the pixel so as to cover the Cs electrode via the gate insulating film. A switching element (not shown) is disposed at the intersection of the gate line and the source line, and the switching element is connected to the source line and connected to the pixel ITO via the drain electrode. One pixel ITO and one switching element are arranged in an array for each pixel. Further, an insulating film 9 is formed on the uppermost layer to constitute a TFT array substrate.
[0004]
A counter electrode, a color filter, a black matrix, and the like are disposed on a counter substrate (not shown) disposed to face the TFT array substrate.
[0005]
Further, an alignment film is formed on each of the TFT array substrate and the counter substrate, and both the substrates are joined at a peripheral portion of the both substrates with a gap between them, and a liquid crystal material is injected into the gap between both the substrates to display a liquid crystal display. The device is configured.
[0006]
Further, the liquid crystal display device is provided with a drive circuit for controlling the switching elements, an alignment film for screen display, a backlight, and the like.
[0007]
Next, a manufacturing method of the TFT array substrate will be described. A gate line made of Cr or the like is formed on a glass substrate by a sputtering method or the like. Thereafter, a gate insulating film made of SiN or the like is formed to a thickness of about 0.3 μm by a CVD method or the like. A source line and a drain electrode made of Al or the like are formed on the gate insulating film by a sputtering method or the like. Further, the pixel ITO is formed to a thickness of about 0.1 μm by sputtering or the like and connected to the drain electrode. After that, an insulating film made of SiN or the like is formed on the uppermost layer by a CVD method or the like with a thickness of about 0.3 μm. The TFT array substrate is completed as described above.
[0008]
A short circuit occurring in a pixel of a TFT array substrate used in such a liquid crystal display device will be described.
[0009]
9 and 10, when a film defect such as a pinhole occurs in the overlapping portion 26 of the gate insulating film 8, the Cs electrode 5 and the pixel ITO4 cause an electrical short circuit, and the pixel becomes a point defect. FIG. 11 is an explanatory plan view showing that a pinhole is generated in the gate insulating film between the Cs electrode 5 and the pixel ITO 4 in the pixel configuration of the conventional active matrix substrate, and FIG. 12 is shown in FIG. It is a cross-sectional explanatory view showing a pixel configuration including a pinhole. 11 and 12, 11 is a pinhole, 21 is a recess of the pixel ITO, and the other reference numerals are the same as those in FIGS. 9 and 10.
[0010]
As shown in FIG. 12, since the pixel ITO 4 is formed where the pinhole 11 is generated so as to divide the gate insulating film 8, the pixel ITO 4 also corresponds to the shape of the pinhole 11 in the pixel ITO4. The form in which the recess 21 is formed is shown. Since the pixel ITO 4 has entered the pinhole 11, the pixel ITO 4 is short-circuited with the Cs electrode 5.
[0011]
In a liquid crystal display device, the presence of a point defect is not immediately connected with a defect, but it is desirable that the defect does not exist in terms of display quality. Depending on the number of point defects, the liquid crystal display device becomes a defective product. Sometimes. Therefore, it is desirable to repair such a point defect if it can be repaired. At this time, since the point defect due to the abnormality of the gate insulating film 8 in the overlapping portion 26 is due to a short circuit between the Cs electrode 5 and the pixel ITO 4, in order to repair this point defect, the Cs electrode 5 and the The pixel ITO4 must be electrically separated.
[0012]
A conventional example showing a method for this is proposed in Japanese Patent Laid-Open No. 2-108028. FIG. 13 is an explanatory plan view showing a pixel configuration of a conventional active matrix substrate. In FIG. 13, the same elements as those shown in FIGS. 9 to 12 are denoted by the same reference numerals, 10 is a clearance, 25 is a Cs electrode, 27 is a pixel ITO 4 and a Cs electrode 25. A indicates a pinhole, which is an example of a film defect. The Cs electrode 25 shown in FIG. 13 is designed at the design stage in advance when a large number of convex portions are attached to the Cs electrode so that the convex portions become overlapping portions, and a pinhole occurs in any overlapping portion. It is configured such that it is easily separated electrically by cutting at the base of the convex portion. That is, when a pinhole is generated in the gate insulating film at the point A, the base portion indicated by B in FIG. 13 is irradiated with a laser to cut it by cutting (hereinafter referred to as laser cut), and the Cs electrode 25 In addition, the overlapping portion 27 of the pixel ITO4 and the Cs electrode 25 are separated.
[0013]
[Problems to be solved by the invention]
One parameter that determines the size of the auxiliary capacitor in the liquid crystal display device having the auxiliary capacitor is the area of the overlapping portion between the Cs electrode and the pixel ITO. Here, it is necessary to reduce the space required for disposing the Cs electrode 5 on the TFT array substrate as much as possible and secure an overlapping area necessary for the operation of the liquid crystal display device to increase the aperture ratio as much as possible. It is advantageous in terms of such.
[0014]
However, if the Cs electrode has the configuration shown in FIG. 13, there are the following disadvantages.
[0015]
(1) In order to enable partial separation of the Cs electrode, it is necessary to divide the overlapping portion of the Cs electrode and the pixel ITO into a plurality of sections (convex portions) in advance. For this purpose, it is necessary to provide a gap 10 between one section and an adjacent section, but this gap 10 does not contribute to the size of the auxiliary capacity.
[0016]
(2) Even if the size of the short-circuited portion is very small, at least one section area is sacrificed for the repair.
[0017]
(3) A space for laser cutting must be provided. This space does not contribute to the size of the auxiliary capacity.
[0018]
The present invention has been made to solve the problems (1) to (3) described above, and the layout of the Cs electrode remains the same as in the previous (1) to (3). An object of the present invention is to provide a TFT array substrate capable of repairing a defective portion between the Cs electrode 5 and the pixel ITO 4 without causing a serious design disadvantage, a manufacturing method thereof, and a liquid crystal display device using the TFT array substrate. .
[0019]
[Means for Solving the Problems]
The pixel ITO 4 is selectively removed by selectively irradiating the portion of the gate insulating film 8 where the short-circuit occurs or its vicinity with the laser, thereby selectively eliminating the short-circuit. As a cause of causing a short circuit, the case of a pinhole has been described. However, in addition to a pinhole, it is assumed that a short circuit due to a minute foreign substance remains.
[0020]
The liquid crystal display device of the present invention comprises a TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate.
A gate line and an auxiliary capacitance electrode parallel to the gate line are provided on the TFT array substrate,
A gate insulating film is provided to cover the gate line, the auxiliary capacitance electrode, and the TFT array substrate;
A source line intersecting the gate line through the gate insulating film is provided;
A switching element is provided at an intersection between the gate line and the source line,
A pixel electrode is provided to cover at least the auxiliary capacitance electrode through the gate insulating film,
A drain electrode connecting the pixel electrode and the switching element is provided;
A liquid crystal display device comprising an insulating film covering the pixel electrode, the drain electrode, the switching element and the source line,
A short circuit generated in the gate insulating film at the overlapping portion between the pixel electrode and the auxiliary capacitance electrode is selectively eliminated.
[0021]
It is preferable that the short circuit is selectively eliminated by removing the vicinity of the pixel electrode corresponding to the short circuit part of the gate insulating film in which the short circuit has occurred and the vicinity of the insulating film corresponding to the short circuit part. .
[0022]
It is preferable that the short circuit is selectively eliminated by further removing the vicinity of the gate insulating film including the short circuit part and the vicinity of the auxiliary capacitance electrode corresponding to the short circuit part.
[0023]
Moreover, the manufacturing method of the TFT array substrate used in the liquid crystal display device of the present invention is as follows:
(A) forming the gate line and the auxiliary capacitance electrode on a glass substrate;
(B) forming the gate insulating film;
(C) forming the source line, the switching element, the pixel electrode and the drain electrode on the gate insulating film;
(D) forming the insulating film; and
(E) A manufacturing method including a step of selectively eliminating a short circuit generated in the gate insulating film.
[0024]
It is preferable that the short circuit is selectively eliminated by removing the vicinity of the pixel electrode corresponding to the short circuit part of the gate insulating film in which the short circuit has occurred and the vicinity of the insulating film corresponding to the short circuit part.
[0025]
It is preferable that the surface of the vicinity of the insulating film is irradiated with laser light to sublimate and remove the vicinity of the insulating film and the vicinity of the pixel electrode.
[0026]
The wavelength of the laser beam is preferably 0.1 μm to 1.06 μm.
[0027]
The output density of the laser beam is 1 × 10 at the surface near the insulating film. 2 J / m 2 ~ 1x10 4 J / m 2 It is preferable that
[0028]
It is preferable that the laser beam is generated by any one of a YAG laser and an excimer laser.
[0029]
It is preferable that the short circuit is selectively eliminated by further removing the vicinity of the gate insulating film and the vicinity of the auxiliary capacitance electrode.
[0030]
It is preferable that the vicinity of the gate insulating film is irradiated with laser light to sublimate and remove the vicinity of the gate insulating film and the vicinity of the auxiliary capacitance electrode.
[0031]
The wavelength of the laser beam is preferably 0.1 μm to 1.06 μm.
[0032]
The output density of the laser light is 1 × 10 on the surface of the portion near the pixel electrode. 2 J / m 2 ~ 1x10 4 J / m 2 It is preferable that
[0033]
It is preferable that the laser beam is generated by any one of a YAG laser and an excimer laser.
[0034]
Further, another liquid crystal display device of the present invention comprises a TFT array substrate, a counter substrate disposed opposite to the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate. ,
A gate line is provided on the TFT array substrate,
A gate insulating film is provided to cover the gate line and the TFT array substrate;
A source line intersecting the gate line through the gate insulating film is provided;
A switching element is provided at an intersection between the gate line and the source line,
A pixel electrode is provided to cover at least a part of the gate line through the gate insulating film,
A drain electrode connecting the pixel electrode and the switching element is provided;
A liquid crystal display device comprising an insulating film covering the pixel electrode, the drain electrode, the switching element and the source line,
A short circuit generated in the gate insulating film at the overlapping portion between the pixel electrode and a part of the gate line is selectively eliminated.
[0035]
It is preferable that the short circuit is selectively eliminated by removing the vicinity of the pixel electrode corresponding to the short circuit part of the gate insulating film in which the short circuit has occurred and the vicinity of the insulating film corresponding to the short circuit part. .
[0036]
It is preferable that the short circuit is selectively eliminated by further removing the vicinity of the gate insulating film including the short circuit part and the vicinity of the overlapping part corresponding to the short circuit part.
[0037]
The manufacturing method of the TFT array substrate used in the liquid crystal display device of the present invention is as follows:
(A) forming the gate line on a glass substrate;
(B) forming the gate insulating film;
(C) forming the source line, the switching element, the pixel electrode and the drain electrode on the gate insulating film;
(D) forming the insulating film; and
(E) A manufacturing method including a step of selectively eliminating a short circuit generated in the gate insulating film.
[0038]
It is preferable that the short circuit is selectively eliminated by removing the vicinity of the pixel electrode corresponding to the short circuit part of the gate insulating film in which the short circuit has occurred and the vicinity of the insulating film corresponding to the short circuit part.
[0039]
It is preferable that the surface of the vicinity of the insulating film is irradiated with laser light to sublimate and remove the vicinity of the insulating film and the vicinity of the pixel electrode.
[0040]
Further, another liquid crystal display device of the present invention includes a TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate. Become
A gate line and an auxiliary capacitance electrode parallel to the gate line are provided on the TFT array substrate,
A gate insulating film is provided to cover the gate line, the auxiliary capacitance electrode, and the TFT array substrate;
A source line intersecting the gate line through the gate insulating film is provided;
A switching element is provided at an intersection between the gate line and the source line,
A drain electrode is provided in connection with a part of the switching element,
An insulating film is provided to cover the drain electrode and the switching element and the source line except for a part of the drain electrode,
A liquid crystal display device comprising a pixel electrode connected to a part of the drain electrode and covering the insulating film,
A short circuit generated in the gate insulating film at the overlapping portion between the pixel electrode and the auxiliary capacitance electrode is selectively eliminated.
[0041]
It is preferable that the short circuit is selectively eliminated by removing the vicinity of the pixel electrode corresponding to the short circuit part of the gate insulating film in which the short circuit has occurred and the vicinity of the insulating film corresponding to the short circuit part. .
[0042]
It is preferable that the short circuit is selectively eliminated by further removing the vicinity of the gate insulating film including the short circuit part and the vicinity of the auxiliary capacitance electrode corresponding to the short circuit part.
[0043]
The manufacturing method of the TFT array substrate used in the liquid crystal display device of the present invention is as follows:
(A) forming the gate line and the auxiliary capacitance electrode on a glass substrate;
(B) forming the gate insulating film;
(C) forming the source line, the switching element and the drain electrode on the gate insulating film;
(D) forming the insulating film;
(E) forming a pixel electrode;
(F) A manufacturing method including a step of selectively eliminating a short circuit generated in the gate insulating film.
[0044]
It is preferable that the short circuit is selectively eliminated by removing the vicinity of the pixel electrode corresponding to the short circuit part of the gate insulating film in which the short circuit has occurred and the vicinity of the insulating film corresponding to the short circuit part.
[0045]
It is preferable that the surface of the vicinity of the insulating film is irradiated with laser light to sublimate and remove the vicinity of the insulating film and the vicinity of the pixel electrode.
[0046]
According to the TFT array substrate according to the present invention, display quality by repairing a short circuit between the Cs electrode and the pixel ITO without causing a design disadvantage such as a decrease in aperture ratio in a liquid crystal display device using the TFT array substrate. Improvement and yield improvement are possible.
[0047]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
[0048]
Embodiment 1
In the present embodiment, the configuration of the TFT array substrate and the liquid crystal display device and the manufacturing method of the TFT array substrate are the same as those described in the section of the prior art.
[0049]
As a short circuit occurring in the insulating film of the TFT array substrate according to the present embodiment, for example, a method of repairing the short circuit occurring in the gate insulating film between the Cs electrode and the pixel ITO shown in FIGS. 11 and 12 will be described. To do. In FIG. 12, 11 is a pinhole, which is a defective portion of the gate insulating film. In the pinhole 11, the Cs electrode 5 and the pixel ITO 4 are in direct contact, and a short circuit defect has occurred. FIG. 1 is a cross-sectional explanatory diagram illustrating a pixel configuration of a TFT array substrate in which a short circuit is eliminated by applying the method of the present invention, and FIG. 2 is a plan explanatory diagram illustrating a pixel configuration of the TFT array substrate in which a short circuit is eliminated. . In FIGS. 1 and 2, 6 is an overlapping portion (shaded portion) of the Cs electrode and the pixel ITO, R indicates laser irradiation, and the other symbols are the same as those in FIGS. Similar to the case shown in FIG. 12, the pinhole 11 is a portion made of the same material as the pixel ITO 4. Here, when a laser is irradiated on the vicinity of the short-circuited portion of the insulating film, the pixel ITO 4 is sublimated and removed together with the upper insulating film 9 as shown in FIG. The vicinity of the pixel ITO corresponding to the short-circuit portion in which the short-circuit due to the pinhole 11 or the like generated in the gate insulating film (hereinafter simply referred to as the vicinity of the pixel ITO) refers to the short-circuit portion and the short-circuit portion in the gate insulating film. A portion of the pixel ITO corresponding to a portion of the gate insulating film including an area of about 3 μm to 5 μm square (which may be larger depending on the size of the defect). Further, the vicinity of the insulating film corresponding to the short-circuited portion in the gate insulating film (hereinafter simply referred to as the vicinity of the insulating film) is the same area as the vicinity of the pixel ITO described above and is the upper layer of the vicinity of the pixel ITO. This is the portion of the insulating film located at. The vicinity as described above is shown as a rectangular region 21 surrounding the pinhole 11 in FIG. Only the vicinity of the pixel ITO and the vicinity of the insulating film are removed, and no other processing is performed on the other part of the pixel ITO and the other part of the insulating film. The part is selectively removed. Further, eliminating the short circuit by selectively removing the vicinity of the pixel ITO and the vicinity of the insulating film is referred to as selectively eliminating the short circuit.
[0050]
As described above, the surface of the vicinity of the insulating film is irradiated with laser light in order to selectively eliminate the short circuit and restore the pixel on the TFT array substrate.
[0051]
An excimer laser or a YAG laser can be used as a laser used for repair. In particular, the YAG laser is generally used in the laser repair process of a liquid crystal display device, and the fact that this laser can be used means that it is not necessary to introduce a new device, which is significant. When using a YAG laser with a wavelength of 1.06 μm, the typical irradiation energy is 1 × 10 per shot. 4 J / m 2 Degree. The pixel ITO4 can be removed by irradiating several shots with this energy. However, since there is some variation in the adhesion at the interface between the pixel ITO 4 and the gate insulating film 8, the optimum energy also has a certain amount of width.
[0052]
Therefore, in the present embodiment, the wavelength range of the laser light is 0.1 μm or more and 1.06 μm or less. This is because the wavelength of the laser beam that can be easily used for repairing the liquid crystal display device is in this range. More preferably, the wavelength of the laser beam is 1.06 μm. This is because ITO peels off at the interface between the gate insulating film and ITO at this wavelength. The mechanism at this time is thought to be due to a thermal process rather than a photochemical reaction when an excimer laser is used.
[0053]
The output density of the irradiation energy of laser light is 1 × 10 on the surface of the portion near the insulating film to be irradiated. 2 J / m 2 1 × 10 or more 4 J / m 2 The following. 1 × 10 2 J / m 2 The reason for the above is that no processing is performed with an energy of less than this. 4 J / m 2 The reason for the following is to remove the ITO without damaging the gate insulating film. More preferably, the output density of the irradiation energy of the laser beam is 1 × 10 on the surface of the portion near the insulating film to be irradiated. 3 J / m 2 To the extent. However, the laser irradiation is performed with such an energy that the substrate is not actually processed, and if it is not processed, the energy is increased by about 10% and the irradiation is repeated. This procedure will eventually reveal the appropriate energy to remove the ITO at the interface between the gate insulating film and the ITO. Therefore, the output density of energy described above is only a guide.
[0054]
According to this repairing method, there are no restrictions on the shapes of the Cs electrode 5 and the pixel ITO 4, and the conventional shape can be applied. In addition, since partial separation of the Cs electrode is not required, the auxiliary capacity corresponding to the area of the rectangular region 21 can be reduced. Further, this decrease is a level that hardly affects the display performance of the pixel. Therefore, there is no design disadvantage.
[0055]
In the TFT array substrate formed by applying the short-circuit repairing method described in the present embodiment, it is not necessary to partially separate the Cs electrode, and there is no space for laser cutting, and therefore the opening. Since the rate is not sacrificed at all, in a liquid crystal display device using this TFT array substrate, a high performance and high quality liquid crystal display device with a high aperture ratio and a small number of point defects can be produced with a high yield.
[0056]
Embodiment 2
FIG. 3 is an explanatory plan view showing an example of the pixel configuration of the TFT array substrate when the gate insulating film defect 12 larger than the pinhole shown in FIG. 11 occurs.
[0057]
4, 5 and 6 are cross-sectional explanatory views showing an example in which a short circuit due to a defect in this case is repaired by laser irradiation. 4 to 6, reference numeral 13 denotes an edge portion of the Cs electrode, reference numeral 14 denotes an edge after removal by laser irradiation, and other reference numerals are the same as those in FIGS. In the same manner as in the first embodiment, the short circuit due to the defect and the film defect part on Cs as the peripheral part of the short circuit are surrounded, and a region larger by about 1 to 2 μm is formed in the vicinity of the gate insulating film (hereinafter, Simply called the vicinity of the gate insulating film). Further, the vicinity of the Cs electrode corresponding to the short circuit due to the defect (hereinafter simply referred to as the corresponding part of the Cs electrode) is located in the lower layer of the vicinity of the gate insulating film with the same area as the vicinity of the gate insulating film. This refers to the part of the Cs electrode. In this embodiment, the defect is repaired by removing the vicinity of the pixel ITO corresponding to the defective portion, but it is difficult to completely remove the pixel ITO at the edge portion 13 of the Cs electrode. Therefore, in this case, the entire portion of the Cs electrode 5 is removed by laser irradiation as shown in FIG. However, in this case, there is a possibility that the lower Cs electrode 5 and the upper pixel ITO 4 are electrically short-circuited vertically at the edge 14 after removal by laser irradiation. Therefore, as shown in FIG. 6, the pixel ITO4 is removed even in a region (referred to as the ITO vicinity) that surrounds the removed Cs electrode as a periphery of the removed portion of the Cs electrode and is larger by about 3 to 5 μm.
[0058]
In the present embodiment, the wavelength range of the laser light is 0.1 μm or more and 1.06 μm or less. This is because the wavelength of the laser beam that can be easily used for repairing the liquid crystal display device is in this range. More preferably, the wavelength of the laser beam is 1.06 μm. This is because ITO peels off at the interface between the gate insulating film and ITO at this wavelength. The mechanism at this time is thought to be due to a thermal process rather than a photochemical reaction when an excimer laser is used.
[0059]
The output density of the irradiation energy of laser light is 1 × 10 on the surface of the portion near the insulating film to be irradiated. 2 J / m 2 1 × 10 or more 5 J / m 2 The following. 1 × 10 2 J / m 2 The reason for the above is that no processing is performed with an energy of less than this. 5 J / m 2 The reason for the following is to prevent undesirable damage to the periphery of the laser irradiation. More preferably, the output density of the irradiation energy of the laser beam is 1 × 10 on the surface of the portion near the insulating film to be irradiated. 4 J / m 2 To the extent. This is moderate energy for cutting patterns such as Cr.
[0060]
The irradiation energy of the laser light in the vicinity of ITO is the same as the above-mentioned value (the energy when removing ITO is about 1/10 of the energy of normal pattern cut).
[0061]
Also, the TFT array substrate and the liquid crystal display device according to the present embodiment can provide the same effects as those of the first embodiment.
[0062]
Further, according to the present embodiment, there is no possibility of vertical short circuit, and repair is completed.
[0063]
Embodiment 3
The method for selectively eliminating a short circuit according to the present invention can be applied to a TFT array substrate having a structure different from that of the TFT array substrate described in the first and second embodiments.
[0064]
For example, in FIG. 7, the pixel ITO is formed so as to cover a part of the gate line without providing the auxiliary capacitor electrode, and the auxiliary capacitor is formed by the overlapping portion of the part of the pixel ITO and a part of the gate line. It is a plane explanatory view of a TFT array substrate made to do. The same as in the first or second embodiment, except that the auxiliary capacitance electrode is not provided.
[0065]
In FIG. 7, reference numeral 71 denotes an overlapping portion between a part of the pixel ITO and the gate line, and other reference numerals are the same as those in FIGS. Even in the TFT array substrate having such a structure, a film defect generated in the insulating film can be repaired in the same manner as in the first or second embodiment.
[0066]
Embodiment 4
The method for selectively eliminating a short circuit according to the present invention can be applied to a TFT array substrate having a structure different from that of the TFT array substrate described in the first, second, and third embodiments.
[0067]
For example, FIG. 8 is an explanatory view showing a comparison of cross-sectional structures of TFT array substrates. In FIG. 8, 31 is a semiconductor layer of the switching element, and other symbols are the same as those in FIGS. 8A shows the structure described in the first, second, and third embodiments, whereas FIG. 8B shows the structure in which the pixel ITO is provided above the insulating film 9. Yes. The same as in the first, second, or third embodiment except that the pixel ITO is provided above the insulating film 9.
[0068]
Even in the TFT array substrate having such a structure, a film defect generated in the insulating film can be repaired in the same manner as in the first, second, or third embodiment.
[0069]
【The invention's effect】
According to the present invention, a liquid crystal display device having a high aperture ratio and a small number of point defects can be produced with a high yield. That is, a high-performance and high-quality liquid crystal display device can be produced with a high yield.
[Brief description of the drawings]
FIG. 1 is an explanatory cross-sectional view showing a pixel configuration in which a laser is irradiated on a short-circuit portion according to an embodiment of the present invention.
FIG. 2 is an explanatory plan view showing a pixel configuration in which a laser is irradiated to a short-circuit portion according to an embodiment of the present invention.
FIG. 3 is an explanatory plan view showing a pixel configuration of a short-circuit portion according to another embodiment of the present invention.
FIG. 4 is an explanatory cross-sectional view showing a pixel configuration of a short-circuit portion according to another embodiment of the present invention.
FIG. 5 is a cross-sectional explanatory view showing a pixel configuration in which a short-circuited portion according to another embodiment of the present invention is irradiated with laser.
FIG. 6 is an explanatory cross-sectional view showing a pixel configuration in which a short-circuited portion according to another embodiment of the present invention is irradiated with laser.
FIG. 7 is an explanatory plan view showing a TFT array substrate according to another embodiment of the present invention.
FIG. 8 is an explanatory cross-sectional view showing a TFT array substrate according to another embodiment of the present invention.
FIG. 9 is an explanatory plan view showing a pixel configuration of a conventional TFT array substrate.
FIG. 10 is a cross-sectional explanatory view showing a pixel configuration of a conventional TFT array substrate.
FIG. 11 is an explanatory plan view showing a short-circuit portion of a conventional TFT array substrate.
FIG. 12 is a cross-sectional explanatory view showing a short-circuit portion of a conventional TFT array substrate.
FIG. 13 is an explanatory plan view showing a method of repairing a short-circuit portion according to the conventional technique.
[Explanation of symbols]
1 Gate line
2 Source line
3 Drain electrode
4 pixel ITO
5, 25 Cs electrode
6, 26, 27 Overlap
7 Glass substrate
8 Gate insulation film
9 Insulating film
11 Pinhole
12 deficiency

Claims (9)

TFTアレイ基板、該TFTアレイ基板に対向して配置される対向基板、およびTFTアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記TFTアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記TFTアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記補助容量電極を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置に用いられる前記TFTアレイ基板の製法であって、
(a)ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
(b)前記ゲート絶縁膜を形成し、
(c)該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
(d)前記絶縁膜を形成し、かつ
(e)前記絶縁膜の近傍部分表面に、出力密度が前記絶縁膜の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分に対応する、画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を昇華させて除去する工程
を含む、液晶表示装置に用いられる前記TFTアレイ基板の製法。
A TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate.
A gate line and an auxiliary capacitance electrode parallel to the gate line are provided on the TFT array substrate,
A gate insulating film is provided to cover the gate line, the auxiliary capacitance electrode, and the TFT array substrate;
A source line intersecting the gate line through the gate insulating film is provided;
A switching element is provided at an intersection between the gate line and the source line,
A pixel electrode is provided to cover at least the auxiliary capacitance electrode through the gate insulating film,
A drain electrode connecting the pixel electrode and the switching element is provided;
A method of manufacturing the TFT array substrate used in a liquid crystal display device in which an insulating film is provided to cover the pixel electrode, the drain electrode, the switching element, and the source line,
(A) forming the gate line and the auxiliary capacitance electrode on a glass substrate;
(B) forming the gate insulating film;
(C) forming the source line, the switching element, the pixel electrode and the drain electrode on the gate insulating film;
(D) The insulating film is formed, and (e) the output density is 1 × 10 2 J / m 2 to 1 × 10 4 J / m at the surface near the insulating film at the surface near the insulating film. 2 is irradiated with the laser beam, and the vicinity of the pixel electrode and the insulating film corresponding to the short-circuited portion corresponding to the short-circuited portion generated in the gate insulating film at the overlapping portion of the pixel electrode and the auxiliary capacitance electrode. A method for producing the TFT array substrate used in a liquid crystal display device, comprising a step of sublimating and removing a neighboring portion.
前記工程(e)が、
レーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分を含む前記ゲート絶縁膜の近傍部分、および前記短絡部分に対応する前記補助容量電極の近傍部分を除去したのち、さらに出力密度が前記絶縁膜の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して、除去した前記補助容量電極近傍を囲み、前記除去された部分より3〜5μm程度大きい領域で、前記画素電極および絶縁膜のみを除去する工程
である請求項1記載の製法。
The step (e)
Irradiation with laser light, the vicinity of the gate insulating film including a short-circuit portion generated in the gate insulating film at the overlapping portion of the pixel electrode and the auxiliary capacitance electrode, and the auxiliary capacitance electrode corresponding to the short-circuit portion After removing the neighboring portion, the auxiliary capacitance removed by irradiating a laser beam whose power density is 1 × 10 2 J / m 2 to 1 × 10 4 J / m 2 on the surface of the neighboring portion of the insulating film. 2. The method according to claim 1, which is a step of removing only the pixel electrode and the insulating film in a region that surrounds the vicinity of the electrode and is about 3 to 5 [mu] m larger than the removed portion.
前記ゲート絶縁膜の近傍部分表面に、出力密度が前記画素電極の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して前記ゲート絶縁膜の近傍部分および前記補助容量電極の近傍部分を昇華させて除去する請求項2記載の製法。The gate insulating film is irradiated with a laser beam having an output density of 1 × 10 2 J / m 2 to 1 × 10 4 J / m 2 on the surface near the pixel electrode. The manufacturing method according to claim 2, wherein the vicinity of the substrate and the vicinity of the auxiliary capacitance electrode are removed by sublimation. 前記レーザ光の波長が0.1μm〜1.06μmである請求項1、2または3記載の製法。The process according to claim 1, 2, or 3, wherein the laser beam has a wavelength of 0.1 µm to 1.06 µm. 前記レーザ光がYAGレーザおよびエキシマレーザのうちのいずれか1つによるものである請求項1、2または3記載の製法。 The manufacturing method according to claim 1, wherein the laser beam is generated by any one of a YAG laser and an excimer laser. TFTアレイ基板、該TFTアレイ基板に対向して配置される対向基板、およびTFTアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記TFTアレイ基板上にゲートラインが設けられ、
該ゲートラインおよび前記TFTアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記ゲート絶縁膜を介して少なくとも前記ゲートラインの一部を覆って画素電極が設けられ、
該画素電極と前記スイッチング素子とを接続するドレイン電極が設けられ、
該画素電極、該ドレイン電極、前記スイッチング素子および前記ソースラインを覆って絶縁膜が設けられてなる液晶表示装置に用いられる前記TFTアレイ基板の製法であって、
(a)ガラス基板上に前記ゲートラインを形成し、
(b)前記ゲート絶縁膜を形成し、
(c)該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子、前記画素電極および前記ドレイン電極を形成し、
(d)前記絶縁膜を形成し、かつ
(e)前記絶縁膜の近傍部分表面に、出力密度が前記絶縁膜の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して、前記画素電極と前記ゲートラインの一部との重なり部分のゲート絶縁膜中に生じた短絡部分に対応する、画素電極の近傍部分および該短絡部分に対応する絶縁膜の近傍部分を、昇華させて除去する工程
を含む液晶表示装置に用いられる前記TFTアレイ基板の製法。
A TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate.
A gate line is provided on the TFT array substrate,
A gate insulating film is provided to cover the gate line and the TFT array substrate;
A source line intersecting the gate line through the gate insulating film is provided;
A switching element is provided at an intersection between the gate line and the source line,
A pixel electrode is provided to cover at least a part of the gate line through the gate insulating film,
A drain electrode connecting the pixel electrode and the switching element is provided;
A method of manufacturing the TFT array substrate used in a liquid crystal display device in which an insulating film is provided to cover the pixel electrode, the drain electrode, the switching element, and the source line,
(A) forming the gate line on a glass substrate;
(B) forming the gate insulating film;
(C) forming the source line, the switching element, the pixel electrode and the drain electrode on the gate insulating film;
(D) The insulating film is formed, and (e) the output density is 1 × 10 2 J / m 2 to 1 × 10 4 J / m at the surface near the insulating film at the surface near the insulating film. 2 corresponding to the short-circuited portion and the vicinity of the pixel electrode corresponding to the short-circuited portion generated in the gate insulating film at the overlapping portion of the pixel electrode and a part of the gate line A method of manufacturing the TFT array substrate used in a liquid crystal display device including a step of sublimating and removing a portion in the vicinity of an insulating film.
前記工程(e)が、
前記絶縁膜の近傍部分表面にレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分を含む前記ゲート絶縁膜の近傍部分および前記短絡部分に対応する前記重なり部分の近傍部分を除去したのち、さらに出力密度が前記絶縁膜の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して、除去した前記重なり部分の近傍を囲み、前記除去された部分より3〜5μm程度大きい領域で、前記画素電極および絶縁膜のみを除去する工程
である請求項記載の製法。
The step (e)
The surface of the vicinity of the insulating film is irradiated with laser light, and the shorted portion and the shorted portion of the gate insulating film including the shorted portion generated in the gate insulating film at the overlapping portion of the pixel electrode and the auxiliary capacitance electrode are applied. After removing the vicinity of the corresponding overlapping portion, the laser is irradiated with laser light whose power density is 1 × 10 2 J / m 2 to 1 × 10 4 J / m 2 on the surface of the vicinity of the insulating film. 7. The method according to claim 6, which is a step of surrounding only the removed overlapping portion and removing only the pixel electrode and the insulating film in a region larger by about 3 to 5 [mu] m than the removed portion.
TFTアレイ基板、該TFTアレイ基板に対向して配置される対向基板、およびTFTアレイ基板と対向基板とのあいだに介装される液晶材料とからなり、
前記TFTアレイ基板上にゲートラインと該ゲートラインに平行な補助容量電極とが設けられ、
該ゲートライン、補助容量電極および前記TFTアレイ基板を覆ってゲート絶縁膜が設けられ、
該ゲート絶縁膜を介して前記ゲートラインに交差するソースラインが設けられ、
前記ゲートラインと該ソースラインとの交差部にスイッチング素子が設けられ、
前記スイッチング素子の一部に接続してドレイン電極が設けられ、
該ドレイン電極の一部を除いてドレイン電極と前記スイッチング素子および前記ソースラインとを覆って絶縁膜が設けられ、
該ドレイン電極の一部に接続し、該絶縁膜を覆って画素電極が設けられてなる液晶表示装置に用いられる前記TFT基板の製法であって、
(a)ガラス基板上に前記ゲートラインおよび前記補助容量電極を形成し、
(b)前記ゲート絶縁膜を形成し、
(c)該ゲート絶縁膜上に前記ソースライン、前記スイッチング素子および前記ドレイン電極を形成し、
(d)前記絶縁膜を形成し、
(e)画素電極を形成し、かつ
(f)前記絶縁膜の近傍部分表面に、出力密度が前記絶縁膜の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分に対応する、画素電極の近傍部分、および該短絡部分に対応する絶縁膜の近傍部分を除去する工程
を含む液晶表示装置に用いられる前記TFT基板の製法。
A TFT array substrate, a counter substrate disposed to face the TFT array substrate, and a liquid crystal material interposed between the TFT array substrate and the counter substrate.
A gate line and an auxiliary capacitance electrode parallel to the gate line are provided on the TFT array substrate,
A gate insulating film is provided to cover the gate line, the auxiliary capacitance electrode, and the TFT array substrate;
A source line intersecting the gate line through the gate insulating film is provided;
A switching element is provided at an intersection between the gate line and the source line,
A drain electrode is provided in connection with a part of the switching element,
An insulating film is provided to cover the drain electrode and the switching element and the source line except for a part of the drain electrode,
A method of manufacturing the TFT substrate used in a liquid crystal display device connected to a part of the drain electrode and covering the insulating film and provided with a pixel electrode,
(A) forming the gate line and the auxiliary capacitance electrode on a glass substrate;
(B) forming the gate insulating film;
(C) forming the source line, the switching element and the drain electrode on the gate insulating film;
(D) forming the insulating film;
(E) a pixel electrode is formed, and (f) the output density is 1 × 10 2 J / m 2 to 1 × 10 4 J / m 2 on the surface of the insulating film in the vicinity of the insulating film. The portion of the insulating film corresponding to the short-circuit portion and the vicinity of the pixel electrode corresponding to the short-circuit portion generated in the gate insulating film in the overlapping portion of the pixel electrode and the auxiliary capacitance electrode A method for producing the TFT substrate used in a liquid crystal display device including a step of removing a neighboring portion.
前記工程(f)が、
前記絶縁膜の近傍部分表面にレーザ光を照射して、前記画素電極と補助容量電極との重なり部分のゲート絶縁膜中に生じた短絡部分を含む前記ゲート絶縁膜の近傍部分および前記短絡部分に対応する補助容量電極の近傍部分を除去したのち、さらに出力密度が前記絶縁膜の近傍部分表面において1×102J/m2〜1×104J/m2であるレーザ光を照射して、除去した前記重なり部分の近傍を囲み、前記除去された部分より3〜5μm程度大きい領域で、前記画素電極および絶縁膜のみを除去する工程
である請求項記載の製法。
The step (f)
The surface of the vicinity of the insulating film is irradiated with laser light, and the shorted portion and the shorted portion of the gate insulating film including the shorted portion generated in the gate insulating film at the overlapping portion of the pixel electrode and the auxiliary capacitance electrode are applied. After removing the vicinity of the corresponding auxiliary capacitance electrode, a laser beam having an output density of 1 × 10 2 J / m 2 to 1 × 10 4 J / m 2 is irradiated on the surface of the vicinity of the insulating film. 9. The manufacturing method according to claim 8, which is a step of surrounding only the removed overlapping portion and removing only the pixel electrode and the insulating film in a region larger by about 3 to 5 [mu] m than the removed portion.
JP2818898A 1998-02-10 1998-02-10 Liquid crystal display Expired - Fee Related JP3631364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2818898A JP3631364B2 (en) 1998-02-10 1998-02-10 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2818898A JP3631364B2 (en) 1998-02-10 1998-02-10 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH11231341A JPH11231341A (en) 1999-08-27
JP3631364B2 true JP3631364B2 (en) 2005-03-23

Family

ID=12241730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2818898A Expired - Fee Related JP3631364B2 (en) 1998-02-10 1998-02-10 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3631364B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583829B2 (en) 2000-03-06 2003-06-24 Hitachi, Ltd. Liquid crystal display having an opening in each pixel electrode corresponding to each storage line
KR20030000411A (en) * 2001-06-25 2003-01-06 주식회사 에셀텍 Tft-lcd repair method using nd:yag laser
JP4270891B2 (en) * 2003-01-21 2009-06-03 三洋電機株式会社 Laser repair method for EL display device
KR100929327B1 (en) * 2002-12-31 2009-11-27 엘지디스플레이 주식회사 Cancellation method of liquid crystal display device
KR100635061B1 (en) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 Flat Panel Display and method of fabricating the same
CN100442479C (en) * 2004-04-28 2008-12-10 友达光电股份有限公司 Method for repairing thin-film transistor array substrate and thin film removing method
JP2006221982A (en) 2005-02-10 2006-08-24 Toshiba Matsushita Display Technology Co Ltd Manufacturing method of array substrate, and manufacturing method of organic el display device
CN100437313C (en) * 2006-11-07 2008-11-26 友达光电股份有限公司 Pixel structure and its repair method
JP2010185928A (en) * 2009-02-10 2010-08-26 Sony Corp Method of manufacturing display device and display device

Also Published As

Publication number Publication date
JPH11231341A (en) 1999-08-27

Similar Documents

Publication Publication Date Title
US7187423B2 (en) Display and method for repairing defects thereof
JP3376379B2 (en) Liquid crystal display panel, liquid crystal display device and method of manufacturing the same
EP0390505B1 (en) Matrix display apparatus
US20070081108A1 (en) Array substrate and its manufacturing method
JP3631364B2 (en) Liquid crystal display
JPH02157828A (en) Liquid crystal display element
US8013947B2 (en) Display device and manufacturing method of the same
JP3977061B2 (en) Liquid crystal display device and defect repair method thereof
US6985194B2 (en) Matrix array substrate
JPH095786A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP4173332B2 (en) Display device, pixel repair method for display device, and method for manufacturing display device
JPH08328035A (en) Liquid crystal display device and its production and method for repairing spot defect
JP2812346B2 (en) Liquid crystal display device and method of manufacturing the same
JP3386735B2 (en) Active matrix substrate defect repair method and liquid crystal panel manufacturing method
JPH11190858A (en) Active matrix type display device and its manufacture
JP2002182185A (en) Liquid crystal display device and manufacturing method therefor
JPH09113936A (en) Active matrix display device and its production
JPH10161156A (en) Displaying semiconductor device
JP3224942B2 (en) Bright spot defect repair method for liquid crystal display device, bright spot defect repair device thereof, and liquid crystal display device manufacturing method
KR100238796B1 (en) Structure of lcd and its fabrication method
JPH0766132B2 (en) Active matrix display device
JPH0324524A (en) Active matrix display device
JP2000221527A (en) Liquid crystal display device
KR100720084B1 (en) Thin film transistor substrate for liquid crystal display
JPH0317614A (en) Production of active matrix display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040907

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees