JP2002368019A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002368019A JP2002368019A JP2001174210A JP2001174210A JP2002368019A JP 2002368019 A JP2002368019 A JP 2002368019A JP 2001174210 A JP2001174210 A JP 2001174210A JP 2001174210 A JP2001174210 A JP 2001174210A JP 2002368019 A JP2002368019 A JP 2002368019A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- bonding
- wiring board
- pellets
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 ワイヤ流れを防止する。
【解決手段】 多連配線基板１０の複数個の単位配線基
板１１に複数個のペレット３をそれぞれボンディングす
るペレットボンディング工程と、各ペレット３と単位配
線基板１１の内部端子１４とをワイヤボンディングする
工程と、これらペレット３を樹脂封止する樹脂封止体６
０をトランスファ成形する樹脂封止体成形工程と、多連
配線基板１０と樹脂封止体６０を単位配線基板１１毎に
切断する樹脂封止体切断工程とを有するＢＧＡ・ＩＣの
製造方法であり、ペレットボンディング工程で多連配線
基板１０のうちの不良の単位配線基板１１にペレット３
をボンディングする際に、ペレットを１８０度反転させ
てボンディングする。 【効果】 樹脂封止体成形工程で二枚の多連配線基板に
おけるペレットの分布は同等になるため、レジンの流速
変化によるワイヤ流れ不良を防止できる。
板１１に複数個のペレット３をそれぞれボンディングす
るペレットボンディング工程と、各ペレット３と単位配
線基板１１の内部端子１４とをワイヤボンディングする
工程と、これらペレット３を樹脂封止する樹脂封止体６
０をトランスファ成形する樹脂封止体成形工程と、多連
配線基板１０と樹脂封止体６０を単位配線基板１１毎に
切断する樹脂封止体切断工程とを有するＢＧＡ・ＩＣの
製造方法であり、ペレットボンディング工程で多連配線
基板１０のうちの不良の単位配線基板１１にペレット３
をボンディングする際に、ペレットを１８０度反転させ
てボンディングする。 【効果】 樹脂封止体成形工程で二枚の多連配線基板に
おけるペレットの分布は同等になるため、レジンの流速
変化によるワイヤ流れ不良を防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、モールド・アレイ・プロセス（mold
array process。以下、ＭＡＰという。）による半導体
装置の製造方法に関する。
方法に関し、特に、モールド・アレイ・プロセス（mold
array process。以下、ＭＡＰという。）による半導体
装置の製造方法に関する。
【０００２】
【従来の技術】ＭＡＰによる半導体装置の製造方法は、
半導体素子を含む集積回路が作り込まれた半導体ペレッ
ト（以下、ペレットという。）を複数個、集積回路を電
気的に取り出すための電気配線が形成された多数個の単
位基板を連結してなる多連基板にそれぞれボンディング
し、これらペレットを樹脂封止体によって一括して樹脂
封止した後に、多連基板および樹脂封止体を単位基板す
なわちペレット毎に切断して個別の半導体装置を製造す
る方法である。
半導体素子を含む集積回路が作り込まれた半導体ペレッ
ト（以下、ペレットという。）を複数個、集積回路を電
気的に取り出すための電気配線が形成された多数個の単
位基板を連結してなる多連基板にそれぞれボンディング
し、これらペレットを樹脂封止体によって一括して樹脂
封止した後に、多連基板および樹脂封止体を単位基板す
なわちペレット毎に切断して個別の半導体装置を製造す
る方法である。
【０００３】なお、複数個のチップ（ペレット）を電気
配線基板に機械的かつ電気的に接続し、これらのペレッ
トを電気配線基板の上で一括して封止したＭＣＭ（マル
チ・チップ・モジュール）を述べてある例としては、株
式会社日経ＢＰ社１９９３年５月３１日発行の「ＶＬＳ
Ｉパッケージング技術（下）」Ｐ２１３〜Ｐ２５３、が
ある。しかし、ＭＡＰによる半導体装置の製造方法は、
このＭＣＭとパッケージをペレット毎に切断することに
よって個片の製品とする点で抜本的に異なる。
配線基板に機械的かつ電気的に接続し、これらのペレッ
トを電気配線基板の上で一括して封止したＭＣＭ（マル
チ・チップ・モジュール）を述べてある例としては、株
式会社日経ＢＰ社１９９３年５月３１日発行の「ＶＬＳ
Ｉパッケージング技術（下）」Ｐ２１３〜Ｐ２５３、が
ある。しかし、ＭＡＰによる半導体装置の製造方法は、
このＭＣＭとパッケージをペレット毎に切断することに
よって個片の製品とする点で抜本的に異なる。
【０００４】
【発明が解決しようとする課題】ＭＡＰによる半導体装
置の製造方法においては、樹脂封止体はトランスファ成
形装置によって複数枚の多連基板について同時に成形さ
れる。このトランスファ成形に際して、同時にトランス
ファ成形される複数枚の多連基板の全てに予め指定され
た数のペレットが搭載されている場合には、各多連基板
についての成形材料（以下、レジンという。）の流れが
互いに均等になるため、樹脂封止体は各多連基板につい
て同等に成形される。しかし、多連基板にペレットが搭
載されていない所謂目抜けがあると、レジンの流速変化
によるワイヤ流れ不良が発生するという問題点があるこ
とが本発明者によって明らかにされた。
置の製造方法においては、樹脂封止体はトランスファ成
形装置によって複数枚の多連基板について同時に成形さ
れる。このトランスファ成形に際して、同時にトランス
ファ成形される複数枚の多連基板の全てに予め指定され
た数のペレットが搭載されている場合には、各多連基板
についての成形材料（以下、レジンという。）の流れが
互いに均等になるため、樹脂封止体は各多連基板につい
て同等に成形される。しかし、多連基板にペレットが搭
載されていない所謂目抜けがあると、レジンの流速変化
によるワイヤ流れ不良が発生するという問題点があるこ
とが本発明者によって明らかにされた。
【０００５】ＭＡＰによる半導体装置の製造方法におい
ては、ペレットの無い目抜けの製品は電気的特性検査に
よって確実に排除することができるが、ワイヤ流れ不良
の発生した製品は電気的特性検査によって排除すること
ができない不確定な特性の製品も混在する場合がある。
ては、ペレットの無い目抜けの製品は電気的特性検査に
よって確実に排除することができるが、ワイヤ流れ不良
の発生した製品は電気的特性検査によって排除すること
ができない不確定な特性の製品も混在する場合がある。
【０００６】本発明の目的は、ワイヤ流れ不良の発生を
防止することができるＭＡＰによる半導体装置の製造方
法を提供することにある。
防止することができるＭＡＰによる半導体装置の製造方
法を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、多連基板の複数個の単位基板に
複数個の半導体ペレットをそれぞれボンディングし、こ
れら半導体ペレットを樹脂封止体によって一括して樹脂
封止した後に、前記多連基板および樹脂封止体を前記単
位基板毎に切断して個別の半導体装置を製造する半導体
装置の製造方法であって、前記多連基板のうちの不良の
単位基板に前記半導体ペレットをボンディングする際
に、前記半導体ペレットを正規と異なる向きでボンディ
ングすることを特徴とする。
複数個の半導体ペレットをそれぞれボンディングし、こ
れら半導体ペレットを樹脂封止体によって一括して樹脂
封止した後に、前記多連基板および樹脂封止体を前記単
位基板毎に切断して個別の半導体装置を製造する半導体
装置の製造方法であって、前記多連基板のうちの不良の
単位基板に前記半導体ペレットをボンディングする際
に、前記半導体ペレットを正規と異なる向きでボンディ
ングすることを特徴とする。
【００１０】前記した手段によれば、不良の単位基板に
も半導体ペレットがボンディングされていることによ
り、多連基板におけるペレットの分布は全て同等になる
ため、複数枚の多連基板に対する樹脂封止体成形に際し
て、各多連基板に対する成形条件すなわちレジンの流速
特性を均等に設定することができる。したがって、レジ
ンの流速変化によるワイヤ流れ不良を防止することがで
きる。他方、不良の単位基板には半導体ペレットが正規
と異なる向きでボンディングされていることにより、正
規の電気的特性は発揮しないため、個別の切断された半
導体装置の電気的特性検査において不良の単位配線基板
によって製造された半導体装置は確実に跳ねることがで
きる。
も半導体ペレットがボンディングされていることによ
り、多連基板におけるペレットの分布は全て同等になる
ため、複数枚の多連基板に対する樹脂封止体成形に際し
て、各多連基板に対する成形条件すなわちレジンの流速
特性を均等に設定することができる。したがって、レジ
ンの流速変化によるワイヤ流れ不良を防止することがで
きる。他方、不良の単位基板には半導体ペレットが正規
と異なる向きでボンディングされていることにより、正
規の電気的特性は発揮しないため、個別の切断された半
導体装置の電気的特性検査において不良の単位配線基板
によって製造された半導体装置は確実に跳ねることがで
きる。
【００１１】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に即して説明する。
面に即して説明する。
【００１２】本実施の形態において、本発明に係る半導
体装置の製造方法は、ＢＧＡ（ BallGrid Array Pakage
）を備えた半導体集積回路装置（以下、ＢＧＡ・ＩＣ
という。）をＭＡＰによって製造する方法として構成さ
れている。図１に示されているように、ＭＡＰによるＢ
ＧＡ・ＩＣの製造方法は、ペレット準備工程、多連配線
基板準備工程、ペレットボンディング工程、ワイヤボン
ディング工程、樹脂封止体成形工程、樹脂封止体切断工
程、半田ボール付け工程および電気的特性検査工程を備
えている。以下、本実施の形態に係るＭＡＰによるＢＧ
Ａ・ＩＣの製造方法を各工程の順序に沿って説明する。
体装置の製造方法は、ＢＧＡ（ BallGrid Array Pakage
）を備えた半導体集積回路装置（以下、ＢＧＡ・ＩＣ
という。）をＭＡＰによって製造する方法として構成さ
れている。図１に示されているように、ＭＡＰによるＢ
ＧＡ・ＩＣの製造方法は、ペレット準備工程、多連配線
基板準備工程、ペレットボンディング工程、ワイヤボン
ディング工程、樹脂封止体成形工程、樹脂封止体切断工
程、半田ボール付け工程および電気的特性検査工程を備
えている。以下、本実施の形態に係るＭＡＰによるＢＧ
Ａ・ＩＣの製造方法を各工程の順序に沿って説明する。
【００１３】ペレット準備工程は半導体装置の製造方法
の所謂前工程によって構成されている。すなわち、半導
体装置の製造方法における所謂前工程において半導体ウ
エハの状態にて半導体素子を含む集積回路がマトリック
ス形状に画成された各ペレット部毎に作り込まれる。図
３で参照されるように、集積回路を作り込まれた半導体
ウエハ１の裏面には粘着シート２が貼着される。粘着シ
ート２が貼着された半導体ウエハ１はダイシング工程に
おいて個々のペレット３に分断される。この際、粘着シ
ート２が貼着されているため、個々のペレット３はばら
ばらになることはない。ペレット３に分断された半導体
ウエハ１は粘着シート２を引き伸ばされ、ウエハリング
４が装着される。引き伸ばされた粘着シート２におい
て、隣合うペレット３、３同士は間隔を置いた状態にな
る。そして、この状態で、ペレット３群はペレットボン
ディング工程に供給され、図３に示されているように、
ペレットボンディング装置２０のピックアップ装置にセ
ットされる。
の所謂前工程によって構成されている。すなわち、半導
体装置の製造方法における所謂前工程において半導体ウ
エハの状態にて半導体素子を含む集積回路がマトリック
ス形状に画成された各ペレット部毎に作り込まれる。図
３で参照されるように、集積回路を作り込まれた半導体
ウエハ１の裏面には粘着シート２が貼着される。粘着シ
ート２が貼着された半導体ウエハ１はダイシング工程に
おいて個々のペレット３に分断される。この際、粘着シ
ート２が貼着されているため、個々のペレット３はばら
ばらになることはない。ペレット３に分断された半導体
ウエハ１は粘着シート２を引き伸ばされ、ウエハリング
４が装着される。引き伸ばされた粘着シート２におい
て、隣合うペレット３、３同士は間隔を置いた状態にな
る。そして、この状態で、ペレット３群はペレットボン
ディング工程に供給され、図３に示されているように、
ペレットボンディング装置２０のピックアップ装置にセ
ットされる。
【００１４】多連配線基板１０は多連配線基板準備工程
において図２に示されている構成に製造され、ペレット
ボンディング工程に供給される。図２に示されているよ
うに、多連配線基板１０はガラスエポキシ樹脂基板が使
用されて横長の長方形の平板形状に形成されており、多
連配線基板１０は単位配線基板１１が一方向に繰り返し
形成されて一列に連結された多連構造に形成されてい
る。単位配線基板１１は同一のパターンが繰り返されて
いるため、以下の説明では原則として単位配線基板１１
について説明する。
において図２に示されている構成に製造され、ペレット
ボンディング工程に供給される。図２に示されているよ
うに、多連配線基板１０はガラスエポキシ樹脂基板が使
用されて横長の長方形の平板形状に形成されており、多
連配線基板１０は単位配線基板１１が一方向に繰り返し
形成されて一列に連結された多連構造に形成されてい
る。単位配線基板１１は同一のパターンが繰り返されて
いるため、以下の説明では原則として単位配線基板１１
について説明する。
【００１５】単位配線基板１１は正方形の平板形状に形
成されたベース１２を備えており、ベース１２の外径は
ペレット３の外径よりも大きく設定されている。ベース
１２はガラス繊維にエポキシ樹脂が含浸されたガラス・
エポキシ樹脂基板を使用して多層構造（図示せず）に形
成されている。ベース１２の一主面（以下、上面とす
る。）の中央部にはペレット３をボンディングするため
のエリアとしてのペレットボンディングランド（以下、
ランドという。）１３が、ペレット３の外径と略等しい
正方形に形成されている。ベース１２の上面におけるラ
ンド１３の四辺の外側には複数個の内部端子１４がそれ
ぞれの辺と平行に配列されており、各内部端子１４はワ
イヤボンディングが可能なサイズの四角形形状に形成さ
れている。
成されたベース１２を備えており、ベース１２の外径は
ペレット３の外径よりも大きく設定されている。ベース
１２はガラス繊維にエポキシ樹脂が含浸されたガラス・
エポキシ樹脂基板を使用して多層構造（図示せず）に形
成されている。ベース１２の一主面（以下、上面とす
る。）の中央部にはペレット３をボンディングするため
のエリアとしてのペレットボンディングランド（以下、
ランドという。）１３が、ペレット３の外径と略等しい
正方形に形成されている。ベース１２の上面におけるラ
ンド１３の四辺の外側には複数個の内部端子１４がそれ
ぞれの辺と平行に配列されており、各内部端子１４はワ
イヤボンディングが可能なサイズの四角形形状に形成さ
れている。
【００１６】他方、ベース１２の下面における外周辺部
には複数個の外部端子１５が内外で二列の四角形枠形状
に配列されており、各外部端子１５は小径の円形形状に
形成されている。ランド１３、内部端子１４および外部
端子１５はベース１２の表面に被着された銅箔がリソグ
ラフィ処理およびエッチング処理によってパターンニン
グされて形成されている。ベース１２の上面に配置され
た内部端子１４とベース１２の下面に配置された外部端
子１５とはベース１２の内部に配線された電気配線１６
によって互いに電気的に接続されている。多数本が互い
に電気的に絶縁した状態で配置された電気配線１６は、
多層構造に形成されたベース１２の各層にパターンニン
グされた後に、スルーホールによって上層と下層とが互
いに接続されることにより、所謂多層配線構造に形成さ
れている。
には複数個の外部端子１５が内外で二列の四角形枠形状
に配列されており、各外部端子１５は小径の円形形状に
形成されている。ランド１３、内部端子１４および外部
端子１５はベース１２の表面に被着された銅箔がリソグ
ラフィ処理およびエッチング処理によってパターンニン
グされて形成されている。ベース１２の上面に配置され
た内部端子１４とベース１２の下面に配置された外部端
子１５とはベース１２の内部に配線された電気配線１６
によって互いに電気的に接続されている。多数本が互い
に電気的に絶縁した状態で配置された電気配線１６は、
多層構造に形成されたベース１２の各層にパターンニン
グされた後に、スルーホールによって上層と下層とが互
いに接続されることにより、所謂多層配線構造に形成さ
れている。
【００１７】以上のように単位配線基板１１は微細かつ
複雑な多層構造に構成されているため、多連配線基板１
０における多数個の単位配線基板１１の中には、例え
ば、内部端子１４と外部端子１５との接続不良や隣合う
電気配線１６、１６同士の短絡不良のような不良を有す
る単位配線基板１１が存在する。このような不良の単位
配線基板１１は多連配線基板１０に対する外観検査や電
気的特性検査によって検出される。そして、例えば、図
２に示されているように、検出された不良の単位配線基
板１１には不良品であることを示すマーク（以下、マー
クという。）１７が表示される。
複雑な多層構造に構成されているため、多連配線基板１
０における多数個の単位配線基板１１の中には、例え
ば、内部端子１４と外部端子１５との接続不良や隣合う
電気配線１６、１６同士の短絡不良のような不良を有す
る単位配線基板１１が存在する。このような不良の単位
配線基板１１は多連配線基板１０に対する外観検査や電
気的特性検査によって検出される。そして、例えば、図
２に示されているように、検出された不良の単位配線基
板１１には不良品であることを示すマーク（以下、マー
クという。）１７が表示される。
【００１８】ペレットボンディング工程は図３に示され
ているペレットボンディング装置２０によって実施され
る。図３に示されたペレットボンディング装置２０は一
方のワークとしての多連配線基板１０をピッチ送りする
ピッチ送り装置２１を備えており、ピッチ送り装置２１
は水平に敷設されたガイドテーブル２２の上において多
連配線基板１０を一方向（以下、Ｘ方向とする。）にピ
ッチ送りするように構成されている。ピッチ送り装置２
１のガイドテーブル２２の一端部（以下、前端部とす
る。）には多連配線基板１０をガイドテーブル２２に供
給するためのローディング装置２３が設備されており、
ガイドテーブル２２の後端部にはボンディング済みの多
連配線基板１０をガイドテーブル２２から排出するため
のアンローディング装置２４が設備されている。
ているペレットボンディング装置２０によって実施され
る。図３に示されたペレットボンディング装置２０は一
方のワークとしての多連配線基板１０をピッチ送りする
ピッチ送り装置２１を備えており、ピッチ送り装置２１
は水平に敷設されたガイドテーブル２２の上において多
連配線基板１０を一方向（以下、Ｘ方向とする。）にピ
ッチ送りするように構成されている。ピッチ送り装置２
１のガイドテーブル２２の一端部（以下、前端部とす
る。）には多連配線基板１０をガイドテーブル２２に供
給するためのローディング装置２３が設備されており、
ガイドテーブル２２の後端部にはボンディング済みの多
連配線基板１０をガイドテーブル２２から排出するため
のアンローディング装置２４が設備されている。
【００１９】ガイドテーブル２２のローディング装置２
３の下流側には、接着材としての銀ペースト２５をラン
ド１３に塗布するための銀ペースト塗布装置２６が設備
されている。
３の下流側には、接着材としての銀ペースト２５をラン
ド１３に塗布するための銀ペースト塗布装置２６が設備
されている。
【００２０】ガイドテーブル２２の銀ペースト塗布装置
２６の下流側には、ペレット３をランド１３の銀ペース
ト２５の上にボンディングするプットダウン装置３０が
設備されている。プットダウン装置３０はＸ軸ロボット
３１を備えており、Ｘ軸ロボット３１はその上に設置さ
れたスタンド３２をガイドテーブル２２の送り方向（以
下、Ｘ方向とする。）に往復移動させるように構成され
ている。スタンド３２にはＹ軸ロボット３３が設置され
ており、Ｙ軸ロボット３３は垂直方向下向きに支持した
アーム３４をＸ方向と直交する方向（以下、Ｙ方向とす
る。）に往復移動させるように構成されている。アーム
３４の先端にはボンディングヘッド３５が設置されてお
り、ボンディングヘッド３５は垂直方向下向きに支持し
たコレット３６を上下方向に昇降させるとともに、水平
面内で３６０度回転させるように構成されている。ま
た、ボンディングヘッド３５には単位配線基板１１に表
示されたマーク１７を認識する視覚観測系３７が設置さ
れている。
２６の下流側には、ペレット３をランド１３の銀ペース
ト２５の上にボンディングするプットダウン装置３０が
設備されている。プットダウン装置３０はＸ軸ロボット
３１を備えており、Ｘ軸ロボット３１はその上に設置さ
れたスタンド３２をガイドテーブル２２の送り方向（以
下、Ｘ方向とする。）に往復移動させるように構成され
ている。スタンド３２にはＹ軸ロボット３３が設置され
ており、Ｙ軸ロボット３３は垂直方向下向きに支持した
アーム３４をＸ方向と直交する方向（以下、Ｙ方向とす
る。）に往復移動させるように構成されている。アーム
３４の先端にはボンディングヘッド３５が設置されてお
り、ボンディングヘッド３５は垂直方向下向きに支持し
たコレット３６を上下方向に昇降させるとともに、水平
面内で３６０度回転させるように構成されている。ま
た、ボンディングヘッド３５には単位配線基板１１に表
示されたマーク１７を認識する視覚観測系３７が設置さ
れている。
【００２１】プットダウン装置３０のスタンド３２のガ
イドテーブル２２を挟んだ反対側には、粘着シート２か
らペレット３をピックアップするピックアップ装置３８
が設備されている。ピックアップ装置３８はウエハリン
グ４をＸＹ方向に移動させるＸＹテーブル３９を備えて
いる。ＸＹテーブル３９の真下には粘着シート２に粘着
されたペレット３を一個ずつ突き上げる突き上げ棒４０
が設備されており、ＸＹテーブル３９の真上にはペレッ
ト３の良否を検出する視覚観測系４１が設備されてい
る。ＸＹテーブル３９の片脇にはΘＺロボット４２が設
置されており、ΘＺロボット４２はアーム４３を往復回
動かつ昇降させるように構成されている。アーム４３の
先端にはペレット３を真空吸着保持するコレット４４が
取り付けられている。ΘＺロボット４２およびＸＹテー
ブル３９の片脇にはアライメント装置４５が設備されて
おり、アライメント装置４５はペレット３の位置を四枚
のブレードによって機械的にアライメントするように構
成されている。
イドテーブル２２を挟んだ反対側には、粘着シート２か
らペレット３をピックアップするピックアップ装置３８
が設備されている。ピックアップ装置３８はウエハリン
グ４をＸＹ方向に移動させるＸＹテーブル３９を備えて
いる。ＸＹテーブル３９の真下には粘着シート２に粘着
されたペレット３を一個ずつ突き上げる突き上げ棒４０
が設備されており、ＸＹテーブル３９の真上にはペレッ
ト３の良否を検出する視覚観測系４１が設備されてい
る。ＸＹテーブル３９の片脇にはΘＺロボット４２が設
置されており、ΘＺロボット４２はアーム４３を往復回
動かつ昇降させるように構成されている。アーム４３の
先端にはペレット３を真空吸着保持するコレット４４が
取り付けられている。ΘＺロボット４２およびＸＹテー
ブル３９の片脇にはアライメント装置４５が設備されて
おり、アライメント装置４５はペレット３の位置を四枚
のブレードによって機械的にアライメントするように構
成されている。
【００２２】図示しないが、ガイドテーブル２２の内部
における銀ペースト塗布装置２６からプットダウン装置
３０の下流側に対向する位置にはヒートブロックが敷設
されており、ヒートブロックはピッチ送り装置２１のピ
ッチ送り作動に連動して昇降するように構成されてい
る。
における銀ペースト塗布装置２６からプットダウン装置
３０の下流側に対向する位置にはヒートブロックが敷設
されており、ヒートブロックはピッチ送り装置２１のピ
ッチ送り作動に連動して昇降するように構成されてい
る。
【００２３】次に、前記構成に係るペレットボンディン
グ装置によるペレットボンディング工程を説明する。
グ装置によるペレットボンディング工程を説明する。
【００２４】ローディング装置２３からガイドテーブル
２２に供給された多連配線基板１０は一ピッチずつ歩進
送りされて、銀ペースト塗布装置２６の位置に達して間
欠停止する。単位配線基板１１のランド１３が銀ペース
ト塗布装置２６の位置に間欠停止すると、銀ペースト２
５がランド１３の上に銀ペースト塗布装置２６によって
塗布される。そして、銀ペースト塗布装置２６はＹ方向
に移動することにより、多連配線基板１０において縦横
（マトリックス）に配列された単位配線基板１１の各ラ
ンド１３にそれぞれ銀ペースト２５を塗布する。
２２に供給された多連配線基板１０は一ピッチずつ歩進
送りされて、銀ペースト塗布装置２６の位置に達して間
欠停止する。単位配線基板１１のランド１３が銀ペース
ト塗布装置２６の位置に間欠停止すると、銀ペースト２
５がランド１３の上に銀ペースト塗布装置２６によって
塗布される。そして、銀ペースト塗布装置２６はＹ方向
に移動することにより、多連配線基板１０において縦横
（マトリックス）に配列された単位配線基板１１の各ラ
ンド１３にそれぞれ銀ペースト２５を塗布する。
【００２５】多連配線基板１０に対する歩進送り動作の
間欠停止期間が経過すると、多連配線基板１０はピッチ
送り装置２１によってガイドテーブル２２を再び歩進送
りされる。以降、銀ペースト塗布装置２６において前述
した作動が繰り返されることにより、銀ペースト２５が
マーク１７を表示された単位配線基板１１を含む全ての
単位配線基板１１のランド１３に順次塗布されて行く。
間欠停止期間が経過すると、多連配線基板１０はピッチ
送り装置２１によってガイドテーブル２２を再び歩進送
りされる。以降、銀ペースト塗布装置２６において前述
した作動が繰り返されることにより、銀ペースト２５が
マーク１７を表示された単位配線基板１１を含む全ての
単位配線基板１１のランド１３に順次塗布されて行く。
【００２６】一方、ピックアップ装置３８において、Ｘ
Ｙテーブル３９はウエハリング４における良品のペレッ
ト３を突き上げ棒４０の真上に視覚観測系４１の観測に
基づいて位置させる。続いて、突き上げ棒４０は良品の
ペレット３を突き上げる。突き上げられたペレット３は
コレット４４に真空吸着保持され、アーム４３によって
アライメント装置４５に搬送され、アライメント装置４
５に移載される。アライメント装置４５において、ペレ
ット３は４枚のブレードによって機械的にアライメント
される。アライメント装置４５にペレット３を移載した
コレット４４は、ピックアップ装置３８のウエハリング
４の真上に戻り、次のペレット３を受け取って次の動作
に待機する。
Ｙテーブル３９はウエハリング４における良品のペレッ
ト３を突き上げ棒４０の真上に視覚観測系４１の観測に
基づいて位置させる。続いて、突き上げ棒４０は良品の
ペレット３を突き上げる。突き上げられたペレット３は
コレット４４に真空吸着保持され、アーム４３によって
アライメント装置４５に搬送され、アライメント装置４
５に移載される。アライメント装置４５において、ペレ
ット３は４枚のブレードによって機械的にアライメント
される。アライメント装置４５にペレット３を移載した
コレット４４は、ピックアップ装置３８のウエハリング
４の真上に戻り、次のペレット３を受け取って次の動作
に待機する。
【００２７】プットダウン装置３０のボンディングヘッ
ド３５に装着されたコレット３６はアライメント装置４
５のペレット３を真空吸着保持してピックアップし、ガ
イドテーブル２２の上に設定されたプットダウンステー
ジにＸ軸ロボット３１、Ｙ軸ロボット３３およびボンデ
ィングヘッド３５の作動によって搬送する。
ド３５に装着されたコレット３６はアライメント装置４
５のペレット３を真空吸着保持してピックアップし、ガ
イドテーブル２２の上に設定されたプットダウンステー
ジにＸ軸ロボット３１、Ｙ軸ロボット３３およびボンデ
ィングヘッド３５の作動によって搬送する。
【００２８】多連配線基板１０に対する歩進送りに伴っ
てランド１３がプットダウンステージで間欠停止する
と、コレット３６がボンディングヘッド３５によって下
降され、ランド１３に塗布された銀ペースト２５の上に
ペレット３が押し付けられることよりランド１３に接着
（ボンディング）される。
てランド１３がプットダウンステージで間欠停止する
と、コレット３６がボンディングヘッド３５によって下
降され、ランド１３に塗布された銀ペースト２５の上に
ペレット３が押し付けられることよりランド１３に接着
（ボンディング）される。
【００２９】この際、図４に示されているように、プッ
トダウン装置３０に設備された視覚観測系３７によって
マーク１７が観測された単位配線基板１１のランド１３
にはペレット３が、正規のボンディング姿勢に対して１
８０度反対向きにボンディングされる。すなわち、コレ
ット３６がボンディングヘッド３５によって水平面内で
１８０度回動された状態でプットダウンされることによ
り、不良が検出されてマーク１７が表示された単位配線
基板１１にはペレット３が１８０度反対向きにボンディ
ングされる。なお、図４中、黒丸１８はペレット３のボ
ンディング姿勢を表現するために便宜的に表示したイン
デックスである。
トダウン装置３０に設備された視覚観測系３７によって
マーク１７が観測された単位配線基板１１のランド１３
にはペレット３が、正規のボンディング姿勢に対して１
８０度反対向きにボンディングされる。すなわち、コレ
ット３６がボンディングヘッド３５によって水平面内で
１８０度回動された状態でプットダウンされることによ
り、不良が検出されてマーク１７が表示された単位配線
基板１１にはペレット３が１８０度反対向きにボンディ
ングされる。なお、図４中、黒丸１８はペレット３のボ
ンディング姿勢を表現するために便宜的に表示したイン
デックスである。
【００３０】ペレット３をランド１３に接着して空にな
ったコレット３６はＸ軸ロボット３１、Ｙ軸ロボット３
３およびボンディングヘッド３５の作動によってアライ
メント装置４５に移動される。そして、コレット３６は
次のペレット３をピックアップした後に、プットダウン
ステージに移動されてＹ方向の隣に位置する単位配線基
板１１のランド１３にペレット３をボンディングする。
ったコレット３６はＸ軸ロボット３１、Ｙ軸ロボット３
３およびボンディングヘッド３５の作動によってアライ
メント装置４５に移動される。そして、コレット３６は
次のペレット３をピックアップした後に、プットダウン
ステージに移動されてＹ方向の隣に位置する単位配線基
板１１のランド１３にペレット３をボンディングする。
【００３１】そして、多連配線基板１０においてＹ方向
に整列した複数個の単位配線基板１１に対するペレット
３のボンディングが終了すると、多連配線基板１０がピ
ッチ送り装置２１によってガイドテーブル２２の上を歩
進送りされる。
に整列した複数個の単位配線基板１１に対するペレット
３のボンディングが終了すると、多連配線基板１０がピ
ッチ送り装置２１によってガイドテーブル２２の上を歩
進送りされる。
【００３２】以上の作動が同時に進行されることによ
り、多連配線基板１０の歩進送りに伴って各単位配線基
板１１毎に銀ペースト塗布工程、ピックアップ工程およ
びプットダウン工程がそれぞれ実施され、ペレット３が
ランド１３に銀ペースト２５によって接着（ボンディン
グ）されて行く。
り、多連配線基板１０の歩進送りに伴って各単位配線基
板１１毎に銀ペースト塗布工程、ピックアップ工程およ
びプットダウン工程がそれぞれ実施され、ペレット３が
ランド１３に銀ペースト２５によって接着（ボンディン
グ）されて行く。
【００３３】以上のようにしてペレット３がランド１３
に銀ペースト２５によってペレットボンディングされた
多連配線基板１０はワイヤボンディング工程において、
図５に示されているように、ワイヤ１９がペレット３の
電極パッドと内部端子１４との間に橋絡される。この
際、図５に示されているように、マーク１７が表示され
た不良の単位配線基板１１にはワイヤボンディングが実
施されない。すなわち、不良の単位配線基板１１にはペ
レット３が１８０度反対の向きでボンディングされてい
るため、ワイヤボンディング装置はペレット３のボンデ
ィングパッドを認識することができないため、不良の単
位配線基板１１に対するワイヤボンディング作業は自動
的に飛ばしてしまう。
に銀ペースト２５によってペレットボンディングされた
多連配線基板１０はワイヤボンディング工程において、
図５に示されているように、ワイヤ１９がペレット３の
電極パッドと内部端子１４との間に橋絡される。この
際、図５に示されているように、マーク１７が表示され
た不良の単位配線基板１１にはワイヤボンディングが実
施されない。すなわち、不良の単位配線基板１１にはペ
レット３が１８０度反対の向きでボンディングされてい
るため、ワイヤボンディング装置はペレット３のボンデ
ィングパッドを認識することができないため、不良の単
位配線基板１１に対するワイヤボンディング作業は自動
的に飛ばしてしまう。
【００３４】ワイヤボンディング工程が実施された多連
配線基板１０には樹脂封止体成形工程において樹脂封止
体が成形される。この樹脂封止体成形工程は図６および
図７に示されているトランスファ成形装置５０によって
実施される。
配線基板１０には樹脂封止体成形工程において樹脂封止
体が成形される。この樹脂封止体成形工程は図６および
図７に示されているトランスファ成形装置５０によって
実施される。
【００３５】図６に示されているように、トランスファ
成形装置５０はシリンダ装置等（図示せず）によって互
いに型締めされる一対の上型５１と下型５２を備えてい
る。上型５１と下型５２との合わせ面には上型キャビテ
ィー凹部５３ａと下型キャビティー凹部５３ｂとが複数
組（但し、図７においては二組みだけが図示されてい
る。）、一対のものが互いに協働して一個のキャビティ
ー５３を形成するように没設されている。下型キャビテ
ィー凹部５３ｂは多連配線基板１０を収納する大きさの
長方形の平盤穴形状に形成されており、上型キャビティ
ー凹部５３ａは下型キャビティー凹部５３ｂよりも若干
小さい長方形の平盤穴形状に形成されて同心的に配置さ
れている。
成形装置５０はシリンダ装置等（図示せず）によって互
いに型締めされる一対の上型５１と下型５２を備えてい
る。上型５１と下型５２との合わせ面には上型キャビテ
ィー凹部５３ａと下型キャビティー凹部５３ｂとが複数
組（但し、図７においては二組みだけが図示されてい
る。）、一対のものが互いに協働して一個のキャビティ
ー５３を形成するように没設されている。下型キャビテ
ィー凹部５３ｂは多連配線基板１０を収納する大きさの
長方形の平盤穴形状に形成されており、上型キャビティ
ー凹部５３ａは下型キャビティー凹部５３ｂよりも若干
小さい長方形の平盤穴形状に形成されて同心的に配置さ
れている。
【００３６】下型５２の合わせ面にはポット５４が開設
されており、ポット５４にはシリンダ装置（図示せず）
によって進退されるプランジャ５５が成形材料としての
タブレットを押し潰し、このタブレットが溶融されて成
る液状のレジンを送給し得るように挿入されている。
されており、ポット５４にはシリンダ装置（図示せず）
によって進退されるプランジャ５５が成形材料としての
タブレットを押し潰し、このタブレットが溶融されて成
る液状のレジンを送給し得るように挿入されている。
【００３７】上型５１の合わせ面にはカル５６がポット
５４との対向位置に配されて没設されており、図７に示
されているように、カル５６には複数本のランナ５７の
一端がそれぞれ接続されている。各ランナ５７の他端は
上型キャビティー凹部５３ａの一方の長辺にそれぞれ接
続されており、各ランナ５７の上型キャビティー凹部５
３ａとの接続部にはゲート５８がレジン５９をキャビテ
ィー５３内に注入し得るように形成されている。
５４との対向位置に配されて没設されており、図７に示
されているように、カル５６には複数本のランナ５７の
一端がそれぞれ接続されている。各ランナ５７の他端は
上型キャビティー凹部５３ａの一方の長辺にそれぞれ接
続されており、各ランナ５７の上型キャビティー凹部５
３ａとの接続部にはゲート５８がレジン５９をキャビテ
ィー５３内に注入し得るように形成されている。
【００３８】なお、理解し易くするために図示は省略す
るが、上型５１および下型５２の外側には上側ヒートブ
ロックおよび下側ヒートブロックがそれぞれ配設されて
いる。上下のヒートブロックには電気ヒータが上型５１
および下型５２におけるポット、カル、ランナおよびキ
ャビティー内のタブレットおよびレジンを加熱するよう
に敷設されている。この加熱により、タブレットは溶融
され、タブレットが溶融されて成るレジンは所定の粘度
まで低下される。
るが、上型５１および下型５２の外側には上側ヒートブ
ロックおよび下側ヒートブロックがそれぞれ配設されて
いる。上下のヒートブロックには電気ヒータが上型５１
および下型５２におけるポット、カル、ランナおよびキ
ャビティー内のタブレットおよびレジンを加熱するよう
に敷設されている。この加熱により、タブレットは溶融
され、タブレットが溶融されて成るレジンは所定の粘度
まで低下される。
【００３９】次に、前記構成に係るトランスファ成形装
置を使用した樹脂封止体成形工程を説明する。
置を使用した樹脂封止体成形工程を説明する。
【００４０】トランスファ成形時において、ワークとし
てのワイヤボンディング後の多連配線基板１０は各下型
５２にそれぞれ収容される。続いて、上型５１と下型５
２とが型締めされ、タブレットが加熱溶融されて成るレ
ジン５９がプランジャ５５によってポッド５４およびカ
ル５６から各ランナ５７および各ゲート５８を通じて各
キャビティー５３に送給されて、それぞれ充填されて行
くことになる。
てのワイヤボンディング後の多連配線基板１０は各下型
５２にそれぞれ収容される。続いて、上型５１と下型５
２とが型締めされ、タブレットが加熱溶融されて成るレ
ジン５９がプランジャ５５によってポッド５４およびカ
ル５６から各ランナ５７および各ゲート５８を通じて各
キャビティー５３に送給されて、それぞれ充填されて行
くことになる。
【００４１】ところで、一つのカル５６によって二枚の
多連配線基板１０、１０が同時にトランスファ成形され
る際に、図８に示されているように、多連配線基板１０
においてペレット３の搭載されていない目抜けが設けら
れていることにより、双方の多連配線基板１０、１０に
おいて搭載されたペレット３の個数や分布が互いに相違
していると、一つのカル５６に接続されたキャビティー
５３、５３においてレジン５９の流速に差が発生するた
め、流速の変化によるワイヤ１９が流され、隣合うワイ
ヤ１９、１９同士の接触やワイヤ１９のペレット３への
接触等の所謂ワイヤ流れ不良が発生する。
多連配線基板１０、１０が同時にトランスファ成形され
る際に、図８に示されているように、多連配線基板１０
においてペレット３の搭載されていない目抜けが設けら
れていることにより、双方の多連配線基板１０、１０に
おいて搭載されたペレット３の個数や分布が互いに相違
していると、一つのカル５６に接続されたキャビティー
５３、５３においてレジン５９の流速に差が発生するた
め、流速の変化によるワイヤ１９が流され、隣合うワイ
ヤ１９、１９同士の接触やワイヤ１９のペレット３への
接触等の所謂ワイヤ流れ不良が発生する。
【００４２】しかし、本実施の形態においては、図７に
示されているように、一つのカル５６によって二枚の多
連配線基板１０、１０が同時にトランスファ成形される
際に、多連配線基板１０にはペレット３が全て搭載され
ていることにより、双方の多連配線基板１０、１０にお
いて搭載されたペレット３の個数や分布は互いに同等に
なるため、一つのカル５６に接続されたキャビティー５
３、５３においてレジン５９の流速は同等になり、その
結果、ワイヤ１９が流速変化によって流される所謂ワイ
ヤ流れ不良の発生は未然に防止されることになる。
示されているように、一つのカル５６によって二枚の多
連配線基板１０、１０が同時にトランスファ成形される
際に、多連配線基板１０にはペレット３が全て搭載され
ていることにより、双方の多連配線基板１０、１０にお
いて搭載されたペレット３の個数や分布は互いに同等に
なるため、一つのカル５６に接続されたキャビティー５
３、５３においてレジン５９の流速は同等になり、その
結果、ワイヤ１９が流速変化によって流される所謂ワイ
ヤ流れ不良の発生は未然に防止されることになる。
【００４３】レジン５９が各キャビティー５３に充填さ
れた後に、液状のレジン５９が熱硬化されて樹脂封止体
が成形されると、上型５１および下型５２は型開きされ
るとともに、エジェクタ・ピン（図示せず）により樹脂
封止体群が離型される。そして、樹脂封止体群を成形さ
れた多連配線基板１０はトランスファ成形装置５０から
ハンドラ（図示せず）により脱装される。
れた後に、液状のレジン５９が熱硬化されて樹脂封止体
が成形されると、上型５１および下型５２は型開きされ
るとともに、エジェクタ・ピン（図示せず）により樹脂
封止体群が離型される。そして、樹脂封止体群を成形さ
れた多連配線基板１０はトランスファ成形装置５０から
ハンドラ（図示せず）により脱装される。
【００４４】図９に示されているように、樹脂封止体６
０は多連配線基板１０の上面を略被覆した状態に樹脂成
形されており、全ての単位配線基板１１の内部端子１
４、ペレット３およびワイヤ１９を一括して樹脂封止し
た状態になっている。
０は多連配線基板１０の上面を略被覆した状態に樹脂成
形されており、全ての単位配線基板１１の内部端子１
４、ペレット３およびワイヤ１９を一括して樹脂封止し
た状態になっている。
【００４５】以上のようにして樹脂封止体６０によって
上面を全体的に樹脂封止された多連配線基板１０は樹脂
封止体切断工程において、図１０に示されているよう
に、各単位配線基板１１すなわちペレット３毎に分断さ
れる。
上面を全体的に樹脂封止された多連配線基板１０は樹脂
封止体切断工程において、図１０に示されているよう
に、各単位配線基板１１すなわちペレット３毎に分断さ
れる。
【００４６】単位配線基板１１の外部端子１５には半田
ボール付け工程において、半田ボール６１が半田付けさ
れることにより、図１１に示されているＢＧＡ・ＩＣ６
２が製造されたことになる。
ボール付け工程において、半田ボール６１が半田付けさ
れることにより、図１１に示されているＢＧＡ・ＩＣ６
２が製造されたことになる。
【００４７】以上のようにして製造されたＢＧＡ・ＩＣ
６２は電気的特性工程において、電気的特性検査を実施
される。この際、不良の単位配線基板１１のペレット３
にはワイヤボンディングが実施されていないため、不良
の単位配線基板１１によって製造されたＢＧＡ・ＩＣ６
２は確実に排除されることになる。また、樹脂封止体成
形工程においてワイヤ流れ不良が確実に防止されている
ため、不確定な電気的特性を示すワイヤ流れ不良のＢＧ
Ａ・ＩＣ６２が電気的特性検査工程を通過してしまうこ
とは未然に防止されていることになる。
６２は電気的特性工程において、電気的特性検査を実施
される。この際、不良の単位配線基板１１のペレット３
にはワイヤボンディングが実施されていないため、不良
の単位配線基板１１によって製造されたＢＧＡ・ＩＣ６
２は確実に排除されることになる。また、樹脂封止体成
形工程においてワイヤ流れ不良が確実に防止されている
ため、不確定な電気的特性を示すワイヤ流れ不良のＢＧ
Ａ・ＩＣ６２が電気的特性検査工程を通過してしまうこ
とは未然に防止されていることになる。
【００４８】前記実施の形態によれば、次の効果が得ら
れる。
れる。
【００４９】1) 多連配線基板における不良の単位配線
基板にもペレットボンディングしておくことにより、一
つのカルによって複数枚の多連配線基板が同時にトラン
スファ成形される際に、全ての多連配線基板において搭
載されたペレットの個数や分布を均等に設定することが
できるため、一つのカルに接続された各キャビティー同
士においてレジンの流速を同等としてワイヤが流速変化
によって流される所謂ワイヤ流れ不良の発生を未然に防
止することができる。
基板にもペレットボンディングしておくことにより、一
つのカルによって複数枚の多連配線基板が同時にトラン
スファ成形される際に、全ての多連配線基板において搭
載されたペレットの個数や分布を均等に設定することが
できるため、一つのカルに接続された各キャビティー同
士においてレジンの流速を同等としてワイヤが流速変化
によって流される所謂ワイヤ流れ不良の発生を未然に防
止することができる。
【００５０】2) 多連配線基板における不良の単位配線
基板にもペレットボンディングする際に、ペレットを１
８０度反転させてボンディングすることにより、不良の
単位配線基板についてはワイヤボンディングを飛ばすこ
とができるため、電気的特性工程において、不良の単位
配線基板によって製造されたＢＧＡ・ＩＣを確実に排除
することができる。
基板にもペレットボンディングする際に、ペレットを１
８０度反転させてボンディングすることにより、不良の
単位配線基板についてはワイヤボンディングを飛ばすこ
とができるため、電気的特性工程において、不良の単位
配線基板によって製造されたＢＧＡ・ＩＣを確実に排除
することができる。
【００５１】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施の
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施の
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
【００５２】例えば、不良の単位配線基板にペレットボ
ンディングする際に、１８０度反転させてペレットをボ
ンディングするに限らず、９０度や２７０度等のように
ワイヤボンディングが自動的に飛ばされる状態にペレッ
トを不良の単位配線基板にボンディングしてもよい。
ンディングする際に、１８０度反転させてペレットをボ
ンディングするに限らず、９０度や２７０度等のように
ワイヤボンディングが自動的に飛ばされる状態にペレッ
トを不良の単位配線基板にボンディングしてもよい。
【００５３】また、不良の単位配線基板にペレットを回
転させた姿勢でボンディングするに限らず、ウエハの円
形周辺部に位置する不良のペレットやその他の電気的機
能を発揮しないダミーペレットを不良の単位配線基板に
ボンディングしてもよい。
転させた姿勢でボンディングするに限らず、ウエハの円
形周辺部に位置する不良のペレットやその他の電気的機
能を発揮しないダミーペレットを不良の単位配線基板に
ボンディングしてもよい。
【００５４】さらに、不良の単位配線基板にペレットボ
ンディングするに限らず、所謂ロット端に掛かった多連
配線基板において不必要になってしまう単位配線基板に
ペレットをボンディングするように設定してもよい。
ンディングするに限らず、所謂ロット端に掛かった多連
配線基板において不必要になってしまう単位配線基板に
ペレットをボンディングするように設定してもよい。
【００５５】多連基板は多連配線基板構造に構成するに
限らず、多連リードフレーム構造に構成してもよい。
限らず、多連リードフレーム構造に構成してもよい。
【００５６】上下型、ポット、プランジャ、ランナ、ゲ
ート、キャビティー、その他の構成要素についての具体
的形状や構造は、前記構成に限らず、成形条件等々に応
じて適宜選定することが望ましい。
ート、キャビティー、その他の構成要素についての具体
的形状や構造は、前記構成に限らず、成形条件等々に応
じて適宜選定することが望ましい。
【００５７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣの製造方法に適用した場合について説明したが、
それに限定されるものではなく、その他のパッケージを
備えた半導体装置の製造方法全般に適用することができ
る。
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣの製造方法に適用した場合について説明したが、
それに限定されるものではなく、その他のパッケージを
備えた半導体装置の製造方法全般に適用することができ
る。
【００５８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００５９】基板における不良の単位基板にもペレット
ボンディングしておくことにより、一つのカルによって
複数枚の多連配線基板が同時にトランスファ成形される
際に、全ての基板において搭載されたペレットの個数や
分布を均等に設定することができるため、一つのカルに
接続された各キャビティー同士においてレジンの流速を
同等としてワイヤが流速変化によって流される所謂ワイ
ヤ流れ不良の発生を未然に防止することができる。
ボンディングしておくことにより、一つのカルによって
複数枚の多連配線基板が同時にトランスファ成形される
際に、全ての基板において搭載されたペレットの個数や
分布を均等に設定することができるため、一つのカルに
接続された各キャビティー同士においてレジンの流速を
同等としてワイヤが流速変化によって流される所謂ワイ
ヤ流れ不良の発生を未然に防止することができる。
【図１】本発明の一実施の形態であるＭＡＰによるＢＧ
Ａ・ＩＣの製造方法を示す工程図である。
Ａ・ＩＣの製造方法を示す工程図である。
【図２】多連配線基板を示しており、（ａ）は一部省略
平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図で
ある。
平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図で
ある。
【図３】ペレットボンディング工程に使用されるペレッ
トボンディング装置を示す斜視図である。
トボンディング装置を示す斜視図である。
【図４】ペレットボンディング後を示しており、（ａ）
は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡
大断面図である。
は一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡
大断面図である。
【図５】ワイヤボンディング後を示しており、（ａ）は
一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面
図である。
一部省略平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面
図である。
【図６】樹脂封止体成形工程に使用されるトランスファ
成形装置を示す一部省略側面図である。
成形装置を示す一部省略側面図である。
【図７】その平面断面図である。
【図８】ワイヤ流れを説明するための平面断面図であ
る。
る。
【図９】樹脂封止体成形工程後を示しており、（ａ）は
平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図で
ある。
平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図で
ある。
【図１０】樹脂封止体切断工程を示しており、（ａ）は
平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図で
ある。
平面図、（ｂ）は（ａ）のｂ−ｂ線に沿う拡大断面図で
ある。
【図１１】製造されたＢＧＡ・ＩＣを示しており、
（ａ）は一部切断正面図、（ｂ）は上半分が平面図で下
半分が底面図である。
（ａ）は一部切断正面図、（ｂ）は上半分が平面図で下
半分が底面図である。
１…半導体ウエハ、２…粘着シート、３…ペレット（半
導体ペレット）、４…ウエハリング、１０…多連配線基
板、１１…単位配線基板、１２…ベース、１３…ランド
（ペレットボンディングランド）、１４…内部端子、１
５…外部端子、１６…電気配線、１７…マーク、１８…
インデックス、１９…ワイヤ、２０…ペレットボンディ
ング装置、２１…ピッチ送り装置、２２…ガイドテーブ
ル、２３…ローディング装置、２４…アンローディング
装置、２５…銀ペースト、２６…銀ペースト塗布装置、
３０…プットダウン装置、３１…Ｘ軸ロボット、３２…
スタンド、３３…Ｙ軸ロボット、３４…アーム３５…ボ
ンディングヘッド、３６…コレット、３７…視覚観測
系、３８…ピックアップ装置、３９…ＸＹテーブル、４
０…突き上げ棒、４１…視覚観測系、４２…ΘＺロボッ
ト、４３…アーム、４４…コレット、４５…アライメン
ト装置、５０…トランスファ成形装置、５１…上型、５
２…下型、５３…キャビティー、５３ａ…上型キャビテ
ィー凹部、５３ｂ…下型キャビティー凹部、５４…ポッ
ト、５５…プランジャ、５６…カル、５７…ランナ、５
８…ゲート、５９…レジン、６０…樹脂封止体、６１…
半田ボール、６２…ＢＧＡ・ＩＣ（半導体装置）。
導体ペレット）、４…ウエハリング、１０…多連配線基
板、１１…単位配線基板、１２…ベース、１３…ランド
（ペレットボンディングランド）、１４…内部端子、１
５…外部端子、１６…電気配線、１７…マーク、１８…
インデックス、１９…ワイヤ、２０…ペレットボンディ
ング装置、２１…ピッチ送り装置、２２…ガイドテーブ
ル、２３…ローディング装置、２４…アンローディング
装置、２５…銀ペースト、２６…銀ペースト塗布装置、
３０…プットダウン装置、３１…Ｘ軸ロボット、３２…
スタンド、３３…Ｙ軸ロボット、３４…アーム３５…ボ
ンディングヘッド、３６…コレット、３７…視覚観測
系、３８…ピックアップ装置、３９…ＸＹテーブル、４
０…突き上げ棒、４１…視覚観測系、４２…ΘＺロボッ
ト、４３…アーム、４４…コレット、４５…アライメン
ト装置、５０…トランスファ成形装置、５１…上型、５
２…下型、５３…キャビティー、５３ａ…上型キャビテ
ィー凹部、５３ｂ…下型キャビティー凹部、５４…ポッ
ト、５５…プランジャ、５６…カル、５７…ランナ、５
８…ゲート、５９…レジン、６０…樹脂封止体、６１…
半田ボール、６２…ＢＧＡ・ＩＣ（半導体装置）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 忠一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 藤岡 俊一郎 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 木村 稔 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA03 DA01 5F047 AA17
Claims (5)
- 【請求項１】 多連基板の複数個の単位基板に複数個の
半導体ペレットをそれぞれボンディングし、これら半導
体ペレットを樹脂封止体によって一括して樹脂封止した
後に、前記多連基板および樹脂封止体を前記単位基板毎
に切断して個別の半導体装置を製造する半導体装置の製
造方法であって、前記多連基板のうちの不良の単位基板
に前記半導体ペレットをボンディングする際に、前記半
導体ペレットを正規と異なる向きでボンディングするこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体ペレットを１８０度反転させ
て前記不良の単位基板にボンディングすることを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記単位基板がランド、内部端子、外部
端子および電気配線が形成された単位配線基板であり、
前記多連基板がこの単位配線基板が複数連設された多連
配線基板であることを特徴とする請求項１または２に記
載の半導体装置の製造方法。 - 【請求項４】 多連基板の複数個の単位基板に複数個の
半導体ペレットをそれぞれボンディングし、これら半導
体ペレットを樹脂封止体によって一括して樹脂封止した
後に、前記多連基板および樹脂封止体を前記単位基板毎
に切断して個別の半導体装置を製造する半導体装置の製
造方法であって、前記多連基板のうちの不良の単位基板
に前記半導体ペレットをボンディングする際に、電気的
に機能を発揮しないダミーペレットをボンディングする
ことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記ダミーペレットが半導体ウエハの円
形周辺部のペレットまたは集積回路を有しないペレット
であることを特徴とする請求項１に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174210A JP2002368019A (ja) | 2001-06-08 | 2001-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174210A JP2002368019A (ja) | 2001-06-08 | 2001-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368019A true JP2002368019A (ja) | 2002-12-20 |
Family
ID=19015527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174210A Pending JP2002368019A (ja) | 2001-06-08 | 2001-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368019A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283608A (ja) * | 2008-05-21 | 2009-12-03 | Sharp Corp | 部品搭載用部材、その良否判別方法及び生産装置 |
| JP2021019159A (ja) * | 2019-07-23 | 2021-02-15 | 株式会社Ｆｕｊｉ | チップ配置装置及び半導体パッケージの製造方法 |
-
2001
- 2001-06-08 JP JP2001174210A patent/JP2002368019A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283608A (ja) * | 2008-05-21 | 2009-12-03 | Sharp Corp | 部品搭載用部材、その良否判別方法及び生産装置 |
| JP2021019159A (ja) * | 2019-07-23 | 2021-02-15 | 株式会社Ｆｕｊｉ | チップ配置装置及び半導体パッケージの製造方法 |
| JP7233332B2 (ja) | 2019-07-23 | 2023-03-06 | 株式会社Fuji | チップ配置装置及び半導体パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3069792B2 (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
| CN102074541B (zh) | 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法 | |
| US11621243B2 (en) | Thin bonded interposer package | |
| JPH11340249A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR20050030865A (ko) | 반도체장치의 제조방법 | |
| CN106328517A (zh) | 一种二极管封装的制备工艺 | |
| CN102163591A (zh) | 一种球型光栅阵列ic芯片封装件及其生产方法 | |
| JP2002050591A (ja) | 半導体装置の製造方法 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| US20190221538A1 (en) | Semiconductor structure | |
| JP2002368019A (ja) | 半導体装置の製造方法 | |
| JP4780858B2 (ja) | 半導体装置の製造方法 | |
| JP2003258158A (ja) | 半導体装置の製造方法 | |
| JP2000114206A (ja) | 半導体パッケージの製造方法 | |
| CN108336053A (zh) | 封装器件和封装器件的制造方法 | |
| JP4162720B2 (ja) | 半導体装置をカプセル化するシステムおよび方法 | |
| JPH08241940A (ja) | 半導体装置およびその製造方法 | |
| JP4372434B2 (ja) | 半導体装置及びその製造方法 | |
| CN212365948U (zh) | Sod-523支架结构 | |
| JPH088278A (ja) | 半導体装置の製造方法 | |
| CN101355071A (zh) | 导线架式的半导体封装件及其制法 | |
| Wang et al. | The process development and reliability study of low cost Area Array QFN packaging technology | |
| JP3408473B2 (ja) | 半田ボールマウンタおよび半導体装置 | |
| TWI229427B (en) | Multi-chip semiconductor package | |
| JPH11195743A (ja) | 半導体装置およびその製造方法 |