JP2002359845A - ディザ処理装置 - Google Patents

ディザ処理装置

Info

Publication number
JP2002359845A
JP2002359845A JP2001165032A JP2001165032A JP2002359845A JP 2002359845 A JP2002359845 A JP 2002359845A JP 2001165032 A JP2001165032 A JP 2001165032A JP 2001165032 A JP2001165032 A JP 2001165032A JP 2002359845 A JP2002359845 A JP 2002359845A
Authority
JP
Japan
Prior art keywords
pattern
dither
information
image data
input image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001165032A
Other languages
English (en)
Other versions
JP3730538B2 (ja
Inventor
Kunihiko Sakota
邦彦 迫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001165032A priority Critical patent/JP3730538B2/ja
Publication of JP2002359845A publication Critical patent/JP2002359845A/ja
Application granted granted Critical
Publication of JP3730538B2 publication Critical patent/JP3730538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】 離散コサイン変換により復号した画像データ
に生じたブロックノイズを除去する作用を備えたディザ
処理装置を提供する。 【解決手段】 処理対象となる画像データに対して1つ
のディザパターンが付加される範囲において、ブロック
ノイズの有無とそのパターンを解析し、基準となるディ
ザパターンとそのパターンの一部または全ての画素各々
に対して特定のオフセットを加算または減算して作成し
た複数のディザパターンとを予め用意し、複数のディザ
パターンの中からブロックノイズを軽減する作用を有す
るディザパターンを選択的に切り替えることにより、デ
ィザ処理と同時にブロックノイズを軽減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、離散コサイン変換
によって圧縮された映像信号を伸張する際に生じるブロ
ックノイズを軽減する機能を有したディザ処理装置に関
するものである。
【0002】
【従来の技術】液晶パネル等のデジタル表示装置では表
示可能な階調が限られているため、ディザ処理のような
擬似中間階調表示手法が良く用いられる。より高品位な
擬似中間階調表示のために、映像の特徴に応じたディザ
処理等多数の方式が検討されている。
【0003】一方、映像信号をデジタルで取り扱う場
合、その情報量が膨大となるため離散コサイン変換等の
圧縮技術が広く用いられている。離散コサイン変換を用
いた圧縮データを伸張する際、マクロブロック毎のDC
レベルの差異がブロックノイズとなり視覚的違和感を与
える場合がある。従来このようなブロックノイズを除去
する方法も多数検討されている。
【0004】
【発明が解決しようとする課題】従来のディザ処理の手
法は、中間階調の少ない文字や図形の領域と中間階調の
多い写真の領域を判別しディザ処理を行うか否かを適応
的に切り替える(例えば特開昭62−299176)や
画像のエッジを検出して制御の係数を適応的に切り替え
る(例えば特開昭63−35071)等の手法が提案さ
れている。
【0005】しかしながらこれらの方法は、ブロックノ
イズを軽減させる効果はない。さらに静止画に対してデ
ィザ処理を行う場合であれば、むしろブロックノイズで
DCレベルが変化している画素に対してディザパターン
を加えることにより、ノイズが目立ち易くなる可能性が
あるという課題を有している。
【0006】一方、従来のブロックノイズを除去する方
法は、ブロック境界にブロックノイズが発生していると
判断するとフィルタ等によってノイズを軽減させる(特
開平10−229546)等手法が提案されている。
【0007】しかしながらこれらの方法は、ノイズを軽
減させるローパスフィルタをデジタル回路で構成してお
り、回路規模が大きくなってしまうという課題を有す
る。
【0008】本発明は、このような課題を解決するもの
であり、離散コサイン変換によって圧縮された映像信号
を伸張する際に生じるブロックノイズを軽減する機能を
有したディザ処理装置及び方法を提供することを目的と
する。
【0009】
【課題を解決するための手段】本願の請求項1の発明
は、基準となるディザパターンと前記ディザパターンを
構成する一部または全ての画素各々に対して特定のオフ
セットを加算または減算することで作成した複数のディ
ザパターンとを発生させるパターン発生手段と、ブロッ
ク境界情報が示す離散コサイン変換のマクロブロックの
境界と処理対象となる離散コサイン変換により復号され
た入力画像データに付加するディザパターンの境界とが
一致するよう配置したディザマトリクスの境界におい
て、パターン切り替え情報を出力し、かつ処理対象とな
る前記入力画像データを含むディザパターンにおいてブ
ロックノイズが発生しているか否かと発生している場合
にはブロックノイズのパターンをノイズパターン情報と
して出力するパターン切り替え情報発生手段と、前記パ
ターン切り替え情報が示す画像表示位置において前記ノ
イズパターン情報に応じて前記パターン発生手段にて発
生した複数の前記ディザパターンから最適なパターンを
選択し選択ディザパターンとして出力するパターン選択
手段と、前記選択ディザパターンと前記入力画像データ
と加算し出力画像データとして出力する加算器と、を備
えることをものである。
【0010】本願の請求項2の発明は、ブロック境界情
報が示す離散コサイン変換のマクロブロックの境界と処
理対象となる離散コサイン変換により復号された入力画
像データに付加するディザパターンの境界とが一致する
ようにディザパターンを発生するパターン発生手段と、
前記入力画像データと前記ブロック境界情報から処理対
象となる入力画像データを含むディザマトリクスにおい
てブロックノイズが発生している場合にはブロックノイ
ズを補正するバイアスをバイアス情報として出力するバ
イアス情報発生手段と、前記バイアス情報と前記ディザ
パターンを加算しバイアス付きディザパターンとして出
力する第1の加算器と、前記バイアス付きディザパター
ンと前記入力画像データを加算し出力画像データとして
出力する第2の加算器と、を備えることを特徴とするも
のである。
【0011】本願の請求項3の発明は、請求項2のディ
ザ処理装置において、前記バイアス情報発生手段から出
力されるバイアス情報に対してローパスフィルタ処理を
施し、フィルタ処理済バイアス情報として出力するロー
パスフィルタを付加することを特徴とするものである。
【0012】本願の請求項4の発明は、ブロック境界情
報が示す離散コサイン変換のマクロブロックの境界と処
理対象となる離散コサイン変換により復号された入力画
像データに付加するディザパターンの境界とが一致する
ようにディザパターンを発生するパターン発生手段と、
離散コサイン変換により復号された入力画像データとブ
ロック境界情報に基づき処理対象となる入力画像データ
を含むディザマトリクスにおいてブロックノイズが発生
している場合にはブロックノイズを補正するバイアスを
バイアス情報として出力し、入力画像データにおいてブ
ロックノイズが発生している注目画素と注目画素に隣接
する隣接画素との輝度差よりも注目画素の輝度値と対応
するバイアス情報とを加算した値と注目画素に隣接する
隣接画素との輝度差が大きい場合には、注目画素の近傍
に相当するバイアス情報に対するローパスフィルタ処理
をイネーブルにすることを示す隣接画素情報を出力する
バイアス情報及び隣接画素情報発生手段と、隣接画素情
報がイネーブルの個所のみに対して前記バイアス情報発
生手段から出力されるバイアス情報にローパスフィルタ
処理を行い、イネーブルでない個所にはバイアス情報に
ローパスフィルタ処理を行わずにフィルタ処理済みバイ
アス情報として出力する条件判定付きローパスフィルタ
と、前記バイアス情報と前記ディザパターンを加算しバ
イアス付きディザパターンとして出力する第1の加算器
と、前記バイアス付きディザパターンと前記入力画像デ
ータを加算し出力画像データとして出力する第2の加算
器と、を備えることを特徴とするものである。
【0013】本願の請求項5の発明は、異なる複数のデ
ィザパターンを発生するパターン発生手段と、処理対象
となる1つのパターンを付加する画素範囲の入力画像デ
ータに対して前記異なる複数のディザパターンを夫々付
加した結果の各画素のデータと、前記処理対象となる1
つのパターンを付加する画素範囲の入力画像データとを
内部アルゴリズムに基づき比較し、前記複数のディザパ
ターンの中からひとつのディザパターンを選択し選択デ
ィザパターンとして出力する最小誤差パターン選択手段
と、前記選択ディザパターンと前記入力画像データと加
算し出力画像データとして出力する加算器と、を備える
ことを特徴とするものである。
【0014】これらの構成によって、離散コサイン変換
によって映像を復号する際に生じるブロックノイズを軽
減する作用を持つ複数のディザパターンを予め作成し、
内部アルゴリズムでディザパターンを選択的に切り替え
るか、もしくはディザ処理時にブロックノイズを軽減す
るオフセットを付加することが可能となり、ディザ処理
と同時にブロックノイズを軽減できる。
【0015】
【発明の実施の形態】本発明の各実施例の形態における
映像処理装置について、図面を参照しながら説明する。
本発明の実施の形態は、ディザ処理を用いた擬似中間階
調表現に用いることを想定している。以下に示す実施の
形態は、全てディザパターンを付加する部分についての
説明である。
【0016】(実施の形態1)図1は本発明の実施の形
態1のディザ処理装置の構成を示すブロック図である。
この映像処理装置は、パターン発生手段101、パター
ン選択手段102、パターン切り替え情報発生手段10
3、加算器201を有している。
【0017】この装置の入力画像データはMPEG等の離散
コサイン変換を用いた圧縮映像を伸張した信号であり、
出力画像データは外部の表示デバイス等へ送出される。
パターン発生手段101は、2つ以上の複数のディザパ
ターンを発生する。パターン切り替え情報発生手段10
3は、入力画像データとブロック境界情報からノイズパ
ターン情報とパターン切り替え情報を作成する。パター
ン選択手段102は、ノイズパターン情報とパターン切
り替え情報に基づきパターン発生手段101で発生した
複数のパターンから1つのパターンを選択し、選択ディ
ザパターンとして出力する。加算器201は入力画像デ
ータに選択ディザパターンを加算し、出力画像データと
して出力する。
【0018】以上のように構成されたディザ処理装置の
動作を以下に説明する。パターン発生手段101は、2
つ以上の複数のディザパターンを発生する。本実施の形
態では内部のパターンは5つとする。しかしながらこの
数は特に限定するものではなく、パターン数はこれより
多くても少なくても特に問題はない。
【0019】図2にパターン発生手段101で発生する
パターンについて示す。パターン1は基本となるパター
ンである。本実施の形態では4×4のハーフトーンを用
いる。基本パターンはハーフトーンに限定する必要はな
く、スクリュー、マイヤー等の一般的に良く用いられる
パターンでも実現可能である。パターン2は、パターン
1の第2列にオフセット1を加算し、第3列にオフセッ
ト2を加算し、第4列にオフセット3を加算したもので
ある。パターン3は、パターン1の第2列からオフセッ
ト1を減算し、第3列からオフセット2を減算し、第4
列からオフセット3を減算したものである。パターン4
は、パターン1の第1列にオフセット3を加算し、第2
列にオフセット2を加算し、第3列にオフセット1を加
算したものである。パターン5は、パターン1の第1列
からオフセット3を減算し、第2列からオフセット2を
減算し、第3列からオフセット1を減算したものであ
る。
【0020】次にパターン切り替え情報発生手段103
の動作について説明する。パターン切り替え情報発生手
段103は、入力画像データとブロック境界情報からノ
イズパターン情報とパターン切り替え情報を作成する。
ブロック境界情報は、MPEG等の離散コサイン変換を用い
た圧縮映像を伸張した入力画像データのマクロブロック
の境界位置を示す。ブロック境界情報の取得手段につい
ては特に言及しない。本実施の形態を含む画像表示シス
テムがデータイネーブル等の画像データ表示領域を明示
する情報を有し、かつ圧縮映像を伸張した入力画像デー
タが拡大縮小等の処理を行っていない場合であれば、表
示の先頭からマクロブロックの大きさの間隔でブロック
境界があると判断できる。
【0021】また、本実施の形態を含む画像表示システ
ムが、内部に圧縮映像を伸張するデコーダ等を有してい
れば、このデコーダからブロック境界情報を取得するこ
とも可能である。また、入力画像データの特徴からブロ
ック境界を推定するものであってもよい。いずれの場合
であっても、表示画像におけるマクロブロック(MB)
とディザマトリクス(DM)は図3に示すような位置関
係となるように配置する。本実施の形態ではディザマト
リクスは4×4のサイズであり、各マクロブロックのエ
リアにはそれぞれ4つのディザマトリクスが存在する。
パターン切り替え情報は、マクロブロックの境界位置
と、マクロブロック内のディザマトリクスの境界位置を
示す。パターン選択手段102は、パターン切り替え情
報に基づきマクロブロックの境界に合わせ、各マクロブ
ロックのエリアに4つのディザマトリクスが存在するよ
うに、ディザパターンを切り替える。この際どのディザ
パターンを選択するかは後述する。また入力画像データ
に対して、1つのディザパターンを適応する画素エリア
をディザマトリクス適応領域とする。ここで注目画素を
含むマクロブロックをMB(s,t)とすると、注目画
素を含むディザマトリクスは、例えばDM(2s+1,
2t)のように、注目画素は例えばPA(8s+2,s
t+5)のように表すことができる。
【0022】次にパターン切り替え情報発生手段103
におけるノイズパターン情報の生成方法について説明す
る。このノイズパターン情報は、表示する画像データを
前述のディザマトリクス適応領域で区切った場合に、各
ディザマトリクス適応領域にブロック境界が存在するか
否か、またブロック境界が存在する場合にそのブロック
ノイズが存在しているか否かを示すものである。このノ
イズパターン情報は、右端補正イネーブル情報、左端補
正イネーブル情報、右端DC補正量、左端DC補正量を
含む。
【0023】本実施の形態で示すノイズパターン情報の
作成方法は、ディザマトリクス適応領域の中のノイズパ
ターンを表現する1つの例である。ここに示す以外の方
法でノイズパターンを表現しても差し支えない。
【0024】右端補正イネーブル情報は、注目画素を含
むディザマトリクス適応領域の右端にブロックノイズが
存在し補正を要する場合は真、そうでない場合は偽とす
る。該当するマクロブロックの輝度成分のDCレベルと
右側に隣接するマクロブロックの輝度成分のDCレベル
との差を右端マクロブロック間DCレベル差とし、該当
するディザマトリクス適応領域の右端列の画素の輝度成
分の平均DCレベルと右側に隣接するディザマトリクス
適応領域の左端列の画素の輝度成分の平均DCレベルと
のレベル差を右端ディザ間DCレベル差とする。対象と
なるディザマトリクス適応領域の右端がブロック境界で
あり、対象となるディザマトリクス適応領域を含むマク
ロブロックにおいて入力画像データにエッジ成分がな
く、右端マクロブロック間DCレベル差が微小であり、
右端ディザ間DCレベル差が右端マクロブロック間DC
レベル差よりも大きい場合に、右端補正イネーブル情報
を真とする。
【0025】同様に左端補正イネーブル情報は、注目画
素を含むディザマトリクス適応領域の左端にブロックノ
イズが存在し補正を要する場合は正、そうでない場合は
偽となる。該当するマクロブロックの輝度成分のDCレ
ベルと左側に隣接するマクロブロックの輝度成分のDC
レベルとの差を左端マクロブロック間DCレベル差と
し、該当するディザマトリクス適応領域の左端列の画素
の輝度成分の平均DCレベルと左側に隣接するディザマ
トリクス適応領域の右端列の画素の輝度成分の平均DC
レベルとのレベル差を左端ディザ間DCレベル差とす
る。対象となるディザマトリクス適応領域の左端がブロ
ック境界であり、対象となるディザマトリクス適応領域
を含むマクロブロックにおいて入力画像データにエッジ
成分がなく、左端マクロブロック間DCレベル差が微小
であり、左端ディザ間DCレベル差が左端マクロブロッ
ク間DCレベル差よりも大きい場合に、左端補正イネー
ブル情報を真とする。右端DC補正量は対象となるディ
ザマトリクス適応領域における右端ディザ間DCレベル
差の1/2の値とする。同様に左端DC補正量は対象と
なるディザマトリクス適応領域における左端ディザ間D
Cレベル差の1/2の値とする。
【0026】次に、パターン選択手段102の動作につ
いて説明する。パターン選択手段102は、パターン切
り替え情報よりディザマトリクスの境界情報を得て、デ
ィザマトリクス適応領域ごとにディザパターンを選択
し、選択ディザパターンとして出力する。ディザパター
ンの選択は図4に示すディザパターン選択マトリクスに
基づいて行う。選択するディザパターンは、前述の図2
に示すものである。
【0027】右端補正イネーブル情報と左端補正イネー
ブル情報が共に偽であれば、対象となるディザマトリク
ス適応領域にはブロックノイズはないものと判断し、デ
ィザパターン1を出力する。
【0028】右端補正イネーブル情報が真、左端補正イ
ネーブル情報が偽の場合、対象となるディザマトリクス
適応領域の右端にブロックノイズが発生していると判断
し、このブロックノイズを補正しうるディザパターンを
選択する。右端DC補正量が3以上の時はディザパター
ン3を選択し、右端DC補正量が−3以下の時はディザ
パターン2を選択する。
【0029】右端補正イネーブル情報が偽、左端補正イ
ネーブル情報が真の場合、対象となるディザマトリクス
適応領域の左端にブロックノイズが発生していると判断
し、このブロックノイズを補正しうるディザパターンを
選択する。左端DC補正量が3以上の時はディザパター
ン5を選択し、左端DC補正量が−3以下の時はディザ
パターン4を選択する。
【0030】本実施の形態ではパターンの選択にはパタ
ーン選択テーブルを用いたが、その他の方法によって実
現しても問題はない。加算器201は、入力画像データ
に選択ディザパターンを加算し出力画像データとして出
力する。
【0031】このように本実施の形態によれば、パター
ン切り替え情報発生手段103においてブロック境界に
おけるブロックノイズの有無を判定しその情報をノイズ
パターン情報とパターン切り替え情報として出力し、こ
れら2つの情報に基づきパターン選択情報102では、
ブロックノイズを打ち消す効果のあるディザパターンを
選択し出力する。これにより入力画像データにローパス
フィルタ処理を行うことなしに、ディザ処理と同時にブ
ロックノイズを低減することがてきる。
【0032】なお、上記実施の形態では、ブロック境界
におけるブロックノイズの判定及び除去を水平方向に対
してのみ行っている。しかしながら同様の処理を垂直方
向に対して行うことも可能である。
【0033】(実施の形態2)図5は本発明の実施の形
態2のディザ処理装置の構成を示すブロック図である。
この映像処理装置は、パターン発生手段105、バイア
ス情報発生手段104、加算器201、202を有して
いる。この装置の入力画像データはMPEG等の離散コサイ
ン変換を用いた圧縮映像を伸張した信号であり、出力画
像データは外部の表示デバイス等へ送出される。パター
ン発生手段105は、入力画像データに付加するディザ
パターンを発生するものである。バイアス情報発生手段
104は、入力画像データとブロック境界情報からバイ
アス情報を作成するものである。加算器202は、ディ
ザパターンとバイアス情報を加算しバイアス補正済みデ
ィザパターンとして出力する第1の加算器である。加算
器201は入力画像データとバイアス補正済みディザパ
ターンを加算し出力画像データとして出力する第2の加
算器である。
【0034】以上のように構成されたディザ処理装置の
動作を以下に説明する。パターン発生手段105は、デ
ィザパターンを発生する。本実施の形態ではパターン発
生手段105で発生するディザパターンは、4×4サイ
ズのハーフトーンであり、前述の図2のディザパターン
1と同じである。このディザパターンについては特に限
定する必要はない。
【0035】入力画像データに対するディザパターンの
境界は、ブロック境界情報を元に決定する。ブロック境
界情報は、MPEG等の離散コサイン変換を用いた圧縮映像
を伸張した入力画像データのマクロブロックの境界位置
を示す。
【0036】ブロック境界情報の取得手段については特
に言及しない。本実施の形態を含む画像表示システムが
データイネーブル等の画像データ表示領域を明示する情
報を有し、かつ圧縮映像を伸張した入力画像データが拡
大縮小等の処理を行っていない場合であれば、表示の先
頭からマクロブロックの大きさの間隔でブロック境界が
あると判断できる。
【0037】また、本実施の形態を含む画像表示システ
ムが、内部に圧縮映像を伸張するデコーダ等を有してい
れば、このデコーダからブロック境界情報を取得するこ
とも可能である。また、入力画像データの特徴からブロ
ック境界を推定するものであってもよい。いずれの場合
であっても、表示画像におけるマクロブロックとディザ
マトリクスは、前述の図3に示すような位置関係をとな
るように配置する。本実施の形態ではディザマトリクス
は4×4のサイズであり、各マクロブロックのエリアに
はそれぞれ4つのディザマトリクスが存在する。入力画
像データに対して1つのディザパターンを適応する画素
エリアをディザマトリクス適応領域とする。
【0038】次にバイアス情報発生手段104の動作に
ついて説明する。バイアス情報発生手段104は、入力
画像データとブロック境界情報からバイアス情報を作成
する。処理対象となる注目画素がブロック境界であるか
否かをブロック境界情報を元に調べる。注目画素がブロ
ック境界である場合には、さらにそこにブロックノイズ
が存在しているか否かを調べる。
【0039】注目画素がマクロブロックの右端のブロッ
ク境界である場合、注目画素が属するマクロブロックの
輝度成分のDCレベルと右側に隣接する輝度成分のDC
レベルとの差を右端マクロブロック間DCレベル差と
し、注目画素の輝度成分のDCレベルと右側に隣接する
画素の輝度成分のDCレベルとのレベル差を右端画素間
DCレベル差とする。
【0040】対象となる注目画素がブロック境界であ
り、対象となる注目画素を含むマクロブロックにおいて
入力画像データにエッジ成分がなく、右端マクロブロッ
ク間DCレベル差が微小であり、右端画素間DCレベル
差が右端マクロブロック間DCレベル差よりも大きい場
合には、対象となる注目画素はDCレベルの補正が必要
であると判断し、その補正量をバイアス情報として出力
する。バイアス情報は、右端画素間DCレベル差の1/
2の値とする。
【0041】注目画素がマクロブロックの左端のブロッ
ク境界である場合、同様に注目画素が属するマクロブロ
ックの輝度成分のDCレベルと左側に隣接する輝度成分
のDCレベルとの差を左端マクロブロック間DCレベル
差とし、注目画素の輝度成分のDCレベルと左側に隣接
する画素の輝度成分のDCレベルとのレベル差を左端画
素間DCレベル差とする。
【0042】対象となる注目画素がブロック境界であ
り、対象となる注目画素を含むマクロブロックにおいて
入力画像データにエッジ成分がなく、左端マクロブロッ
ク間DCレベル差が微小であり、左端画素間DCレベル
差が左端マクロブロック間DCレベル差よりも大きい場
合には、対象となる注目画素はDCレベルの補正が必要
であると判断し、その補正量をバイアス情報として出力
する。バイアス情報は、左端画素間DCレベル差の1/
2の値とする。
【0043】加算器202は、前述のパターン発生手段
105より発生されたディザパターンに、バイアス情報
を加算しバイアス付きディザパターンとして出力する。
加算器201は入力画像データにバイアス付きディザパ
ターンを加算し出力画像データとして出力する。但し、
入力画像データがRGBデータである場合には、加算器
202において、バイアス情報に対してY−RGB変換
を行い、RGB毎のバイアス情報を求める。RGB毎の
バイアス情報とディザパターンとを加算しRGB毎のバ
イアス付きディザパターンを出力する。加算器201で
は入力画像データに対して、RGB毎のバイアス付きデ
ィザパターンを加算する。
【0044】このように本実施の形態によれば、バイア
ス情報発生手段104においてブロック境界におけるブ
ロックノイズの有無を判定しそれを補正する情報をバイ
アス情報として出力し、加算器202においてディザパ
ターンとバイアス情報を加算しバイアス付きディザパタ
ーンとして出力する。このバイアス付きディザパターン
は、入力画像データのブロックノイズを補正するバイア
スが加算されている。これにより入力画像データにロー
パスフィルタ処理を行うことなしに、ディザ処理と同時
にブロックノイズを低減することがてきる。
【0045】なお、上記実施の形態では、ブロック境界
におけるブロックノイズの判定及び除去を水平方向に対
してのみ行っている。しかしながら同様の処理を垂直方
向に対して行うことも可能である。
【0046】(実施の形態3)図6は本発明の実施の形
態3のディザ処理装置の構成を示すブロック図である。
この映像処理装置は、パターン発生手段105、バイア
ス情報発生手段104、ローパスフィルタ106、加算
器201、202を有している。この装置は、実施の形
態2のディザ処理装置にローパスフィルタ106を付加
したものである。なおその他構成は実施の形態2と同様
であるので説明を省略する。
【0047】ローパスフィルタ106は、バイアス情報
発生手段104から出力されるバイアス情報に対してロ
ーパスフィルタ処理を行いその結果をフィルタ処理済み
バイアス情報として出力する。加算器202は、パター
ン発生手105より発生されたディザパターンに、フィ
ルタ処理済みバイアス情報を加算しバイアス付きディザ
パターンとして出力する。加算器201は入力画像デー
タにバイアス付きディザパターンを加算し出力画像デー
タとして出力する。
【0048】このように本実施の形態によれば、ローパ
スフィルタ106はバイアス情報の急激な変化を緩和
し、加算器202、加算器201を経て出力される出力
画像データの急激な映像変化を緩和することができる。
【0049】なお、上記実施の形態では、ブロック境界
におけるブロックノイズの判定及び除去を水平方向に対
してのみ行っている。しかしながら同様の処理を垂直方
向に対して行うことも可能である。
【0050】(実施の形態4)図7は本発明の実施の形
態4のディザ処理装置の構成を示すブロック図である。
この映像処理装置は、パターン発生手段105、バイア
ス情報及び隣接画素情報発生手段107、条件判定付き
ローパスフィルタ108、加算器201、202を有し
ている。この装置は、実施の形態3のディザ処理装置の
バイアス情報発生手段104をバイアス情報及び隣接画
素情報発生手段107に置き換え、ローパスフィルタ1
06を条件判定付きローパスフィルタ108に置き換え
たものである。その他構成は実施の形態2と同様である
ので、説明を省略する。
【0051】バイアス情報及び隣接画素情報発生手段1
07は、入力画像データとブロック境界情報からバイア
ス情報と隣接画素情報を作成する。バイアス情報の作成
方法は実施の形態2及び実施の形態3と同様なので、説
明を省略し、隣接画素情報の作成方法について以下に説
明する。隣接画素情報には、右側緩和イネーブル情報と
左側緩和イネーブル情報の2つがある。注目画素がマク
ロブロックの右端のブロック境界である場合、実施の形
態2で示した方法に基づき、バイアス情報を作成する。
即ち注目画素がブロックノイズの発生個所であるとき、
バイアス情報は右端画素間DCレベル差の1/2の値と
する。
【0052】さらに注目画素とその左側に隣接する画素
の輝度DCレベルの差を左隣接輝度レベル差とし、注目
画素の輝度DCレベルにバイアス情報を加算したものと
注目画素の左側に隣接する画素の輝度DCレベルの差を
左補正後隣接輝度レベル差とする。左補正後隣接輝度レ
ベル差が左隣接輝度レベル差よりも大きい場合、左側緩
和イネーブル情報を正とする。
【0053】また注目画素がマクロブロックの左端のブ
ロック境界である場合、実施の形態2で示した方法に基
づき、バイアス情報を作成する。即ち注目画素がブロッ
クノイズの発生個所であるとき、バイアス情報は左端画
素間DCレベル差の1/2の値とする。
【0054】さらに注目画素とその右側に隣接する画素
の輝度DCレベルの差を右隣接輝度レベル差とし、注目
画素の輝度DCレベルにバイアス情報を加算したものと
注目画素の左側に隣接する画素の輝度DCレベルの差を
右補正後隣接輝度レベル差とする。右補正後隣接輝度レ
ベル差が右隣接輝度レベル差よりも大きい場合、右側緩
和イネーブル情報を正とする。
【0055】条件判定付きローパスフィルタ108は、
隣接画素情報に応じてバイアス情報及び隣接画素情報発
生手段107から出力されるバイアス情報に対してロー
パスフィルタ処理を行い、その結果をフィルタ処理済み
バイアス情報として出力する。前述のとおり、隣接画素
情報には、右側緩和イネーブル情報と左側緩和イネーブ
ル情報の2つがある。右側緩和イネーブル情報が正であ
れば、注目画素と右側の近傍近傍の画素に対応するバイ
アス情報に対してローパスフィルタ処理を行い、フィル
タ処理済みバイアス情報として出力する。左側緩和イネ
ーブル情報が正であれば、注目画素と左側の近傍近傍の
画素に対応するバイアス情報に対してローパスフィルタ
処理を行い、フィルタ処理済みバイアス情報として出力
する。
【0056】加算器202は、パターン発生手105よ
り発生されたディザパターンに、フィルタ処理済みバイ
アス情報を加算しバイアス付きディザパターンとして出
力する。加算器201は入力画像データにバイアス付き
ディザパターンを加算し出力画像データとして出力す
る。
【0057】このように本実施の形態によれば、条件判
定付きローパスフィルタ108は、バイアス情報が急激
に変化する場合にのみ選択的にこれを緩和し、加算器2
02、加算器201を経て出力される出力画像データの
急激な映像変化を緩和することができる。
【0058】なお、上記実施の形態では、ブロック境界
におけるブロックノイズの判定及び除去を水平方向に対
してのみ行っている。しかしながら同様の処理を垂直方
向に対して行うことも可能である。
【0059】(実施の形態5)図8は本発明の実施の形
態5のディザ処理装置の構成を示すブロック図である。
この映像処理装置は、パターン発生手段101、最小誤
差パターン選択手段109、加算器201を有してい
る。この装置の入力画像データはMPEG等の離散コサイン
変換を用いた圧縮映像を伸張した信号であり、出力画像
データは外部の表示デバイス等へ送出される。パターン
発生手段101は、2つ以上の複数のディザパターンを
発生する。最小誤差パターン選択手段109は、入力画
像データに基づきパターン発生手段101で発生した複
数のパターンから1つのパターンを選択し、選択ディザ
パターンとして出力する。加算器201は入力画像デー
タに選択ディザパターンを加算し、出力画像データとし
て出力する。
【0060】以上のように構成されたディザ処理装置の
動作を以下に説明する。パターン発生手段101は、2
つ以上の複数のディザパターンを発生する。本実施の形
態では内部のパターンは3つとする。しかしながらこの
数は特に限定するものではなく、パターン数はこれより
多くても少なくても特に問題はない。パターンについて
は、ハーフトーン、スクリュー、マイヤー等の一般的に
良く用いられるパターンでも、前述の実施の形態1で用
いたパターンでも実現可能である。用いるパターンにつ
いても特に限定するものではない。
【0061】次に最小誤差パターン選択手段109につ
いて説明する。図9に本発明の実施の形態5における最
小誤差パターン選択手段におけるパターン選択方法を示
す。処理対象となる入力画像データに対して、1つのデ
ィザパターンを適応する画素エリアをディザマトリクス
適応領域とする。最小誤差パターン選択手段109は、
ディザマトリクス適応領域に含まれる各々の画素の輝度
値を求める。
【0062】さらにパターン発生手段101で発生した
複数パターンの夫々とこのディザマトリクス適応領域の
画像データとを加算する。本実施の形態では4×4画素
のディザマトリクスを3つ用意しているので、3組の加
算結果を作成する。この加算結果をディザマトリクス適
応領域加算結果とする。また各々のディザマトリクス適
応領域加算結果は16画素のデータが含まれる。ディザ
マトリクス適応領域における入力画像データのすべての
画素夫々とディザマトリクス適応領域加算結果に含まれ
るすべての画素夫々について、マトリクスの同じ位置の
画素同士を夫々減算し2乗和をとる。 即ち、入力データをD(0,0)〜D(3,3) ディザパターン1をP1(0,0)〜P1(3,3) ディザパターン2をP2(0,0)〜P1(3,3) ディザパターン3をP3(0,0)〜P1(3,3) とすると、Σ{D((i,j)−P1(i,j))2 } Σ{D((i,j)−P2(i,j))2 } Σ{D((i,j)−P3(i,j))2 } を求める。
【0063】すべてのディザパターンについでこの処理
を行い、2乗和がもっとも小さくなるディザパターンを
求める。2乗和がもっとも小さくなるディザパターン
を、処理対象となるディザマトリクス適応領域における
入力画像データに対して付加するディザパターン、即ち
選択ディザパターンとして出力する。加算器201は入
力画像データに選択ディザパターンを加算し出力画像デ
ータとして出力する。
【0064】このように本実施の形態によれば、ノイズ
成分が多い入力画像データに対してノイズを強調しない
ディザパターンを選択的に加算することができる。
【0065】なお、上記実施の形態では、ブロック境界
におけるブロックノイズの判定及び除去を水平方向に対
してのみ行っている。しかしながら同様の処理を垂直方
向に対して行うことも可能である。
【0066】
【発明の効果】以上のように本発明のディザ処理装置に
よれば、離散コサイン変換によって圧縮された映像信号
を伸張する際に生じるブロックノイズを軽減する機能を
有するディザ処理装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1によるディザ処理装置の
構成図である。
【図2】本発明の実施の形態1におけるパターン発生手
段で発生するパターンである。
【図3】本発明の実施の形態1おけるマクロブロックと
ディザマトリクスの位置関係である。
【図4】本発明の実施の形態1おけるディザパターン選
択マトリクスである。
【図5】本発明の実施の形態2によるディザ処理装置の
構成図である。
【図6】本発明の実施の形態3によるディザ処理装置の
構成図である。
【図7】本発明の実施の形態4によるディザ処理装置の
構成図である。
【図8】本発明の実施の形態5によるディザ処理装置の
構成図である。
【図9】本発明の実施の形態5における最小誤差パター
ン選択手段におけるパターン選択方法である。
【符号の説明】
101 パターン発生手段 102 パターン選択手段 103 パターン切り替え情報発生手段 104 バイアス情報発生手段 105 パターン発生手段 106 ローパスフィルタ 107 バイアス情報及び隣接画素情報発生手段 108 条件判定付きローパスフィルタ 109 最小誤差パターン選択手段 201 加算器 202 加算器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 1/41 H04N 1/40 101C Fターム(参考) 5B057 CA08 CB07 CB16 CE05 CE06 CG02 CH09 CH18 DA17 DB09 DC30 DC36 5C059 KK03 LA00 MA00 MA23 TA01 TA68 TB07 TC33 TC42 TD03 TD05 TD11 UA05 5C077 LL04 LL19 MP01 NN08 PP02 RR09 5C078 AA06 BA57 CA21 DA02 5J064 AA01 BA16 BB07 BC08 BC11 BD01

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基準となるディザパターンと前記ディザ
    パターンを構成する一部または全ての画素各々に対して
    特定のオフセットを加算または減算することで作成した
    複数のディザパターンとを発生させるパターン発生手段
    と、 ブロック境界情報が示す離散コサイン変換のマクロブロ
    ックの境界と処理対象となる離散コサイン変換により復
    号された入力画像データに付加するディザパターンの境
    界とが一致するよう配置したディザマトリクスの境界に
    おいて、パターン切り替え情報を出力し、かつ処理対象
    となる前記入力画像データを含むディザパターンにおい
    てブロックノイズが発生しているか否かと発生している
    場合にはブロックノイズのパターンをノイズパターン情
    報として出力するパターン切り替え情報発生手段と、 前記パターン切り替え情報が示す画像表示位置において
    前記ノイズパターン情報に応じて前記パターン発生手段
    にて発生した複数の前記ディザパターンから最適なパタ
    ーンを選択し選択ディザパターンとして出力するパター
    ン選択手段と、 前記選択ディザパターンと前記入力画像データと加算し
    出力画像データとして出力する加算器と、を備えること
    を特徴とするディザ処理装置。
  2. 【請求項2】 ブロック境界情報が示す離散コサイン変
    換のマクロブロックの境界と処理対象となる離散コサイ
    ン変換により復号された入力画像データに付加するディ
    ザパターンの境界とが一致するようにディザパターンを
    発生するパターン発生手段と、 前記入力画像データと前記ブロック境界情報から処理対
    象となる入力画像データを含むディザマトリクスにおい
    てブロックノイズが発生している場合にはブロックノイ
    ズを補正するバイアスをバイアス情報として出力するバ
    イアス情報発生手段と、 前記バイアス情報と前記ディザパターンを加算しバイア
    ス付きディザパターンとして出力する第1の加算器と、 前記バイアス付きディザパターンと前記入力画像データ
    を加算し出力画像データとして出力する第2の加算器
    と、を備えることを特徴とするディザ処理装置。
  3. 【請求項3】 前記バイアス情報発生手段から出力され
    るバイアス情報に対してローパスフィルタ処理を施し、
    フィルタ処理済バイアス情報として出力するローパスフ
    ィルタを付加することを特徴とする請求項2記載のディ
    ザ処理装置。
  4. 【請求項4】 ブロック境界情報が示す離散コサイン変
    換のマクロブロックの境界と処理対象となる離散コサイ
    ン変換により復号された入力画像データに付加するディ
    ザパターンの境界とが一致するようにディザパターンを
    発生するパターン発生手段と、 離散コサイン変換により復号された入力画像データとブ
    ロック境界情報に基づき処理対象となる入力画像データ
    を含むディザマトリクスにおいてブロックノイズが発生
    している場合にはブロックノイズを補正するバイアスを
    バイアス情報として出力し、入力画像データにおいてブ
    ロックノイズが発生している注目画素と注目画素に隣接
    する隣接画素との輝度差よりも注目画素の輝度値と対応
    するバイアス情報とを加算した値と注目画素に隣接する
    隣接画素との輝度差が大きい場合には、注目画素の近傍
    に相当するバイアス情報に対するローパスフィルタ処理
    をイネーブルにすることを示す隣接画素情報を出力する
    バイアス情報及び隣接画素情報発生手段と、 隣接画素情報がイネーブルの個所のみに対して前記バイ
    アス情報発生手段から出力されるバイアス情報にローパ
    スフィルタ処理を行い、イネーブルでない個所にはバイ
    アス情報にローパスフィルタ処理を行わずにフィルタ処
    理済みバイアス情報として出力する条件判定付きローパ
    スフィルタと、 前記バイアス情報と前記ディザパターンを加算しバイア
    ス付きディザパターンとして出力する第1の加算器と、 前記バイアス付きディザパターンと前記入力画像データ
    を加算し出力画像データとして出力する第2の加算器
    と、を備えることを特徴とするディザ処理装置。
  5. 【請求項5】 異なる複数のディザパターンを発生する
    パターン発生手段と、 処理対象となる1つのパターンを付加する画素範囲の入
    力画像データに対して前記異なる複数のディザパターン
    を夫々付加した結果の各画素のデータと、前記処理対象
    となる1つのパターンを付加する画素範囲の入力画像デ
    ータとを内部アルゴリズムに基づき比較し、前記複数の
    ディザパターンの中からひとつのディザパターンを選択
    し選択ディザパターンとして出力する最小誤差パターン
    選択手段と、 前記選択ディザパターンと前記入力画像データと加算し
    出力画像データとして出力する加算器と、を備えること
    を特徴とするディザ処理装置。
JP2001165032A 2001-05-31 2001-05-31 ディザ処理装置 Expired - Fee Related JP3730538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001165032A JP3730538B2 (ja) 2001-05-31 2001-05-31 ディザ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001165032A JP3730538B2 (ja) 2001-05-31 2001-05-31 ディザ処理装置

Publications (2)

Publication Number Publication Date
JP2002359845A true JP2002359845A (ja) 2002-12-13
JP3730538B2 JP3730538B2 (ja) 2006-01-05

Family

ID=19007758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001165032A Expired - Fee Related JP3730538B2 (ja) 2001-05-31 2001-05-31 ディザ処理装置

Country Status (1)

Country Link
JP (1) JP3730538B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085432A (ko) * 2003-03-31 2004-10-08 주식회사 대우일렉트로닉스 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법
WO2004114531A2 (en) * 2003-06-19 2004-12-29 Sarnoff Corporation Method and apparatus for providing a noise estimation for automatic selection of dither patterns in low frequency watermarks
JP2006115380A (ja) * 2004-10-18 2006-04-27 Sony Corp 画像処理装置および処理方法
JP2007503166A (ja) * 2003-08-20 2007-02-15 トムソン ライセンシング アーティファクト低減方法及びデコーダ装置
US7756288B2 (en) 2003-05-29 2010-07-13 Jeffrey Lubin Method and apparatus for analog insertion of low frequency watermarks
JP4829893B2 (ja) * 2004-11-23 2011-12-07 トムソン ライセンシング 低計算量のフィルム粒子シミュレーション技術
US8150206B2 (en) 2004-03-30 2012-04-03 Thomson Licensing Method and apparatus for representing image granularity by one or more parameters
US8447127B2 (en) 2004-10-18 2013-05-21 Thomson Licensing Film grain simulation method
JP2013530556A (ja) * 2010-04-06 2013-07-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 3dノイズの視認性の低減
US9177364B2 (en) 2004-11-16 2015-11-03 Thomson Licensing Film grain simulation method based on pre-computed transform coefficients
US10715834B2 (en) 2007-05-10 2020-07-14 Interdigital Vc Holdings, Inc. Film grain simulation based on pre-computed transform coefficients

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085432A (ko) * 2003-03-31 2004-10-08 주식회사 대우일렉트로닉스 디더링을 위한 랜덤 디더 패턴 발생 장치 및 그 방법
US7756288B2 (en) 2003-05-29 2010-07-13 Jeffrey Lubin Method and apparatus for analog insertion of low frequency watermarks
WO2004114531A2 (en) * 2003-06-19 2004-12-29 Sarnoff Corporation Method and apparatus for providing a noise estimation for automatic selection of dither patterns in low frequency watermarks
WO2004114531A3 (en) * 2003-06-19 2006-09-14 Sarnoff Corp Method and apparatus for providing a noise estimation for automatic selection of dither patterns in low frequency watermarks
JP2007503166A (ja) * 2003-08-20 2007-02-15 トムソン ライセンシング アーティファクト低減方法及びデコーダ装置
US8150206B2 (en) 2004-03-30 2012-04-03 Thomson Licensing Method and apparatus for representing image granularity by one or more parameters
JP2006115380A (ja) * 2004-10-18 2006-04-27 Sony Corp 画像処理装置および処理方法
WO2006043392A1 (ja) * 2004-10-18 2006-04-27 Sony Corporation 画像処理装置および処理方法
JP4543873B2 (ja) * 2004-10-18 2010-09-15 ソニー株式会社 画像処理装置および処理方法
CN102088600A (zh) * 2004-10-18 2011-06-08 索尼株式会社 图像处理装置与图像处理方法
US8139648B2 (en) 2004-10-18 2012-03-20 Sony Corporation Image processing apparatus and image processing method
AU2005297645B2 (en) * 2004-10-18 2009-12-24 Sony Corporation Image processing device and processing method
US8447127B2 (en) 2004-10-18 2013-05-21 Thomson Licensing Film grain simulation method
US8681878B2 (en) 2004-10-18 2014-03-25 Sony Corporation Image processing apparatus and image processing method
US9177364B2 (en) 2004-11-16 2015-11-03 Thomson Licensing Film grain simulation method based on pre-computed transform coefficients
JP4829893B2 (ja) * 2004-11-23 2011-12-07 トムソン ライセンシング 低計算量のフィルム粒子シミュレーション技術
US8472526B2 (en) 2004-11-23 2013-06-25 Thomson Licensing Low-complexity film grain simulation technique
US10715834B2 (en) 2007-05-10 2020-07-14 Interdigital Vc Holdings, Inc. Film grain simulation based on pre-computed transform coefficients
JP2013530556A (ja) * 2010-04-06 2013-07-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 3dノイズの視認性の低減

Also Published As

Publication number Publication date
JP3730538B2 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR100993990B1 (ko) 사전계산된 샘플들의 모자이크에 의한 필름 그레인시뮬레이션 방법
JP2006157481A (ja) 画像符号化装置及びその方法
JP3730538B2 (ja) ディザ処理装置
JP2006129105A (ja) 視覚処理装置、視覚処理方法、視覚処理プログラムおよび半導体装置
JP2005142891A (ja) 画像処理方法及び画像処理装置
US8031945B2 (en) Image-processing device, image-processing method, program of image-processing method, and recording medium recording program of image-processing method
JP4658875B2 (ja) 画像処理装置
JP4380498B2 (ja) ブロック歪み低減装置
JP2007336075A (ja) ブロック歪み低減装置
JP2003069859A (ja) 動きに適応した動画像処理
JP4101329B2 (ja) ブロック歪み除去フィルタ、画像処理装置および画像信号のフィルタリング方法
JPH0927955A (ja) 画像処理装置
JPH11298898A (ja) ブロック歪低減回路
JPH0944648A (ja) 画像処理装置及び画像処理方法
JP2005295371A (ja) ブロックノイズ除去装置
JP2005151385A (ja) 画像処理装置および画像処理方法、プログラム、並びに記録媒体
JP4083043B2 (ja) 符号化ノイズ除去装置
JP2004007399A (ja) モスキートノイズ除去方法
JP3930360B2 (ja) 動画像復号装置
JP2010193515A (ja) 画像処理方法
JP2003153262A (ja) モスキート歪み低減方法とモスキート歪み低減装置
KR20030014699A (ko) 디지털 이미지들을 후처리하기 위한 장치 및 방법
JPH0993580A (ja) 画像復号化装置
JP2004336478A (ja) 画像処理装置
JP4111108B2 (ja) 画像処理装置及び方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees