JP2002359339A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JP2002359339A
JP2002359339A JP2002078404A JP2002078404A JP2002359339A JP 2002359339 A JP2002359339 A JP 2002359339A JP 2002078404 A JP2002078404 A JP 2002078404A JP 2002078404 A JP2002078404 A JP 2002078404A JP 2002359339 A JP2002359339 A JP 2002359339A
Authority
JP
Japan
Prior art keywords
lead frame
circuit board
manufacturing
masking
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002078404A
Other languages
English (en)
Other versions
JP3922058B2 (ja
Inventor
Tetsuya Tsumura
哲也 津村
Shizuo Furuyama
静夫 古山
Katsumi Tabuchi
勝美 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002078404A priority Critical patent/JP3922058B2/ja
Publication of JP2002359339A publication Critical patent/JP2002359339A/ja
Application granted granted Critical
Publication of JP3922058B2 publication Critical patent/JP3922058B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 リードフレームとの密着面における熱硬化性
組成物の剥離の発生を防ぐことができる回路基板の製造
方法を提供することを目的とするものである。 【解決手段】 導電性の金属材よりなる板状のリードフ
レーム13の少なくとも片面にマスキング18を施し、
前記リードフレーム13の前記マスキング18をした表
面を除く全面をめっき14し、その後、前記リードフレ
ーム13の回路形成部に貫通孔(後加工孔)19を加工
して所定パターンを形成し、前記マスキング18をした
前記リードフレーム13の片面側と前記貫通孔(後加工
孔)19に絶縁材よりなる熱硬化性組成物16を形成し
てなる回路基板の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器における
大電力回路などに使用される、放熱性の優れた回路基板
(熱伝導性基板または高放熱性基板)の製造方法に関す
るものである。
【0002】
【従来の技術】近年、電子機器の高性能化、小型化の要
求にともない、半導体の高密度化や高機能化が要求され
ている。
【0003】これにより、それらを実装するための回路
基板もまた小型高密度で、かつ、熱伝導性、放熱性の優
れた構造が必要となる。このため、熱硬化性樹脂に無機
の熱伝導性フィラーを充填した熱硬化性組成物を、リー
ドフレームや放熱用金属板と一体化した回路基板(熱伝
導性基板または高放熱性基板)が提案されていた。
【0004】従来における回路基板の製造方法を、図3
の製造概要摸式工程図を用いて説明する。すなわち図3
において、1は少なくとも片面を粗面化した銅やその合
金などの金属板材でなる基材、2は絶縁性、耐熱性およ
び耐薬品性を有するレジストであり、印刷により所定の
パターンを形成し、熱あるいは紫外線により硬化してい
る。
【0005】そして、4は所定箇所に施される半田めっ
き、5はリードフレーム3を形成するために打抜きなど
により形成された加工孔、6は熱硬化性樹脂に熱伝導性
フイラーを充填した熱硬化性組成物、7は熱電導性の良
い鉄、銅、アルミニウムあるいはそれらの合金などの金
属材でなる放熱用金属板である。
【0006】まず、図3(a)に示すように、帯状板形
状の基材1の片面を粗面化する(図示せず)。その後、
図3(b)に示すように、基材1の粗面化された上面に
基材1表面を保護するレジスト2を印刷し、熱あるいは
紫外線により硬化させて所定パターンを形成する。
【0007】そして図3(c)に示すように、基材1に
プレス打抜きなどにより加工孔5を施して回路形成部と
端子部を構成し、所定のリードフレーム3を形成する。
続いて、図3(d)に示すようにレジスト2の部分を除
いたリードフレーム3全体に、半田めっき4を施す。
【0008】次に図3(e)に示すように、次工程にお
ける熱硬化性組成物6との密着性を向上させるため、サ
ンドブラストなどによる粒子の打撃により、リードフレ
ーム3における回路形成部の裏面(下面)の不要な半田
めっき4を除去する。
【0009】そして、図3(f)に示すように、リード
フレーム3の回路形成部の裏面に熱硬化性組成物6を介
して放熱性金属板7を積層し、加熱加圧してそれらを一
体化させる。その後、必要であれば所定の電子部品やデ
バイスを回路形成部(表面)に実装して回路基板を完成
させるのであった。
【0010】
【発明が解決しようとする課題】しかしながら、前記従
来の回路基板の製造方法では、リードフレーム3の回路
形成部をプレス打抜きした後に半田めっき4を施すた
め、リードフレーム3の打抜き加工切断面にも半田めっ
き4が施されてしまう。それにより、そのリードフレー
ム3に熱硬化性組成物6を一体成形する際の加熱によ
り、半田めっき4が溶融し、半田めっき4を介した熱硬
化性組成物6とリードフレーム3との接合強度が低下
し、その接合面で剥離が生じ、また、その剥離部の熱伝
導性を低下させるという問題点を有していた。
【0011】本発明は、前記課題を解決しようとするも
のであり、リードフレームとの接合面において熱硬化性
組成物が剥離することのない、信頼性の高い回路基板の
製造方法を提供することを目的とするものである。
【0012】
【課題を解決するための手段】前記課題を解決するため
に本発明の回路基板の製造方法は、以下の構成を有す
る。
【0013】本発明の請求項1記載の発明は、導電性の
金属材よりなる板状のリードフレームの少なくとも片面
にマスキングを行い、前記リードフレームの前記マスキ
ングをした表面を除く全面をめっきし、その後、前記リ
ードフレームの回路形成部に貫通孔を加工して所定パタ
ーンを形成し、前記マスキングをした前記リードフレー
ムの片面側と前記貫通孔に絶縁材よりなる熱硬化性組成
物を形成してなる回路基板の製造方法であり、貫通孔お
よびマスキングをした表面において、めっきを介するこ
となくリードフレームと熱硬化性組成物とを直接的に接
合することにより、リードフレームと熱硬化性組成物と
の接合強度を高くすることができ、また、マスキングし
た回路形成部はめっき処理により係わる作業で損傷ある
いは汚染されることを防止することでができるという作
用効果を有する。
【0014】本発明の請求項2記載の発明は、リードフ
レームが少なくともその片面を粗面化しているものであ
り、後工程における部材(熱硬化性組成物)との密着性
がさらに向上することができるという作用効果を有す
る。
【0015】本発明の請求項3記載の発明は、サンドペ
ーパーの粗化材をリードフレームの表面に当接し、前記
リードフレームの表面に平行方向に前記サンドペーパー
の粗化材を摺動して前記リードフレームの表面を粗面化
することを特徴とする請求項2記載の回路基板の製造方
法であり、粗面化する際のリードフレームの表面に垂直
な方向へ負荷を低減することにより、リードフレームの
反りなどの変形を防止するという作用効果を有する。
【0016】本発明の請求項4記載の発明は、リードフ
レームの両面を、同一の表面粗さに粗面化することを特
徴とする請求項2記載の回路基板の製造方法であり、両
面を同じように粗面化することにより、リードフレーム
を変形させること無く、リードフレームの加工精度を向
上させることができるという作用効果を有する。
【0017】本発明の請求項5記載の発明は、回路形成
部の所定パターンをエッチングあるいはレーザ加工によ
り形成してなる請求項1記載の回路基板の製造方法であ
り、リードフレームを変形させることなく、容易に所定
パターンを加工形成することができるという作用効果を
有する。
【0018】本発明の請求項6記載の発明は、リードフ
レームのマスキングを、マスキングテープの貼付あるい
はレジスト印刷により行うことを特徴とする請求項1記
載の回路基板の製造方法であり、リードフレームの必要
箇所のみ容易にマスキングをすることができるという作
用効果を有する。
【0019】本発明の請求項7記載の発明は、リードフ
レームのめっきは、半田めっき、あるいはニッケル下地
めっきと半田めっきにより構成されることを特徴とする
請求項1記載の回路基板の製造方法であり、半田の密着
性を高め、デバイスなどの電子部品の実装性を向上させ
ることができるという作用効果を有する。
【0020】本発明の請求項8記載の発明は、リードフ
レームにマスキングを行い、前記リードフレームの前記
マスキングをした表面を除く全面をめっきし、その後、
所定パターンの端子部を前記リードフレームに形成して
なる請求項1記載の回路基板の製造方法であり、端子部
を形成する際に、回路形成部の損傷を防止することがで
きるという作用効果を有する。
【0021】本発明の請求項9記載の発明は、リードフ
レームの回路形成部に所定パターンを加工形成した後、
マスキングを除去する請求項1記載の回路基板の製造方
法であり、回路形成部に所定パターンを化工形成する際
に、マスキングした表面の損傷を防止し、熱硬化性組成
物を確実にリードフレーム表面に形成することができる
という作用効果を有する。
【0022】本発明の請求項10記載の発明は、リード
フレームが、銅あるいは銅の合金材よりなることを特徴
とする請求項1記載の回路基板の製造方法であり、電気
的特性および熱伝導性が優れたリードフレームが形成で
きるという作用効果を有する。
【0023】本発明の請求項11記載の発明は、後加工
による貫通孔をリードフレームの硬化性組成物設置側か
ら例えば打抜きにより加工したものである。
【0024】そしてこのように、打抜くことで熱硬化性
組成物側には湾曲面が形成されるので、後で熱硬化性組
成物をスムーズに押込むことができるようになる。
【0025】また貫通孔のリードフレームの上面側開口
部には上記打抜きによる上方への突出リブが形成され、
この突出リブはめっきの貫通孔内への流動を抑制するダ
ム的な働きをすることになる。
【0026】
【発明の実施の形態】以下、本発明の一実施の形態にお
ける回路基板の製造方法について図面を用いて説明す
る。図1は、本発明の一実施形態における回路基板の製
造方法を説明する工程図、図2はその回路基板(高放熱
性基板)の要部断面図である。
【0027】なお、従来の技術で説明した構成部材につ
いては同一の符号を付与し、詳細な説明は簡略化する。
図1において、14は半田めっき、15は加工孔であ
り、従来の技術で説明した構成部材と同じものである。
【0028】13はリードフレーム、17は放熱用金属
板、そして16は熱硬化性組成物である。また、18は
紙、樹脂あるいは金属箔材などでなるマスキング用のマ
スキングテープ、19は、エッチング、レーザ加工ある
いはプレス打抜きなどにより回路形成部に設けられる後
加工孔である。
【0029】まず、図1(a)に示す基材1の両面は、
後工程における部材との密着性を向上させるため、サン
ドペーパーの粗化材を当接し、図1(c)でリードフレ
ーム13となるパターンに対して平行方向に摺動して粗
面化を行う。なお、この際基材1の両面を同一の表面粗
さに粗面化することにより、リードフレーム13におけ
る延びなどの変形(反り)をより一層防止することがで
きる。
【0030】次に図1(b)に示すように、基材1の粗
面化された上面にレジスト2を印刷し、熱あるいは紫外
線硬化させる事により所定パターンを形成する。
【0031】その後、図1(c)に示すように、プレス
打抜きなどにより回路形成部を除いた部分に加工孔15
を設けて回路形成部1Aと端子部1Bを構成し、所定形
状のリードフレーム13を形成するのである。
【0032】続いて、図1(d)に示すように、回路形
成部の裏面部分をマスキングするために、マスキングテ
ープ18を貼付する。そして、マスキング部分を除いた
リードフレーム13全体に半田めっき14を施すのであ
る。
【0033】なお、マスキングテープ18は前記加工孔
15を加工する前に貼付しても良く、回路形成部への損
傷をより一層低減することができる。また、ニッケル下
地めっきの後半田めっき14を実施すれば、密着強度を
高めることなどのめっき性能をより向上させることがで
きる。
【0034】次に図1(e)に示すように、マスキング
テープ18を除去した後、選択的なエッチング、レーザ
加工あるいはプレス打抜きなどにより貫通孔となる後加
工孔19の加工をし、回路形成部を所定の構成に形成す
る。
【0035】なお、回路構成や構造により、マスキング
テープ18を貼付したまま、レーザ加工やプレス打抜き
などによる後加工孔19の加工を行い、その後にマスキ
ングテープ18を除去する事により、回路形成部を所定
の構成に形成する方法としてもよい。
【0036】そして、図1(f)に示すように、回路形
成部1Aに熱硬化性組成物16と放熱用金属板17を積
層し、例えば240℃で加熱加圧し、後加工孔19内に
熱硬化性組成物16を侵入させ、一体化させる。その
後、必要であればリードフレーム13の表面上のはんだ
めっき14上に所定のデバイスなどの電子部品を実装し
て完成させるのである。
【0037】なお、回路や構成などによりマスキングテ
ープ18に代えてレジストを印刷して熱あるいは紫外線
硬化によりマスキングを構成しても同じ効果を発揮する
事ができる。
【0038】図2は後加工孔19部分を示し、この後加
工孔19はこの図2に示すように基材1の図1(f)の
熱硬化性組成物16設置側から例えば打抜きにより加工
される。
【0039】そしてこの図2の下方側から打抜くことで
下面、つまり熱硬化性組成物16側には湾曲面1Cが形
成されるので、後で熱硬化性組成物16をスムーズに押
込むことができる。
【0040】また後加工孔19の基材1の上面側開口部
には上記打抜きによる上方への突出リブ1Dが形成さ
れ、この突出リブ1Dは半田めっき14の後加工孔19
内への流動を抑制するダム的な働きをすることになる。
【0041】
【発明の効果】以上のように本発明による回路基板の製
造方法によれば、リードフレームをめっきする際に、回
路形成部における貫通孔には半田めっきが施されず、し
たがって、高温に加熱する工程を経ても半田めっきが溶
融せず、熱硬化性組成物とリードフレームとを直接的に
接合し、その密着性を向上させることができるという効
果を有する。
【図面の簡単な説明】
【図1】(a)〜(f)は本発明の一実施の形態におけ
る回路基板の製造方法を説明する工程図
【図2】同後加工孔部分の要部断面図
【図3】(a)〜(f)は従来における回路基板の製造
方法を説明する工程図
【符号の説明】
1 基材 2 レジスト 3 リードフレーム 4 半田めっき(めっき) 5 加工孔 6 熱硬化性組成物 7 放熱用金属板 13 リードフレーム 14 半田めっき(めっき) 15 加工孔 16 熱硬化性組成物 17 放熱用金属板 18 マスキングテープ(マスキング) 19 後加工孔(貫通孔)
フロントページの続き (72)発明者 田渕 勝美 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F067 AA03 AA06 CA01 CC03 DA16

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 導電性の金属材よりなる板状のリードフ
    レームの少なくとも片面にマスキングを行い、前記リー
    ドフレームの前記マスキングをした表面を除く全面をめ
    っきし、その後、前記リードフレームの回路形成部に貫
    通孔を加工して所定パターンを形成し、前記マスキング
    をした前記リードフレームの片面側と前記貫通孔に絶縁
    材よりなる熱硬化性組成物を形成してなる回路基板の製
    造方法。
  2. 【請求項2】 リードフレームは、少なくとも片面を粗
    面化していることを特徴とする請求項1記載の回路基板
    の製造方法。
  3. 【請求項3】 サンドペーパーの粗化材をリードフレー
    ムの表面に当接し、前記リードフレームの表面に平行方
    向に前記サンドペーパーの粗化材を摺動して前記リード
    フレームの表面を粗面化することを特徴とする請求項2
    記載の回路基板の製造方法。
  4. 【請求項4】 リードフレームの両面を、同一の表面粗
    さに粗面化することを特徴とする請求項2記載の回路基
    板の製造方法。
  5. 【請求項5】 回路形成部の所定パターンをエッチング
    あるいはレーザ加工により形成してなる請求項1記載の
    回路基板の製造方法。
  6. 【請求項6】 リードフレームのマスキングを、マスキ
    ングテープの貼付あるいはレジスト印刷により行うこと
    を特徴とする請求項1記載の回路基板の製造方法。
  7. 【請求項7】 リードフレームのめっきは、半田めっ
    き、あるいはニッケル下地めっきと半田めっきにより構
    成されることを特徴とする請求項1記載の回路基板の製
    造方法。
  8. 【請求項8】 リードフレームにマスキングを行い、前
    記リードフレームの前記マスキングをした表面を除く全
    面をめっきし、その後、所定パターンの端子部を前記リ
    ードフレームに形成してなる請求項1記載の回路基板の
    製造方法。
  9. 【請求項9】 リードフレームの回路形成部に所定パタ
    ーンを加工形成した後、マスキングを除去する請求項1
    記載の回路基板の製造方法。
  10. 【請求項10】 リードフレームは、銅あるいは銅の合
    金材よりなることを特徴とする請求項1記載の回路基板
    の製造方法。
  11. 【請求項11】 リードフレームの貫通孔は熱硬化性組
    成物設置側から貫通させる請求項1〜10のいずれか一
    つに記載の回路基板の製造方法。
JP2002078404A 2001-03-30 2002-03-20 回路基板の製造方法 Expired - Fee Related JP3922058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002078404A JP3922058B2 (ja) 2001-03-30 2002-03-20 回路基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-98670 2001-03-30
JP2001098670 2001-03-30
JP2002078404A JP3922058B2 (ja) 2001-03-30 2002-03-20 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002359339A true JP2002359339A (ja) 2002-12-13
JP3922058B2 JP3922058B2 (ja) 2007-05-30

Family

ID=26612694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002078404A Expired - Fee Related JP3922058B2 (ja) 2001-03-30 2002-03-20 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3922058B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052652A1 (ja) * 2005-11-01 2007-05-10 Showa Denko K. K. 固体電解コンデンサ及びその製造方法
CN101300652B (zh) * 2005-11-01 2011-09-07 株式会社村田制作所 固体电解电容器及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5415106B2 (ja) 2008-03-21 2014-02-12 住友化学株式会社 樹脂パッケージの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052652A1 (ja) * 2005-11-01 2007-05-10 Showa Denko K. K. 固体電解コンデンサ及びその製造方法
CN101300652B (zh) * 2005-11-01 2011-09-07 株式会社村田制作所 固体电解电容器及其制造方法
JP4953090B2 (ja) * 2005-11-01 2012-06-13 株式会社村田製作所 固体電解コンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP3922058B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
EP2006909A2 (en) Heat dissipating wiring board and method for manufacturing same
WO2009110376A1 (ja) リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
US7279365B2 (en) Method of manufacturing heat conductive substrate
JP2002033558A (ja) 回路基板とその製造方法
JP2006253354A (ja) 回路装置およびその製造方法
EP1791176B1 (en) Method of manufacturing a power module substrate
JP2006324542A (ja) プリント配線板とその製造方法
JP2001057408A (ja) パワーモジュールとその製造方法
JP3724061B2 (ja) 金属基板及びその製造方法
JP2002359339A (ja) 回路基板の製造方法
JP2004319644A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP5287570B2 (ja) プリント配線板の製造方法
JP2001177022A (ja) 熱伝導基板とその製造方法
JP3948317B2 (ja) 熱伝導性基板の製造方法
JP2019204869A (ja) 放熱回路基板とその製造方法及び半導体装置
JP4251105B2 (ja) 高放熱樹脂基板とその製造方法
JP3789688B2 (ja) 混成集積回路装置
JP2003347705A (ja) 回路部品モジュールおよびその製造方法
JPH10233581A (ja) 金属ベース多層回路基板
JP2005093582A (ja) 放熱用基板およびその製造方法
JP2002299525A (ja) 熱伝導性基板の製造方法
JP3985558B2 (ja) 熱伝導性基板の製造方法
JPH06181371A (ja) 金属ベース回路基板及びその製造方法
JP2003152143A (ja) 熱伝導性基板の製造方法
JP3889710B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees