JP2002359317A - 積層セラミックパッケージの製造方法 - Google Patents

積層セラミックパッケージの製造方法

Info

Publication number
JP2002359317A
JP2002359317A JP2001164484A JP2001164484A JP2002359317A JP 2002359317 A JP2002359317 A JP 2002359317A JP 2001164484 A JP2001164484 A JP 2001164484A JP 2001164484 A JP2001164484 A JP 2001164484A JP 2002359317 A JP2002359317 A JP 2002359317A
Authority
JP
Japan
Prior art keywords
green sheet
hole
ceramic package
manufacturing
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001164484A
Other languages
English (en)
Inventor
Hidekazu Koga
英一 古賀
Mitsuru Tamaoki
充 玉置
Masaaki Maeda
昌昭 前田
Masatomo Kitada
匡智 北田
Yoshihiro Hiraoka
義広 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001164484A priority Critical patent/JP2002359317A/ja
Publication of JP2002359317A publication Critical patent/JP2002359317A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 高精度の高周波回路を内蔵した小型の積層セ
ラミックパッケージの製造方法を提供するものである。 【解決手段】 上記課題を解決するために本発明は、キ
ャビティ付きの積層セラミックパッケージの製造方法に
おいて、グリーンシート22〜24へビアホール電極と
なるビアホール孔25〜27を設けてビアホール電極
9,12,16を形成した後、キャビティとなるキャビ
ティ孔15,19を形成し、次いでグリーンシート21
〜24にパターン電極7,10,13,17を印刷し、
その後このグリーンシート21〜24を複数積層する積
層セラミックパッケージ1の製造方法としたものであ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は移動体通信機器など
の高周波回路に用いられ、電気回路を印刷したセラミッ
ク基板を積層して積層体とし、この積層体に電子部品を
配置するためのキャビティを有する積層セラミックパッ
ケージの製造方法に関するものである。
【0002】
【従来の技術】特に、近年の携帯電話に代表される移動
体通信機器に用いられる構成部品には小型化への要望が
強く、前記積層セラミックパッケージには高い特性精度
の高周波回路を小型形状で内蔵させることが必要とさ
れ、前記積層セラミックパッケージに内蔵される配線パ
ターンの幅、厚み、表面状態を高精度に形成し、前記キ
ャビティ内壁に導体ペーストが付着したりすることのな
いように配慮する必要がある。
【0003】従来例として特開平6−224558号公
報によるキャビティ付きセラミック多層ブロックの製造
方法が知られている。
【0004】図10は前記従来例のキャビティ付きセラ
ミック多層ブロックの製造を示す工程図であり、図10
において先ず(a)に示すようにキャリアフィルム10
1上に、セラミック組成のグリーンシート102が成形
され、次いで(b)に示すように前記キャリアフィルム
101と前記グリーンシート102とにビアホール孔1
03が成形され、次いで(c)に示すように前記ビアホ
ール孔103にスクリーン印刷により導体ペースト10
4が充填され、次いで(d)に示すように前記グリーン
シート102上に前記導体ペーストを印刷してパターン
電極105が形成され、次いで(e)に示すように、キ
ャビティの一部を構成するキャビティ孔106が前記グ
リーンシート102に形成される。
【0005】その後、前記キャリアフィルム101を前
記グリーンシート102から剥離し、このグリーンシー
ト102を複数枚積み重ねて圧着して積層体とし、この
積層体を焼成してキャビティ付きセラミック多層ブロッ
クを得ている。
【0006】
【発明が解決しようとする課題】しかしながら、前記従
来の製造方法では特に薄膜のグリーンシート102を成
形する場合、前記グリーンシート102が前記パターン
電極105の導体ペーストに含まれる溶剤成分によって
このグリーンシート102に収縮や変形が生じ、この収
縮や変形したグリーンシート102をパンチング加工す
るとキャビティ孔106の加工精度が低下して積層構造
精度が悪化し易く、これに内蔵した高周波回路の特性を
損なうという問題点を有していた。
【0007】また、キャビティ加工において、このキャ
ビティの加工治具があらかじめ印刷したパターン電極1
05に接触して電極面を傷つけたり汚したりしやすいと
いう問題があった。
【0008】本発明は上記従来の課題を解決するもの
で、キャビティ孔の加工精度及び電極形状の精度を高め
ることで、高精度の高周波回路を内蔵した小型の積層セ
ラミックパッケージの製造方法を提供することを目的と
するものである。
【0009】
【課題を解決するための手段】前記目的を達成するため
に本発明は、以下の構成を有するものである。
【0010】本発明の請求項1に記載の発明は、グリー
ンシートへビアホール電極となるビアホール孔を設けて
ビアホール導体を充填した後、キャビティとなるキャビ
ティ孔を形成し、次いで前記グリーンシートにパターン
電極を印刷し、その後このパターン電極を形成したグリ
ーンシートを複数積層し焼成する積層セラミックパッケ
ージの製造方法であり、これにより、キャビティ孔の内
壁にビアホール導体ペーストが垂れて付着することを防
止でき、また、グリーンシートの変形が無い状態でキャ
ビティ孔を形成してからパターン電極を印刷するので、
キャビティ孔の位置精度が高まり、そしてキャビティ形
成工程でパターン電極の表面に傷や汚れをつけることが
ないので高い電極形状精度が得られることとなるため、
高精度の高周波回路を内蔵した小型の積層セラミックパ
ッケージが得られるという作用を有するものである。
【0011】本発明の請求項2に記載の発明は、ビアホ
ール導体となるビアホール導体ペーストの充填面と逆面
からグリーンシートにキャビティ孔を設ける請求項1に
記載の積層セラミックパッケージの製造方法であり、こ
れにより、ビアホール導体ペーストにパンチング金型が
接触することなくキャビティ孔を打ち抜きできるのでこ
のパンチング金型を介してビアホール導体ペーストがキ
ャビティ孔の内壁へ付着することなくキャビティ孔とビ
アホール間の距離をより小さく設計でき、高精度の高周
波回路を内蔵した小型の積層セラミックパッケージが得
られるという作用を有するものである。
【0012】本発明の請求項3に記載の発明は、グリー
ンシートがキャリアフィルム付きグリーンシートである
請求項2に記載の積層セラミックパッケージの製造方法
であり、これにより、パンチング加工や印刷後に発生す
るグリーンシートの変形を小さく抑制できることとなる
ので加工精度が優れ、高精度の高周波回路を内蔵した小
型の積層セラミックパッケージが得られるという作用を
有するものである。
【0013】本発明の請求項4に記載の発明は、キャリ
アフィルム付きグリーンシートにおいて、キャリアフィ
ルム面側からビアホール導体ペーストを充填した後、グ
リーンシート面側からキャビティ孔を設ける請求項3に
記載の積層セラミックパッケージの製造方法であり、こ
のような構成によって、パンチング加工での応力やパタ
ーン電極の溶剤成分による印刷後に発生するグリーンシ
ートの変形を小さくできるので高い加工精度を得ること
ができて高精度の高周波回路を内蔵した小型の積層セラ
ミックパッケージが得られるという作用を有するもので
ある。
【0014】本発明の請求項5に記載の発明は、キャリ
アフィルム面側に付着した余剰のビアホール導体ペース
トを除去してからキャビティ孔を設ける請求項3に記載
の積層セラミックパッケージの製造方法であり、これに
より、余剰のビアホール導体ペーストがパンチング加工
部やその周辺に存在することで発生するパンチング加工
精度の低下や加工バラツキを防止できるので加工精度に
優れて高精度の高周波特性回路を内蔵した小型の積層セ
ラミックパッケージが得られるという作用を有するもの
である。
【0015】本発明の請求項6に記載の発明は、キャリ
アフィルム付きグリーンシートのビアホール孔にビアホ
ール導体ペーストを充填して乾燥させ、次いで前記キャ
リアフィルム面側に付着した余剰のビアホール導体ペー
ストを除去し、その後、キャビティ孔を設ける請求項5
に記載の積層セラミックパッケージの製造方法であり、
これにより、充填したビアホール導体ペーストが完全に
固まった状態でキャリアフィルム上の余剰のビアホール
導体ペーストを除去するので、ビアホール導体の充填状
態の欠陥や充填量のバラツキを防止できるのでビアホー
ル電極の形状が精度の高いものが得られて高精度の高周
波回路を内蔵した小型の積層セラミックパッケージが得
られるという作用を有するものである。
【0016】本発明の請求項7に記載の発明は、キャリ
アフィルムの両面が離型処理されたものである請求項5
に記載の積層セラミックパッケージの製造方法であり、
これにより、キャリアフィルム面側に付着した余剰の前
記ビアホール導体ペーストの除去を確実に且つ容易に処
理できるのでビアホール電極形状の高精度化効果が得ら
れるとともに、キャリアフィルムの剥離時に機械的な負
荷が低減されてグリーンシートの変形がなく高精度の高
周波回路を内蔵した小型の積層セラミックパッケージが
得られるという作用を有するものである。
【0017】本発明の請求項8に記載の発明は、グリー
ンシートの積層体を分割して個片の積層セラミックパッ
ケージを多数個得る請求項1に記載の積層セラミックパ
ッケージの製造方法であり、これにより、複数の積層セ
ラミックパッケージが連結した状態で積層した後に分割
されるので分割して得た積層セラミックパッケージのそ
れぞれの間に積層バラツキが小さく、高精度の高周波回
路を内蔵した小型の積層セラミックパッケージが得られ
るという作用を有するものである。
【0018】本発明の請求項9に記載の発明は、グリー
ンシートの積層体を個片に切断してから焼成する請求項
8に記載の積層セラミックパッケージの製造方法であ
り、これにより、焼成度合いバラツキが小さくできるの
で、高精度の高周波回路を内蔵した小型の積層セラミッ
クパッケージが得られるという作用を有するものであ
る。
【0019】本発明の請求項10に記載の発明は、グリ
ーンシートの積層体を焼成後に個片に分割する請求項8
に記載の積層セラミックパッケージの製造方法であり、
このような構成によって、分割して得た積層セラミック
パッケージの焼成収縮による寸法バラツキを小さくでき
るので、高精度の高周波回路を内蔵した小型の積層セラ
ミックパッケージが得られるという作用を有するもので
ある。
【0020】本発明の請求項11に記載の発明は、グリ
ーンシートの積層体に個片単位となるようにハーフカッ
トを施し、焼成後に個片に分割する請求項8に記載の積
層セラミックパッケージの製造方法であり、これによ
り、分割が容易となり分割による変形や歪みなどが低減
できて高精度の高周波回路を内蔵した小型の積層セラミ
ックパッケージが得られるという作用を有するものであ
る。
【0021】本発明の請求項12に記載の発明は、グリ
ーンシートの積層体を焼成後にレーザー切断によって個
片に分割する請求項10に記載の積層セラミックパッケ
ージの製造方法であり、これにより、分割による変形や
歪みなどが低減できて高精度の高周波回路を内蔵した小
型の積層セラミックパッケージが得られるという作用を
有するものである。
【0022】本発明の請求項13に記載の発明は、グリ
ーンシートの積層体を焼成後にダイサー切断によって個
片に分割する請求項10に記載の積層セラミックパッケ
ージの製造方法であり、これにより、外観形状の精度が
優れ高精度の高周波回路を内蔵した小型の積層セラミッ
クパッケージが得られるという作用を有するものであ
る。
【0023】
【発明の実施の形態】(実施の形態1)以下、実施の形
態1を用いて本発明の請求項1に記載の発明について、
図面を参照しながら説明する。図1は本発明の実施の形
態1における積層セラミックパッケージの製造方法にお
ける工程を示す説明図である。
【0024】図1において、1は積層セラミックパッケ
ージであり、この積層セラミックパッケージ1は下方よ
り第1層目のグリーンシート3、第2層目のグリーンシ
ート4、第3層目のグリーンシート5、及び第4層目の
グリーンシート6とを積層して積層体2を形成しこの積
層体2を焼成して構成したものである。
【0025】前記第1層目のグリーンシート3の上面に
はパターン電極7と端面電極8とを形成し、前記第2層
目のグリーンシート4にはビアホール電極9とパターン
電極10、及び端面電極11とを形成し、前記第3層目
のセラミックグリーンシート5にはビアホール電極1
2、パターン電極13、端面電極14及びキャビティ孔
15を形成し、前記第4層目のセラミックグリーンシー
ト6にはビアホール電極16、パターン電極17、端面
電極18、及びキャビティ孔19を形成した構成として
おり、これらセラミックグリーンシート3〜6を積層し
て前記パターン電極7,10,13,17を前記ビアホ
ール電極9,12や端面電極8,11,14,18によ
り接続し、この積層体2に高周波回路を構成すると共に
この積層体2に電気素子(図示せず)を収納するキャビ
ティ20を構成したものである。
【0026】以下に前記構成の積層セラミックパッケー
ジの製造方法について説明する。
【0027】先ず前記第1〜第4層目のグリーンシート
3〜6のグリーンシート21,22,23,24を成形
する。
【0028】次いで、前記グリーンシート22,23,
24の3枚にビアホール孔25,26,27をパンチン
グ機によってパンチング加工して形成する。その後、前
記ビアホール孔25,26,27に重なる貫通孔を設け
たメタルマスクを用いて不要な部分をマスキングしなが
らこのビアホール孔25,26,27にビアホール導体
ペーストを印刷法によって充填して乾燥し前記ビアホー
ル電極9,12,16を形成した。
【0029】その後、前記グリーンシート23,24の
2枚に前記キャビティ孔15,19をパンチング機によ
って形成し、同時に縁端部に溝28,29を形成した。
また、前記グリーンシート21,22にも溝30,31
をパンチング加工して形成した。尚、前記グリーンシー
ト22の前記溝31の形成は前記ビアホール孔25のパ
ンチング加工と同時に形成しても問題ない。
【0030】次いで前記グリーンシート21,22,2
3,24にそれぞれ導体パターンをスクリーン印刷法に
よって印刷し、乾燥させ、パターン電極7,10,1
3,17を形成し、前記溝28,29,30,31に導
体ペーストを塗布して乾燥させ端面電極8,11,1
4,18を形成し前記第1層目のグリーンシート〜第4
層目のグリーンシート3〜6を得た。
【0031】次いで、前記第1層目のグリーンシート3
〜第4層目のグリーンシート6を下段から順に1層ずつ
加圧しながら積層して前記積層体2を形成し、この積層
体2を焼成し前記積層セラミックパッケージ1を完成す
る。
【0032】以上の構成により、前記ビアホール孔2
6,27に導体ペーストを充填した後に前記キャビティ
孔15,19をパンチング加工するので、このキャビテ
ィ孔15,19の内壁に導体ペーストが垂れて付着する
ことを防止できる。
【0033】また、前記パターン電極13,17の印刷
前にキャビティ孔15,19をパンチング加工するの
で、パターン電極13,17の導体ペーストに含まれる
溶剤により前記グリーンシート23,24の変形が生じ
ない状態でキャビティ孔15,19を形成でき、次いで
パターン電極13,17を印刷するのでパンチング加工
時に生じ易かったパターン電極13,17の表面の傷や
汚れの付着がなくなり、パターン電極13,17の形状
の精度が良好となり、高精度の高周波回路を内蔵した小
型の積層セラミックパッケージが得られる。
【0034】(実施の形態2)以下、実施の形態2を用
いて本発明の特に請求項2に記載の発明について、図面
を参照しながら説明する。尚前記実施の形態1と共通と
なる基本的な構成については前記実施の形態1で説明し
たものと同一符号を付し説明を省き、ここでは本実施の
形態2の特徴を説明する。
【0035】図2(a)〜(c)は本発明の実施の形態
におけるグリーンシートにキャビティ孔を形成する説明
図、図3(a)〜(c)は同実施の形態2におけるグリ
ーンシートの断面図である。
【0036】図2、図3に示すように、(a)に示すよ
うに前記ビアホール孔27に導体ペーストを充填してビ
アホール電極16を形成した後に(b)に示すように前
記導体ペーストの充填面32を反転させてから(c)に
示すようにキャビティ孔19を形成する。このとき溝2
9は前記キャビティ孔19と同時にパンチング加工して
形成したが、ビアホール孔27と同時に前記溝29を形
成してもよい。
【0037】このようにキャビティ孔19を形成する
と、図3(a)に示すように、前記ビアホール電極16
に充填した導体ペーストが充填面32で広がった場合で
も、この導体ペーストにパンチング金型が接触しないで
パンチング加工ができ、このパンチング金型を介して前
記キャビティ孔19の内壁に前記導体ペーストの付着が
なくなるので、ビアホール孔27とキャビティ孔19と
の距離を小さく設計でき、高精度の高周波回路を内蔵し
た小型の積層セラミックパッケージが得られる。
【0038】(実施の形態3)以下、実施の形態3を用
いて本発明の特に請求項3に記載の発明について、図面
を参照しながら説明する。尚前記実施の形態1と共通と
なる基本的な構成については前記実施の形態1で説明し
たものと同一符号を付し説明を省き、ここでは本実施の
形態3の特徴を説明する。
【0039】図4は本発明の実施の形態3における積層
セラミックパッケージの製造方法における工程フローで
ある。図4において、34はキャリアフィルムであり、
このキャリアフィルム34上で前記グリーンシート21
〜24のスラリーを印刷して乾燥しこのキャリアフィル
ム34上に前記グリーンシート21〜24を成形しキャ
リアフィルム付きグリーンシートを用いた。
【0040】このような構成にすることによって、パン
チング加工やパターン電極の印刷工程で前記キャリアフ
ィルム34が前記グリーンシート21〜24の変形や導
体ペーストによる浸食を防止し、高精度の高周波回路を
内蔵した小型の積層セラミックパッケージが得られるこ
ととなる。
【0041】(実施の形態4)以下、実施の形態4を用
いて本発明の特に請求項4に記載の発明について、図面
を参照しながら説明する。尚前記実施の形態1と共通と
なる基本的な構成については前記実施の形態1で説明し
たものと同一符号を付し説明を省き、ここでは本実施の
形態4の特徴を説明する。
【0042】図5(a)〜(c)は本発明の実施の形態
4におけるビアホール導体の形成からキャビティ孔の形
成までの工程を示す説明図であり、図6(a)〜(c)
は同実施の形態4における図5の工程に対応するグリー
ンシートの断面図である。
【0043】図5、図6において、(a)に示すようにキ
ャリアフィルム34の面側から前記グリーンシート24
にビアホール孔27を形成し、このビアホール孔27に
(b)に示すように導体ペーストを充填し乾燥した後に
このグリーンシート24を反転させてから(c)に示す
ようにキャビティ孔19を形成した。
【0044】このような構成にすることによって、パン
チング加工やパターン電極の印刷により発生し易いグリ
ーンシート24の変形が防止でき、図6(a)に示すよ
うに導体ペースト33がビアホール孔27への充填面で
広がった場合でもこの導体ペースト33がキャビティ孔
19を形成するパンチング金型とが接触しないため、こ
のパンチング金型を介して前記キャビティ孔19の内壁
に導体ペーストの付着がなくなり、前記ビアホール孔2
7とキャビティ孔19との距離を小さくでき、高精度の
高周波回路を内蔵した小型の積層セラミックパッケージ
が得られることとなる。
【0045】(実施の形態5)以下、実施の形態5を用
いて本発明の特に請求項5,6,7に記載の発明につい
て、図面を参照しながら説明する。尚前記実施の形態1
と共通となる基本的な構成については前記実施の形態1
で説明したものと同一符号を付し説明を省き、ここでは
本実施の形態5の特徴を説明する。
【0046】図7(a)〜(d)は本発明の実施の形態
5におけるビアホール導体の形成からキャビティ孔の形
成までの工程を示す説明図であり、図8(a)〜(d)
は同実施の形態4における図5の工程に対応するグリー
ンシートの断面図である。
【0047】図7、図8において、34は両面が離型処
理されたものでキャリアフィルムであり、図7(a)に
示すようにキャリアフィルム34上に形成したグリーン
シート24にビアホール孔27を形成し、図7(b)、
図8(a)に示すようにこのキャリアフィルム34の上
面側から導体ペーストを前記ビアホール孔27に充填し
乾燥し、その後、図8(b)に示すように余剰に付着し
た導体ペースト33をスキージで擦って除去してから図
7(c)、図8(c)に示すようにグリーンシート24
を反転させた後、図7(d)、図8(d)に示すように
前記キャビティ孔19を形成したものである。
【0048】キャリアフィルム34の両面が離型処理さ
れたものであるため前記余剰な導体ペースト33を容易
に除去でき、グリーンシート6を完成させた後に前記グ
リーンシート24からこのキャリアフィルム34を容易
に剥離することができる。
【0049】(実施の形態6)以下、実施の形態6を用
いて本発明の特に請求項8〜13に記載の発明につい
て、図面を参照しながら説明する。尚前記実施の形態1
と共通となる基本的な構成については前記実施の形態1
で説明したものと同一符号を付し説明を省き、ここでは
本実施の形態6の特徴を説明する。
【0050】図9は本発明の実施の形態6における、多
数個取りで複数のグリーンシート積層体を連結した複数
のグリーンシート積層体の外観図である。図9におい
て、35は多数個取りのグリーンシートの積層体であ
り、ここでは前記第4層目のグリーンシート6を多数個
連結した構成としている。
【0051】このような構成でグリーンシートの積層体
35を形成することによって、スクリーン版の印刷時の
バラツキが個片単位と比較して小さくなるため、印刷し
たパターン電極7の線幅、厚み及び表面状態の分布が小
さくなる効果が得られることとなるので個片単位で製造
した場合と比較して高周波特性の精度が向上する効果が
得られる。
【0052】このようにして作成したグリーンシートの
積層体35は、個片単位に切断してから焼成し、又はグ
リーンシートの積層体35の姿で焼成し、焼成後に分割
して個々のグリーンシート6を得る。焼成後に分割する
場合は、前記グリーンシートの積層体35の切断部にハ
ーフカットの溝(図示せず)を形成し、この溝に沿って
切断し分割する。
【0053】前記ハーフカットは、金型や切断刃によっ
て前記グリーンシートの積層体35の表面や裏面に形成
し、このハーフカットの深さや形状をこのグリーンシー
ト6の厚みや材質などに基づき調整することにより分割
が高精度でできる。
【0054】また、前記分割をレーザー切断やダイサー
によって切断することでそれぞれ優れた効果を有する。
【0055】
【発明の効果】以上のように本発明は、積層セラミック
パッケージの製造方法において、グリーンシートへビア
ホール電極となるビアホール孔を設けてビアホール導体
を充填した後、キャビティとなるキャビティ孔を形成
し、次いで前記グリーンシートにパターン電極を印刷
し、その後このパターン電極を形成したグリーンシート
を複数積層する積層セラミックパッケージの製造方法に
よって、高精度の高周波回路を内蔵した小型の積層セラ
ミックパッケージを得ることができるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態1における積層セラミック
パッケージの製造方法の工程を示す説明図
【図2】(a)〜(c)本発明の実施の形態2における
ビアホール導体の形成からキャビティ孔の形成までの工
程を示す説明図
【図3】(a)〜(c)本発明の実施の形態2における
図2の工程に対応するグリーンシートの断面図
【図4】本発明の実施の形態3における積層セラミック
パッケージの製造方法の工程を示す説明図
【図5】(a)〜(c)本発明の実施の形態4における
ビアホール導体の形成からキャビティ孔の形成までの工
程を示す説明図
【図6】(a)〜(c)本発明の実施の形態4における
図5の工程に対応するグリーンシートの断面図
【図7】(a)〜(d)本発明の実施の形態5における
ビアホール導体の形成充填からキャビティ孔の形成まで
の工程を示す説明図
【図8】(a)〜(d)同本発明の実施の形態5におけ
る図7の工程に対応するグリーンシートの断面図
【図9】本発明の実施の形態6におけるグリーンシート
積層体の斜視図
【図10】(a)〜(e)従来例のキャビティ付きセラ
ミック多層ブロックの製造を示す工程図
【符号の説明】
1 積層セラミックパッケージ 2 積層体 3 第1層目のグリーンシート 4 第2層目のグリーンシート 5 第3層目のグリーンシート 6 第4層目のグリーンシート 7,10,13,17 パターン電極 8,11,14,18 端面電極 9,12,16 ビアホール電極 15,19 キャビティ孔 20 キャビティ 21〜24 グリーンシート 25〜27 ビアホール孔 28〜31 溝 32 導体ペーストの充填面 33 導体ペースト 34 キャリアフィルム 35 多数個取りのグリーンシートの積層体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 Q X H01L 23/12 D L (72)発明者 前田 昌昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北田 匡智 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平岡 義広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 3C069 AA01 BA04 BA08 CA03 EA02 5E338 AA18 BB02 BB03 BB13 BB19 BB25 BB28 BB47 CC01 EE31 5E346 AA12 AA15 AA38 AA43 AA60 BB01 CC02 CC17 CC31 DD02 DD34 EE24 FF18 FF45 GG06 GG08 HH22

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 グリーンシートへビアホール電極となる
    ビアホール孔を設けてビアホール導体を充填した後、キ
    ャビティとなるキャビティ孔を形成し、次いで前記グリ
    ーンシートにパターン電極を印刷し、その後このパター
    ン電極を形成したグリーンシートを複数積層し焼成する
    積層セラミックパッケージの製造方法。
  2. 【請求項2】 ビアホール導体となるビアホール導体ペ
    ーストの充填面と逆面からグリーンシートにキャビティ
    孔を設ける請求項1に記載の積層セラミックパッケージ
    の製造方法。
  3. 【請求項3】 グリーンシートがキャリアフィルム付き
    グリーンシートである請求項2に記載の積層セラミック
    パッケージの製造方法。
  4. 【請求項4】 キャリアフィルム付きグリーンシートに
    おいて、キャリアフィルム面側からビアホール導体ペー
    ストを充填した後、グリーンシート面側からキャビティ
    孔を設ける請求項3に記載の積層セラミックパッケージ
    の製造方法。
  5. 【請求項5】 キャリアフィルム面側に付着した余剰の
    ビアホール導体ペーストを除去してからキャビティ孔を
    設ける請求項3に記載の積層セラミックパッケージの製
    造方法。
  6. 【請求項6】 キャリアフィルム付きグリーンシートの
    ビアホール孔にビアホール導体ペーストを充填して乾燥
    させ、次いで前記キャリアフィルム面側に付着した余剰
    のビアホール導体ペーストを除去し、その後、キャビテ
    ィ孔を設ける請求項5に記載の積層セラミックパッケー
    ジの製造方法。
  7. 【請求項7】 キャリアフィルムの両面が離型処理され
    たものである請求項5に記載の積層セラミックパッケー
    ジの製造方法。
  8. 【請求項8】 グリーンシートの積層体を分割して個片
    の積層セラミックパッケージを多数個得る請求項1に記
    載の積層セラミックパッケージの製造方法。
  9. 【請求項9】 グリーンシートの積層体を個片に切断し
    てから焼成する請求項8に記載の積層セラミックパッケ
    ージの製造方法。
  10. 【請求項10】 グリーンシートの積層体を焼成後に個
    片に分割する請求項8に記載の積層セラミックパッケー
    ジの製造方法。
  11. 【請求項11】 グリーンシートの積層体に個片単位と
    なるようにハーフカットを施し、焼成後に個片に分割す
    る請求項8に記載の積層セラミックパッケージの製造方
    法。
  12. 【請求項12】 グリーンシートの積層体を焼成後にレ
    ーザー切断によって個片に分割する請求項10に記載の
    積層セラミックパッケージの製造方法。
  13. 【請求項13】 グリーンシートの積層体を焼成後にダ
    イサー切断によって個片に分割する請求項10に記載の
    積層セラミックパッケージの製造方法。
JP2001164484A 2001-05-31 2001-05-31 積層セラミックパッケージの製造方法 Pending JP2002359317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001164484A JP2002359317A (ja) 2001-05-31 2001-05-31 積層セラミックパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001164484A JP2002359317A (ja) 2001-05-31 2001-05-31 積層セラミックパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2002359317A true JP2002359317A (ja) 2002-12-13

Family

ID=19007300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001164484A Pending JP2002359317A (ja) 2001-05-31 2001-05-31 積層セラミックパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2002359317A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073711A (ja) * 2008-09-16 2010-04-02 Ngk Spark Plug Co Ltd セラミック部品の製造方法
CN105578759A (zh) * 2015-12-30 2016-05-11 东莞生益电子有限公司 一种pcb的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073711A (ja) * 2008-09-16 2010-04-02 Ngk Spark Plug Co Ltd セラミック部品の製造方法
CN105578759A (zh) * 2015-12-30 2016-05-11 东莞生益电子有限公司 一种pcb的制作方法

Similar Documents

Publication Publication Date Title
JP5022652B2 (ja) 回路モジュールの製造方法及び回路モジュール
JP3223708B2 (ja) 積層電子部品およびその製造方法
JPH10289837A (ja) 積層電子部品
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
KR980007902A (ko) 레이저를 이용한 다층인쇄회로기판의 제조방법
JP2002359317A (ja) 積層セラミックパッケージの製造方法
JPH09162507A (ja) 金属ベースプリント基板
CN112533381B (zh) 母板制作方法
KR20070013634A (ko) 다층 인쇄회로기판의 제조방법
JP2003168851A (ja) 配線基板およびその製造方法
JP3104680B2 (ja) 半導体装置の封止用キャップ及びその製造方法
CN109950017B (zh) 电子部件以及电子部件的制造方法
KR100328854B1 (ko) 양면노출구조의 연성인쇄회로기판 제조방법
KR101898479B1 (ko) 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법
JPH07254770A (ja) フレキシブルプリント配線板の製造方法
JPS58168293A (ja) プリント配線板の製造方法
KR100494463B1 (ko) 고성능 반도체 실장용 인쇄회로기판의 제조방법
JP2002329755A (ja) Tabテープキャリアの製造方法
JPH08102454A (ja) セラミック電子部品の製造方法
JPS62247596A (ja) 多層プリント板の製造方法
JPH01278798A (ja) リジッドフレキシブル配線板の製造方法
KR100496488B1 (ko) 적층형 필름 칩 커패시터의 제조방법
JP2006032402A (ja) 電子部品の実装構造および実装方法
JP2010092900A (ja) 電子部品、及びその製造方法、及び電子部品集合体
JPS634795B2 (ja)