JP2002351404A5 - - Google Patents

Claims (5)

1. マトリクス状に配置された複数の画素と、デジタル映像信号を入力し前記複数の画素に信号を出力する駆動回路とを有し、
   １フレーム期間は複数のサブフレーム期間を有し、
   前記複数のサブフレーム期間それぞれにおいて、前記信号に応じて前記複数の画素それぞれの発光状態または非発光状態を選択する表示装置の駆動方法であって、
   第１の階調表示を行うとき、
   前記１フレーム期間において、前記駆動回路にｎ（ｎは自然数）ビットの前記デジタル映像信号を入力し、
   前記第１の階調表示よりも低階調の第２の階調表示を行うとき、
   前記１フレーム期間において、前記駆動回路にｎビットの前記デジタル映像信号のうち、第１位ビットのデジタル信号乃至第（ｍ−１）（ｍは２以上ｎより小さい自然数）位ビットのデジタル信号を入力し、第ｍ位ビットのデジタル信号乃至第ｎ位ビットのデジタル信号は前記駆動回路に入力しないことを特徴とする表示装置の駆動方法。
2. マトリクス状に配置された複数の画素と、デジタル映像信号を入力し前記複数の画素に一定の電流値の信号電流を出力する駆動回路とを有し、
   １フレーム期間は複数のサブフレーム期間を有し、
   前記複数のサブフレーム期間それぞれにおいて、前記信号電流に応じて前記複数の画素それぞれの発光状態または非発光状態を選択する表示装置の駆動方法であって、
   第１の階調表示を行うとき、
   前記１フレーム期間において、前記駆動回路にｎ（ｎは自然数）ビットの前記デジタル映像信号を入力し、
   前記第１の階調表示よりも低階調の第２の階調表示を行うとき、
   前記１フレーム期間において、前記駆動回路にｎビットの前記デジタル映像信号のうち、第１位ビットのデジタル信号乃至第（ｍ−１）（ｍは２以上ｎより小さい自然数）位ビットのデジタル信号を入力し、第ｍ位ビットのデジタル信号乃至第ｎ位ビットのデジタル信号は前記駆動回路に入力しないことを特徴とする表示装置の駆動方法。
3. 請求項２において、
   前記複数の画素はそれぞれ発光素子を有し、
   前記複数の画素は、前記信号電流が入力されると当該信号電流を電圧に変換し、当該電圧を電流に変換し、当該電流を前記発光素子に入力し、当該発光素子を一定の輝度で発光させることを特徴とする表示装置の駆動方法。
4. 請求項２において、
   前記複数の画素はそれぞれ、第１の薄膜トランジスタと、第２の薄膜トランジスタと、発光素子とを有し、
   前記複数の画素に前記信号電流が入力されると、当該信号電流を飽和領域で動作する前記第１の薄膜トランジスタのドレイン電流とし、前記第１の薄膜トランジスタのゲート電圧を保持し、当該ゲート電圧を前記第２の薄膜トランジスタのゲート電圧とし、前記第２の薄膜トランジスタのドレイン電流を前記発光素子に入力し、当該発光素子を一定の輝度で発光させることを特徴とする表示装置の駆動方法。
5. 請求項１乃至請求項４のいずれか一項において、
   ｎビットの前記デジタル映像信号のうち、前記第ｍ位ビットのデジタル信号乃至前記第ｎ位ビットのデジタル信号は、下位ビットのデジタル信号であることを特徴とする表示装置の駆動方法。