JP2002350868A - 液晶ディスプレイ装置およびその製造方法 - Google Patents
液晶ディスプレイ装置およびその製造方法Info
- Publication number
- JP2002350868A JP2002350868A JP2001160833A JP2001160833A JP2002350868A JP 2002350868 A JP2002350868 A JP 2002350868A JP 2001160833 A JP2001160833 A JP 2001160833A JP 2001160833 A JP2001160833 A JP 2001160833A JP 2002350868 A JP2002350868 A JP 2002350868A
- Authority
- JP
- Japan
- Prior art keywords
- flattening film
- column spacer
- array substrate
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 柱スペーサを形成するに際して、マスク枚数
削減を図り、貼り合わせ時の位置合わせ精度の問題が生
じない。 【解決手段】 スイッチング能動素子を有するアレイ基
板と対向基板との間のギャップを形成するために柱スペ
ーサ６ａをアレイ基板上に形成するに際して、アレイ基
板に平坦化膜６を塗布し、この平坦化膜６にスイッチン
グ能動素子に通じるコンタクトホール１１を形成後、画
素電極９を形成するための平坦化面を形成するときに、
平坦化膜６により柱スペーサ６ａを形成する。これによ
り、柱スペーサ６ａをアレイ基板側に作成し、しかも平
坦化膜６を柱スペーサ６ａと兼用することにより柱スペ
ーサ単独でのマスクを必要ないプロセスにすることがで
きる。また、アレイ工程での平坦化膜塗布後のコンタク
トホール形成と同時に兼ねることにより、位置合わせの
問題および柱スペーサの高さ問題を解決する。
削減を図り、貼り合わせ時の位置合わせ精度の問題が生
じない。 【解決手段】 スイッチング能動素子を有するアレイ基
板と対向基板との間のギャップを形成するために柱スペ
ーサ６ａをアレイ基板上に形成するに際して、アレイ基
板に平坦化膜６を塗布し、この平坦化膜６にスイッチン
グ能動素子に通じるコンタクトホール１１を形成後、画
素電極９を形成するための平坦化面を形成するときに、
平坦化膜６により柱スペーサ６ａを形成する。これによ
り、柱スペーサ６ａをアレイ基板側に作成し、しかも平
坦化膜６を柱スペーサ６ａと兼用することにより柱スペ
ーサ単独でのマスクを必要ないプロセスにすることがで
きる。また、アレイ工程での平坦化膜塗布後のコンタク
トホール形成と同時に兼ねることにより、位置合わせの
問題および柱スペーサの高さ問題を解決する。
Description
【０００１】
【発明の属する技術分野】この発明は、平坦化構造の画
素電極を有するアレイ基板上に柱スペーサを形成する液
晶ディスプレイ装置およびその製造方法に関する。
素電極を有するアレイ基板上に柱スペーサを形成する液
晶ディスプレイ装置およびその製造方法に関する。
【０００２】
【従来の技術】液晶ディスプレイ装置を作製するにおい
て、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を規則
正しく並べて配置、つまり整列しているためアレイ工程
と呼ばれている。このアレイ工程は、ガラス基板を加工
して画素電極、データ信号電極、回路素子（ＴＦＴ）な
どを構成して、各電極をガラス基板上に作り込むアレイ
基板の工程である。この工程は、薄膜トランジスタを作
り込むことから半導体素子を作り込む半導体製造工程に
類似している。
て、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を規則
正しく並べて配置、つまり整列しているためアレイ工程
と呼ばれている。このアレイ工程は、ガラス基板を加工
して画素電極、データ信号電極、回路素子（ＴＦＴ）な
どを構成して、各電極をガラス基板上に作り込むアレイ
基板の工程である。この工程は、薄膜トランジスタを作
り込むことから半導体素子を作り込む半導体製造工程に
類似している。
【０００３】近年に画素開口率を上げる手法としてＴＦ
Ｔを作り込んだアレイ基板に２〜３μｍ厚程度の平坦化
膜を全面塗布して、その後フォトリソグラフィ法でコン
タクト形成を行い、前記平坦化膜上に画素電極であるＩ
ＴＯ電極を形成する手法がある。
Ｔを作り込んだアレイ基板に２〜３μｍ厚程度の平坦化
膜を全面塗布して、その後フォトリソグラフィ法でコン
タクト形成を行い、前記平坦化膜上に画素電極であるＩ
ＴＯ電極を形成する手法がある。
【０００４】また、近年液晶ディスプレイ装置のアレイ
基板とカラーフィルタ基板の間のキャップを形成する手
法として、柱スペーサという方法があり、従来のビーズ
分散によるギャップ形成より液晶ディスプレイの面内の
キャップ精度向上が可能となってきている。
基板とカラーフィルタ基板の間のキャップを形成する手
法として、柱スペーサという方法があり、従来のビーズ
分散によるギャップ形成より液晶ディスプレイの面内の
キャップ精度向上が可能となってきている。
【０００５】図３には、一般的な柱スペーサの形成方法
を示している。柱スペーサは、カラーフィルタ側に形成
されるのが一般的である。図３（ａ）ではカラーフィル
タ側のガラス基板１０上に光を遮断するブラックマトリ
クス２０が形成されており、その後各画素にＲＧＢのカ
ラーフィルタ３０を形成する。その後図３（ｂ）に示す
ように、前記カラーフィルタ３０を形成したガラス基板
１０上に対向電極であるＩＴＯ電極４０を形成を行い、
次に図３（ｃ）に示すように、前記ＩＴＯ電極４０上の
前記ブラックマトリクス２０領域にギャップ形成のため
の柱スペーサ５０をフォトリソグラフィの手法で形成す
るのが一般的な柱スペーサ付きカラーフィルタの構成で
ある。
を示している。柱スペーサは、カラーフィルタ側に形成
されるのが一般的である。図３（ａ）ではカラーフィル
タ側のガラス基板１０上に光を遮断するブラックマトリ
クス２０が形成されており、その後各画素にＲＧＢのカ
ラーフィルタ３０を形成する。その後図３（ｂ）に示す
ように、前記カラーフィルタ３０を形成したガラス基板
１０上に対向電極であるＩＴＯ電極４０を形成を行い、
次に図３（ｃ）に示すように、前記ＩＴＯ電極４０上の
前記ブラックマトリクス２０領域にギャップ形成のため
の柱スペーサ５０をフォトリソグラフィの手法で形成す
るのが一般的な柱スペーサ付きカラーフィルタの構成で
ある。
【０００６】
【発明が解決しようとする課題】上記のように一般的な
柱スペーサ付きカラーフィルタの作成においては、１枚
マスクを追加して作成する必要があり、コストアップに
つながっている。
柱スペーサ付きカラーフィルタの作成においては、１枚
マスクを追加して作成する必要があり、コストアップに
つながっている。
【０００７】また、カラーフィルタ側に柱スペーサが形
成されているため、最終的にはアレイ基板側との貼り合
わせが必要であり、そのとき柱スペーサはゲート電極部
上に位置するが、合わせ精度の問題でマージンを大きく
する必要があるため、配線幅の小さいソース電極上に置
くことが困難であった。また、アレイ基板では起伏があ
るため柱スペーサの頂点がアレイ基板のどこの位置にく
るのかの制限もあった。
成されているため、最終的にはアレイ基板側との貼り合
わせが必要であり、そのとき柱スペーサはゲート電極部
上に位置するが、合わせ精度の問題でマージンを大きく
する必要があるため、配線幅の小さいソース電極上に置
くことが困難であった。また、アレイ基板では起伏があ
るため柱スペーサの頂点がアレイ基板のどこの位置にく
るのかの制限もあった。
【０００８】したがって、この発明の目的は、柱スペー
サを形成するに際して、マスク枚数削減を図り、貼り合
わせ時の位置合わせ精度の問題が生じない液晶ディスプ
レイ装置およびその製造方法を提供することである。
サを形成するに際して、マスク枚数削減を図り、貼り合
わせ時の位置合わせ精度の問題が生じない液晶ディスプ
レイ装置およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
にこの発明の請求項１記載の液晶ディスプレイ装置は、
スイッチング能動素子を有するアレイ基板と対向基板と
の間のギャップを形成するために柱スペーサを備えた液
晶ディスプレイ装置であって、前記アレイ基板に形成さ
れた平坦化膜に、画素電極を前記スイッチング能動素子
に導通させるためのコンタクトホールおよび前記画素電
極を形成するための平坦化面を形成するとともに、前記
平坦化膜により前記柱スペーサを形成した。
にこの発明の請求項１記載の液晶ディスプレイ装置は、
スイッチング能動素子を有するアレイ基板と対向基板と
の間のギャップを形成するために柱スペーサを備えた液
晶ディスプレイ装置であって、前記アレイ基板に形成さ
れた平坦化膜に、画素電極を前記スイッチング能動素子
に導通させるためのコンタクトホールおよび前記画素電
極を形成するための平坦化面を形成するとともに、前記
平坦化膜により前記柱スペーサを形成した。
【００１０】このように、アレイ基板に形成された平坦
化膜に、画素電極をスイッチング能動素子に導通させる
ためのコンタクトホールおよび画素電極を形成するため
の平坦化面を形成するとともに、平坦化膜により柱スペ
ーサを形成したので、柱スペーサをアレイ基板側に作成
し、しかも平坦化膜を柱スペーサと兼用することができ
る。このため、製造時のマスク枚数削減を図り、貼り合
わせ時の位置合わせ精度が向上する。
化膜に、画素電極をスイッチング能動素子に導通させる
ためのコンタクトホールおよび画素電極を形成するため
の平坦化面を形成するとともに、平坦化膜により柱スペ
ーサを形成したので、柱スペーサをアレイ基板側に作成
し、しかも平坦化膜を柱スペーサと兼用することができ
る。このため、製造時のマスク枚数削減を図り、貼り合
わせ時の位置合わせ精度が向上する。
【００１１】請求項２記載の液晶ディスプレイ装置の製
造方法は、スイッチング能動素子を有するアレイ基板と
対向基板との間のギャップを形成するために柱スペーサ
を前記アレイ基板上に形成するに際して、前記アレイ基
板に平坦化膜を塗布し、この平坦化膜に前記スイッチン
グ能動素子に通じるコンタクトホールを形成後、前記画
素電極を形成するための平坦化面を形成するときに、前
記平坦化膜により前記柱スペーサを形成する。
造方法は、スイッチング能動素子を有するアレイ基板と
対向基板との間のギャップを形成するために柱スペーサ
を前記アレイ基板上に形成するに際して、前記アレイ基
板に平坦化膜を塗布し、この平坦化膜に前記スイッチン
グ能動素子に通じるコンタクトホールを形成後、前記画
素電極を形成するための平坦化面を形成するときに、前
記平坦化膜により前記柱スペーサを形成する。
【００１２】これにより、柱スペーサをアレイ基板側に
作成し、しかも平坦化膜を柱スペーサと兼用することに
より柱スペーサ単独でのマスクを必要ないプロセスにし
てプロセスコストダウンを図ることができる。
作成し、しかも平坦化膜を柱スペーサと兼用することに
より柱スペーサ単独でのマスクを必要ないプロセスにし
てプロセスコストダウンを図ることができる。
【００１３】また、アレイ工程での平坦化膜塗布後のコ
ンタクトホール形成と同時に兼ねることにより、位置合
わせの問題および柱スペーサの高さ問題を解決し、対向
基板の平坦な面との接触でギャップ形成が可能となる。
ンタクトホール形成と同時に兼ねることにより、位置合
わせの問題および柱スペーサの高さ問題を解決し、対向
基板の平坦な面との接触でギャップ形成が可能となる。
【００１４】請求項３記載の液晶ディスプレイ装置の製
造方法は、請求項２記載の液晶ディスプレイ装置の製造
方法において、平坦化膜塗布後、ハーフトーンマスクを
用いてコンタクトホールと柱スペーサおよび画素電極の
平坦化面を１マスクで形成する。このように、平坦化膜
塗布後、ハーフトーンマスクを用いてコンタクトホール
と柱スペーサおよび画素電極の平坦化面を１マスクで形
成することで、平坦化膜を直接ハーフトーンマスクを用
いて露光現像することによりパターニングすることがで
きる。
造方法は、請求項２記載の液晶ディスプレイ装置の製造
方法において、平坦化膜塗布後、ハーフトーンマスクを
用いてコンタクトホールと柱スペーサおよび画素電極の
平坦化面を１マスクで形成する。このように、平坦化膜
塗布後、ハーフトーンマスクを用いてコンタクトホール
と柱スペーサおよび画素電極の平坦化面を１マスクで形
成することで、平坦化膜を直接ハーフトーンマスクを用
いて露光現像することによりパターニングすることがで
きる。
【００１５】請求項４記載の液晶ディスプレイ装置の製
造方法は、請求項２記載の液晶ディスプレイ装置の製造
方法において、平坦化膜塗布後、平坦化膜を一度全面２
００℃程度の温度でベークした後、全面レジスト塗布を
行い、その後ハーフトーンマスクを用いて前記コンタク
トホールと柱スペーサおよび画素電極の平坦化面をドラ
イエッチング法を用いて１マスクで形成する。このよう
に、平坦化膜塗布後、平坦化膜を一度全面２００℃程度
の温度でベークした後、全面レジスト塗布を行い、その
後ハーフトーンマスクを用いてコンタクトホールと柱ス
ペーサおよび画素電極の平坦化面をドライエッチング法
を用いて１マスクで形成するので、平坦化膜にレジスト
を塗布しハーフトーンマスクを用いて露光現像すること
により平坦化膜をパターニングすることができる。
造方法は、請求項２記載の液晶ディスプレイ装置の製造
方法において、平坦化膜塗布後、平坦化膜を一度全面２
００℃程度の温度でベークした後、全面レジスト塗布を
行い、その後ハーフトーンマスクを用いて前記コンタク
トホールと柱スペーサおよび画素電極の平坦化面をドラ
イエッチング法を用いて１マスクで形成する。このよう
に、平坦化膜塗布後、平坦化膜を一度全面２００℃程度
の温度でベークした後、全面レジスト塗布を行い、その
後ハーフトーンマスクを用いてコンタクトホールと柱ス
ペーサおよび画素電極の平坦化面をドライエッチング法
を用いて１マスクで形成するので、平坦化膜にレジスト
を塗布しハーフトーンマスクを用いて露光現像すること
により平坦化膜をパターニングすることができる。
【００１６】
【発明の実施の形態】この発明の実施の形態を図１およ
び図２に基づいて説明する。図１および図２はこの発明
の実施の形態のアレイ基板に柱スペーサを作り込む製造
方法の工程順断面図である。
び図２に基づいて説明する。図１および図２はこの発明
の実施の形態のアレイ基板に柱スペーサを作り込む製造
方法の工程順断面図である。
【００１７】図１および図２に示すように、スイッチン
グ能動素子を有するアレイ基板と対向であるカラーフィ
ルタ基板との間のギャップを形成するために柱スペーサ
６ａをアレイ基板上に形成するに際して、アレイ基板に
平坦化膜６を塗布し、この平坦化膜６にスイッチング能
動素子に通じるコンタクトホール１１を形成後、画素電
極９を形成するための平坦化面を形成するときに、平坦
化膜６により柱スペーサ６ａを形成する。
グ能動素子を有するアレイ基板と対向であるカラーフィ
ルタ基板との間のギャップを形成するために柱スペーサ
６ａをアレイ基板上に形成するに際して、アレイ基板に
平坦化膜６を塗布し、この平坦化膜６にスイッチング能
動素子に通じるコンタクトホール１１を形成後、画素電
極９を形成するための平坦化面を形成するときに、平坦
化膜６により柱スペーサ６ａを形成する。
【００１８】図１（ａ）には、ガラス基板１上にスパッ
タで形成したゲート電極２をパターニングした後、ゲー
ト絶縁膜３をＣＶＤ法で形成しパターニングを行い、次
にソース・ドレイン電極４を形成して画素部ＴＦＴを形
成したのち、層間絶縁膜５をＣＶＤ法で堆積した断面図
である。
タで形成したゲート電極２をパターニングした後、ゲー
ト絶縁膜３をＣＶＤ法で形成しパターニングを行い、次
にソース・ドレイン電極４を形成して画素部ＴＦＴを形
成したのち、層間絶縁膜５をＣＶＤ法で堆積した断面図
である。
【００１９】次に図１（ｂ）に示すように、５〜６μｍ
のアクリル樹脂系平坦化膜６を全面塗布行い、２００℃
程度でベークを３０分行った後、通常のフォトリソグラ
フィ法と同様にレジスト７を約１．５μｍ厚全面塗布を
行い、フォトマスク（ハーフトーンマスク）８を用いて
前記レジスト７にパターンを形成する。このとき、８ａ
の領域は紫外線（ＵＶ）光がマスクを透過しない領域で
あり、ポジレジスト７ではレジストが塗布膜厚分（１．
５μｍ）残る領域となる。また、８ｂの領域はＵＶ光が
マスクより一部しか透過しない領域であるため、この領
域のレジスト厚は０．５μｍ程度残ることになる。ま
た、８ｃの領域はＵＶ光を完全に透過するためレジスト
は現像後にはなくなる領域となる。したがって、レジス
ト露光後に現像してパターニングしたレジスト断面は図
１（ｃ）のレジスト７のようになる。
のアクリル樹脂系平坦化膜６を全面塗布行い、２００℃
程度でベークを３０分行った後、通常のフォトリソグラ
フィ法と同様にレジスト７を約１．５μｍ厚全面塗布を
行い、フォトマスク（ハーフトーンマスク）８を用いて
前記レジスト７にパターンを形成する。このとき、８ａ
の領域は紫外線（ＵＶ）光がマスクを透過しない領域で
あり、ポジレジスト７ではレジストが塗布膜厚分（１．
５μｍ）残る領域となる。また、８ｂの領域はＵＶ光が
マスクより一部しか透過しない領域であるため、この領
域のレジスト厚は０．５μｍ程度残ることになる。ま
た、８ｃの領域はＵＶ光を完全に透過するためレジスト
は現像後にはなくなる領域となる。したがって、レジス
ト露光後に現像してパターニングしたレジスト断面は図
１（ｃ）のレジスト７のようになる。
【００２０】その後、図１（ｄ）に示すように、ドライ
エッチ法を用いて前記レジスト７のパターンをエッチン
グすると、まず最初にコンタクトホール１１を形成する
レジストがない領域（８ｃ）がエッチングされる。ただ
し、エッチング中には前記平坦化膜６をエッチングして
いくが同時にレジストもある選択比でもってエッチング
されるために前記レジスト膜厚７が減少していき、ある
時間で図１（ｄ）に示すようなレジスト厚が８ａ領域の
みにあり、その他の領域（８ｂおよび８ｃ領域）がレジ
ストない断面構造となり、そしてコンタクト領域である
８ｃ領域が少し平坦化膜６がエッチングされた断面構造
となる。さらに、エッチングを進行させることにより、
図２（ｅ）に示すように８ｃ領域であるコンタクト領域
の平坦化膜６がソース・ドレイン電極４までエッチング
される。このとき、８ａ領域である平坦化膜上のレジス
トは存在することが必要になる。その後、レジスト除去
を行い、図２（ｆ）に示すように画素電極であるＩＴＯ
電極９を形成した後、パターニングして画素電極９を形
成する。この発明の実施の形態で示した断面構造におい
て、図２（ｆ）で８ａ領域である前記平坦化膜６が厚く
残る領域が柱スペーサ６ａとなる領域である。
エッチ法を用いて前記レジスト７のパターンをエッチン
グすると、まず最初にコンタクトホール１１を形成する
レジストがない領域（８ｃ）がエッチングされる。ただ
し、エッチング中には前記平坦化膜６をエッチングして
いくが同時にレジストもある選択比でもってエッチング
されるために前記レジスト膜厚７が減少していき、ある
時間で図１（ｄ）に示すようなレジスト厚が８ａ領域の
みにあり、その他の領域（８ｂおよび８ｃ領域）がレジ
ストない断面構造となり、そしてコンタクト領域である
８ｃ領域が少し平坦化膜６がエッチングされた断面構造
となる。さらに、エッチングを進行させることにより、
図２（ｅ）に示すように８ｃ領域であるコンタクト領域
の平坦化膜６がソース・ドレイン電極４までエッチング
される。このとき、８ａ領域である平坦化膜上のレジス
トは存在することが必要になる。その後、レジスト除去
を行い、図２（ｆ）に示すように画素電極であるＩＴＯ
電極９を形成した後、パターニングして画素電極９を形
成する。この発明の実施の形態で示した断面構造におい
て、図２（ｆ）で８ａ領域である前記平坦化膜６が厚く
残る領域が柱スペーサ６ａとなる領域である。
【００２１】また、この発明の実施の形態において、図
１（ｂ）では前記平坦化膜６を全面塗布を行い、その後
レジスト７を塗布して露光・現像してパターニングして
いるが、前記平坦化膜を直接ハーフトーンマスクを用い
て露光・現像処理を行うことでも形成することが可能と
なる。
１（ｂ）では前記平坦化膜６を全面塗布を行い、その後
レジスト７を塗布して露光・現像してパターニングして
いるが、前記平坦化膜を直接ハーフトーンマスクを用い
て露光・現像処理を行うことでも形成することが可能と
なる。
【００２２】
【発明の効果】この発明の請求項１記載の液晶ディスプ
レイ装置によれば、アレイ基板に形成された平坦化膜
に、画素電極をスイッチング能動素子に導通させるため
のコンタクトホールおよび画素電極の平坦化面を形成す
るとともに、平坦化膜により柱スペーサを形成したの
で、柱スペーサをアレイ基板側に作成し、しかも平坦化
膜を柱スペーサと兼用することができる。このため、製
造時のマスク枚数削減を図り、貼り合わせ時の位置合わ
せ精度が向上する。
レイ装置によれば、アレイ基板に形成された平坦化膜
に、画素電極をスイッチング能動素子に導通させるため
のコンタクトホールおよび画素電極の平坦化面を形成す
るとともに、平坦化膜により柱スペーサを形成したの
で、柱スペーサをアレイ基板側に作成し、しかも平坦化
膜を柱スペーサと兼用することができる。このため、製
造時のマスク枚数削減を図り、貼り合わせ時の位置合わ
せ精度が向上する。
【００２３】この発明の請求項２記載の液晶ディスプレ
イ装置の製造方法によれば、アレイ基板上に平坦化膜を
塗布したのち、柱スペーサと平坦化膜を兼用することに
より、柱スペーサを同時形成することが可能となり、マ
スク枚数削減を図ることが可能となる。
イ装置の製造方法によれば、アレイ基板上に平坦化膜を
塗布したのち、柱スペーサと平坦化膜を兼用することに
より、柱スペーサを同時形成することが可能となり、マ
スク枚数削減を図ることが可能となる。
【００２４】また、柱スペーサをアレイ基板に作り込む
ことにより、マスク合わせずれマージンを大きくでき、
しかも対向基板は従来同様の平坦な基板であるため、ギ
ャップ精度を向上させることが可能となる。
ことにより、マスク合わせずれマージンを大きくでき、
しかも対向基板は従来同様の平坦な基板であるため、ギ
ャップ精度を向上させることが可能となる。
【００２５】しかも、通常の柱スペーサはゲート電極上
部に位置するが、線幅の細いソース電極上部に位置する
ことも可能となる。
部に位置するが、線幅の細いソース電極上部に位置する
ことも可能となる。
【００２６】請求項３では、平坦化膜塗布後、ハーフト
ーンマスクを用いてコンタクトホールと柱スペーサおよ
び画素電極の平坦化面を１マスクで形成することで、平
坦化膜を直接ハーフトーンマスクを用いて露光現像する
ことによりパターニングすることができる。
ーンマスクを用いてコンタクトホールと柱スペーサおよ
び画素電極の平坦化面を１マスクで形成することで、平
坦化膜を直接ハーフトーンマスクを用いて露光現像する
ことによりパターニングすることができる。
【００２７】請求項４では、平坦化膜塗布後、平坦化膜
を一度全面２００℃程度の温度でベークした後、全面レ
ジスト塗布を行い、その後ハーフトーンマスクを用いて
コンタクトホールと柱スペーサおよび画素電極の平坦化
面をドライエッチング法を用いて１マスクで形成するの
で、平坦化膜にレジストを塗布しハーフトーンマスクを
用いて露光現像することにより平坦化膜をパターニング
することができる。
を一度全面２００℃程度の温度でベークした後、全面レ
ジスト塗布を行い、その後ハーフトーンマスクを用いて
コンタクトホールと柱スペーサおよび画素電極の平坦化
面をドライエッチング法を用いて１マスクで形成するの
で、平坦化膜にレジストを塗布しハーフトーンマスクを
用いて露光現像することにより平坦化膜をパターニング
することができる。
【図１】この発明の実施の形態のアレイ基板に柱スペー
サを作り込む製造方法の工程順断面図
サを作り込む製造方法の工程順断面図
【図２】図１の次の工程の工程順断面図
【図３】従来例の工程順断面図
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ ソース・ドレイン電極 ５ 層間絶縁膜 ６ 平坦化膜 ６ａ 柱スペーサ ７ レジスト ８ フォトマスク（ハーフトーンマスク） ８ａ ＵＶ光を完全遮断領域 ８ｂ ＵＶ光を一部透過領域 ８ｃ ＵＶ光を完全透過領域 ９ ＩＴＯ電極 １０ ガラス基板 １１ コンタクトホール ２０ ブラックマトリクス ３０ カラーフィルタ ４０ ＩＴＯ電極 ５０ 柱スペーサ
Claims (4)
- 【請求項１】 スイッチング能動素子を有するアレイ基
板と対向基板との間のギャップを形成するために柱スペ
ーサを備えた液晶ディスプレイ装置であって、前記アレ
イ基板に形成された平坦化膜に、画素電極を前記スイッ
チング能動素子に導通させるためのコンタクトホールお
よび前記画素電極を形成するための平坦化面を形成する
とともに、前記平坦化膜により前記柱スペーサを形成し
たことを特徴とする液晶ディスプレイ装置。 - 【請求項２】 スイッチング能動素子を有するアレイ基
板と対向基板との間のギャップを形成するために柱スペ
ーサを前記アレイ基板上に形成するに際して、前記アレ
イ基板に平坦化膜を塗布し、この平坦化膜に前記スイッ
チング能動素子に通じるコンタクトホールを形成後、前
記画素電極を形成するための平坦化面を形成するとき
に、前記平坦化膜により前記柱スペーサを形成すること
を特徴とする液晶ディスプレイ装置の製造方法。 - 【請求項３】 平坦化膜塗布後、ハーフトーンマスクを
用いてコンタクトホールと柱スペーサおよび画素電極の
平坦化面を１マスクで形成する請求項２記載の液晶ディ
スプレイ装置の製造方法。 - 【請求項４】 平坦化膜塗布後、平坦化膜を一度全面２
００℃程度の温度でベークした後、全面レジスト塗布を
行い、その後ハーフトーンマスクを用いて前記コンタク
トホールと柱スペーサおよび画素電極の平坦化面をドラ
イエッチング法を用いて１マスクで形成する請求項２記
載の液晶ディスプレイ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160833A JP2002350868A (ja) | 2001-05-29 | 2001-05-29 | 液晶ディスプレイ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160833A JP2002350868A (ja) | 2001-05-29 | 2001-05-29 | 液晶ディスプレイ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002350868A true JP2002350868A (ja) | 2002-12-04 |
Family
ID=19004192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160833A Pending JP2002350868A (ja) | 2001-05-29 | 2001-05-29 | 液晶ディスプレイ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002350868A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006171496A (ja) * | 2004-12-17 | 2006-06-29 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| CN104932152A (zh) * | 2015-06-23 | 2015-09-23 | 武汉华星光电技术有限公司 | 液晶显示面板及液晶显示面板的制造方法 |
| US9823520B2 (en) | 2013-12-13 | 2017-11-21 | Samsung Display Co., Ltd. | Liquid crystal display apparatus and method for manufacturing the same |
-
2001
- 2001-05-29 JP JP2001160833A patent/JP2002350868A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006171496A (ja) * | 2004-12-17 | 2006-06-29 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| US9823520B2 (en) | 2013-12-13 | 2017-11-21 | Samsung Display Co., Ltd. | Liquid crystal display apparatus and method for manufacturing the same |
| CN104932152A (zh) * | 2015-06-23 | 2015-09-23 | 武汉华星光电技术有限公司 | 液晶显示面板及液晶显示面板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| KR100325079B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JP4522660B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| KR100966453B1 (ko) | 액정표시소자 제조방법 | |
| WO2018120691A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| KR20070045751A (ko) | 포토 마스크 | |
| JP2002350897A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2002098994A (ja) | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 | |
| JP3019047B2 (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| JP2002350868A (ja) | 液晶ディスプレイ装置およびその製造方法 | |
| KR20060123810A (ko) | 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR20030064975A (ko) | 고개구율 액정표시장치의 제조방법 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100891070B1 (ko) | 액정표시장치 제조방법 | |
| KR20020091458A (ko) | 에프.에프.에스 모드의 액정표시장치의 제조방법 | |
| JPH09186334A (ja) | トランジスタアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061116 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070524 |