JP2002342109A - インサーキットエミュレータ装置 - Google Patents

Abstract

(57)【要約】 【課題】 内部の構成部分間の信号を光学的に行うこと
により、インサーキットエミュレータの動作を高速化す
る。 【解決手段】 制御モジュール基板３２は、ＣＰＵ３２
０、エミュレータ制御部３２２、ブレークポイント制御
部３２４、入出力（ＩＯ）制御部３２６、トレースメモ
リ３２８およびプログラムメモリ３３０といった電子回
路ブロックから構成される。これらの電子回路ブロック
は、それぞれの内部で電気的な処理を行い、必要に応じ
て、エミュレート処理に必要な信号を、他の構成部分と
の間で光バスシステム４を介してやり取りする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサ応用機器の
試験およびデバッグ等に用いられるインサーキット・エ
ミュレータ装置に関する。

【０００２】

【従来の技術】ＣＰＵを用いた制御を行うＣＰＵ応用機
器の試験・評価のために、例えば、「インサーキットエ
ミュレータ入門（丸山隆 著，”インターフェース”１
９８２年９月号ｐ１３８〜ｐ１４７，ＣＱ出版社）」
（文献１）、特公平７−１１７９０７号公報（文献
２）、特公平７−７６９３０号公報（文献３）および特
公平８−７７１３号公報（文献４）等に開示されたイン
サーキットエミュレータ(ICE;In-Circuit Emulator)と
呼ばれる装置が用いられている。

【０００３】インサーキットエミュレータは、試験・評
価の対象となるＣＰＵ応用装置（「ターゲットシステ
ム」とも呼ばれる）に、ＣＰＵの代わりに接続され、プ
ログラムトレース機能やブレークポイント機能を実現す
る。このような機能を実現するために、インサーキット
エミュレータは、ターゲットシステムと同じＣＰＵ、ト
レース用のメモリおよびブレークポイント機能等を制御
する制御回路等の多くの構成部分を、プリント基板上の
バスを介して接続した構成を採る。

【０００４】一方、ＣＰＵ単体と同じ処理を、多くの構
成部分間で信号をやり取りしながら実行せねばならない
にもかかわらず、インサーキットエミュレータは、ＣＰ
Ｕ単体と同じ処理時間で行わなければならない。従っ
て、インサーキットエミュレータ内の構成部分間の信号
伝送遅延は、極力、抑えられなければならず、また、イ
ンサーキットエミュレータとターゲットシステムに接続
されたプローブとの間の信号伝送遅延も、同様に抑制さ
れなければならない。

【０００５】さらに、ＣＰＵの処理速度の高速化してい
るので、インサーキットエミュレータ内の信号遅延の短
縮に対する要求は、次第に厳しくなっている。基板上の
信号遅延を抑える対策のひとつとして、装置内の基板上
の信号伝送の高速化を挙げることができる。

【０００６】信号伝送の高速化のためには、例えば「２
００１年１月１７日，日経産業新聞１面」（文献５）に
開示された光配線を用いたプリント基板、あるいは、例
えば「新しい概念 光シートバステクノロジー（小関
他，”エレクトロニクス”Ｎｏ．５５７（２００１年１
０月号），ｐ４９〜５３，株式会社オーム社）」（文献
６）、「光拡散シートを用いた光分岐器の特性評価（浜
田 他，信学技報(Technical Report of IEICE)），Ｏ
ＣＳ９９−７２（１９９９年１０月）」（文献７）およ
び「光拡散シートを用いた光バックプレーンの伝送特性
評価（岡田 他，信学技報(Technical Report of IEIC
E)），ＯＣＳ９９−７３（１９９９年１０月）」（文献
８）等に開示された光バスが提案されている。

【０００７】しかしながら、上述のように、インサーキ
ットエミュレータにおいて、信号伝送遅延の抑制および
信号伝送の高速化への要求が高まっているにもかかわら
ず、従来、インサーキットエミュレータに光バスを応用
した例は全くない。

【０００８】本発明は、上述したインサーキットエミュ
レータの高速化への要請に応ずるべくなされたものであ
り、内部の構成部分間の信号を光学的に行うことができ
るように構成されたインサーキットエミュレータを提供
することを目的とする。また、本発明は、インサーキッ
トエミュレータ本体とプローブとの間の信号も光学的に
行えるようにして、さらなる高速化を図ったインサーキ
ットエミュレータを提供することを目的とする。また、
本発明は、内部の構成部分間の信号を光学的に行うこと
により、リンギングや反射波による信号波形の歪を防
ぎ、エミュレーションにおけるタイミング検証を精度よ
く行うことができるインサーキットエミュレータを提供
することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本願にかかるインサーキットエミュレータは、エミ
ュレート対象の動作をエミュレート処理するエミュレー
ト処理手段であって、複数の構成部分を含み、前記複数
の構成部分の間で、前記エミュレート処理のための信号
が伝送されるエミュレート処理手段と、前記複数の構成
部分の間で、前記信号を光学的に伝送する光学伝送手段
とを有する。

【００１０】好適には、前記光学伝送手段は、少なくと
も第１の端面と第２の端面とを有する第１の導光手段
と、前記エミュレート処理手段の複数の構成部分のいず
れかと、前記第１の導光手段の第１の端面または第２の
端面との間を結合し、前記複数の構成部分のいずれかと
前記第１の端面または前記第２の端面との間で、前記エ
ミュレート処理のための信号をそれぞれ光学的に導く複
数の結合手段とを含み、前記第１の導光手段は、前記第
１の端面と結合する前記結合手段それぞれからの前記信
号それぞれを、前記第２の端面と結合する前記結合手段
それぞれに光学的に導き、前記第２の端面と結合する前
記結合手段それぞれからの前記信号それぞれを、前記第
１の端面と結合する前記結合手段それぞれに光学的に導
く。

【００１１】好適には、前記エミュレート処理手段の複
数の構成部分それぞれは、前記エミュレート処理のため
の電気的な信号を処理し、前記複数の結合手段それぞれ
は、前記複数の構成部分のいずれかと前記第１の導光手
段の第１の端面または第２の端面との間で、前記エミュ
レート処理のための光学的な信号を導く第２の導光手段
と、前記第２の導光手段から導かれた光学的な信号を前
記電気的な信号に変換して前記複数の構成部分のいずれ
かに対して出力する光学・電気信号変換手段と、前記複
数の構成部分のいずれかから入力された前記電気的な信
号を光学的な信号に変換して前記第２の導光路に対して
出力する電気・光学信号変換手段とを有する。好適に
は、前記第１の端面または前記第２の端面には、前記エ
ミュレート処理手段の複数の構成部分が、前記複数の結
合手段を介して光学的に結合される。

【００１２】好適には、前記エミュレート処理手段は、
前記エミュレート対象と前記エミュレート処理手段の他
の構成部分とを接続する接続手段を前記複数の構成部分
の１つとして含み、前記光学伝送手段は、前記接続手段
と前記エミュレート処理手段の他の構成部分との間で、
前記エミュレート処理のための信号を光学的に伝送す
る。

【００１３】好適には、前記エミュレート処理手段は、
前記エミュレート対象に含まれるプロセッサと同じエミ
ュレート用プロセッサと、前記エミュレート処理を制御
するエミュレート処理制御手段と、前記エミュレート処
理に用いられる記憶手段とを前記複数の構成部分として
少なくとも含み、前記光学伝送手段は、前記プロセッサ
と、エミュレーション制御手段と、前記記憶手段との間
で、前記エミュレート処理のための信号を光学的に伝送
する。

【００１４】好適には、前記結合手段は、少なくとも前
記エミュレート用プロセッサおよび前記エミュレート処
理制御手段と前記第１の導光手段の第１の端面とを結合
し、少なくとも前記記憶手段と前記第１の導光手段の第
２の端面とを結合する。

【００１５】［構成部分の説明］以下、本発明にかかる
インサーキットエミュレータ装置の構成部分をさらに説
明する。なお、以下の説明においては、本発明にかかる
インサーキットエミュレータの構成部分と実施形態とし
て示した装置の構成部分とを、可能な限り具体的に対応
付けてあるが、これは、本願発明の理解を助けることを
目的とするものであって、本願発明の技術的範囲を、実
施形態として示した装置に限定することを目的とするも
のではない。

【００１６】［エミュレート処理手段］エミュレート処
理手段は、ターゲット装置と同じＣＰＵ（エミュレート
用プロセッサ）、プログラムトレースに用いられるトレ
ースメモリ（記憶手段）、エミュレート処理を制御する
制御部（エミュレート処理制御手段）およびプローブ
（接続手段）等を構成部分として含み、これらの構成部
分は、互いの間で信号をやり取りして、インサーキット
エミュレータ（ＩＣＥ）装置として要求される機能を実
現する。なお、これらエミュレート処理手段の構成部分
は、それぞれの内部で光学的に信号を処理しても、電気
的に信号を処理してもよいが、以下、これらのエミュレ
ート処理手段の構成部分が、それぞれ内部で電気的に信
号を処理する場合を例として説明する。

【００１７】［光学伝送手段］光学伝送手段（光バスシ
ステム）は、光拡散フィルムで構成される拡散導光路
（第１の導光手段）、拡散導光路（第１の導光手段）と
エミュレート処理手段の構成部分とを光学的に結合する
導光路（第２の導光手段）と、発光ダイオード（ＬＥ
Ｄ；電気・光学信号変換手段）およびフォトダイオード
（ＰＤ；光学・電気信号変換手段）を含み、導光路とエ
ミュレート処理手段の構成部分との間で信号のインター
フェースを行うＯＥＯ(Optical/Electrical/Optical)変
換回路とから構成される。

【００１８】光学伝送手段（光バスシステム）は、電気
的な信号伝送より伝送速度が格段に早く、ノイズの影響
も受けにくい光学的な信号伝送の特性を利用して、イン
サーキットエミュレータ本体内部だけでなく、インサー
キットエミュレータ本体とプローブ（接続手段）との間
でも、高速に信号を伝送する。特に、インサーキットエ
ミュレータ本体とプローブ（接続手段）との間の配線
は、一般に他の配線より長いので、光学伝送手段（光バ
スシステム）がもたらす利益を顕著に受けることとな
る。

【００１９】［第１の導光手段］第１の導光手段（拡散
導光路）は、例えば、アクリル製の光配線基板に配設さ
れた長方形の１ｍｍ厚のポリメチルメタクリレート（Ｐ
ＭＭＡ）シートであって、シートの周囲の２つの長辺お
よび２つの短辺の内、２つの短辺が作る面が、光学信号
を入出力するために用いられる端面Ａ，Ｂ（第１の端面
および第２の端面）として用いられる。

【００２０】第１の導光手段（拡散導光路）は、例え
ば、２つの端面それぞれから入射した光学信号を内部で
反射させる等して拡散し、反対側の端面からムラなく出
射させる。つまり、端面Ａ（第１の端面）から入力され
た光学信号は、第１の導光手段（拡散導光路）内部で拡
散され、他の端面Ｂ（第２の端面）全面からムラなく出
射し、端面Ｂ（第２の端面）と結合された第２の導光手
段に導かれ、反対に、端面Ｂ（第２の端面）から入力さ
れた光学信号は、第１の導光手段（拡散導光路）内部で
拡散され、他の端面Ａ（第１の端面）全面からムラなく
出射し、端面Ａ（第１の端面）と結合された第２の導光
手段に導かれる。

【００２１】このように、第１の導光手段（拡散導光
路）は、端面Ａ（第１の端面）に第２の導光手段を介し
て接続されたエミュレート処理手段の構成部分（エミュ
レート用プロセッサおよびエミュレート処理制御手段
等）と、端面Ｂ（第２の端面）に第２の導光手段を介し
て接続されたエミュレート処理手段の構成部分（記憶手
段および接続手段等）との間で、エミュレート処理に必
要な光学的信号を双方向に導く。

【００２２】なお、第１の導光手段（拡散導光路）の上
記２つの端面それぞれには、他の端面に届いた光学信号
にさらにムラがなくなるように、光を拡散させる拡散フ
ィルムが設けられる場合があり、また、第１の導光手段
の形状は長方形に限らず、光学信号が入出力される端面
の方向も数も上記例に限られないが、以下の説明を、上
記例に基づいて進める。

【００２３】［第２の導光手段］第２の導光手段は、例
えばプラスティック製の光ファイバの束（導光路）であ
って、ＯＥＯ変換回路（光学・電気信号変換手段および
電気・光学信号変換手段）と、第１の導光手段（拡散導
光路）との間を光学的に結合し、これらの間で光学信号
を伝送する。

【００２４】［光学・電気信号変換手段・電気・光学信
号変換手段］ＯＥＯ変換回路（光学・電気信号変換手段
および電気・光学信号変換手段）において、電気・光学
信号変換手段（ＰＤ）は、第２の導光手段（導光路）を
介して第１の導光手段（拡散導光路）から導かれた光学
信号を、エミュレート処理手段の構成部分が処理可能な
電気信号の形式に変換して、エミュレート処理手段の構
成部分に供給する。

【００２５】また、光学・電気信号変換手段（ＬＥＤ）
は、エミュレート処理手段の構成部分それぞれが、他の
構成部分に対して出力する電気信号を、光学信号の形式
に変換し、第２の導光手段（導光路）を介して第１の導
光手段（拡散導光路）に対して出力する。

【００２６】

【発明の実施の形態】以下、本発明にかかるインサーキ
ットエミュレータ(In-CIrcuit Emulator; ICE)システム
１を説明する。図１は、本発明にかかるＩＣＥシステム
１の構成を例示する図である。図１に例示するように、
ＩＣＥシステム１は、ＩＣＥ装置２および評価試験用コ
ンピュータ（ＰＣ）１２から構成され、ＩＣＥ装置２
は、ＩＣＥ本体３およびプローブ２０が、プローブ接続
用ケーブル２２を介して接続されて構成される。

【００２７】ＩＣＥシステム１は、これらの構成部分に
より、評価試験の対象となるＣＰＵ応用機器（ターゲッ
トシステム）１０において、ＣＰＵを搭載した基板（タ
ーゲット基板）１００のＣＰＵソケット１０２に接続さ
れて、ターゲット基板１００に搭載されるＣＰＵの動作
をエミュレートし、また、プログラムトレースおよびブ
レークポイント等の機能を実現し、ターゲットシステム
１０（あるいはターゲット基板１００）の評価試験・デ
バッグを行う。

【００２８】［ＰＣ１２］ＰＣ１２は、例えば、表示装
置１２０、本体１２２、キーボード１２４、マウス１２
６等から構成され、ケーブル１２８によりＩＣＥ本体３
に接続される一般的なパーソナルコンピュータである。
操作者は、ＰＣ１２を用いて、ＩＣＥ装置２へのブレー
クポイントの設定、および、ＩＣＥ装置２によるプログ
ラムトレースの実行結果の表示等の操作を行う。

【００２９】［ＩＣＥ本体３］図２は、図１に示したＩ
ＣＥ本体３の内部構造を例示する図である。なお、図２
においては、本発明の説明にあまり重要でない構成部分
は、適宜、省略されている。図２に例示するように、Ｉ
ＣＥ本体３は、マザーボード３０、制御モジュール基板
３２、光バスシステム４および電源装置（図示せず）等
から構成される。

【００３０】［マザーボード３０］マザーボード３０
は、制御モジュール基板３２および光バスシステム４を
保持し、制御モジュール基板３２に対して電源を供給す
る。また、マザーボード３０は、ケーブル１２８を介し
てエミュレータ制御部３２２およびＩＯ制御部３２６と
ＰＣ１２との間で電気的な信号を伝送するなど、制御モ
ジュール基板３２の各構成部分同士の間、および、制御
モジュール基板３２の構成部分とＰＣ１２およびプロー
ブ２０との間で電気的信号を伝送する。

【００３１】［制御モジュール基板３２］制御モジュー
ル基板３２は、ＣＰＵ３２０、エミュレータ制御部３２
２、ブレークポイント制御部３２４、入出力（ＩＯ）制
御部３２６、トレースメモリ３２８およびプログラムメ
モリ３３０といった電子回路ブロックから構成される。
これらの電子回路ブロックは、それぞれの内部で電気的
な処理を行い、必要に応じて、エミュレート処理に必要
な信号を、他の構成部分との間で光バスシステム４を介
してやり取りする。

【００３２】［ＣＰＵ３２０］ＣＰＵ３２０は、ターゲ
ットシステム１０のターゲット基板１００（図１）に用
いられるものと同じＣＰＵであって、プログラムメモリ
３３０に記憶されるプログラムを実行して、ターゲット
基板１００におけるＣＰＵの動作をエミュレートする。

【００３３】［エミュレータ制御部３２２］エミュレー
タ制御部３２２は、ＰＣ１２からの設定に従って、制御
モジュール基板３２の他の回路ブロックの動作を制御
し、ＩＣＥ装置２のエミュレータとしての機能を実現す
る。

【００３４】［ブレークポイント制御部３２４］ブレー
クポイント制御部３２４は、エミュレータ制御部３２２
の制御に従って、ＩＣＥ装置２におけるブレークポイン
ト機能を実現する。

【００３５】［ＩＯ制御部３２６］ＩＯ制御部３２６
は、エミュレータ制御部３２２の制御に従って、ＰＣ１
２からダウンロードされたプログラムを受けてプログラ
ムメモリ３３０に記憶させ、また、トレースメモリ３２
８に記憶されたプログラムトレースの結果を示すデータ
をＰＣ１２に対して出力する。

【００３６】［トレースメモリ３２８］トレースメモリ
３２８は、エミュレータ制御部３２２の制御に従って、
プログラムトレースの結果を示すデータを記憶し、記憶
したデータを、ＩＯ制御部３２６を介してＰＣ１２に対
して出力する。

【００３７】［プログラムメモリ３３０］プログラムメ
モリ３３０は、エミュレータ制御部３２２の制御に従っ
て、ＰＣ１２からＩＯ制御部３２６を介してダウンロー
ドされ、ＣＰＵ３２０により実行されるプログラムを記
憶する。

【００３８】［光バスシステム４］図３は、図２に示し
た光バスシステム４の構成、および、光バスシステム４
と制御モジュール基板３２の各構成部分との接続関係を
示す図である。

【００３９】以下、図３をさらに参照して、光バスシス
テム４の構成および制御モジュール基板３２の各構成部
分との接続関係を説明する。光バスシステム４は、光配
線基板４０、導光路４２−１，４２−２，４４−１〜４
４−４、Optical/Electrical変換回路・Electrical/Opt
ical変換回路（以下、省略してＯＥＯ変換回路と記す）
３４−１，３４−２，３６−１〜３６−４および拡散導
光路４６から構成される。なお、ＯＥＯ変換回路３４−
１，３４−２，３６−１〜３６−４を、制御モジュール
基板３２に含めるか光バスシステム４に含めるかは任意
であるが、以下、これらを光バスシステム４に含めて説
明する。

【００４０】［光配線基板４０］光配線基板４０は、例
えばアクリル製の基板であって、図１に示したようにマ
ザーボード３０と制御モジュール基板３２との間に配設
され、拡散導光路４６および導光路４２−１，４２−
２，４４−１〜４４−４およびプローブ接続用ケーブル
２２を収容し、導光路４２−１，４２−２，４４−１〜
４４−４およびプローブ接続用ケーブル２２それぞれ
を、制御モジュール基板３２の各構成部分およびプロー
ブ２０との接続のために好適な位置に導く。

【００４１】［ＯＥＯ変換回路３４−１，３４−２，３
６−１〜３６−４］ＯＥＯ変換回路３４−１，３４−
２，３６−１〜３６−４それぞれは、制御モジュール基
板３２の各構成部分（ＣＰＵ３２０〜プログラムメモリ
３３０）それぞれに対応付けられて制御モジュール基板
３２上に配設され、ＣＰＵ３２０〜プログラムメモリ３
３０それぞれと導光路４２−１，４２−２，４４−１〜
４４−４それぞれとの間で、電気的信号と光学的信号と
を変換する。

【００４２】［導光路４２−１〜４４−４，プローブ接
続用ケーブル２２］導光路４２−１，４２−２，４４−
１〜４４−４は、図４を参照して後述するように、それ
ぞれＣＰＵ３２０〜プログラムメモリ３３０の信号線の
数に対応するｎ本（例えば、ｎはアドレスバス、データ
バスおよびコントロールバスの本数の合計）の光ファイ
バ＃０〜＃（ｎ−１）から構成される。導光路４２−１
は、ＣＰＵ３２０に対応付けられたＯＥＯ変換回路３４
−１と拡散導光路４６の端面Ａとを接続し、これらの間
で光学的な信号を伝送する。導光路４２−２は、エミュ
レータ制御部３２２に対応付けられたＯＥＯ変換回路３
４−２と拡散導光路４６の端面Ａとを接続し、これらの
間で光学的な信号を伝送する。導光路４４−１は、ブレ
ークポイント制御部３２４に対応付けられたＯＥＯ変換
回路３６−１と拡散導光路４６の端面Ｂとを接続し、こ
れらの間で光学的な信号を伝送する。導光路４４−２
は、ＩＯ制御部３２６に対応付けられたＯＥＯ変換回路
３６−２と拡散導光路４６の端面Ｂとを接続し、これら
の間で光学的な信号を伝送する。導光路４４−３は、ト
レースメモリ３２８に対応付けられたＯＥＯ変換回路３
６−３と拡散導光路４６の端面Ｂとを接続し、これらの
間で光学的な信号を伝送する。導光路４４−４は、プロ
グラムメモリ３３０に対応付けられたＯＥＯ変換回路３
６−４と拡散導光路４６の端面Ｂとを接続し、これらの
間で光学的な信号を伝送する。

【００４３】プローブ接続用ケーブル２２は、プローブ
２０と拡散導光路４６の端面Ｂとを接続し、これらの間
で光学的な信号を伝送する。

【００４４】図４は、図２等に示したＯＥＯ変換回路３
４−１，３４−２，３６−１〜３６−４と導光路４２−
１，４２−２，４４−１〜４４−４との接続関係を示す
図である。以下、図４をさらに参照して、ＯＥＯ変換回
路３４−１，３４−２，３６−１〜３６−４と導光路４
２−１，４２−２，４４−１〜４４−４との接続関係、
および、ＯＥＯ変換回路３４−１，３４−２，３６−１
〜３６−４を構成するＯＥＯ変換回路ユニット３４０−
０〜３４０−（ｎ−１）を説明する。

【００４５】図４に示すように、ＯＥＯ変換回路３４−
１，３４−２，３６−１〜３６−４と導光路４２−１，
４２−２，４４−１〜４４−４は、ＣＰＵ３２０〜プロ
グラムメモリ３３０が入出力する信号の数ｎと同数のＯ
ＥＯ変換回路ユニット３４０−０〜３４０−（ｎ−１）
から構成される。

【００４６】ＯＥＯ変換回路３４−１のＯＥＯ変換回路
ユニット３４０＃１〜３４０＃（ｎ−１）それぞれは、
導光路４２−１を構成するｎ本の光ファイバ＃０〜＃
（ｎ−１）それぞれと、ＣＰＵ３２０のｎ本の信号線＃
０〜＃（ｎ−１）それぞれとの間を接続し、これらの間
で信号を受け渡す。ＯＥＯ変換回路３４−２のＯＥＯ変
換回路ユニット３４０＃１〜３４０＃（ｎ−１）それぞ
れは、導光路４２−２を構成するｎ本の光ファイバ＃０
〜＃（ｎ−１）それぞれと、エミュレータ制御部３２２
のｎ本の信号線＃０〜＃（ｎ−１）それぞれとの間を接
続し、これらの間で信号を受け渡す。

【００４７】ＯＥＯ変換回路３６−１のＯＥＯ変換回路
ユニット３４０＃１〜３４０＃（ｎ−１）それぞれは、
導光路４４−１を構成するｎ本の光ファイバ＃０〜＃
（ｎ−１）それぞれと、ブレークポイント制御部３２４
のｎ本の信号線＃０〜＃（ｎ−１）それぞれとの間を接
続し、これらの間で信号を受け渡す。ＯＥＯ変換回路３
６−２のＯＥＯ変換回路ユニット３４０＃１〜３４０＃
（ｎ−１）それぞれは、導光路４４−２を構成するｎ本
の光ファイバ＃０〜＃（ｎ−１）それぞれと、ＩＯ制御
部３２６のｎ本の信号線＃０〜＃（ｎ−１）それぞれと
の間を接続し、これらの間で信号を受け渡す。

【００４８】ＯＥＯ変換回路３６−３のＯＥＯ変換回路
ユニット３４０＃１〜３４０＃（ｎ−１）それぞれは、
導光路４４−３を構成するｎ本の光ファイバ＃０〜＃
（ｎ−１）それぞれと、トレースメモリ３２８のｎ本の
信号線＃０〜＃（ｎ−１）それぞれとの間を接続し、こ
れらの間で信号を受け渡す。ＯＥＯ変換回路３６−４の
ＯＥＯ変換回路ユニット３４０＃１〜３４０＃（ｎ−
１）それぞれは、導光路４４−４を構成するｎ本の光フ
ァイバ＃０〜＃（ｎ−１）それぞれと、プログラムメモ
リ３３０のｎ本の信号線＃０〜＃（ｎ−１）それぞれと
の間を接続し、これらの間で信号を受け渡す。

【００４９】［ＯＥＯ変換回路ユニット３４０−ｉ］図
５は、図４に示したＯＥＯ変換回路３４−１，３４−
２，３６−１〜３６−４それぞれのＯＥＯ変換回路ユニ
ット３４０＃０〜３４０＃（ｎ−１）それぞれの構成を
示す図である。図５に示すように、ＯＥＯ変換回路ユニ
ット３４０＃０〜３４０＃（ｎ−１）それぞれ（ＯＥＯ
変換回路ユニット３４０＃ｉ（０≦ｉ≦ｎ−１，以下同
じ））は、フォトダイオード(PD; Photo Diode)３４２
および発光ダイオード(LED; Light Emitting Diode)３
４４から構成される。

【００５０】［ＰＤ３４２］ＯＥＯ変換回路ユニット３
４０＃ｉのＰＤ３４２は、接続されたＣＰＵ３２０〜３
３０のいずれかの信号線＃ｉから入力される電気的な信
号を光学的な信号に変換し、接続された光ファイバ＃ｉ
に対して出力する。

【００５１】［ＬＥＤ３４４］ＯＥＯ変換回路ユニット
３４０＃ｉのＬＥＤ３４４は、接続された光ファイバ＃
ｉから入力される光学的な信号を電気的な信号に変換
し、接続されたＣＰＵ３２０〜３３０のいずれかの信号
線＃ｉに対して出力する。

【００５２】［拡散導光路４６］図６は、図２および図
３に示した拡散導光路４６の構成と、導光路４２−１，
４２−２，４４−１〜４４−４との接続を示す図であ
る。図７は、図６に示した拡散導光路ユニット４６０＃
０〜４６０＃（ｎ−１）それぞれ（拡散導光路ユニット
４６０＃ｉ）の構成を示す図である。以下、図６および
図７をさらに参照して、拡散導光路４６の構成と、拡散
導光路４６と導光路４２−１，４２−２，４４−１〜４
４−４およびプローブ接続用ケーブル２２との接続関係
を説明する。

【００５３】図６に示すように、拡散導光路４６は、導
光路４２−１，４２−２，４４−１〜４４−４それぞれ
の光ファイバ＃０〜＃（ｎ−１）それぞれに対応する拡
散導光路ユニット４６０＃０〜４６０＃（ｎ−１）から
構成される。図７に示すように、拡散導光路ユニット４
６０＃０〜４６０＃（ｎ−１）それぞれ（拡散導光路ユ
ニット４６０＃ｉ）は、例えば長方形の１ｍｍ厚のポリ
メチルメタクリレート（ＰＭＭＡ）シートであって、拡
散導光路ユニット４６０＃ｉの２つの長辺および２つの
短辺の内、２つの短辺が作る面が、光学信号を入出力す
るために用いられる端面Ａ，Ｂとして用いられる。

【００５４】拡散導光路ユニット４６０＃ｉは、図７に
おいて点線で例示するように、２つの端面Ａ，Ｂそれぞ
れから入射した光学信号を内部で反射させる等して拡散
し、反対側の２つの端面Ｂ，Ａそれぞれからムラなく出
射させる。つまり、導光路４２−１，４２−２の光ファ
イバ＃ｉから拡散導光路ユニット４６０＃ｉの端面Ａに
入力された光学信号は、拡散導光路ユニット４６０＃ｉ
内部で拡散され、端面Ｂの全面からムラなく出射し、端
面Ｂと結合された導光路４４−１〜４４−４およびプロ
ーブ接続用ケーブル２２の光ファイバ＃ｉに導かれる。

【００５５】また、導光路４４−１〜４４−４およびプ
ローブ接続用ケーブル２２の光ファイバ＃ｉから拡散導
光路ユニット４６０＃ｉの端面Ｂに入力された光学信号
は、拡散導光路ユニット４６０＃ｉ内部で拡散され、端
面Ａの全面からムラなく出射し、端面Ａと結合された導
光路４２−１，４２−２の光ファイバ＃ｉに導かれる。
つまり、拡散導光路ユニット４６０＃ｉそれぞれが、端
面Ａ，Ｂの間で導光路４２−１，４２−２それぞれの光
ファイバ＃ｉと導光路４４−１〜４４−４およびプロー
ブ接続用ケーブル２２それぞれの光ファイバ＃ｉとの間
で光学的信号を双方向に伝送する。

【００５６】さらに、ｎ個の拡散導光路ユニット４６０
＃０〜４６０＃（ｎ−１）が全体として、端面Ａ，Ｂの
間で導光路４２−１，４２−２それぞれのｎ本の光ファ
イバ＃０〜＃（ｎ−１）と導光路４４−１〜４４−４お
よびプローブ接続用ケーブル２２それぞれのｎ本の光フ
ァイバ＃０〜＃（ｎ−１）との間で光学的信号を双方向
に伝送する。なお、必要に応じて、プローブ接続用ケー
ブル２２には、プローブ２０に対して電力を供給する電
源線および電気的な信号を伝送する信号線が、さらに付
加される。

【００５７】［プローブ２０］図８は、図１に示したプ
ローブ２０の構成を示す図である。図８に示すように、
プローブ２０は、ＯＥＯ変換回路２００、ターゲットイ
ンターフェース部２０２およびＣＰＵアダプタ２０４か
ら構成される。プローブ２０は、プローブ接続用ケーブ
ル２２（図１等）を介してＩＣＥ本体３の光バスシステ
ム４に接続され、ＣＰＵアダプタ２０４を介してターゲ
ット基板１００（図１）のＣＰＵソケット１０２に接続
される。

【００５８】［ＯＥＯ変換回路２００］ＯＥＯ変換回路
２００は、図４および図５に示したように、ＯＥＯ変換
回路３４−１〜３６−４と同様な構成を採り、プローブ
接続用ケーブル２２を介して光バスシステム４（図２
等）から入力される光学的信号を電気的信号に変換し、
ターゲットインターフェース部２０２に対して出力す
る。また、ＯＥＯ変換回路２００は、ターゲットインタ
ーフェース部２０２から入力される電気的信号を光学的
信号に変換して、プローブ接続用ケーブル２２を介して
光バスシステム４に対して出力する。

【００５９】［ターゲットインターフェース部２０２］
ターゲットインターフェース部２０２は、エミュレータ
制御部３２２（図２等）による制御に従って、ＣＰＵソ
ケット１０２およびＣＰＵアダプタ２０４を介してター
ゲット基板１００から入力される信号を、制御モジュー
ル基板３２の各構成部分（ＣＰＵ３２０〜プログラムメ
モリ３３０）が処理可能な形式に、必要に応じて変換
し、ＯＥＯ変換回路２００に対して出力する。また、タ
ーゲットインターフェース部２０２は、エミュレータ制
御部３２２による制御に従って、ＯＥＯ変換回路２００
から入力される信号を、ターゲット基板１００に搭載さ
れるＣＰＵと同じ形式に変換して、ＣＰＵソケット１０
２およびＣＰＵアダプタ２０４を介してターゲット基板
１００に対して出力する。

【００６０】［ＩＣＥシステム１の動作］以下、ＩＣＥ
システム１（図１）の動作を説明する。操作者は、ＩＣ
Ｅシステム１のプローブ２０をターゲット基板１００の
ＣＰＵソケット１０２に接続し、ＰＣ１２（図１）を用
いて、ＩＣＥ装置２（図２）に対して必要な操作、例え
ば、プログラムのダウンロードおよびブレークポイント
の設定等を行う。

【００６１】エミュレータ制御部３２２（図２等）は、
上記操作に従って、光バスシステム４（図２等）を介し
て制御モジュール基板３２の各構成部分にアクセスして
制御し、ＩＯ制御部３２６を介してプログラムをプログ
ラムメモリ３３０に記憶させ、ブレークポイント制御部
３２４に対するブレークポイントの設定等を行う。

【００６２】さらに、操作者が、ＰＣ１２を操作してプ
ログラムを実行させると、ＣＰＵ３２０は、光バスシス
テム４を介して他の構成部分と信号をやり取りして、プ
ログラムメモリ３３０に記憶されたプログラムを実行
し、光バスシステム４、プローブ接続用ケーブル２２お
よびプローブ２０を介してターゲット基板１００と信号
をやり取りし、ターゲット基板１００上のＣＰＵの動作
をエミュレートする。

【００６３】さらに、制御モジュール基板３２の各構成
部分は、必要に応じて光バスシステム４を介して他の構
成部分と信号をやり取りし、プログラムトレースおよび
ブレークポイント等のインサーキットエミュレータとし
て必要な機能を実現する。

【００６４】さらに、制御モジュール基板３２の各構成
部分は、エミュレータ制御部３２２による制御に従っ
て、ＩＯ制御部３２６に記憶されたプログラムとレース
の結果を示すデータを、ＰＣ１２に対して出力する等の
処理を行う。

【００６５】図９は、ＩＣＥシステムに光バスシステム
４を応用することにより信号波形が改善される様子を示
す図であって、（Ａ）は、光バスシステム４を用いない
場合に生じる波形なまりを示し、（Ｂ）は、光バスシス
テム４を用いない場合に生じるリンギングを示し、
（Ｃ）は、光バスシステム４を用いることにより改善さ
れた波形を示す。図９（Ａ），（Ｂ）に示すように、Ｉ
ＣＥシステムにおいて、電気的な信号を用いると、信号
の高速化に伴い、信号の波形がなまったり、リンギング
が発生したりする。これに対して、図９（Ｃ）に示すよ
うに、光学信号の立ち上がりは速いので、電気的に信号
を伝送する場合に比べ、タイミングの検証を精度よく行
うことができる。

【００６６】［変形例］以下、変形例を説明する。図１
０は、本発明にかかるインサーキットエミュレータの変
形例を示す第１の図である。図１０に示すように、光配
線基板４０の面に沿った方向に光を拡散し、入出力する
拡散導光路４６の代わりに、光配線基板４０の面に沿っ
た方向に光を拡散し、光配線基板４０の面と垂直な方向
に入出力する拡散導光路５０を用い、さらに、光ファイ
バを介して拡散導光路４６とＯＥＯ変換回路３４−１，
３４−２，３６−１〜３６−４とを接続する制御モジュ
ール基板３２の代わりに、光ファイバを介さずに拡散導
光路５０との間で光学的信号をやり取りすることができ
るように構成された制御モジュール基板３８を用いて、
拡散導光路５０と制御モジュール基板３８との間で直
接、光学信号を入出力するように、本発明にかかるイン
サーキットエミュレータを構成してもよい。

【００６７】図１１は、本発明にかかるインサーキット
エミュレータの変形例を示す第２の図であって、図１１
（Ａ）は、光配線基板４０の面と垂直な方向に光学的な
信号を入出力する拡散導光路５０−１の構成を示す図で
ある。図１１（Ａ）に示すような断面に拡散導光路５０
−１を構成すると、光配線基板４０の面と垂直な方向に
光学信号を入出力することができる。なお、図１１
（Ａ）には、導光路４２−１〜４４−４が接続されてい
るが、光バスシステム５０−１とＯＥＯ変換回路３４−
１〜３６−４とを光学的に結合可能であれば、これらを
省略することができる。

【００６８】図１１（Ｂ），（Ｃ）は、ＣＰＵ３２０お
よびエミュレータ制御部３２２からの光学的信号を、光
配線基板４０の面に沿った方向に入出力し、ブレークポ
イント制御部３２４〜プログラムメモリ３３０からの光
学的信号を、光配線基板４０の面と垂直な方向に入出力
するように構成された光バスシステム５０−２，５０−
３の構成をそれぞれ示す図である。図１１（Ｂ），
（Ｃ）に示すような断面に拡散導光路５０−２，５０−
３を構成すると、ＣＰＵ３２０およびエミュレータ制御
部３２２からの光学的信号を、光配線基板４０の面に沿
った方向に入出力し、ブレークポイント制御部３２４〜
プログラムメモリ３３０からの光学的信号を、光配線基
板４０の面と垂直な方向に入出力することができる。

【００６９】なお、図１１（Ｂ），（Ｃ）において、ブ
レークポイント制御部３２４〜プログラムメモリ３３０
を端面Ａ側に接続し、ＣＰＵ３２０およびエミュレータ
制御部３２２を端面Ｂ側に接続することも可能である。
また、拡散導光路５０−２，５０−３の端面Ａ側に、必
要に応じて拡散フィルム５１０を付加することも可能で
ある。また、２つの端面の両方に拡散フィルムを設けず
に、第1の導光手段の信号伝送方向の長さを長くして入
射光が広がるようにして、光学信号のムラを少なくする
ことも可能である。また、第１の導光手段として、エミ
ュレート構成部分間を直接、光ファイバで接続しても、
エミュレート処理の高速化に効果がある。あるいは、第
１の導光手段として、チャネル分岐型の導光路を用いて
もよい。

【００７０】図１２は、本発明にかかるインサーキット
エミュレータの変形例を示す第３の図である。なお、上
記実施形態においては、拡散導光路を、光配線基板４０
内に配設する場合を説明したが、光配線基板４０は本発
明にかかるインサーキットエミュレータの構成部分とし
て必須ではない。従って、光バスシステム４の代わり
に、図１２に示すように、拡散導光路を光配線基板４０
の中にではなく、独立したパッケージに収容し、光ファ
イバを接続するように構成された光カプラ５０−４を用
いてＩＣＥ本体３を構成することも可能である。

【００７１】本発明に適用される光カプラ５０−４の拡
散導光路を形成・製造方法は特に問われず、何でもよい
が、例えば、拡散導光路を、射出成形により形成・製造
することが可能である。射出成形により拡散導光路を形
成した場合、樹脂を注入するゲートが突起として残って
しまう場合がある。このようなゲートが、光カプラ５０
−４のパッケージの内面と対向する部位にある場合に
は、これらが干渉して、光学的信号が入射・出射する拡
散導光路の端面と光ファイバとの間で位置ずれが生じる
可能性がある。従って、拡散導光路にゲートが生じる場
合には、布線基板（光配線基板）に、ゲートが嵌合する
凹部を設けると、干渉をなくすことができ、光ファイバ
と拡散導光路との間の位置ずれを回避できる。

【００７２】また、ＯＥＯ変換回路ユニット３４０＃ｉ
が、光学信号を電気的な信号に変換し、反対に、電気的
な信号を光学信号に変換する両方の機能を有する場合を
例として説明したが、ＯＥＯ変換回路ユニット３４０＃
ｉ、導光炉の一端面においては、いずれか一方の機能の
みを備えたものであってもよい。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
インサーキットエミュレータ内部の構成部分間の信号を
光学的に行うようにして、インサーキットエミュレータ
の動作を高速化することができる。また、本発明によれ
ば、インサーキットエミュレータ本体とプローブとの間
の信号も光学的に行うようにして、さらにインサーキッ
トエミュレータの高速化を図ることができる。また、本
発明によれば、内部の構成部分間の信号を光学的に行う
ことにより、リンギングや反射波による信号波形の歪を
防ぎ、エミュレーションにおけるタイミング検証を精度
よく行うことができる。

【図面の簡単な説明】

【図１】本発明にかかるＩＣＥシステムの構成を例示す
る図である。

【図２】図１に示したＩＣＥ本体の内部構造を例示する
図である。

【図３】図２に示した光バスシステムの構成、および、
光バスシステムと制御モジュール基板の各構成部分との
接続関係を示す図である。

【図４】図２等に示したＯＥＯ変換回路と導光路との接
続関係を示す図である。

【図５】図４に示したＯＥＯ変換回路それぞれのＯＥＯ
変換回路ユニットそれぞれの構成を示す図である。

【図６】図２および図３に示した拡散導光路の構成と、
導光路との接続を示す図である。

【図７】図６に示した拡散導光路ユニットそれぞれの構
成を示す図である。

【図８】図１に示したプローブの構成を示す図である。

【図９】ＩＣＥシステムに光バスシステムを応用するこ
とにより信号波形が改善される様子を示す図であって、
（Ａ）は、光バスシステムを用いない場合に生じる波形
なまりを示し、（Ｂ）は、光バスシステムを用いない場
合に生じるリンギングを示し、（Ｃ）は、光バスシステ
ムを用いることにより改善された波形を示す。

【図１０】本発明にかかるインサーキットエミュレータ
の変形例を示す第１の図である。

【図１１】本発明にかかるインサーキットエミュレータ
の変形例を示す第２の図である。

【図１２】本発明にかかるインサーキットエミュレータ
の変形例を示す第３の図である。

【符号の説明】

１・・・ＩＣＥシステム ２・・・ＩＣＥ装置 ２０・・・プローブ ２００・・・ＯＥＯ変換回路 ２０２・・・ターゲットインターフェース部 ２０４・・・ＣＰＵアダプタ ３・・・ＩＣＥ本体 ３０・・・マザーボード ３２，３８・・・制御モジュール基板 ３２０・・・ＣＰＵ ３２２・・・エミュレータ制御部 ３２４・・・ブレークポイント制御部 ３２６・・・ＩＯ制御部 ３２８・・・トレースメモリ ３３０・・・プログラムメモリ ４・・・光バスシステム ２２・・・プローブ接続用ケーブル ３４−１，３４−２，３６−１〜３６−４・・・ＯＥＯ
変換回路 ３４０＃０〜３４０＃（ｎ−１）・・・ＯＥＯ変換回路
ユニット ３４２・・・ＰＤ ３４４・・・ＬＥＤ ４０・・・・光配線基板 ４２−１，４２−２，４４−１〜４４−４・・・導光路 ２２＃０〜４４−４＃（ｎ−１）・・・光ファイバ ４６，５０，５０−１〜５０−３・・・拡散導光路 ５０−４・・・光カプラ ４６０−ｉ・・・拡散導光路ユニット ５１０・・・拡散フィルム １２・・・ＰＣ １２０・・・表示装置 １２２・・・本体 １２４・・・キーボード １２６・・・マウス １２８・・・ケーブル １０・・・ターゲットシステム １００・・・ターゲット基板 １０２・・・ＣＰＵソケット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 健 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 岡田 純二 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 経塚 信也 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 逆井 一宏 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 浜田 勉 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 小関 忍 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 高梨 紀 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 三浦 昌明 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 新津 岳洋 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 馬場 智夫 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 久田 将司 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 小林 健一 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 (72)発明者 遠島 昭 神奈川県足柄上郡中井町境430グリーンテ クなかい 富士ゼロックス株式会社内 Ｆターム(参考） 5B048 AA11 BB02 DD08 5K002 AA05 BA04 BA14 BA21 BA31 DA04 FA01

Claims (7)

【特許請求の範囲】
1. 【請求項１】エミュレート対象の動作をエミュレート処
   理するエミュレート処理手段であって、複数の構成部分
   を含み、前記複数の構成部分の間で、前記エミュレート
   処理のための信号が伝送されるエミュレート処理手段
   と、 前記複数の構成部分の間で、前記信号を光学的に伝送す
   る光学伝送手段とを有するインサーキットエミュレータ
   装置。
2. 【請求項２】前記光学伝送手段は、 少なくとも第１の端面と第２の端面とを有する第１の導
   光手段と、 前記エミュレート処理手段の複数の構成部分のいずれか
   と、前記第１の導光手段の第１の端面または第２の端面
   との間を結合し、前記複数の構成部分のいずれかと前記
   第１の端面または前記第２の端面との間で、前記エミュ
   レート処理のための信号をそれぞれ光学的に導く複数の
   結合手段とを含み、 前記第１の導光手段は、前記第１の端面と結合する前記
   結合手段それぞれからの前記信号それぞれを、前記第２
   の端面と結合する前記結合手段それぞれに光学的に導
   き、前記第２の端面と結合する前記結合手段それぞれか
   らの前記信号それぞれを、前記第１の端面と結合する前
   記結合手段それぞれに光学的に導く請求項１に記載のイ
   ンサーキットエミュレータ装置。
3. 【請求項３】前記エミュレート処理手段の複数の構成部
   分それぞれは、前記エミュレート処理のための電気的な
   信号を処理し、 前記複数の結合手段それぞれは、 前記複数の構成部分のいずれかと前記第１の導光手段の
   第１の端面または第２の端面との間で、前記エミュレー
   ト処理のための光学的な信号を導く第２の導光手段と、 前記第２の導光手段から導かれた光学的な信号を前記電
   気的な信号に変換して前記複数の構成部分のいずれかに
   対して出力する光学・電気信号変換手段と、 前記複数の構成部分のいずれかから入力された前記電気
   的な信号を光学的な信号に変換して前記第２の導光路に
   対して出力する電気・光学信号変換手段とを有する請求
   項１または２に記載のインサーキットエミュレータ装
   置。
4. 【請求項４】前記第１の端面または前記第２の端面に
   は、前記エミュレート処理手段の複数の構成部分が、前
   記複数の結合手段を介して光学的に結合される請求項１
   〜３のいずれかに記載のインサーキットエミュレータ装
   置。
5. 【請求項５】前記エミュレート処理手段は、 前記エミュレート対象と前記エミュレート処理手段の他
   の構成部分とを接続する接続手段を前記複数の構成部分
   の１つとして含み、 前記光学伝送手段は、前記接続手段と前記エミュレート
   処理手段の他の構成部分との間で、前記エミュレート処
   理のための信号を光学的に伝送する請求項１〜４のいず
   れかに記載のインサーキットエミュレータ装置。
6. 【請求項６】前記エミュレート処理手段は、 前記エミュレート対象に含まれるプロセッサと同じエミ
   ュレート用プロセッサと、 前記エミュレート処理を制御するエミュレート処理制御
   手段と、 前記エミュレート処理に用いられる記憶手段とを前記複
   数の構成部分として少なくとも含み、 前記光学伝送手段は、前記プロセッサと、エミュレーシ
   ョン制御手段と、前記記憶手段との間で、前記エミュレ
   ート処理のための信号を光学的に伝送する請求項２〜４
   のいずれかに記載のインサーキットエミュレータ装置。
7. 【請求項７】前記結合手段は、少なくとも前記エミュレ
   ート用プロセッサおよび前記エミュレート処理制御手段
   と前記第１の導光手段の第１の端面とを結合し、少なく
   とも前記記憶手段と前記第１の導光手段の第２の端面と
   を結合する請求項６に記載のインサーキットエミュレー
   タ装置。