CN219574740U - 一种多主机主板及服务器 - Google Patents
一种多主机主板及服务器 Download PDFInfo
- Publication number
- CN219574740U CN219574740U CN202321219840.8U CN202321219840U CN219574740U CN 219574740 U CN219574740 U CN 219574740U CN 202321219840 U CN202321219840 U CN 202321219840U CN 219574740 U CN219574740 U CN 219574740U
- Authority
- CN
- China
- Prior art keywords
- cpu
- output port
- host
- motherboard
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007726 management method Methods 0.000 description 4
- 229920002153 Hydroxypropyl cellulose Polymers 0.000 description 3
- 235000010977 hydroxypropyl cellulose Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型涉及主板领域，具体公开一种多主机主板及服务器，主板上设置有第一CPU、第二CPU和OCP连接器；第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接。本实用新型使用板上走线的形式连接CPU和OCP连接器，避免高速信号损失问题，提高可靠性。
Description
技术领域
本实用新型涉及主板领域，具体涉及一种多主机主板及服务器。
背景技术
随着互联网数据不断增加，HPC的需求也在逐步提升，通常CPU资源的不均衡导致了无法满足HPC的需求，通过系统下绑核操作，可缓解CPU资源不均衡的问题，但是，通过物理上的均衡，能够更好的解决不均衡的表现，提升服务器性能，现在应运而生了multi-host模式的网卡，通过网卡连接到不同的CPU port，从物理端更好的实现了均衡，提升服务器整体性能。
现有技术方案中，为了实现multi-host的模式，通常在主板上增加外接连接器，使用外插slimline X8线缆将连接器与OCP网卡接口相连，将第二CPU的信号引入到OCP接口，与第一CPU的X8信号共同组成multi-host的模式，针对不同项目，需要额外新增线缆。然而，随着PCIE速率越来越快，连接器的劣势将更体现出来，连接器对高速信号的损失也越来越明显，而且连接器的接口在可靠性测试中，也会呈现出一定的问题。
实用新型内容
为解决上述问题，本实用新型提供一种多主机主板及服务器，使用板上走线的形式连接CPU和OCP连接器，避免高速信号损失问题，提高可靠性。
第一方面，本发明的技术方案提供一种多主机主板，主板上设置有第一CPU、第二CPU和OCP连接器；
第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接。
在一个可选的实施方式中，第一CPU设置有第二PCIE输出端口，第一CPU的第二PCIE输出端口接出板上走线与第二CPU的第一PCIE输出端口的板上走线连接；
同时第一CPU的第二PCIE输出端口的板上走线，和第二CPU的第一PCIE输出端口的板上走线上设置有高速总线开关；
高速总线开关与一开关控制器连接。
在一个可选的实施方式中，开关控制器设置在主板上。
在一个可选的实施方式中，开关控制器为基板管理控制器。
在一个可选的实施方式中，高速总线开关为多路复用器。
在一个可选的实施方式中，OCP连接器为16为数据通道的连接器，其中其第一端口包括8位数据通道，第二端口包括8位数据通道；
第一CPU的第一PCIE输出端口、第二PCIE输出端口均为8为数据通道输出端口；第二CPU的第一PCIE输出端口为8为数据通道输出端口。
在一个可选的实施方式中，主板上设置有第一内存和第二内存，第一内存与第一CPU连接，第二内存与第二CPU连接。
第二方面，本发明的技术方案提供一种服务器，配置有上述任一项所述的多主机主板。
本实用新型提供的一种多主机主板及服务器，相对于现有技术，具有以下有益效果：第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接，使得CPU与OCP连接器之间通过板上走线的形式连接，免高速信号损失问题，提高可靠性。优选的， 设置高速总线开关实现多主机与单主机的自由切换，提高系统的可用性和可靠性。
附图说明
为了更清楚的说明本实用新型实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的一种多主机主板结构示意图。
图中，1-第一CPU，2-第二CPU，3-第一内存，4-第二内存，5-第一CPU的第一PCIE输出端口，6-第一CPU的第二PCIE输出端口，7-第二CPU的第一PCIE输出端口，8-主板，9-高速总线开关，10-开关控制器，11-OCP连接器，12-第一端口，13-第二端口。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。
下面对本实用新型中出现的关键术语进行解释。
HPC：High Performance Computing，高性能计算。
PCIE：peripheral component interconnect express，是一种高速串行计算机扩展总线标准。
OCP：Open Compute Project，开源计算项目。
multi-host：多主机。
single-host：单主机。
Port：端口。
BMC：Baseboard Management Controlle，基板管理器。
为了使本技术领域的人员更好地理解本实用新型方案，下面结合附图和具体实施方式对本实用新型作进一步的详细说明。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1是本实用新型实施例提供的一种多主机主板8结构示意图，如图1所示，主板8上设置有第一CPU 1、第二CPU 2和OCP连接器11。
本实施例在PCB板层内增加layout线缆，使得第一CPU 1、第二CPU 2分别与OCP连接器11通过板上走线连接。具体地，第一CPU的第一PCIE输出端口5通过板上走线与OCP连接器11的第一端口12连接，第二CPU的第一PCIE输出端口7通过板上走线与OCP连接器11的第二端口13连接。
本实施例使得CPU与OCP连接器11之间通过板上走线的形式连接，免高速信号损失问题，提高可靠性。
在一个可选的实施方式中，第一CPU 1设置有第二PCIE输出端口，第一CPU的第二PCIE输出端口6接出板上走线与第二CPU的第一PCIE输出端口7的板上走线连接。相应的，同时第一CPU的第二PCIE输出端口6的板上走线，和第二CPU的第一PCIE输出端口7的板上走线上设置有高速总线开关9；高速总线开关9与一开关控制器10连接。
开关控制器10通过控制高速总线开关9选通来选择第一CPU的第二PCIE输出端口6与OCP连接器11连接，或者选择第二CPU的第一PCIE输出端口7与OCP连接器11连接。当选择第一CPU的第二PCIE输出端口6与OCP连接器11连接时，第一CPU的第一PCIE输出端口5、第二PCIE输出端口同时与OCP连接器11连接，实现单主机形式。当选择第二CPU的第一PCIE输出端口7与OCP连接器11连接时，第一CPU的第一PCIE输出端口5、第二CPU的第一PCIE输出端口7同时与OCP连接器11连接，实现多主机形式。
其中，开关控制器10设置在主板8上，可以选择基板管理控制器（即BMC）作为开关控制器10。
在一个可选的实施方式中，高速总线开关9可以选用多路复用器。基板管理控制器控制多路复用器选择哪一路线路选通。
主板8上还设置有第一内存3和第二内存4，第一内存3与第一CPU 1连接，第二内存4与第二CPU 2连接，实现数据存储。
一个具体实施例，OCP连接器11为16为数据通道的连接器，其中其第一端口12包括8位数据通道，第二端口13包括8位数据通道。第一CPU的第一PCIE输出端口5、第二PCIE输出端口均为8为数据通道输出端口；第二CPU的第一PCIE输出端口7为8为数据通道输出端口。
该具体实施例中，主板8通过PCB板层内增加layout线缆设计，增加从第一CPU 1与第二CPU 2引出高速线缆连接至主板8板载OCP连接器11组成CPU0 x16 single-host与第一CPU 1&第二CPU 2 x8 multi-host。
主板8OCP x16 single-host实现通过PCB板层内layout线缆，增加从第一CPU 1引出x16高速信号至主板OCP连接器11，实现OCP 第一CPUx16 single-host。主板OCP x8&x8multi-host实现通过PCB板层内layout线缆，增加从第一CPU 1&第二CPU 2各引出x8高速信号至OCP连接器11，实现OCP 第一CPU&第二CPU x8 multi-host。
主板8集成高速总线开关9，通过切换高速总线开关9，可实现OCP 信号的切换，可切换为第一CPU x8高速信号，与第一CPU 1原有的x8高速信号组成 X16的高速信号，实现OCP 第一CPU x16 single-host；可切换为第二CPU x8高速信号，与第一CPU 1原有的x8高速信号组成第一CPU&第二CPU x8高速信号，实现OCP 第一CPU 第二CPU x8 multi-host。
高速总线开关9受控于BMC，作为BMC slave设备，使用BMC命令，通过i2c物理链路切换高速信号的port，从而可实现OCP single-host与multi-host。
上文中对于一种多主机主板8的实施例进行了详细描述，基于上述实施例描述的多主机主板8，本实用新型实施例还提供了一种与该主板8对应的服务器。
本实施例的服务器，配置有上述实施例的多主机主板8。
本实施例的服务器基于前述的多主机主板8实现，因此该服务器中的具体实施方式可见前文中的多主机主板8的实施例部分，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再展开介绍。
另外，由于本实施例的服务器基于前述的多主机主板8实现，因此其作用与上述多主机主板8的作用相对应，这里不再赘述。
以上公开的仅为本实用新型的优选实施方式，但本实用新型并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本实用新型原理前提下所作的若干改进和润饰，都应落在本实用新型的保护范围内。
Claims (8)
1.一种多主机主板，其特征在于，主板上设置有第一CPU、第二CPU和OCP连接器；
第一CPU的第一PCIE输出端口通过板上走线与OCP连接器的第一端口连接，第二CPU的第一PCIE输出端口通过板上走线与OCP连接器的第二端口连接。
2.根据权利要求1所述的多主机主板，其特征在于，第一CPU设置有第二PCIE输出端口，第一CPU的第二PCIE输出端口接出板上走线与第二CPU的第一PCIE输出端口的板上走线连接；
同时第一CPU的第二PCIE输出端口的板上走线，和第二CPU的第一PCIE输出端口的板上走线上设置有高速总线开关；
高速总线开关与一开关控制器连接。
3.根据权利要求2所述的多主机主板，其特征在于，开关控制器设置在主板上。
4.根据权利要求3所述的多主机主板，其特征在于，开关控制器为基板管理控制器。
5.根据权利要求2、3或4所述的多主机主板，其特征在于，高速总线开关为多路复用器。
6.根据权利要求5所述的多主机主板，其特征在于，OCP连接器为16为数据通道的连接器，其中其第一端口包括8位数据通道，第二端口包括8位数据通道；
第一CPU的第一PCIE输出端口、第二PCIE输出端口均为8为数据通道输出端口；第二CPU的第一PCIE输出端口为8为数据通道输出端口。
7.根据权利要求6所述的多主机主板，其特征在于，主板上设置有第一内存和第二内存，第一内存与第一CPU连接，第二内存与第二CPU连接。
8.一种服务器，其特征在于，配置有权利要求1-7任一项所述的多主机主板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321219840.8U CN219574740U (zh) | 2023-05-19 | 2023-05-19 | 一种多主机主板及服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321219840.8U CN219574740U (zh) | 2023-05-19 | 2023-05-19 | 一种多主机主板及服务器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219574740U true CN219574740U (zh) | 2023-08-22 |
Family
ID=87652052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321219840.8U Active CN219574740U (zh) | 2023-05-19 | 2023-05-19 | 一种多主机主板及服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219574740U (zh) |
-
2023
- 2023-05-19 CN CN202321219840.8U patent/CN219574740U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9858238B2 (en) | Dual mode USB and serial console port | |
| US20150347345A1 (en) | Gen3 pci-express riser | |
| CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
| CN107357376A (zh) | 一种硬盘背板、制作及其实现方法 | |
| US9652427B2 (en) | Processor module, micro-server, and method of using processor module | |
| US20040024950A1 (en) | Method and apparatus for enhancing reliability and scalability of serial storage devices | |
| WO2024152586A1 (zh) | 一种信号传输电路及计算设备 | |
| CN219574740U (zh) | 一种多主机主板及服务器 | |
| WO2023016379A1 (zh) | 计算机系统、基于PCIe设备的控制方法及相关设备 | |
| US20170046297A1 (en) | Thunderbolt Sharing Console and Switching Method Thereof | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| CN112612741B (zh) | 一种多路服务器 | |
| CN211506475U (zh) | 一种OCP网卡mutil-host的连接装置 | |
| US20090185559A1 (en) | Integration module for universal serial bus | |
| US6167470A (en) | SCSI system capable of connecting maximum number of high speed SCSI devices with maintaining positive operation | |
| CN107145213A (zh) | 一种用于PCH MEdebug 和USB port 复用的装置及方法 | |
| CN112000189A (zh) | 一种基于s2500处理器的服务器主板 | |
| TWI852755B (zh) | 熱插拔控制系統 | |
| US7668985B2 (en) | Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives | |
| CN112732627B (zh) | 一种ocp装置和服务器 | |
| CN114860636B (zh) | 一种服务器用户接口面板、服务器、使用方法、工作站 | |
| CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 | |
| CN117494620B (zh) | 综合方法、冗余单元的删除方法、装置、设备及存储介质 | |
| CN213904335U (zh) | 一种基于xmc接口的bmc管理系统 | |
| US7467252B2 (en) | Configurable I/O bus architecture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |