JP2002333957A - デジタルデータ処理カード、デジタルデータ処理ホスト機器及びデジタルデータ処理システム - Google Patents
デジタルデータ処理カード、デジタルデータ処理ホスト機器及びデジタルデータ処理システムInfo
- Publication number
- JP2002333957A JP2002333957A JP2001139767A JP2001139767A JP2002333957A JP 2002333957 A JP2002333957 A JP 2002333957A JP 2001139767 A JP2001139767 A JP 2001139767A JP 2001139767 A JP2001139767 A JP 2001139767A JP 2002333957 A JP2002333957 A JP 2002333957A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- data processing
- signal
- card
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
処理ホストで構成されるデジタルデータ処理システムに
おいて、カードがデータを受信したことをホスト機器に
通知する割込信号に対する解除の機構が明確でない。 【解決手段】 カードは、データを受信したことをホス
ト機器に通知する割込信号生成手段と、生成された割込
信号をホスト機器に送信するホストインターフェース手
段とを備え、ホスト機器は、割込信号を含む送信データ
を受信し、割込信号を判別する割込信号受信手段と、ホ
スト機器がアプリケーション処理を行うコマンド信号を
生成すると割込解除信号を生成する割込解除信号生成手
段と、生成した割込解除信号をアプリケーション制御信
号の所定場所に付加し、カードに送信するカードインタ
ーフェース手段とを備え、カードは、ホスト機器からの
アプリケーション制御信号に含まれる割込解除信号を判
別し割込信号を解除する。
Description
理システムに関し、特に、例えば様々なアプリケーショ
ンに対応したモジュールを有するデジタルデータ処理カ
ードと、そのデジタルデータ処理カードと送受信し、対
応するアプリケーションを処理するデジタルデータ処理
ホスト機器とで構成されるデジタルデータ処理システム
に関する。
(Audio&Video)機器等のデジタル機器の普
及により、オーディオやコンピュータプログラムなどの
デジタルデータが広く普及し、一般的になってきてい
る。例えば、半導体メモリにコンパクトディスク(C
D)などのオーディオデータを記録し再生する携帯型の
オーディオ再生装置によれば、ユーザはCDに記録され
たオーディオのデジタルデータをAAC(Advanc
ed Audio coding)などで規格化された
音声データの圧縮方式による圧縮が施され、少容量デー
タに変換されて半導体メモリに記録することが可能とな
る。
ムの構成および動作について、図7を参照しながら具体
的に説明する。なお、図7は、従来の半導体メモリを使
用した記録するデジタルデータ処理システムの一実施形
態を示すブロック図である。
デジタルデータ記録ホスト機器201において、デジタ
ルデータ読出部51は、オーディオのデジタルデータが
記録されているCD50からそのデジタルデータを読み
出すためのものであり、デジタルデータ記録処理部52
は、デジタルデータ読出部51により読み出されたデジ
タルデータをAACのフォーマットに変換し圧縮する。
圧縮されたデジタルデータは、カードインターフェース
部53で規定の伝送フォーマットに変換され、記録媒体
である半導体メモリで構成されるデジタルデータ記録カ
ード200に送信する。このデジタルデータ読出部5
1、デジタルデータ記録処理部52、およびカードイン
ターフェース部53の各機能は、ホスト制御部54に格
納されたアプリケーションプログラムがマイコンにより
実行されることにより実現される。
て、デジタルデータ記録ホスト機器201より送信され
たデジタルデータは、ホストインターフェース部61で
伝送フォーマットから元の圧縮されたデジタルデータに
変換される。ホストインターフェース部61は、カード
メモリ制御部62を制御し、カードデータ蓄積部63に
変換したデジタルデータを蓄積する。このホストインタ
ーフェース部61、およびカードメモリ制御部62は、
カード制御部64に格納されたアプリケーションプログ
ラムがマイコンにより実行されることにより実現され
る。
デジタルデータ記録ホスト機器が読み出したデジタルデ
ータを半導体メモリで構成されているデジタルデータ記
録カードに蓄積するだけではなく、デジタルデータ記録
カードに様々なアプリケーション機能を付加したデジタ
ルデータ処理カードと、このデジタルデータ処理カード
が受信したアプリケーションデータを受信し、処理する
デジタルデータ処理ホスト機器で構成する機能が考えら
れている。そこで、アプリケーション機能を付加したデ
ジタルデータ処理カードでは、付加しているアプリケー
ション機能に対応するアプリケーションデータを受信し
たことをデジタルデータ処理ホスト機器に対して通知す
る割込信号を生成する機能が設けられている。デジタル
データ処理ホスト機器は、そのカードからの割込信号を
受信し、デジタルデータ処理カードが受信した対応アプ
リケーションデータを処理する。
ータ処理システムでは、デジタルデータ記録ホスト機器
が読み出したデジタルデータを半導体メモリで構成され
ているデジタルデータ記録カードに蓄積するだけではな
く、デジタルデータ記録カードに様々なアプリケーショ
ン機能(無線通信機能、モデム機能等)を付加したデジ
タルデータ処理カードと、このデジタルデータ処理カー
ドが受信したアプリケーションデータを受信し、処理す
るデジタルデータ処理ホスト機器で構成する機能が考え
られている。
デジタルデータ処理カードでは、付加しているアプリケ
ーション機能に対応するアプリケーションデータを受信
したことをデジタルデータ処理ホスト機器に対して通知
する割込信号を生成する機能が設けられている。デジタ
ルデータ処理ホスト機器は、そのカードからの割込信号
を受信し、デジタルデータ処理カードが受信した対応ア
プリケーションデータを処理する。
システムでは、小型のデジタルデータ処理カードを実現
するために、限られた信号線でデジタルデータ処理ホス
ト機器とデータの送受信を行うため割込信号の専用線を
有することが出来ないという問題を有している。
る割込信号をデジタルデータ処理ホスト機器が受信し、
対応するアプリケーションデータを処理出来るようにな
った後に、その割込信号を解除する機構が明確でないた
め、デジタルデータ処理カードにおいて、割込信号が解
除されず発行し続け、デジタルデータ処理ホスト機器に
対して割り込みがかかったままになってしまうという問
題を有している。
の問題を鑑みてなされたものであり、デジタルデータ処
理カードが対応するアプリケーションデータを受信した
ことを通知する割込信号をデジタルデータ信号ラインに
付加して、デジタルデータ処理ホスト機器に対して発行
し、その割込信号を受信したデジタルデータ処理ホスト
機器が対応するアプリケーションデータを処理出来るよ
うになると、デジタルデータ処理カードが発行する割込
信号を解除する割込解除信号を生成し、規定の伝送フォ
ーマットでデジタルデータ処理カードに送信するデジタ
ルデータ処理ホスト機器と、そのデジタルデータ処理ホ
スト機器より発行された割込解除信号を特定の場所に格
納し、その割込解除信号を判別すると、発行していた割
込信号を解除するデジタルデータ処理カードで構成され
るデジタルデータ処理システムとしたものである。
処理カードは、デジタルデータ処理ホスト機器とのホス
トインターフェースを有し、アプリケーションモジュー
ルを内蔵したデジタルデータ処理カードであって、前記
アプリケーションモジュールがデータを受信したことを
デジタルデータ処理ホスト機器に通知するための割込信
号を生成する割込信号生成手段と、前記生成した割込信
号を所定の伝送フォーマットでデジタルデータ処理ホス
ト機器に送信するホストインターフェース手段と、デジ
タルデータ処理ホスト機器より、割込信号を解除させる
ための割込解除信号を含むアプリケーション制御信号を
受信し、所定の場所に格納するデータ蓄積手段とを備
え、前記割込信号生成手段は、格納したアプリケーショ
ン制御信号から割込解除信号を判別し、発生している割
込信号を解除させることを特徴とするデジタルデータ処
理カードである。
スト機器は、アプリケーションモジュールを内蔵したデ
ジタルデータ処理カードとのカードインターフェースを
有し、該デジタルデータ処理カードとの間でアプリケー
ションデータを送受信するデジタルデータ処理ホスト機
器であって、前記デジタルデータ処理カードからデジタ
ルデータ処理カードが内蔵するアプリケーションモジュ
ールに対応したアプリケーションデータを受信したこと
を通知する割込信号を受信し、割込信号の有無を判別後
該アプリケーションに対応した処理を行うことを通知す
る割込信号受信手段と、該アプリケーションデータを処
理するためのコマンドを生成するコマンド生成手段と、
該アプリケーションデータに対応したデータ処理が出来
るようになると、デジタルデータ処理カードが発生して
いる該割込信号を解除するための割込解除信号を生成す
る割込解除信号生成手段と、生成した該割込解除信号を
アプリケーション制御信号の所定の場所に付加し、デジ
タルデータ処理カードに送信するカードインターフェー
ス手段と、を備えたことを特徴とするデジタルデータ処
理ホスト機器である。
ステムは、上記デジタルデータ処理カードとデジタルデ
ータ処理ホスト機器とで構成されたデジタルデータ処理
システムである。
ば、様々なアプリケーションを内蔵したデジタルデータ
処理カードが、対応したアプリケーションデータを受信
し、そのデータを受信したことを通知する割込信号を生
成し、デジタルデータ処理ホスト機器に送信する。割込
信号を受信したデジタルデータ処理ホスト機器は対応ア
プリケーションデータの処理するためのアプリケーショ
ン制御信号を生成し、同時に、割込信号を解除する割込
解除信号を生成し、アプリケーション制御信号の特定の
場所に付加してデジタルデータ処理カードに送信する。
デジタルデータ処理カードは、所定の場所に格納された
アプリケーション制御信号から、割込解除信号を判別し
割込信号を解除する。従って、このデジタルデータ処理
システムは、受信したアプリケーションデータを誤動作
することなく、確実に処理することが可能となる。
ルデータ処理システムの形態について、図面を参照しな
がら説明する。
ト機器とデジタルデータ処理カードで構成されるデジタ
ルデータ処理システムの一実施形態を示す機能ブロック
図である。
本発明の実施の形態におけるデジタルデータ処理システ
ムの構成について説明する。デジタルデータ処理システ
ムは、デジタルデータ処理カード100とデジタルデー
タ処理ホスト101とで構成され、デジタルデータ処理
カード100は、アプリケーションモジュール1、カー
ドメモリ制御部2、データ蓄積部3、割込信号生成部
4、IOホストインターフェース部5、およびカード制
御部6とを備えている。また、デジタルデータ処理ホス
ト101は、IOカードインターフェース部10、割込
信号受信部11、ホストコマンド生成部12、割込解除
信号生成部13、アプリケーション処理部14、および
ホスト制御部15とを備えている。
ルデータ処理ホスト101は、デジタルデータ処理カー
ド100を制御するためのデータを送受信するためのコ
マンド信号ライン(CMD)、対応したアプリケーショ
ンデータを送受信する4本のデータ信号ライン(DA
T)、およびコマンド信号やデータ信号の基準信号とな
るクロックを送信するクロック信号ライン(CLK)の
信号線で接続されている。
て、対応しているアプリケーションデータを受信したア
プリケーションモジュール1は、その受信したアプリケ
ーションデータを処理し、規定のデジタルデータに変換
する。ここで、アプリケーションモジュール1は、有線
または無線通信を行うモジュールが想定されるが、他の
アプリケーションであっても良い。また、データを受信
する元は、外部端子からでも良くまたカード内の他の機
能ブロックからデータを受信する場合であっても良い。
アプリケーションモジュール1は、変換したアプリケー
ションデータを蓄積するために、カードメモリ制御部2
を制御し、データ蓄積部3に変換したアプリケーション
データを蓄積する。また、アプリケーションデータを受
信したアプリケーションモジュール1は、割込信号生成
部4に、アプリケーションデータを受信したことを通知
する。アプリケーションデータを受信したことを通知さ
れた割込信号生成部4は割込信号を生成し、IOホスト
インターフェース部5に送信する。IOホストインター
フェース部5は、生成された割込信号を元に1本のデー
タ信号ライン(DAT1)のデータを規定の伝送フォー
マットに変換して、デジタルデータ処理ホスト機器10
1に送信する。
いて、デジタルデータ処理カード100から送信された
割込信号をIOカードインターフェース部10が受信
し、元の割込信号に変換する。変換された割込信号は、
割込信号受信部11で受信され、デジタルデータ処理カ
ード100がアプリケーションデータを受信したことを
ホスト制御部15に通知する。ホストコマンド生成部1
2は、ホスト制御部15により制御され、デジタルデー
タ処理カード100が受信したアプリケーションデータ
を処理する制御信号を生成する。また、ホストコマンド
生成部12は、アプリケーションデータを受信するため
の制御信号を生成すると同時に、割込解除信号生成部1
3を制御する。割込解除信号生成部13は、割込信号を
解除するための割込解除信号を生成し、IOカードイン
ターフェース部10で、アプリケーション制御信号の特
定の場所に付加され、デジタルデータ処理カード100
にコマンド信号ラインを介して、規定の伝送フォーマッ
トで送信される。
ホストインターフェース部5は、カード制御部6の特定
の場所に制御信号を格納する。カード制御部6は、格納
された制御信号を判別して、IOホストインターフェー
ス5を介して、カードメモリ制御部2を制御し、カード
データ蓄積部3に蓄積しているアプリケーションデータ
をデジタルデータ処理ホスト機器101に規定の伝送フ
ォーマットで送信する。また、カード制御部6は、アプ
リケーション制御信号に含まれる割込解除信号を判別
し、割込信号生成部4に送信する。割込解除信号を受信
した割込信号生成部4はリセットされ、割込信号は解除
される。
いて、アプリケーションデータを受信したIOカードイ
ンターフェース部10は、受信したアプリケーションデ
ータを変換し、アプリケーション処理部14に送信す
る。アプリケーション処理部14は、受信したアプリケ
ーションデータをデコードし、音声処理やデータ蓄積な
どの機能処理部へ送信される。
ションモジュール1、割込信号生成部4、およびIOホ
ストインターフェース部5は、カード制御部6に格納さ
れたアプリケーションプログラムにより実行されること
により実現される。
ードインターフェース部10、ホストコマンド生成部1
2、およびアプリケーション処理部14は、ホスト制御
部15に格納されたアプリケーションプログラムにより
実行されることにより実現される。
(b)も参照しながら、本発明の実施の形態におけるデ
ジタルデータ処理システムの動作について説明する。こ
こで、コマンド信号ライン(CMD)で送信される制御
信号には、デジタルデータ処理カードを制御するだけの
制御信号と、デジタルデータ処理カードを制御したあと
にカードより何らかの関連したデータがレスポンス信号
およびデータ信号ラインを介して送られてくる制御信号
がある。
における割込信号の発生のタイミングを示したタイミン
グチャートであり、図2(b)は、データを伴わない制
御信号における割込信号の解除のタイミングを示したタ
イミングチャートである。図3(a)は、デジタルデー
タ処理ホスト機器がデジタルデータ処理カードからデー
タを読み出す場合における割込信号の発生のタイミング
を示したタイミングチャートであり、図3(b)は、デ
ジタルデータ処理ホスト機器がデジタルデータ処理カー
ドからデータを読み出す場合における割込信号の解除の
タイミングを示したタイミングチャートである。図4
(a)は、デジタルデータ処理ホスト機器がデジタルデ
ータ処理カードに対してデータを書き込む場合における
割込信号の発生のタイミングを示したタイミングチャー
トであり、図4(b)は、デジタルデータ処理ホスト機
器がデジタルデータ処理カードに対してデータを書き込
む場合における割込信号の解除のタイミングを示したタ
イミングチャートである。図5(a)は、デジタルデー
タ処理ホスト機器がデジタルデータ処理カードからブロ
ックデータを読み出す場合における割込信号の発生のタ
イミングを示したタイミングチャートであり、図5
(b)は、デジタルデータ処理ホスト機器がデジタルデ
ータ処理カードからブロックデータを読み出す場合にお
ける割込信号の解除のタイミングを示したタイミングチ
ャートである。ここで、データ信号ラインを介して送信
されるデータには、1つの制御信号に1つのブロックデ
ータを送信するシングルデータ処理と1つの制御信号に
いくつかのブロックのデータを続けて送信するブロック
データ処理とがある。図6(a)は、デジタルデータ処
理ホスト機器がデジタルデータ処理カードに対してブロ
ックデータを書き込む場合における割込信号の発生のタ
イミングを示したタイミングチャートであり、図6
(b)は、デジタルデータ処理ホスト機器がデジタルデ
ータ処理カードに対してブロックデータを書き込む場合
における割込信号の解除のタイミングを示したタイミン
グチャートである。これらの図において、制御信号およ
びレスポンス信号が送受信する信号ライン(CMD)、
データを送受信する(DAT[0]、DAT[1])、制
御信号、レスポンス信号、およびデータの基準となるク
ロックを送信する信号ライン(CLK)、および割込信
号が付加されて送信されるDAT1の状態を示すDAT
[1]モードを書き表している。ここで、「S」は、各
制御信号、レスポンス信号、およびデータ信号のはじま
りを示すスタートビットである。「E」は、各制御信
号、レスポンス信号、およびデータ信号の終了を示すエ
ンドビットである。「D」は、各データを示すデータビ
ットである。「L」は、ロー(Low)レベル状態を示
すビットである。「H」は、ハイ(High)レベル状
態を示すビットである。「Z」は、ハイインピーダンス
(High Impedance)状態を示すビットで
ある。
成部4で生成された割込信号はIOホストインターフェ
ース部5で、特定の伝送フォーマットに変換され、特定
の信号ライン(以下、「DAT1」ともいう)を介し
て、デジタルデータ処理カードからデジタルデータ処理
ホスト機器に送信される。また、割込解除信号生成部1
3で生成された割込解除信号は、IOカードインターフ
ェース部10においてホストコマンド生成部12で生成
されたアプリケーション制御信号に付加され、特定の伝
送フォーマットに変換され、コマンド信号ライン(CM
D)を介して、デジタルデータ処理ホスト機器からデジ
タルデータ処理カードに送信される。
い制御信号の場合、割込信号はDAT1ラインすべての
区間で発行できるようになっている。この図において、
DAT1ラインは全区間「L」レベルになっており、割
込信号を発生している状態を示している。図2(b)に
示すように、アプリケーション制御信号が割込解除信号
を送信すると、デジタルデータ処理カードはレスポンス
信号のエンドビットまでに割込信号を解除する。この図
において、DAT1ラインは、レスポンス信号のエンド
ビットで「L」レベルから「H」、および「Z」レベル
に変化し、割込信号が解除されたことを示している。
処理ホスト機器がデジタルデータ処理カードからデータ
を読み出す場合、割込信号は読出データのエンドビット
の2クロック後から次のアプリケーション制御信号のエ
ンドビットまでの区間のDAT1ラインで発行できるよ
うになっている。この図において、DAT1ラインが
「L」レベルになっている区間が割込信号を発生してい
る状態を示している。図3(b)に示すように、アプリ
ケーション制御信号が割込解除信号を送信すると、デジ
タルデータ処理カードはレスポンス信号のエンドビット
までには割込信号を解除する。この図において、レスポ
ンス信号の次の制御信号区間での割込信号発生区間にお
いて、DAT1は「Z」となっており、割込信号が解除
されていることを示している。
処理ホスト機器がデジタルデータ処理カードに対してデ
ータを書き込む場合、割込信号は書込データのエンドビ
ットの2クロック後から次のアプリケーション制御信号
のエンドビットまでの区間のDAT1ラインで発行でき
るようになっている。この図において、DAT1ライン
が「L」レベルになっている区間が割込信号を発生して
いる状態を示している。
ン制御信号が割込解除信号を送信すると、デジタルデー
タ処理カードはレスポンス信号のエンドビットまでには
割込信号を解除する。この図において、データ信号の次
の制御信号区間での割込信号発生区間において、DAT
1は「Z」となっており、割込信号が解除されているこ
とを示している。
処理ホスト機器がデジタルデータ処理カードからブロッ
クデータを読み出す場合、割込信号は読出データのエン
ドビットの2クロック後から次のアプリケーション制御
信号のエンドビットまでの区間と、読出データ間では、
読出データのエンドビットの2クロック後から2ビット
の区間のDAT1ラインで発行できるようになってい
る。この図において、DAT1ラインの「L」レベル期
間は割込信号を発生している状態を示している。
ン制御信号が割込解除信号を送信すると、デジタルデー
タ処理カードはレスポンス信号のエンドビットまでには
割込信号を解除する。この図において、ブロックデータ
信号の次の制御信号区間での割込信号発生区間におい
て、DAT1は「Z」となっており、割込信号が解除さ
れていることを示している。
処理ホスト機器がデジタルデータ処理カードに対してブ
ロックデータを書き込む場合、割込信号は書込データの
エンドビットの2クロック後から次のアプリケーション
制御信号のエンドビットまでの区間と、書込データ間で
は、書込データのエンドビットの2クロック後から2ビ
ットの区間のDAT1ラインで発行できるようになって
いる。この図において、DAT1ラインの「L」レベル
区間は割込信号を発生している状態を示している。
ン制御信号が割込解除信号を送信すると、デジタルデー
タ処理カードは、レスポンス信号のエンドビットまでに
は割込信号を解除する。この図において、ブロックデー
タ信号の次の制御信号区間での割込信号発生区間におい
て、DAT1は「Z」となっており、割込信号が解除さ
れていることを示している。
デジタルデータ処理システムの目的に応じて、デジタル
データ処理カードが対応したアプリケーションデータを
受信したことをデジタルデータ処理ホスト機器に通知す
るための割込信号を発行し、デジタルデータ処理ホスト
機器がその割込信号に応じて、受信したアプリケーショ
ンデータを処理する場合において、誤動作することな
く、確実にデジタルデータ処理することが可能なデジタ
ルデータ処理システムを提供できるという効果を有す
る。
理カードとデジタルデータ処理ホスト機器で構成される
デジタルデータ処理システムの構成を示すブロック図
信号の発生のタイミングを示すタイミングチャート (b)データを伴わない制御信号における割込信号の解
除のタイミングを示するタイミングチャート
ルデータ処理カードからデータを読み出す場合における
割込信号の発生のタイミングを示すタイミングチャート (b)デジタルデータ処理ホスト機器がデジタルデータ
処理カードからデータを読み出す場合における割込信号
の解除のタイミングを示すタイミングチャート
ルデータ処理カードに対してデータを書き込む場合にお
ける割込信号の発生のタイミングを示すタイミングチャ
ート (b)デジタルデータ処理ホスト機器がデジタルデータ
処理カードに対してデータを書き込む場合における割込
信号の解除のタイミングを示すタイミングチャート
ルデータ処理カードからブロックデータを読み出す場合
における割込信号の発生のタイミングを示すタイミング
チャート (b)デジタルデータ処理ホスト機器がデジタルデータ
処理カードからブロックデータを読み出す場合における
割込信号の解除のタイミングを示すタイミングチャート
ルデータ処理カードに対してブロックデータを書き込む
場合における割込信号の発生のタイミングを示すタイミ
ングチャート (b)デジタルデータ処理ホスト機器がデジタルデータ
処理カードに対してブロックデータを書き込む場合にお
ける割込信号の解除のタイミングを示すタイミングチャ
ート
ルデータ処理システムの構成を示すブロック図
Claims (3)
- 【請求項1】 デジタルデータ処理ホスト機器とのホス
トインターフェースを有し、アプリケーションモジュー
ルを内蔵したデジタルデータ処理カードであって、 前記アプリケーションモジュールがデータを受信したこ
とをデジタルデータ処理ホスト機器に通知するための割
込信号を生成する割込信号生成手段と、 前記生成した割込信号を所定の伝送フォーマットでデジ
タルデータ処理ホスト機器に送信するホストインターフ
ェース手段と、 デジタルデータ処理ホスト機器より、割込信号を解除さ
せるための割込解除信号を含むアプリケーション制御信
号を受信し、所定の場所に格納するデータ蓄積手段とを
備え、 前記割込信号生成手段は、格納したアプリケーション制
御信号から割込解除信号を判別し、発生している割込信
号を解除させることを特徴とするデジタルデータ処理カ
ード。 - 【請求項2】 アプリケーションモジュールを内蔵した
デジタルデータ処理カードとのカードインターフェース
を有し、該デジタルデータ処理カードとの間でアプリケ
ーションデータを送受信するデジタルデータ処理ホスト
機器であって、 前記デジタルデータ処理カードからデジタルデータ処理
カードが内蔵するアプリケーションモジュールに対応し
たアプリケーションデータを受信したことを通知する割
込信号を受信し、割込信号の有無を判別後該アプリケー
ションに対応した処理を行うことを通知する割込信号受
信手段と、 該アプリケーションデータを処理するためのコマンドを
生成するコマンド生成手段と、 該アプリケーションデータに対応したデータ処理が出来
るようになると、デジタルデータ処理カードが発生して
いる該割込信号を解除するための割込解除信号を生成す
る割込解除信号生成手段と、 生成した該割込解除信号をアプリケーション制御信号の
所定の場所に付加し、デジタルデータ処理カードに送信
するカードインターフェース手段と、を備えたことを特
徴とするデジタルデータ処理ホスト機器。 - 【請求項3】 請求項1記載のデジタルデータ処理カー
ドと請求項2記載のデジタルデータ処理ホスト機器とで
構成されたデジタルデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001139767A JP3800031B2 (ja) | 2001-05-10 | 2001-05-10 | デジタルデータ処理カード、デジタルデータ処理ホスト機器及びデジタルデータ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001139767A JP3800031B2 (ja) | 2001-05-10 | 2001-05-10 | デジタルデータ処理カード、デジタルデータ処理ホスト機器及びデジタルデータ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002333957A true JP2002333957A (ja) | 2002-11-22 |
JP3800031B2 JP3800031B2 (ja) | 2006-07-19 |
Family
ID=18986487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001139767A Expired - Lifetime JP3800031B2 (ja) | 2001-05-10 | 2001-05-10 | デジタルデータ処理カード、デジタルデータ処理ホスト機器及びデジタルデータ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3800031B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002024807A (ja) | 2000-07-07 | 2002-01-25 | National Institute Of Advanced Industrial & Technology | 物体運動追跡手法及び記録媒体 |
-
2001
- 2001-05-10 JP JP2001139767A patent/JP3800031B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3800031B2 (ja) | 2006-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9614944B2 (en) | Command queuing for multimedia storage devices | |
US20040088440A1 (en) | Multi-format card read/write optical disc drive | |
US8509930B2 (en) | Data processing method for audio data playback, audio data playback method and audio data playback device | |
US20040042768A1 (en) | Apparatus and control method for recording and reproducing audio-video data | |
JP2002333957A (ja) | デジタルデータ処理カード、デジタルデータ処理ホスト機器及びデジタルデータ処理システム | |
US6741964B2 (en) | Data transfer system and data transfer method | |
KR100403376B1 (en) | Device for processing media using external storage | |
KR100674519B1 (ko) | 데이터 재생 장치 | |
JP3130747U (ja) | メモリー空間を節約可能なオーディオプレーヤー | |
CN101241700A (zh) | 声音数据处理装置 | |
JP4003362B2 (ja) | アナログ入力装置及びアナログ出力装置 | |
TW394887B (en) | ATAPI interface control circuit and DVD player for this interfere control circuit | |
US20030226119A1 (en) | Integrated circuit design of a standard access interface for playing compressed music | |
US20080282010A1 (en) | Apparatus for digital/analog audio storage and playback | |
US20060072909A1 (en) | Optical storage controller with a serial ATA interface | |
KR100583453B1 (ko) | 파일 재생장치 | |
CN1452056A (zh) | 一种mp3播放机 | |
KR20090098683A (ko) | 디지털 데이터 재생 장치 및 컴퓨터 판독 가능 기록 매체 | |
CN2907131Y (zh) | 可录电视一体机 | |
JP2001184780A (ja) | 記録機器の記録制御方法 | |
JP2000222078A (ja) | 音声処理装置 | |
JP2005190332A (ja) | データ転送制御装置 | |
KR100224684B1 (ko) | 디지탈 비디오 디스크용 보조데이터 및 인터럽트 처리를 위한 atapi 인터페이스장치 | |
JP2007026545A (ja) | Avプレーヤおよびavレコーダ | |
KR940008879B1 (ko) | 집적회로(ic) 메모리 카드 오디오 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3800031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |