JP2007026545A

JP2007026545A - Ａｖプレーヤおよびａｖレコーダ

Info

Publication number: JP2007026545A
Application number: JP2005207078A
Authority: JP
Inventors: Shigetaka Sawa; 繁隆澤; Haruyuki Asano; 野晴幸浅
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-07-15
Filing date: 2005-07-15
Publication date: 2007-02-01

Abstract

【課題】部品コストと消費電力を削減でき、かつ小型化も実現する。
【解決手段】 AVプレーヤは、AVデータを格納するHDD１と、HDD１に格納されたAVデータの読み出しを制御するHDD読出制御部２と、HDD１にAVデータを格納する制御を行う記録制御部３と、HDD１のディスクの回転を制御するHDD駆動制御部４と、AVプレーヤ全体の制御を行うシステム制御部５と、メモリ６と、AVデータの再生処理を行う再生処理部７とを備えている。HDD１の読み出し制御用のCPUとHDD１から読み出したAVデータのデコード処理用のCPUとを共通化し、HDD１から読み出したAVデータを一時的に格納するメモリ６を、デコード後のAVデータを格納するためにも利用し、CPUとメモリの数を減らす。
【選択図】図１

Description

本発明は、ハードディスクドライブに格納されたAVデータを読み出して再生するAVプレーヤおよび、AVデータをハードディスクに記録するAVレコーダに関する。

最近、小型で大容量のハードディスクドライブ（以下、HDD）が低価格で入手可能となったため、HDDをAVデータの記録再生用に用いるAVプレーヤ/レコーダが普及している。

この種の従来のHDD内蔵型AVプレーヤ/レコーダは、HDD制御部とAVデータのデコード/エンコード部とで、CPU、メモリを別個に設けている。HDDの読み出し速度は圧縮されたAVデータのデータ速度に比べ速いこと、HDDに衝撃が加わった場合にディスクを傷つける確率を減らし、HDDの消費電力を削減させる等の理由により、HDDから読み出したAVデータをいったんメモリに格納するのが一般的である（非特許文献１参照）。また、デコードしたAVデータを格納するためのメモリも別に必要になる。

このように、従来のHDD内蔵AVプレーヤは、複数のCPUと複数のメモリを備えていたため、部品コストが高くなり、消費電力も増え、小型化も困難になるという問題があった。
「第２章 ATA/ATAPIの各種データ転送の概要」、雑誌Interface、July 2000

本発明は、部品コストと消費電力を削減でき、かつ小型化も実現可能なAVプレーヤおよびAVデコーダを提供するものである。

本発明の一態様によれば、圧縮されたAVデータを格納するハードディスクドライブと、前記ハードディスクドライブから前記圧縮されたAVデータを読み出してメモリに格納する制御を行うHDD読出部と、前記HDD読出部を制御するとともに、前記メモリに格納された前記圧縮されたAVデータをデコードして、再度前記メモリに格納する制御部と、前記メモリに格納されたデコード済みのAVデータを再生する再生部と、を備えることを特徴とするAVプレーヤが提供される。

また、本発明の一態様によれば、エンコード前のAVデータを入力し、メモリに格納する入力部と、前記メモリに格納された前記AVデータをエンコードして、再度前記メモリに格納する制御部と、エンコードされたAVデータを格納するハードディスクドライブと、前記メモリから前記エンコードされたAVデータを読み出して前記ハードディスクドライブに格納する制御を行う記録制御部と、を備えることを特徴とするAVレコーダが提供される。

本発明によれば、部品コストと消費電力を削減でき、かつ小型化も実現できる。

以下、図面を参照しながら、本発明の一実施形態について説明する。

図１は本発明の一実施形態に係るAVプレーヤおよびAVレコーダの概略構成を示すブロック図であり、以下では、単にAVプレーヤと呼ぶ。図１のAVプレーヤは、AVデータを格納するHDD１と、HDD１に格納されたAVデータの読み出しを制御するHDD読出制御部２と、HDD１にAVデータを格納する制御を行う記録制御部３と、HDD１のディスクの回転とヘッドを制御するHDD駆動制御部４と、AVプレーヤ全体の制御を行うシステム制御部５と、メモリ６と、AVデータの再生処理を行う再生処理部７とを備えている。

HDD読出制御部２とシステム制御部５は、一つ以上の半導体チップで実現される。

HDD読出制御部２は、HDD１から読み出した磁気信号を増幅するアンプ１１と、アンプ１１の出力信号をデジタル信号に変換するA/D変換器１２と、A/D変換器１２の出力信号に対してビタビ復号を行うビタビ復号部（PRML：Partial Response Maximum Likelihood）１３とを有する。

システム制御部５は、CPU２１と、HDD駆動制御部４を駆動するディスクドライバ２２と、HDD読出制御部２の電力制御を行うペリフェラル回路２３と、ビタビ復号部１３の出力信号に含まれるエラーを訂正するエラー訂正部（ECC）２４と、USB2.0インタフェースの周辺機器との間で通信を行うUSBインタフェース部２５と、不図示のLCD（Liquid Crystal Display）を制御するLCD制御部２６と、LCDのバックライトを制御するバックライト制御部２７と、メモリ６に対する読み書きを制御するMMU/バッファ制御部２８とを有する。

再生処理部７は、AVデータを音声信号に変換するD/Aコンバータ３１と、音声信号を増幅するAVアンプ３２とを有する。

本実施形態の第１の特徴は、一つのCPU２１だけで、HDD１の読み書き制御とHDD１から読み出したAVデータのデコード/入力されたAVデータのエンコードを行うことである。また、本実施形態の第２の特徴は、HDD１から読み出したAVデータをデコードする前に一時的に格納するメモリ６と、デコード後のAVデータを再生する前に一時的に格納するメモリ６とを共通化することである。

これらの特徴により、CPU２１とメモリ６の容量を減らすことができ、部品コストと消費電力の削減と回路規模の縮小化が図れる。

以下、図１のAVプレーヤの処理動作を詳細に説明する。HDD１に格納されたAVデータを読み出す場合、HDD１の磁気ヘッドをディスクの上方に配置してディスク面上の磁気信号を検出する。HDD１の読み出し中にHDD１に衝撃が加わると、磁気ヘッドがディスク面に接触して、ディスクを傷つけてしまうおそれがある。このため、HDD１の読み出しを行う時間はできるだけ短い方が望ましい。

また、HDD１の読み出し制御とAVデータのデコード処理はいずれも、CPU２１の処理負担が大きいため、一つのCPU２１では両方の処理を同時に行えないおそれがある。

そこで、本実施形態は、HDD1から/へのAVデータの読み出し/書き込み処理とAVデータのデコード/エンコード処理とを時分割で行うことにより、同時処理に比べ、CPU２１の処理負荷を軽減する。

図２はAVプレーヤの動作タイミングを示すタイミング図であり、図示の斜線部がCPU２１が処理を行っている期間を示している。図２（ａ）に示すように、CPU２１は、時刻ｔ１〜ｔ２、ｔ５〜ｔ６にHDD１の読み出し制御を行う。この期間内に、HDD１から磁気ヘッドにて読み出された磁気信号は、A/Dでデジタル信号に変換された後、ビタビ復号部１３でビタビ復号処理が施される。その後、ECC部でエラー訂正処理が行われる。

エラー訂正後のAVデータは、内部バスとMMU/バッファ制御部２８を経由してメモリ６に格納される。例えば、５分間の圧縮AVデータ（128kbpsとする）を連続して読み出してメモリ６に格納する場合、そのデータ量は、128kbps×300秒＝4.8Ｍビットになる。したがって、この場合はメモリ６の容量として、最低５Ｍビットが必要になる。このように、メモリ６の容量は、AVデータの読み出し速度と連続読み出し時間に依存する。

HDD１のAVデータ読み出し期間が終わると、次にCPU２１は、読み出したAVデータのデコード処理を行う（図２（ｂ）の時刻ｔ３〜ｔ４、ｔ７〜ｔ８）。この期間内には、メモリ６に格納された圧縮AVデータがMMU/バッファ制御部２８と内部バスを通ってCPU２１に送られる。CPU２１は、MP3等の形式で圧縮されたAVデータをデコードする処理を行う。デコード処理を高速に行うために、CPU２１の一部にデコード処理を行う専用回路を設けてもよいし、すべてのデコード処理をソフトウェアで行ってもよい。

デコードされたAVデータは、再度内部バスとMMU/バッファ制御部２８を通ってメモリ６に格納される。

メモリ６に格納されたデコード済みのAVデータは、MMU/バッファ制御部２８により順次読み出されて、D/A変換部で音声信号に変換された後、AVアンプ３２で音量調整されて、ヘッドフォン等のスピーカ３３から音声出力される。

再生処理は、図２（ｃ）に示すように、CPU２１の動作に関係なく連続して行われる。この連続再生処理を実現するために、MMU/バッファ制御部２８は、CPU２１を介さずに、デコード済みAVデータを順にメモリ６からD/A変換部に転送する。

図３はメモリ６のデータ構造を示す図である。図示のように、メモリ６は、仮想的に３つの領域R1〜R3に分かれている。領域R1はデコード前のAVデータを格納する領域、領域R2はデコード後のAVデータを格納する領域、領域R3は音声再生のためにMMUバッファ制御部により順次読み出される領域である。領域R1とR2は時間的にずらしてアクセスされるが、領域R3は、領域R1またはR2にアクセスしている最中でもアクセスされる。

CPU２１は、HDD１の読み出し制御とデコード処理以外の各種処理を行うが、HDD１の読み出し制御とデコード処理以外の処理の負荷はそれほど大きくないため、CPU２１はこれらの処理をHDD１の読み出し制御やデコード処理と並列的に行うことができる。

図１のAVプレーヤは、エンコードされたAVデータをHDD１に格納する機能も備えている。この場合、不図示の入力部から入力されたエンコード前のAVデータがいったんメモリ６に格納される。その後、CPU２１は、AVデータをエンコードして、再度メモリ６に格納する。その後、このエンコードされたAVデータは、MMU/バッファ制御部２８によりメモリ６から読み出されて、エラー訂正部２４と記録制御部３を介してHDD１に格納される。

このように、本実施形態では、HDD１の読み出し制御用のCPU２１を用いて、HDD１から読み出したAVデータのデコードを行う。また、本実施形態では、HDD１から読み出したAVデータを一時的に格納するメモリ６を、デコード後のAVデータを格納するためにも利用する。これにより、CPU２１の数とメモリ６の数を削減でき、部品コストと消費電力を削減できるとともに、回路規模を縮小でき、小型化が可能となる。

上述したHDD１に格納されるAVデータは、音声データだけでもよいし、音声と画像データの組み合わせでもよいし、画像データだけでもよい。HDD１に格納された画像データを読み出して再生する場合には、スピーカ３３の代わりに、あるいはスピーカ３３の他に表示装置を設ける必要がある。

本発明の一実施形態に係るAVプレーヤの概略構成を示すブロック図。 AVプレーヤの動作タイミングを示すタイミング図。メモリ６のデータ構造を示す図。

符号の説明

１ HDD
２ HDD読出制御部
３記録制御部
４ HDD駆動制御部
５システム制御部
６メモリ
７再生処理部
２１ CPU
２８ MMU/バッファ制御部

Claims

圧縮されたAVデータを格納するハードディスクドライブと、
前記ハードディスクドライブから前記圧縮されたAVデータを読み出してメモリに格納する制御を行うHDD読出部と、
前記HDD読出部を制御するとともに、前記メモリに格納された前記圧縮されたAVデータをデコードして、再度前記メモリに格納する制御部と、
前記メモリに格納されたデコード済みのAVデータを再生する再生部と、を備えることを特徴とするAVプレーヤ。
前記制御部は、前記ハードディスクドライブからの読出制御と前記圧縮されたAVデータのデコードとを互いに別個のタイミングで行うことを特徴とする請求項１に記載のAVプレーヤ。
前記再生部は、前記制御部の処理動作とは無関係に連続的にAVデータの再生処理を行うことを特徴とする請求項１または２のいずれかに記載のAVプレーヤ。
前記制御部は、所定時間分のAVデータを連続的に前記ハードディスクドライブから読み出して前記メモリに格納する制御を行い、その後に、前記メモリに格納した所定時間分のAVデータをデコードする処理を繰り返すことを特徴とする請求項１乃至３のいずれかに記載のAVプレーヤ。
エンコード前のAVデータを入力し、メモリに格納する入力部と、
前記メモリに格納された前記AVデータをエンコードして、再度前記メモリに格納する制御部と、
エンコードされたAVデータを格納するハードディスクドライブと、
前記メモリから前記エンコードされたAVデータを読み出して前記ハードディスクドライブに格納する制御を行う記録制御部と、を備えることを特徴とするAVレコーダ。