JP2002333634A - Liquid crystal display panel and method for manufacturing the same - Google Patents

Liquid crystal display panel and method for manufacturing the same

Info

Publication number
JP2002333634A
JP2002333634A JP2001136013A JP2001136013A JP2002333634A JP 2002333634 A JP2002333634 A JP 2002333634A JP 2001136013 A JP2001136013 A JP 2001136013A JP 2001136013 A JP2001136013 A JP 2001136013A JP 2002333634 A JP2002333634 A JP 2002333634A
Authority
JP
Japan
Prior art keywords
sealing material
liquid crystal
crystal display
display panel
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001136013A
Other languages
Japanese (ja)
Inventor
Akira Morimoto
陽 森元
Yasutaka Yamagishi
庸恭 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001136013A priority Critical patent/JP2002333634A/en
Publication of JP2002333634A publication Critical patent/JP2002333634A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the display nonuniformity of a liquid crystal display panel and to improve the production yield. SOLUTION: The film thickness of a dummy pattern 5 is made larger than that at the intersection of a gate electrode wiring 8 and a source electrode wiring 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示パネル及
びその製造方法に関する。
The present invention relates to a liquid crystal display panel and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の一般的な液晶表示パネルの構成を
図面を用いて説明する。図3は、従来の液晶表示パネル
の構成を示す平面図及び部分拡大図であり、図3(b)
の点線図の断面を示した図が図4である。図4において
カラーフィルター側ガラス基板2とカラーフィルターと
オーバーコート層と透明電極配線とで形成されたカラー
フィルターパターン形成部分13とで形成されるカラー
フィルター基板と、アレイ側ガラス基板1とゲート電極
配線8とソース電極配線9とゲート絶縁膜7と半導体膜
11と絶縁膜12とで形成されるアレイ基板との、2枚
の基板で構成される。これら2枚の基板間に、所定の間
隔を保てるようにスペーサーを挟み、画像表示部に液晶
を密封できるようにシール材6を形成する。このときシ
ール材内にも、シール部分の基板間に所定の間隙を保て
るようにシール材内スペーサー10を含有している。そ
の後、2枚の基板を接合し、シール材6を硬化させる。
このシール材内スペーサー10を含有させることによっ
て、2枚の基板を接合する際のシール材6の線幅が安定
し、なおかつ液晶表示パネルの画面周辺部の基板間隙間
が安定し、表示ムラを抑制することができる。
2. Description of the Related Art The structure of a conventional general liquid crystal display panel will be described with reference to the drawings. FIG. 3 is a plan view and a partially enlarged view showing the configuration of a conventional liquid crystal display panel, and FIG.
FIG. 4 is a diagram showing a cross section of the dotted line of FIG. In FIG. 4, a color filter substrate formed of a color filter side glass substrate 2, a color filter, a color filter pattern forming portion 13 formed of an overcoat layer, and a transparent electrode wiring, an array side glass substrate 1, and a gate electrode wiring 8, a source electrode wiring 9, a gate insulating film 7, an array substrate formed of a semiconductor film 11 and an insulating film 12. A spacer is sandwiched between these two substrates so as to keep a predetermined interval, and a sealing material 6 is formed so that the liquid crystal can be sealed in the image display portion. At this time, the sealing material also contains a spacer 10 in the sealing material so as to maintain a predetermined gap between the substrates in the sealing portion. Thereafter, the two substrates are joined, and the sealing material 6 is cured.
By including the spacer 10 in the sealing material, the line width of the sealing material 6 at the time of joining the two substrates is stabilized, the gap between the substrates around the screen of the liquid crystal display panel is stabilized, and the display unevenness is reduced. Can be suppressed.

【0003】[0003]

【発明が解決ショートする課題】しかしながら、従来の
構成では、図3のようにシール材形成部分にゲート電極
配線とソース電極配線との交差部分を配置している場
合、2枚の基板に圧力をかけ接合する際に、図4のよう
にシール材6に含まれるシール材内スペーサー10によ
り、ゲート電極配線とソース電極配線及びゲート電極配
線とソース電極配線との交差部分にストレスをかけるこ
とになる。その結果、シール材内スペーサー10が配線
にキズを付けたり、食い込んだりすることでその損傷又
は断線及び交差部分のショートが生じる。そのため、狭
額縁設計をする上での不具合の原因となっていた。
However, in the conventional configuration, when the intersection of the gate electrode wiring and the source electrode wiring is arranged in the sealing material forming portion as shown in FIG. 3, pressure is applied to the two substrates. At the time of cross joining, as shown in FIG. 4, stress is applied to the intersections between the gate electrode wiring and the source electrode wiring and the intersections between the gate electrode wiring and the source electrode wiring by the spacer 10 in the sealing material included in the sealing material 6. . As a result, the spacer 10 in the sealing material scratches or cuts into the wiring, thereby causing damage or disconnection and short-circuiting at the intersection. For this reason, this has caused a problem in designing a narrow frame.

【0004】本発明は、上記課題を解決するために、シ
ール材6及びスペーサーを介して2枚の基板に圧力をか
け接合する際に、シール材6に含まれるシール材内スペ
ーサー10からゲート電極配線とソース電極配線及びゲ
ート電極配線とソース電極配線との交差部分に生じるス
トレスを軽減することでそれらの損傷や断線、及び電極
配線交差部分のショートを防止し、歩留を上げる。ま
た、シール材形成部分に配線を積極的に配置すること
で、現在より狭額縁の液晶表示パネルの設計を可能とす
る。
According to the present invention, in order to solve the above-mentioned problem, when a pressure is applied to two substrates via the sealing material 6 and the spacer, and the two substrates are joined together, the gate electrode from the sealing material spacer 10 included in the sealing material 6 is used. By reducing the stress generated at the intersection between the wiring and the source electrode wiring and between the gate electrode wiring and the source electrode wiring, damage or disconnection thereof, and short-circuit at the intersection of the electrode wirings are prevented, and the yield is increased. In addition, by positively arranging the wiring in the sealing material forming portion, it is possible to design a liquid crystal display panel having a narrower frame than now.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示パネルは、薄膜トランジスタアレ
イ基板を用いた液晶表示パネルであって、2枚のガラス
基板を接着するシール材形成部分には、上記薄膜トラン
ジスタ素子を形成するゲート電極配線とソース電極配線
とを形成する部分以外の部分にダミーパターンを施して
おり、上記ゲート電極配線と上記ソース電極配線とが交
差する部分よりも、上記ダミーパターン部分の膜厚を大
きくしたことを特徴とする。
In order to solve the above-mentioned problems, a liquid crystal display panel of the present invention is a liquid crystal display panel using a thin film transistor array substrate, and includes a sealing material forming portion for bonding two glass substrates. A dummy pattern is applied to portions other than the portion where the gate electrode wiring and the source electrode wiring forming the thin film transistor element are formed, and the above-mentioned portion is more than the portion where the gate electrode wiring and the source electrode wiring intersect. It is characterized in that the thickness of the dummy pattern portion is increased.

【0006】また、本発明の液晶表示パネルは、上記シ
ール材内にスペーサーを含有させることを特徴とする。
Further, the liquid crystal display panel of the present invention is characterized in that a spacer is contained in the sealing material.

【0007】また、本発明の液晶表示パネルは、上記シ
ール材に含有させる上記スペーサー量を、上記ダミーパ
ターン部分の膜厚及びパターン密度に応じて変更するこ
とを特徴とする。
Further, in the liquid crystal display panel according to the present invention, the amount of the spacer to be contained in the sealing material is changed according to the film thickness and the pattern density of the dummy pattern portion.

【0008】また、本発明の液晶表示パネルは、前記ダ
ミーパターン部分の膜厚及びパターン密度を、前記シー
ル材内の前記スペーサー量に応じて変更することを特徴
とする。
The liquid crystal display panel according to the present invention is characterized in that the thickness and the pattern density of the dummy pattern portion are changed according to the amount of the spacer in the sealing material.

【0009】また、本発明は、上記液晶パネルの製造方
法である。
Further, the present invention is a method for manufacturing the above-mentioned liquid crystal panel.

【0010】[0010]

【発明の実施の形態】(実施の形態1)本発明の第1の
実施の形態は、薄膜トランジスタ素子が形成されたアレ
イ基板上でゲート電極配線8とソース電極配線9、及び
それらの電極配線交差部分をシール材6形成部分に形成
した液晶表示パネルで、上記ゲート電極配線8とソース
電極配線9及びそれらの配線交差部分よりも膜厚を大き
くしたダミーパターン5を持つことを特徴とする液晶表
示パネルとする。シール材6及びスペーサーを介して2
枚の基板に圧力をかけ接合する際、シール材6中に含有
されるシール材内スペーサー10は、その膜厚の違いか
ら、ゲート電極配線8とソース電極配線9との交差部分
の上にあるシール材内スペーサー10(a)より、さら
に膜厚の大きいダミーパターン5上のシール材内スペー
サー10(b)で荷重を主に支持することになる。しか
し、その際にシール材内スペーサー10の量が少なかっ
たり、ダミーパターン5の面積が小さいと、接合の際に
シール材内スペーサー10の1つあたりの荷重が相対的
に多くなり、結果シール材内スペーサー10(b)がダ
ミーパターン5に食い込んで、ダミーパターン5に比べ
て膜厚の小さい電極配線部分にもシール材内スペーサー
10によるダメージが及ぶ。そのため、膜厚の大きいダ
ミーパターン5を形成するだけでなく、一定以上の面積
のダミーパターン5と、一定量以上のシール材内スペー
サー10を配置し、ゲート電極配線8とソース電極配線
9とを保護する必要がある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) In a first embodiment of the present invention, a gate electrode wiring 8, a source electrode wiring 9, and an intersection of these electrode wirings are formed on an array substrate on which a thin film transistor element is formed. A liquid crystal display panel in which a portion is formed in a portion where a sealing material 6 is formed, the liquid crystal display having a gate electrode wiring 8 and a source electrode wiring 9 and a dummy pattern 5 having a film thickness larger than a crossing portion of the wiring. Panel. 2 via sealing material 6 and spacer
When pressure is applied to the two substrates to join them, the spacer 10 in the sealing material contained in the sealing material 6 is located above the intersection between the gate electrode wiring 8 and the source electrode wiring 9 due to the difference in the film thickness. The load is mainly supported by the spacer 10 (b) on the dummy pattern 5 having a larger thickness than the spacer 10 (a). However, if the amount of the spacer 10 in the sealing material is small or the area of the dummy pattern 5 is small, the load per one of the spacers 10 in the sealing material at the time of joining becomes relatively large. The inner spacer 10 (b) cuts into the dummy pattern 5, and the electrode wiring portion having a smaller film thickness than the dummy pattern 5 is also damaged by the spacer 10 in the sealing material. Therefore, in addition to forming the dummy pattern 5 having a large film thickness, the dummy pattern 5 having a certain area or more and the spacer 10 in the sealing material having a certain amount or more are arranged, and the gate electrode wiring 8 and the source electrode wiring 9 are formed. Need to protect.

【0011】7型の液晶表示パネルの場合、シール材6
形成面積に対してダミーパターン5形成面積が12%以
上のとき、シール材内スペーサー10が3%あれば電極
配線のショートは起こらない。この対策によって電極配
線及び電極配線交差部分に生じるストレスを軽減させ、
電極配線の損傷又は断線及び電極配線交差部分のショー
トを防止することができ、狭額縁設計が可能となる。
In the case of a 7-inch liquid crystal display panel, the sealing material 6
When the formation area of the dummy pattern 5 is 12% or more with respect to the formation area, the short circuit of the electrode wiring does not occur if the spacer 10 in the sealing material is 3%. This measure reduces the stress generated at the electrode wiring and the intersection of the electrode wiring,
Damage or disconnection of the electrode wiring and short circuit at the intersection of the electrode wiring can be prevented, and a narrow frame design can be achieved.

【0012】なお、ダミーパターン5の膜厚が各電極配
線及び電極配線交差部分と同じ高さの場合、電極配線交
差部分のショートを十分に防ぐには、ダミーパターン5
面積を多くするか、シール材内スペーサー10の配合量
が多く必要となり、シール剥離強度が低下するなどの悪
影響が生じる。さらにシール材内スペーサー10の大き
さのバラツキによる影響を受けやすいため、各電極配線
のダメージを低減し、配線交差部分ショートを防ぐには
至らない。電極配線よりも膜厚の大きいダミーパターン
5の面積を多くとり、シール材内スペーサー10を適正
化することが本発明のポイントとなる。
When the thickness of the dummy pattern 5 is the same as the height of each electrode wiring and the intersection of the electrode wiring, in order to sufficiently prevent a short circuit at the intersection of the electrode wiring, the dummy pattern 5 is required.
It is necessary to increase the area or increase the blending amount of the spacer 10 in the sealing material, resulting in an adverse effect such as a decrease in seal peel strength. Furthermore, since the size of the spacer 10 in the sealing material is easily affected, the damage to each electrode wiring is reduced, and the short circuit at the wiring intersection is not prevented. The point of the present invention is to increase the area of the dummy pattern 5 having a larger film thickness than the electrode wiring and to optimize the spacer 10 in the sealing material.

【0013】(実施の形態2)本発明の第2の実施の形
態は、アレイ基板上のシール材6形成部分におけるダミ
ーパターン5の膜厚及びパターン密度を一定にした形状
を持ち、シール材6内にシール材内スペーサー10を含
有することを特徴とする液晶表示パネルであり、シール
材6形成部分のダミーパターン5の膜厚及びパターン密
度に対し、シール材へのシール材内スペーサー含有量を
変化させることで、電極配線へのシール材内スペーサー
10からのダメージを低減することを特徴とする。一つ
の例を挙げると8型液晶表示パネルでは、シール材内ス
ペーサー10の密度をシール材剥離強度が確保できる範
囲で多くすることで、必要とするダミーパターン5の面
積が、シール材6線幅が1mm程度の場合、シール材6
の面積に対して10%以下で十分となり、シール材形成
部分の90%以上を電極配線形成の有効エリアとして利
用する事が出来る。これによって、狭額縁設計が可能と
なる。
(Embodiment 2) In a second embodiment of the present invention, the dummy material 5 has a shape in which the thickness and the pattern density of the dummy pattern 5 in the portion where the sealing material 6 is formed on the array substrate are constant, and the sealing material 6 is formed. A liquid crystal display panel comprising a sealing material spacer 10 therein, wherein the sealing material spacer content in the sealing material is determined with respect to the film thickness and pattern density of the dummy pattern 5 where the sealing material 6 is formed. The characteristic feature is to reduce the damage to the electrode wiring from the spacer 10 in the sealing material by changing it. As an example, in an 8-inch liquid crystal display panel, by increasing the density of the spacers 10 in the sealing material within a range where the peeling strength of the sealing material can be ensured, the area of the required dummy pattern 5 is reduced to the line width of the sealing material 6. Is about 1 mm, the sealing material 6
10% or less is sufficient with respect to the area of the substrate, and 90% or more of the sealing material forming portion can be used as an effective area for forming the electrode wiring. This enables a narrow frame design.

【0014】(実施の形態3)本発明の第3の実施の形
態は、シール材6内にシール材内スペーサー10を一定
の割合で含有させ、アレイ基板上のシール材6形成部分
のダミーパターン5に膜厚の厚いパターンを有すること
を特徴とする液晶表示パネルであり、シール材内スペー
サー10含有量を一定にして、シール材形成部分におい
て上記ダミーパターン5の膜厚及びパターン密度を変化
させることで、各電極配線へのシール材内スペーサー1
0からのダメージを低減することを特徴とする。ダミー
パターン5形成面積を一定以上確保してシール材内スペ
ーサー10のダミーパターン5への食い込みを小さくす
ることで、シール材6剥離強度を最大限確保することが
でき、振動の激しい状態で液晶表示パネルを使用する場
合に特に有効である。
(Embodiment 3) In a third embodiment of the present invention, the spacers 10 in the sealing material are contained in the sealing material 6 at a fixed ratio, and the dummy pattern in the portion where the sealing material 6 is formed on the array substrate is provided. 5 is a liquid crystal display panel characterized by having a pattern with a large film thickness, wherein the thickness of the dummy pattern 5 and the pattern density are changed in the sealing material forming portion while the content of the spacer 10 in the sealing material is kept constant. The spacer 1 in the sealing material to each electrode wiring
It is characterized in that damage from zero is reduced. By ensuring the formation area of the dummy pattern 5 over a certain level and reducing the bite of the spacer 10 in the sealing material into the dummy pattern 5, the maximum peeling strength of the sealing material 6 can be ensured, and the liquid crystal display in a state of severe vibration This is particularly effective when using a panel.

【0015】また、各電極配線形成部分以外のすべての
シール材配置部分にダミーパターン5を形成すること
で、画面画素数の違いなどから生ずる配線密度の違いに
左右されない均一なシール材6際の基板間距離(ギャッ
プ)が得られ、液晶表示パネルの表示エリアの、シール
材6に近い部分における表示ムラを防止でき、均一な表
示の液晶表示パネルを得ることが可能となる。
Further, by forming the dummy patterns 5 in all the sealing material arrangement portions other than the electrode wiring forming portions, the uniform sealing material 6 is not affected by the difference in the wiring density caused by the difference in the number of screen pixels. A distance (gap) between substrates can be obtained, and display unevenness in a portion of the display area of the liquid crystal display panel near the seal member 6 can be prevented, so that a liquid crystal display panel with uniform display can be obtained.

【0016】[0016]

【発明の効果】以上のように本発明によれば、各電極配
線及び電極配線交差部分よりもダミーパターンの膜厚を
大きくし、またシール材内にシール材内スペーサーを含
有させることで、シール材及びスペーサーを介して2枚
の基板に圧力をかけ接合する際、シール材内スペーサー
と膜厚の厚い部分で荷重を支持させることができ、その
結果、膜厚の小さい電極配線及び電極配線交差部分に生
じるストレスを軽減させ、各電極配線の損傷・断線、ま
たは電極配線交差部分のショートを防止することができ
る。また、シール材中のシール材内スペーサー含有量
と、ダミーパターンの膜厚を大きくした部分の面積をコ
ントロールすることで、シール材形成部分を電極配線部
分として有効利用でき、狭額縁設計とすることが可能と
なる。また、各電極配線形成部分以外のすべてのシール
材配置部分にダミーパターンを形成することで、配線密
度の違いに左右されない均一なシール材際の基板間距離
(ギャップ)が得られ、液晶表示パネルの表示エリア
の、シール材に近い部分における表示ムラを防止でき、
均一な表示の液晶表示パネルを得ることが可能となる。
As described above, according to the present invention, the thickness of the dummy pattern is made larger than each of the electrode wirings and the intersections of the electrode wirings, and the sealing material is provided with a spacer in the sealing material. When pressure is applied to the two substrates through the material and the spacer, the load can be supported by the spacer in the sealing material and the thick portion, and as a result, the electrode wiring having a small thickness and the intersection of the electrode wiring can be obtained. It is possible to reduce the stress generated in the portion, and prevent damage and disconnection of each electrode wiring, or short circuit at the intersection of the electrode wirings. In addition, by controlling the spacer content in the sealing material in the sealing material and the area of the portion where the thickness of the dummy pattern is increased, the sealing material forming portion can be effectively used as an electrode wiring portion, and a narrow frame design is provided. Becomes possible. In addition, by forming dummy patterns in all the sealant arrangement portions other than the electrode wire formation portions, a uniform inter-substrate distance (gap) can be obtained when the sealant is not affected by differences in wiring density. Display unevenness in the portion of the display area near the sealing material can be prevented,
A liquid crystal display panel having a uniform display can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の第1の実施例を示す平面図 (b)その部分拡大図FIG. 1A is a plan view showing a first embodiment of the present invention, and FIG.

【図2】本発明の第1の実施例を示す部分断面図FIG. 2 is a partial sectional view showing a first embodiment of the present invention.

【図3】(a)従来例を示す平面図 (b)その部分拡大図FIG. 3A is a plan view showing a conventional example, and FIG.

【図4】従来例を示す部分断面図FIG. 4 is a partial sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

1 アレイ側ガラス基板 2 カラーフィルター側ガラス基板 3 有効画面エリア 4 IC 5 ダミーパターン 6 シール材 7 ゲート絶縁膜 8 ゲート電極配線 9 ソース電極配線 10 シール材内スペーサー 11 半導体膜 12 絶縁膜 13 カラーフィルターパターン形成部分 DESCRIPTION OF SYMBOLS 1 Array side glass substrate 2 Color filter side glass substrate 3 Effective screen area 4 IC 5 Dummy pattern 6 Sealing material 7 Gate insulating film 8 Gate electrode wiring 9 Source electrode wiring 10 Spacer in sealing material 11 Semiconductor film 12 Insulating film 13 Color filter pattern Forming part

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/90 J Fターム(参考) 2H089 LA15 LA20 LA49 NA48 QA14 2H092 JB22 JB26 JB31 NA15 NA16 PA03 PA04 5F033 VV01 VV15 XX00 XX19 XX31 5F110 AA26 BB01 EE37 HM19 QQ01 QQ19 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/90 J F term (Reference) 2H089 LA15 LA20 LA49 NA48 QA14 2H092 JB22 JB26 JB31 NA15 NA16 PA03 PA04 5F033 VV01 VV15 XX00 XX19 XX31 5F110 AA26 BB01 EE37 HM19 QQ01 QQ19

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 薄膜トランジスタアレイ基板を用いた液
晶表示パネルであって、2枚のガラス基板を接着するシ
ール材形成部には、前記薄膜トランジスタ素子を形成す
る、ゲート電極配線とソース電極配線とを形成する部分
以外の部分にダミーパターンを施しており、前記ゲート
電極配線と前記ソース電極配線とが交差する部分より
も、前記ダミーパターン部分の膜厚を大きくしたことを
特徴とする液晶表示パネル。
1. A liquid crystal display panel using a thin film transistor array substrate, wherein a gate electrode wiring and a source electrode wiring for forming the thin film transistor element are formed in a sealing material forming portion for bonding two glass substrates. A liquid crystal display panel, wherein a dummy pattern is applied to a portion other than the portion where the dummy pattern is formed, and a film thickness of the dummy pattern portion is larger than a portion where the gate electrode wiring and the source electrode wiring intersect.
【請求項2】 請求項1に記載の液晶表示パネルであっ
て、前記シール材内にスペーサーを含有させることを特
徴とする液晶表示パネル。
2. The liquid crystal display panel according to claim 1, wherein a spacer is included in the sealing material.
【請求項3】 請求項2に記載の液晶表示パネルであっ
て、前記シール材内に含有させる前記スペーサー量を、
前記ダミーパターン部分の膜厚及びパターン密度に応じ
て変更することを特徴とする液晶表示パネル。
3. The liquid crystal display panel according to claim 2, wherein the amount of the spacer contained in the sealing material is:
A liquid crystal display panel, wherein the liquid crystal display panel is changed according to a film thickness and a pattern density of the dummy pattern portion.
【請求項4】 請求項2に記載の液晶表示パネルであっ
て、前記ダミーパターン部分の膜厚及びパターン密度
を、前記シール材内の前記スペーサー量に応じて変更す
ることを特徴とする液晶表示パネル。
4. The liquid crystal display panel according to claim 2, wherein the thickness and the pattern density of the dummy pattern portion are changed according to the amount of the spacer in the sealing material. panel.
【請求項5】 請求項1から4に記載の液晶表示パネル
の製造方法。
5. A method for manufacturing a liquid crystal display panel according to claim 1, wherein
JP2001136013A 2001-05-07 2001-05-07 Liquid crystal display panel and method for manufacturing the same Pending JP2002333634A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001136013A JP2002333634A (en) 2001-05-07 2001-05-07 Liquid crystal display panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001136013A JP2002333634A (en) 2001-05-07 2001-05-07 Liquid crystal display panel and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002333634A true JP2002333634A (en) 2002-11-22

Family

ID=18983381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001136013A Pending JP2002333634A (en) 2001-05-07 2001-05-07 Liquid crystal display panel and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002333634A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171363A (en) * 2005-12-20 2007-07-05 Optrex Corp Liquid crystal display device
JP2009075394A (en) * 2007-09-21 2009-04-09 Seiko Epson Corp Electro-optical device and electronic equipment provided therewith
JP2009075393A (en) * 2007-09-21 2009-04-09 Seiko Epson Corp Electro-optical device and electronic equipment provided therewith
KR101073241B1 (en) 2004-11-03 2011-10-12 엘지디스플레이 주식회사 Liquid Crystal Display device and the fabrication method
JP2017098218A (en) * 2015-08-31 2017-06-01 日本精機株式会社 Display device and organic EL device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073241B1 (en) 2004-11-03 2011-10-12 엘지디스플레이 주식회사 Liquid Crystal Display device and the fabrication method
JP2007171363A (en) * 2005-12-20 2007-07-05 Optrex Corp Liquid crystal display device
JP2009075394A (en) * 2007-09-21 2009-04-09 Seiko Epson Corp Electro-optical device and electronic equipment provided therewith
JP2009075393A (en) * 2007-09-21 2009-04-09 Seiko Epson Corp Electro-optical device and electronic equipment provided therewith
JP2017098218A (en) * 2015-08-31 2017-06-01 日本精機株式会社 Display device and organic EL device

Similar Documents

Publication Publication Date Title
JP2005529360A (en) Thin film transistor substrate
KR100295309B1 (en) Thin film transistor substrate
JPH05150263A (en) Active matrix type liquid crystal display element
JP4408192B2 (en) Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof
JP4011924B2 (en) LCD panel
JP2000347206A (en) Liquid crystal display device
JPH11149087A (en) Liquid crystal display device
JP2002333634A (en) Liquid crystal display panel and method for manufacturing the same
JP2009115940A (en) Liquid crystal panel
JP2000338514A (en) Liquid crystal display device
JPH11190852A (en) Liquid crystal display device
WO2023133938A1 (en) Display panel and display device
JPH10154727A (en) Slender driver ic and flay display device using this
JPH0682809A (en) Liquid crystal display device
JP2000075312A (en) Liquid crystal display device
JP2005292505A (en) Display panel, ic chip, and manufacturing method thereof
JP2002040462A (en) Liquid crystal display device
JP2006227230A (en) Panel for liquid crystal display
JP4036001B2 (en) Liquid crystal display element
JPH10268339A (en) Active matrix substrate, liquid crystal display device using the same, and method for preventing peeling and disconnection of wire
JP2003186041A (en) Liquid crystal display element
JPH10253991A (en) Liquid crystal display device
JP2006208412A (en) Liquid crystal display panel
JP2000321589A (en) Display panel
JP2003149666A (en) Flexible wiring board

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109