JP2005292505A - Display panel, IC chip, and manufacturing method thereof - Google Patents

Display panel, IC chip, and manufacturing method thereof Download PDF

Info

Publication number
JP2005292505A
JP2005292505A JP2004108138A JP2004108138A JP2005292505A JP 2005292505 A JP2005292505 A JP 2005292505A JP 2004108138 A JP2004108138 A JP 2004108138A JP 2004108138 A JP2004108138 A JP 2004108138A JP 2005292505 A JP2005292505 A JP 2005292505A
Authority
JP
Japan
Prior art keywords
chip
driving
circuit
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004108138A
Other languages
Japanese (ja)
Inventor
Keigo Aoki
桂吾 青木
Shoji Kawai
将司 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004108138A priority Critical patent/JP2005292505A/en
Publication of JP2005292505A publication Critical patent/JP2005292505A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の課題は、COG接続の駆動用ICを採用する場合において、パネル基板の変形にチップが追従できずに割れに至った場合においても、正常動作が継続できる表示パネルを提供することにある。
【課題手段】本願発明に係る表示パネルとしての特徴は、パネル基板に、表示部を駆動するための回路を有する駆動用ICチップ3が搭載されている表示パネルであって、前記駆動用ICチップ3の回路表面には溝60が形成されており、該溝60によって回路が電気的に分断された第一部位3aと第二部位3bとに区分けされており、前記パネル基板には、該第一部位3aと第二部位3bとを電気的に接続する接続配線33が形成されている点にある。
【選択図】図5

An object of the present invention is to provide a display panel that can continue normal operation even when a chip is unable to follow the deformation of the panel substrate and breaks when adopting a driving IC for COG connection. There is.
A display panel according to the present invention is characterized in that a driving IC chip 3 having a circuit for driving a display portion is mounted on a panel substrate, wherein the driving IC chip is provided. A groove 60 is formed on the surface of the circuit 3, and the circuit is divided into a first part 3 a and a second part 3 b which are electrically separated by the groove 60. The connection wiring 33 for electrically connecting the one part 3a and the second part 3b is formed.
[Selection] Figure 5

Description

本発明は、表示パネルに関し、特に表示パネルを構成する基板上に駆動用ICチップが直接実装された表示パネルに関する。   The present invention relates to a display panel, and more particularly to a display panel in which a driving IC chip is directly mounted on a substrate constituting the display panel.

近年、平面表示パネル(FPD)の市場は急激に拡大しており、特に液晶表示パネル(LCD)はその低消費電力性と表示品位から平面表示パネルの主流となっている。この液晶表示パネルは携帯電話等の小型製品から、TVなどの大型のものまで幅広い製品が実用化されている。   In recent years, the market of flat display panels (FPD) has been expanding rapidly, and in particular, liquid crystal display panels (LCD) have become mainstream of flat display panels due to their low power consumption and display quality. A wide variety of liquid crystal display panels have been put into practical use, from small products such as mobile phones to large products such as TVs.

このような液晶表示パネルは、表示部が設けられるガラスパネル(パネル基板)と、この表示部を駆動するための駆動用ICとを備えている。前記ガラスパネルと駆動用ICは電気的に接続されており、この接続方法として、ポリイミド樹脂薄膜ベース等に銅配線を形成したテープキャリアフィルムに駆動用ICを実装したTCP(TAPE Carrier Package)を用いる方法と、駆動用ICを液晶表示装置上へ直接実装するCOG(Chip On Glass)方式とが知られている。   Such a liquid crystal display panel includes a glass panel (panel substrate) on which a display unit is provided and a driving IC for driving the display unit. The glass panel and the driving IC are electrically connected. As this connection method, a TCP (TAPE Carrier Package) in which the driving IC is mounted on a tape carrier film in which copper wiring is formed on a polyimide resin thin film base or the like is used. A method and a COG (Chip On Glass) system in which a driving IC is directly mounted on a liquid crystal display device are known.

上記COG方式は、TCP方式に比べて薄形化、軽量化が容易であり、テープキャリアフィルムが不要になることによるコスト削減が可能となることから、近年の液晶表示パネルにおいて幅広く利用されている。   The COG method is easier to reduce the thickness and weight than the TCP method, and can reduce the cost by eliminating the need for a tape carrier film. Therefore, the COG method has been widely used in recent liquid crystal display panels. .

このCOG方式の接続方法としては、駆動用ICに半田にて電極を形成し、その半田を熔融して接続する方法や、金等の金属により電極を形成し、導電性ペースト又は絶縁性接着剤中に導電性粒子を拡散させて混在させた異方導電性接着剤により接続する方法等が知られている。   As a connection method of this COG method, an electrode is formed on a driving IC with solder and the solder is melted and connected, or an electrode is formed with a metal such as gold, and a conductive paste or an insulating adhesive. A method of connecting with an anisotropic conductive adhesive in which conductive particles are diffused and mixed is known.

特に、この異方導電性接着剤を用いた接続方法によれば、その接続ピッチが駆動用ICの電極の大きさのみに依存すること、及び各電極の間に絶縁性接着剤が充填されるので各電極の間に充分な絶縁性を容易に確保できること等の利点を有していることから、上記異方導電性接着剤を用いた接続方法は、COG方式における主流となっている。   In particular, according to the connection method using the anisotropic conductive adhesive, the connection pitch depends only on the size of the electrodes of the driving IC, and the insulating adhesive is filled between the electrodes. Therefore, since it has advantages such as ensuring sufficient insulation between the electrodes, the connection method using the anisotropic conductive adhesive has become the mainstream in the COG system.

しかるに、COG方式にて製造された表示パネルには、外部応力が加えられた際に駆動ICチップが割れ、表示ができなくなるという問題を有していた。これは、特に携帯電話等に使用される小型のモジュールにおいて顕著となっている。理由は、モジュールの小型軽量化に伴いガラス厚も薄型化されており、モジュールへの衝撃が発生した際にガラスの変形が発生しやすくなり、COGチップがそのガラス変形に対して追従できず割れに至ってしまうものである。そして、このようにチップが割れると駆動IC内部の配線が切断されてしまうことにより、駆動ICが動作不可能となり、結果、表示パネルとしての機能を失うことになる。   However, the display panel manufactured by the COG method has a problem that when an external stress is applied, the drive IC chip is cracked and display cannot be performed. This is particularly noticeable in small modules used for mobile phones and the like. The reason for this is that the glass thickness has been reduced with the reduction in size and weight of the module, and it is easy for glass deformation to occur when an impact is applied to the module, and the COG chip cannot follow the glass deformation and break. It will lead to. If the chip is broken in this way, the wiring inside the driving IC is cut, so that the driving IC becomes inoperable, and as a result, the function as the display panel is lost.

また、特許文献1には、駆動用ICチップに複数の溝を形成することで、接続部への応力の集中を緩和することが記載されている。しかし、この特許文献1所載のものにあっては、熱膨張・熱収縮や衝撃等による接続部への応力緩和には効果はあるが、より大きな変形応力が発生した場合には、他の部分より厚みが薄い溝の部分に沿って駆動用ICが割れてしまい、駆動用ICは動作不能となる。   Patent Document 1 describes that the concentration of stress on the connection portion is alleviated by forming a plurality of grooves in the driving IC chip. However, the one described in this Patent Document 1 is effective in relaxing the stress on the connection part due to thermal expansion, thermal contraction, impact, etc., but when a larger deformation stress occurs, The driving IC is broken along the groove portion thinner than the portion, and the driving IC becomes inoperable.

また、特許文献2には、複数個の駆動ICチップをインナーリード配線によって結線し、1個のテープキャリアパッケージとして形成する方法が記載されている。この特許文献2所載のものにあっては、応力が発生した際に、運良く複数個の駆動用ICチップの間でチップが割れた場合には機能を失わないものの、割れの発生個所が駆動用ICチップの回路素子部であった場合には結局動作不能となってしまう。
特開平2−240942号公報 特開平11−150227号公報
Further, Patent Document 2 describes a method in which a plurality of drive IC chips are connected by an inner lead wiring to form a single tape carrier package. In the thing of this patent document 2 place, when a stress generate | occur | produces, even if a chip | tip breaks among several IC chips for driving fortunately, although a function is not lost, the generation | occurrence | production location of a crack is In the case of the circuit element portion of the driving IC chip, it becomes inoperable after all.
JP-A-2-240942 JP-A-11-150227

本発明は、上記の問題点に鑑みなされたものであって、本発明の課題は、COG接続の駆動用ICを採用する場合において、パネル基板の変形にチップが追従できずに割れに至った場合においても、正常動作が継続できる表示パネルを提供することにある。   The present invention has been made in view of the above-mentioned problems, and the problem of the present invention is that when a driving IC for COG connection is employed, the chip cannot follow the deformation of the panel substrate and has cracked. Even in such a case, it is to provide a display panel capable of continuing normal operation.

本発明は上記課題を解決すべくなされたものであり、本願発明に係る表示パネルとしての特徴は、パネル基板に、表示部を駆動するための回路を有する駆動用ICチップが搭載されている表示パネルであって、前記駆動用ICチップの回路表面には溝が形成されており、該溝によって回路が電気的に分断された第一部位と第二部位とに区分けされており、前記パネル基板には、該第一部位と第二部位とを電気的に接続する接続配線が形成されている点にある。   The present invention has been made to solve the above-described problems, and a display panel according to the present invention is characterized in that a driving IC chip having a circuit for driving a display unit is mounted on a panel substrate. A panel having a groove formed on a circuit surface of the driving IC chip and divided into a first part and a second part in which the circuit is electrically separated by the groove; Is that a connection wiring for electrically connecting the first part and the second part is formed.

上記構成を採用することにより、表示パネルのパネル基板に応力が加わり、駆動用ICが追従できない程パネル基板が曲がった際に、駆動用ICは回路表面に溝が設けられているため、駆動用ICチップはこの溝から割れが発生する。このとき、割れた回路(第一部位と第二部位と)はパネル基板の接続配線によって電気的に接続されているために、溝にて駆動用ICチップが割れても動作上の問題が発生しないことになる。   By adopting the above configuration, when a stress is applied to the panel substrate of the display panel and the panel substrate is bent so that the driving IC cannot follow, the driving IC has a groove on the circuit surface. The IC chip is cracked from this groove. At this time, since the broken circuit (the first part and the second part) is electrically connected by the connection wiring of the panel substrate, operation problems occur even if the driving IC chip is cracked in the groove. Will not.

また、本願発明に係るICチップとしての特徴は、他の基板に搭載されるように設けられているとともに回路が形成されたICチップであって、前記回路の表面に溝が形成されており、該溝によって回路が電気的に分断された第一部位と第二部位とに区分けされており、該第一部位と第二部位とは前記他の基板に搭載された際に該基板の接続配線によって電気的に接続されるように設けられている点にある。これにより、このICチップを接続配線が形成された他の基板に搭載することにより、既述の本願発明に係る表示パネルと同様の利点を相することができる。   The IC chip according to the present invention is characterized in that the IC chip is provided so as to be mounted on another substrate and a circuit is formed, and a groove is formed on the surface of the circuit. The groove is divided into a first part and a second part where the circuit is electrically separated by the groove, and the first part and the second part are connected wirings of the board when mounted on the other board. It is in the point provided so that it may be electrically connected by. Thus, by mounting this IC chip on another substrate on which connection wiring is formed, the same advantages as those of the display panel according to the present invention described above can be combined.

また、本願発明に係る表示パネルの製造方法としての特徴は、パネル基板に、表示部を駆動するための回路を有する駆動用ICチップを搭載して表示パネルを製造する方法であって、前記駆動用ICチップの回路表面に、回路が電気的に分断され第一部位と第二部位とに区分けされるように溝を形成し、前記パネル基板に形成された接続配線によって第一部位と第二部位とを電気的に接続するように、パネル基板に駆動用ICチップを搭載する点にある。また、本願発明に係るICチップの製造方法としての特徴は、他の基板に搭載されるように設けられているとともに回路が形成されたICチップを製造する方法であって、前記回路を形成する手順及び前記回路の表面に溝が形成する手順を備え、前記溝を、回路が電気的に分断された第一部位と第二部位とに区分けされるように形成するとともに、前記回路を、該第一部位と第二部位とが他の基板に搭載された際に該基板の接続配線によって電気的に接続されるように形成することを特徴とする。これにより、既述の本願発明に係る表示パネル及びICチップを製造することができる。   A feature of the display panel manufacturing method according to the present invention is a method of manufacturing a display panel by mounting a driving IC chip having a circuit for driving a display unit on a panel substrate, wherein the driving is performed. A groove is formed on the circuit surface of the IC chip so that the circuit is electrically divided and divided into a first part and a second part, and the first part and the second part are formed by connection wiring formed on the panel substrate. The driving IC chip is mounted on the panel substrate so as to be electrically connected to the part. Also, the IC chip manufacturing method according to the present invention is characterized by a method of manufacturing an IC chip that is provided to be mounted on another substrate and on which a circuit is formed, wherein the circuit is formed. And a step of forming a groove on the surface of the circuit, the groove is formed so that the circuit is divided into a first part and a second part that are electrically separated, and the circuit is The first portion and the second portion are formed so as to be electrically connected by connection wiring of the substrate when mounted on another substrate. As a result, the display panel and the IC chip according to the present invention described above can be manufactured.

なお、本願発明において、駆動用ICチップの溝を、ステップカット方式ダイシング装置の1ステップの刻切時に形成する構成を採用することが好ましい。これにより、溝を形成する工程を別途追加することが不要となり、加工工数を増加させることなく、製造することが可能となる。   In the present invention, it is preferable to adopt a configuration in which the groove of the driving IC chip is formed at the time of one step cutting of the step cut type dicing apparatus. As a result, it is not necessary to separately add a step of forming a groove, and manufacturing can be performed without increasing the number of processing steps.

本発明にあっては、駆動用ICチップに溝が形成され、該溝によって隔てられた第一部位と第二部位とがパネル基板の接続配線によって接続される。このため、パネルに応力が加わり、駆動用ICチップが溝で割れた場合でも正常に動作し、表示パネルの表示不良を発生させない。さらに、駆動用ICチップのダイシング装置として、ステップカット方式の装置を利用すれば、このステップ方式の装置によって前記溝を形成することが可能となり、加工工数を増加させることなく、工数増加によるコスト上昇を抑えることが可能である。   In the present invention, a groove is formed in the driving IC chip, and the first part and the second part separated by the groove are connected by the connection wiring of the panel substrate. For this reason, even when stress is applied to the panel and the driving IC chip is cracked by the groove, it operates normally and does not cause a display defect of the display panel. Further, if a step-cut type device is used as a driving IC chip dicing device, the step-type device can form the groove, and the cost increases due to an increase in the number of steps without increasing the number of steps. Can be suppressed.

以下、本発明の一実施の形態について図に基づいて説明する。
なお、図1は、本実施形態の表示パネルの概略的斜視図である。図2は、同実施形態の表示パネルの全体構成を示す概略平面図である。図3は、図2におけるX−X断面図、図4は、図2におけるY−Y断面図である。図5は、同実施形態の表示パネルの配線構成を示すための概略的説明図である。図6は、同実施形態の製造方法におけるウエハと駆動用ICチップの回路との関係を示す概略的説明図である。図7は、同実施形態の製造方法における駆動用ICチップのダイシング方法を説明するための説明図であり、(イ)はファーストステップにおいて溝を形成する手順で、(ロ)はセカンドステップにおいて切断する手順の説明図である。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic perspective view of the display panel of the present embodiment. FIG. 2 is a schematic plan view showing the overall configuration of the display panel of the embodiment. 3 is a sectional view taken along line XX in FIG. 2, and FIG. 4 is a sectional view taken along line YY in FIG. FIG. 5 is a schematic explanatory diagram for illustrating a wiring configuration of the display panel of the embodiment. FIG. 6 is a schematic explanatory view showing the relationship between the wafer and the circuit of the driving IC chip in the manufacturing method of the embodiment. 7A and 7B are explanatory diagrams for explaining a dicing method of the driving IC chip in the manufacturing method of the embodiment. FIG. 7A is a procedure for forming a groove in the first step, and FIG. 7B is a cutting in the second step. It is explanatory drawing of the procedure to perform.

本実施形態の液晶表示パネルは、アクティブマトリクス駆動タイプのものであり、図3に示すように、一対の基板5,10とが、シール材9を介して所定の間隙を有し、この間隙に液晶層8が挟持された構成となっている。この基板は、例えばガラス板やプラスチック板等の光透過性絶縁性基板から構成される。また、この一対の基板5,10は、図1及び図2に示すように、一方の基板5よりも他方の基板10が一回り大きく設けられており、大きい基板10には、小さい基板5よりも平面視はみ出た部位に後述するICチップ2,3が搭載されている。   The liquid crystal display panel of the present embodiment is of an active matrix drive type, and as shown in FIG. 3, a pair of substrates 5 and 10 have a predetermined gap via a seal material 9, and in this gap The liquid crystal layer 8 is sandwiched. This substrate is composed of a light transmissive insulating substrate such as a glass plate or a plastic plate. As shown in FIGS. 1 and 2, the pair of substrates 5 and 10 is provided with the other substrate 10 larger than the one substrate 5, and the larger substrate 10 has a larger size than the smaller substrate 5. Also, IC chips 2 and 3 to be described later are mounted on the portion protruding from the plan view.

一対の基板5,10のうち一方の基板10(以下、「表示基板」ということがある)には、表面に薄膜トランジスタ(Thin Film Transistor、以下「TFT」という)等のスイッチング素子及びこのスイッチング素子が接続された複数の画素電極がマトリクス状に配列されて形成されており、前記複数のスイッチング素子を駆動する複数の走査信号線及びデータ信号線が互いに交差するように形成されて、表示部1が設けられている。また、他方の基板5(以下「対向基板」ということがある)には、図3に示すように、カラーフィルタ6と対向電極7とが形成されている。この表示基板10と対向基板5とは、上記画素電極と対向電極7とが互いに対向するように配置されている。   One substrate 10 (hereinafter also referred to as “display substrate”) of the pair of substrates 5 and 10 includes a switching element such as a thin film transistor (hereinafter referred to as “TFT”) on the surface and the switching element. A plurality of connected pixel electrodes are formed in a matrix, and a plurality of scanning signal lines and data signal lines for driving the plurality of switching elements are formed so as to intersect with each other. Is provided. Further, as shown in FIG. 3, a color filter 6 and a counter electrode 7 are formed on the other substrate 5 (hereinafter also referred to as “counter substrate”). The display substrate 10 and the counter substrate 5 are arranged so that the pixel electrode and the counter electrode 7 face each other.

なお、本実施形態にあっては、画素電極が光透過性を有する透過型の液晶表示装置について説明するが、これに限られるものではなく、例えば、画素電極が光反射性を有する反射型の液晶表示装置や光透過性と光反射性とを有する半透過型の液晶表示装置にも適用可能である。   In the present embodiment, a transmissive liquid crystal display device in which the pixel electrode has light transmittance will be described. However, the present invention is not limited to this, and for example, a reflective electrode in which the pixel electrode has light reflectivity is described. The present invention can also be applied to a liquid crystal display device and a transflective liquid crystal display device having light transmission and light reflection.

前記表示基板の周囲部には、図2に示すように、表示部1の画素部分を駆動するための駆動用集積回路(以下、「駆動用IC(Integrated Circuit)」と称する。)としての走査信号線駆動用ICチップ2とデータ信号線駆動用ICチップ3とが搭載されている。本実施形態の液晶表示装置においては、これら表示部1、走査信号線駆動用ICチップ2及びデータ信号線駆動用ICチップ3は、一枚の表示基板10に直接実装されており、すなわち、駆動用ICチップを液晶表示装置上へ直接実装するCOG(Chip On Glass)方式を採用している。また、本実施形態においては、ICチップ2,3は、異方性導電ペースト40(Anisotropic Conductive Film、以下「ACF」と称する)によって、表示基板10に接着されている(図3及び図4参照)。   As shown in FIG. 2, the periphery of the display substrate is scanned as a driving integrated circuit (hereinafter referred to as “driving IC”) for driving the pixel portion of the display unit 1. A signal line driving IC chip 2 and a data signal line driving IC chip 3 are mounted. In the liquid crystal display device of this embodiment, the display unit 1, the scanning signal line driving IC chip 2 and the data signal line driving IC chip 3 are directly mounted on one display substrate 10, that is, driving A COG (Chip On Glass) system in which an IC chip is mounted directly on a liquid crystal display device is employed. Further, in the present embodiment, the IC chips 2 and 3 are bonded to the display substrate 10 by an anisotropic conductive paste 40 (hereinafter referred to as “ACF”) (see FIGS. 3 and 4). ).

なお、図示例では、データ信号線駆動用ICチップ3は、2個となっているが、必ずしもこれに限らず、データ信号線の数と駆動用ICの出力数から適宜定められる。また、図示例では、データ信号線駆動用ICチップ3と走査信号線駆動用ICチップ2とは別体であり、表示パネルの異なる辺に搭載されているが、必ずしもこれに限らず、一体の駆動ICを1辺に搭載することや、データ信号線駆動用ICチップと走査信号線駆動用ICチップとを一辺に搭載することも可能である。   In the illustrated example, the number of data signal line driving IC chips 3 is two. However, the number is not limited to this, and the number of data signal line driving IC chips 3 is appropriately determined based on the number of data signal lines and the number of outputs of the driving IC. In the illustrated example, the data signal line driving IC chip 3 and the scanning signal line driving IC chip 2 are separate and mounted on different sides of the display panel. The driving IC can be mounted on one side, and the data signal line driving IC chip and the scanning signal line driving IC chip can be mounted on one side.

また、表示基板10には、出力配線21,31及び入力配線22,32が形成されており、該出力配線21,31及び入力配線22,32は、それぞれICチップ2,3の出力側及び入力側のバンプ電極50に接続されている。また、出力配線21,31は、前記走査信号線又はデータ信号線に接続されている。   In addition, output wirings 21 and 31 and input wirings 22 and 32 are formed on the display substrate 10, and the output wirings 21 and 31 and the input wirings 22 and 32 are respectively connected to the output side of the IC chips 2 and 3 and to the input side. It is connected to the bump electrode 50 on the side. The output wirings 21 and 31 are connected to the scanning signal line or the data signal line.

また、駆動用ICチップ3は、図4に示すように、溝60が形成されており、この溝60によって電気的に分断された第一部位3aと第二部位3bとに区分けされている。なお、本実施形態においては、溝60は駆動用ICチップの短手方向に沿って形成されている。また、表示基板10には、図5に示すように、前記第一部位3aと第二部位3bとを電気的に接続するための接続配線33が形成されている。なお、駆動用ICチップ2,3における溝60の本数は駆動ICの大きさによって調整されるものであり、複数本の溝60を形成して複数の第一部位3aと第二部位3bとに区分けされているものも本発明の意図する範囲内である。また、上記実施形態においては、溝60を短手方向に形成したものについて説明したが、長手方向に沿って形成しても良く、また、互いに交差する溝を形成することも本願発明の意図する範囲内である。なお、上記説明においては、データ信号線駆動用ICチップ3側のみについて説明したが、走査信号線駆動用ICチップ2側についても同様の構成にすれば足りる。   Further, as shown in FIG. 4, the driving IC chip 3 has a groove 60, and is divided into a first part 3 a and a second part 3 b that are electrically separated by the groove 60. In the present embodiment, the groove 60 is formed along the short direction of the driving IC chip. Further, as shown in FIG. 5, the display substrate 10 is formed with connection wiring 33 for electrically connecting the first part 3a and the second part 3b. The number of grooves 60 in the driving IC chips 2 and 3 is adjusted according to the size of the driving IC, and a plurality of grooves 60 are formed to form a plurality of first portions 3a and second portions 3b. What is divided is also within the intended scope of the present invention. In the above embodiment, the groove 60 is formed in the short direction. However, the groove 60 may be formed along the longitudinal direction, and it is also intended to form grooves that intersect each other. Within range. In the above description, only the data signal line driving IC chip 3 side has been described. However, the same configuration is sufficient for the scanning signal line driving IC chip 2 side.

次に、本実施形態の駆動用ICチップの製造フローについて図6及び図7を参酌しつつ説明する。   Next, a manufacturing flow of the driving IC chip of this embodiment will be described with reference to FIGS.

まず、半導体ウエハ70上に回路素子71を形成する。ここでは、一枚のウエハ70上に複数のICチップ用の回路71が形成される。そして、半導体ウエハ表面にバンプ電極50を形成する。   First, the circuit element 71 is formed on the semiconductor wafer 70. Here, a plurality of IC chip circuits 71 are formed on a single wafer 70. Then, bump electrodes 50 are formed on the surface of the semiconductor wafer.

その後、ダイシング装置によって、半導体ウエハ70はICチップごとに分割される。なお、この分割に際しては、切断ラインを1回で切断する方法を採用することも可能であるが、本実施形態においては、一つの切断ラインを二度刻切するステップカット方式を採用しており、このステップカット方式では、幅の違う2つの回転刃を使用して二度刻切している。なお、本実施形態においては、このステップカット方式による切断を基本としているが、これに限定されるものではない。   Thereafter, the semiconductor wafer 70 is divided into IC chips by a dicing apparatus. In this division, it is possible to adopt a method of cutting the cutting line at one time. However, in this embodiment, a step cutting method of cutting one cutting line twice is adopted. In this step cut method, two rotary blades having different widths are used to cut twice. In addition, in this embodiment, although the cutting | disconnection by this step cut system is based, it is not limited to this.

さらに、この分割の際には、第一部位3aと第二部位3bとに区分けする溝60も形成している。つまり、ステップカット方式では、図8に示すように、2種の幅の異なる回転刃を使用し、ファーストステップにおいて太い幅の回転刃81によってウエハ70が切断されない状態で溝を形成し、その後のセカンドステップにおいて細い回転刃82によって完全に切断している。これは、駆動ICチップのチッピングを防止するためである。そして、本実施形態においては、前述のファーストステップにおいて太い幅の回転刃81により溝を形成する際に、上記第一部位3aと第二部位3bとに区分けする溝60が形成されている。   In addition, a groove 60 that is divided into a first part 3a and a second part 3b is also formed during this division. That is, in the step cut method, as shown in FIG. 8, two types of rotary blades having different widths are used, and in the first step, the groove 70 is formed in a state where the wafer 70 is not cut by the thick rotary blade 81, and thereafter In the second step, it is completely cut by the thin rotary blade 82. This is to prevent chipping of the driving IC chip. And in this embodiment, when forming a groove | channel by the rotary blade 81 of a thick width in the above-mentioned first step, the groove | channel 60 divided into the said 1st site | part 3a and the 2nd site | part 3b is formed.

次に、上記のように製造されたICチップを用いた液晶表示装置の製造方法について説明する。   Next, a method for manufacturing a liquid crystal display device using the IC chip manufactured as described above will be described.

まず、本実施形態の液晶表示装置の製造方法は、一対の基板に対してそれぞれ表面加工を行う手順と、該表面加工が施された基板に前記ICチップを搭載する手順とを備えている。   First, the method for manufacturing a liquid crystal display device according to the present embodiment includes a procedure for performing surface processing on a pair of substrates, and a procedure for mounting the IC chip on the substrate subjected to the surface processing.

まず、表面加工を行う手順においては、一対の基板に対して、従来と同様に、カラーフィルタ、対向電極、TFT、走査信号線及びデータ信号線等が形成される。なお、ICチップが搭載される一方の基板(表示基板)に対しては、前述した出力配線、入力配線、及び、接続配線が形成される。なお、これらの出力配線、入力配線、及び、接続配線は同一工程によって形成することができる。   First, in the surface processing procedure, a color filter, a counter electrode, a TFT, a scanning signal line, a data signal line, and the like are formed on a pair of substrates as in the conventional case. Note that the output wiring, input wiring, and connection wiring described above are formed on one substrate (display substrate) on which the IC chip is mounted. Note that these output wiring, input wiring, and connection wiring can be formed in the same process.

そして、該基板に、前記ICチップを搭載する手順においては、ICチップの第一部位3aと第二部位3bとが基板の接続配線を介して接続されるように位置決められた後にICチップを搭載する。本実施形態においては、ICチップはACFによって基板に接着されている。   In the procedure of mounting the IC chip on the substrate, the IC chip is mounted after the first portion 3a and the second portion 3b of the IC chip are positioned so as to be connected via the connection wiring of the substrate. To do. In this embodiment, the IC chip is bonded to the substrate by ACF.

なお、上記実施形態は上記構成からなるものであったが、本願発明は上記構成に限定されるものではなく、本願発明の意図する範囲内において適宜設計変更可能である。   In addition, although the said embodiment consists of the said structure, this invention is not limited to the said structure, A design change is possible suitably within the range which this invention intends.

本発明に係る表示パネルの一実施形態の概略的斜視図である。1 is a schematic perspective view of an embodiment of a display panel according to the present invention. 同実施形態の表示パネルの全体構成を示す概略平面図である。It is a schematic plan view which shows the whole structure of the display panel of the embodiment. 図2におけるX−X断面図である。It is XX sectional drawing in FIG. 図2におけるY−Y断面図である。It is YY sectional drawing in FIG. 同実施形態の表示パネルの配線構成を示すための概略的説明図である。FIG. 3 is a schematic explanatory diagram for illustrating a wiring configuration of the display panel of the same embodiment. 同実施形態の製造方法におけるウエハと駆動用ICチップの回路との関係を示す概略的説明図であり、(ロ)は(イ)の要部拡大図である。It is a schematic explanatory drawing which shows the relationship between the wafer and the circuit of a drive IC chip in the manufacturing method of the embodiment, (b) is an enlarged view of the main part of (a). 同実施形態の製造方法における駆動用ICチップのダイシング方法を説明するための説明図であり、(イ)はファーストステップにおいて溝を形成する手順で、(ロ)はセカンドステップにおいて切断する手順の説明図である。It is explanatory drawing for demonstrating the dicing method of the IC chip for a drive in the manufacturing method of the embodiment, (A) is a procedure which forms a groove | channel in a first step, (B) is a description of the procedure cut | disconnected in a second step. FIG. 従来の表示パネルにおける駆動用ICチップを示すA driving IC chip in a conventional display panel is shown.

符号の説明Explanation of symbols

1 表示部
2 走査信号線駆動用ICチップ
3 データ信号線駆動用ICチップ
3a 第一部位
3b 第二部位
5 対向基板
8 液晶層
9 シール材
10 表示基板
31 出力配線
32 入力配線
33 回路間接続配線
40 ACF
50 バンプ電極
60 溝
70 半導体ウエハ
71 回路素子
81・82 回転刃
DESCRIPTION OF SYMBOLS 1 Display part 2 IC chip for scanning signal line drive 3 IC chip for data signal line drive 3a 1st site | part 3b 2nd site | part 5 Opposite substrate 8 Liquid crystal layer 9 Sealing material 10 Display substrate 31 Output wiring 32 Input wiring 33 Inter-circuit connection wiring 40 ACF
50 Bump electrode 60 Groove 70 Semiconductor wafer 71 Circuit element 81/82 Rotary blade

Claims (8)

パネル基板に、表示部を駆動するための回路を有する駆動用ICチップが搭載されている表示パネルであって、
前記駆動用ICチップの回路表面には溝が形成されており、該溝によって回路が電気的に分断された第一部位と第二部位とに区分けされており、
前記パネル基板には、該第一部位と第二部位とを電気的に接続する接続配線が形成されていることを特徴とする表示パネル。
A display panel on which a driving IC chip having a circuit for driving a display unit is mounted on a panel substrate,
A groove is formed on the circuit surface of the driving IC chip, and the circuit is divided into a first part and a second part where the circuit is electrically divided by the groove,
The display panel according to claim 1, wherein connection wiring for electrically connecting the first part and the second part is formed on the panel substrate.
請求項1記載の表示パネルであって、
前記駆動用ICチップの溝は、ステップカット方式ダイシング装置の1ステップの刻切時に形成されていることを特徴とする表示パネル。
The display panel according to claim 1,
The groove of the driving IC chip is formed at the time of one step cutting of the step cut type dicing apparatus.
他の基板に搭載されるように設けられているとともに回路が形成されたICチップであって、
前記回路の表面に溝が形成されており、該溝によって回路が電気的に分断された第一部位と第二部位とに区分けされており、該第一部位と第二部位とは前記他の基板に搭載された際に該基板の接続配線によって電気的に接続されるように設けられていることを特徴とするICチップ。
An IC chip provided to be mounted on another substrate and having a circuit formed thereon,
A groove is formed on the surface of the circuit, and the circuit is divided into a first part and a second part where the circuit is electrically separated by the groove, and the first part and the second part are the other parts. An IC chip which is provided so as to be electrically connected by connection wiring of the substrate when mounted on the substrate.
請求項3記載のICチップであって、
前記溝は、ステップカット方式ダイシング装置の1ステップの刻切時に形成されていることを特徴とするICチップ。
An IC chip according to claim 3, wherein
The IC chip is characterized in that the groove is formed at the time of one step cutting of a step cut type dicing apparatus.
パネル基板に、表示部を駆動するための回路を有する駆動用ICチップを搭載して表示パネルを製造する方法であって、
前記駆動用ICチップの回路表面に、回路が電気的に分断され第一部位と第二部位とに区分けされるように溝を形成し、
前記パネル基板に形成された接続配線によって第一部位と第二部位とを電気的に接続するように、パネル基板に駆動用ICチップを搭載することを特徴とする表示パネルの製造方法。
A method of manufacturing a display panel by mounting a driving IC chip having a circuit for driving a display unit on a panel substrate,
Forming a groove on the circuit surface of the driving IC chip so that the circuit is electrically divided and divided into a first part and a second part;
A method for manufacturing a display panel, comprising mounting a driving IC chip on a panel substrate so that the first portion and the second portion are electrically connected by connection wiring formed on the panel substrate.
請求項5記載の表示パネルの製造方法であって、
前記駆動用ICチップの溝を、ステップカット方式ダイシング装置の1ステップの刻切時に形成していることを特徴とする表示パネルの製造方法。
A manufacturing method of a display panel according to claim 5,
A method of manufacturing a display panel, wherein the groove of the driving IC chip is formed at the time of one-step cutting of the step-cut type dicing apparatus.
他の基板に搭載されるように設けられているとともに回路が形成されたICチップを製造する方法であって、
前記回路を形成する手順及び前記回路の表面に溝を形成する手順を備え、
前記溝を、回路が電気的に分断された第一部位と第二部位とに区分けされるように形成するとともに、前記回路を、該第一部位と第二部位とが他の基板に搭載された際に該基板の接続配線によって電気的に接続されるように形成することを特徴とするICチップの製造方法。
A method of manufacturing an IC chip provided to be mounted on another substrate and having a circuit formed thereon,
A step of forming the circuit and a step of forming a groove on the surface of the circuit;
The groove is formed so that the circuit is divided into a first part and a second part where the circuit is electrically divided, and the circuit is mounted on another substrate with the first part and the second part. A method of manufacturing an IC chip, wherein the IC chip is formed so as to be electrically connected by connection wiring of the substrate.
請求項7記載のICチップの製造方法であって、
前記溝を、ステップカット方式ダイシング装置の1ステップの刻切時に形成していることを特徴とするICチップの製造方法。
An IC chip manufacturing method according to claim 7,
An IC chip manufacturing method, wherein the groove is formed at the time of one step cutting of a step cut type dicing apparatus.
JP2004108138A 2004-03-31 2004-03-31 Display panel, IC chip, and manufacturing method thereof Pending JP2005292505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004108138A JP2005292505A (en) 2004-03-31 2004-03-31 Display panel, IC chip, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108138A JP2005292505A (en) 2004-03-31 2004-03-31 Display panel, IC chip, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2005292505A true JP2005292505A (en) 2005-10-20

Family

ID=35325485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108138A Pending JP2005292505A (en) 2004-03-31 2004-03-31 Display panel, IC chip, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2005292505A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008013014A1 (en) * 2006-07-27 2008-01-31 Sharp Kabushiki Kaisha Display device
WO2008013013A1 (en) * 2006-07-27 2008-01-31 Sharp Kabushiki Kaisha Display device
WO2010122728A1 (en) * 2009-04-22 2010-10-28 シャープ株式会社 Ic chip, display panel and display module
US8395610B2 (en) 2007-07-24 2013-03-12 Samsung Display Co., Ltd. Driving chip, driving chip package having the same, display apparatus having the driving chip, and method thereof
JP2017142252A (en) * 2016-02-10 2017-08-17 インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG Semiconductor chip with fracture detection
KR20200077864A (en) * 2018-12-21 2020-07-01 삼성전자주식회사 Semiconductor package and electronic device including the same
US11506947B2 (en) 2019-12-17 2022-11-22 Samsung Display Co., Ltd. Display device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008013014A1 (en) * 2006-07-27 2008-01-31 Sharp Kabushiki Kaisha Display device
WO2008013013A1 (en) * 2006-07-27 2008-01-31 Sharp Kabushiki Kaisha Display device
JPWO2008013014A1 (en) * 2006-07-27 2009-12-17 シャープ株式会社 Display device
JPWO2008013013A1 (en) * 2006-07-27 2009-12-17 シャープ株式会社 Display device
EP2053583A4 (en) * 2006-07-27 2010-06-02 Sharp Kk Display device
US8395610B2 (en) 2007-07-24 2013-03-12 Samsung Display Co., Ltd. Driving chip, driving chip package having the same, display apparatus having the driving chip, and method thereof
WO2010122728A1 (en) * 2009-04-22 2010-10-28 シャープ株式会社 Ic chip, display panel and display module
CN107068654A (en) * 2016-02-10 2017-08-18 英飞凌科技股份有限公司 Semiconductor chip with rupture probing
JP2017142252A (en) * 2016-02-10 2017-08-17 インフィネオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG Semiconductor chip with fracture detection
US10281517B2 (en) 2016-02-10 2019-05-07 Infineon Technologies Ag Semiconductor chip with fracture detection
CN107068654B (en) * 2016-02-10 2020-03-10 英飞凌科技股份有限公司 Semiconductor chip with fracture detection
US10705132B2 (en) 2016-02-10 2020-07-07 Infineon Technologies Ag Semiconductor chip with fracture detection
KR20200077864A (en) * 2018-12-21 2020-07-01 삼성전자주식회사 Semiconductor package and electronic device including the same
KR102530321B1 (en) * 2018-12-21 2023-05-09 삼성전자주식회사 Semiconductor package and electronic device including the same
US12176296B2 (en) 2018-12-21 2024-12-24 Samsung Electronics Co., Ltd. Semiconductor package and electronic device including the same
US11506947B2 (en) 2019-12-17 2022-11-22 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR20030016534A (en) liquid crystal display devices
JP2008026900A (en) Driving chip, display device including the same, and repair method
JP2002040472A (en) Liquid crystal device manufacturing method, liquid crystal device and electronic equipment
JP4259084B2 (en) Display body structure, display body structure manufacturing method, and electronic apparatus
JP4603522B2 (en) Mounting structure, electro-optical device, and electronic apparatus
JP4651367B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH10104651A (en) Display device
KR100943731B1 (en) Seaoji display device
JP2004061688A (en) Liquid crystal display device substrate, liquid crystal display device having the same, and method of manufacturing the same
JP2005292505A (en) Display panel, IC chip, and manufacturing method thereof
JP2008177456A (en) Electro-optic device, substrate for electro-optic device, mounted structure, and electronic equipment
US20100163286A1 (en) Circuit Board Structure and Manufacturing Method Thereof and Liquid Crystal Display Containing the Same
US5818562A (en) Liquid crystal display device
US6791634B2 (en) Display device having connecting pads crossing a spare line
CN101840080A (en) LCD Monitor
JP2008203484A (en) Electro-optical device, flexible circuit board mounting structure, and electronic device
CN110880288B (en) Display device and method for manufacturing the same
KR20150048364A (en) Driving integrated circuit pad unit and flat display panel having the same
JP2004205729A (en) Liquid crystal device and method for manufacturing the same
JP4067502B2 (en) Semiconductor device, mounting structure of semiconductor device, electronic apparatus including the same, and display device
JP2000111939A (en) Liquid crystal display device
JP2008172117A (en) Electro-optical device, electro-optical device substrate, semiconductor element, and electronic apparatus
KR100488943B1 (en) Liquid Crystal Display formed repair line and method for fabricaing the same
KR100824533B1 (en) Display driving chip
JP2002196298A (en) Liquid crystal display unit and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070328

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602