JP2008203484A - Electrooptical device, package structure for flexible circuit board, and electronic equipment - Google Patents

Electrooptical device, package structure for flexible circuit board, and electronic equipment Download PDF

Info

Publication number
JP2008203484A
JP2008203484A JP2007038909A JP2007038909A JP2008203484A JP 2008203484 A JP2008203484 A JP 2008203484A JP 2007038909 A JP2007038909 A JP 2007038909A JP 2007038909 A JP2007038909 A JP 2007038909A JP 2008203484 A JP2008203484 A JP 2008203484A
Authority
JP
Japan
Prior art keywords
terminal
flexible circuit
circuit board
substrate
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007038909A
Other languages
Japanese (ja)
Inventor
Keisuke Asada
圭介 浅田
Original Assignee
Epson Imaging Devices Corp
エプソンイメージングデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp, エプソンイメージングデバイス株式会社 filed Critical Epson Imaging Devices Corp
Priority to JP2007038909A priority Critical patent/JP2008203484A/en
Publication of JP2008203484A publication Critical patent/JP2008203484A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrooptical device wherein electric connections are securely made while a short circuit between adjacent terminals is prevented even when pitch spaces of terminal portions of a flexible circuit board and a substrate are narrow, a package structure for the flexible circuit board, and electronic equipment. <P>SOLUTION: Disclosed is the electrooptical device including the substrate to which the flexible circuit board is electrically connected, where the substrate has a first terminal portion and the flexible circuit board has a second terminal portion. Either of the first terminal portion and the second terminal portion is a stud bump, and the flexible circuit board and substrate are fixed with an insulating adhesive while the first terminal portion and the second terminal portion are electrically connected to each other. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電気光学装置、フレキシブル回路基板の実装構造体及び電子機器に関する。特に、フレキシブル回路基板が電気的に接続された電気光学装置用基板を備えた電気光学装置、フレキシブル回路基板の実装構造体及びそのような電気光学装置を備えた電子機器に関する。   The present invention relates to an electro-optical device, a flexible circuit board mounting structure, and an electronic apparatus. In particular, the present invention relates to an electro-optical device including an electro-optical device substrate to which a flexible circuit board is electrically connected, a flexible circuit board mounting structure, and an electronic apparatus including such an electro-optical device.
従来、画像を表示する電気光学装置の一態様として、液晶装置やエレクトロルミネッセンス(EL)装置などが知られている。例えば、液晶装置は、電極の対向領域からなる画素を複数形成し、これらの複数の画素に印加する電圧を選択的にオン、オフさせることによって、所定の画素の液晶材料を通過する光を変調させ、絵や文字等の画像を表示させる装置である。このような液晶装置において、装置を小型化したり装置に様々な機能を付加したりする等の目的から、液晶パネルや光源を駆動するための回路基板として、配線パターンが形成されたフレキシブル回路基板を、液晶パネルを構成する基板に対して接続して構成されたものがある。   Conventionally, a liquid crystal device, an electroluminescence (EL) device, and the like are known as an aspect of an electro-optical device that displays an image. For example, a liquid crystal device modulates light passing through a liquid crystal material of a predetermined pixel by forming a plurality of pixels composed of opposing regions of electrodes and selectively turning on and off a voltage applied to the plurality of pixels. It is a device that displays images such as pictures and characters. In such a liquid crystal device, a flexible circuit board on which a wiring pattern is formed is used as a circuit board for driving a liquid crystal panel or a light source for the purpose of downsizing the device or adding various functions to the device. Some are configured to be connected to a substrate constituting the liquid crystal panel.
このフレキシブル回路基板を基板に対して接続する方法として、異方性導電接着剤を用いた実装方法がある。例えば、図13に示すように、導電粒子329が絶縁性の接着剤328中に混合された異方性導電フィルム(ACF)330を用いて、液晶パネルを構成するガラス基板301の取り出し電極(Outer Lead)304とフレキシブル回路基板321の接続電極327とを電気的に接続するOLB(Outer Lead Bonding)実装方法が知られている(例えば、特許文献1参照。)。   As a method of connecting the flexible circuit board to the board, there is a mounting method using an anisotropic conductive adhesive. For example, as shown in FIG. 13, using an anisotropic conductive film (ACF) 330 in which conductive particles 329 are mixed in an insulating adhesive 328, an extraction electrode (Outer) of a glass substrate 301 constituting a liquid crystal panel is used. There is known an OLB (Outer Lead Bonding) mounting method for electrically connecting Lead 304 and the connection electrode 327 of the flexible circuit board 321 (see, for example, Patent Document 1).
特開2006−235295号公報 (図2)JP 2006-235295 A (FIG. 2)
ところで、近年、液晶装置の小型化に伴い、取り出し電極(Outer Lead)のピッチ間隔が狭くなってきている。今後、さらなる小型化が進むにつれて、上述のACFを用いた実装方法を採用できなくなるおそれがある。すなわち、隣接する取り出し電極(Outer Lead)間の距離が小さくなると、ACF中の導電粒子が少数連なった場合であっても、両電極間の短絡が生じるおそれがある。   By the way, in recent years, with the miniaturization of the liquid crystal device, the pitch interval of the extraction electrode (Outer Lead) has been narrowed. As further miniaturization progresses in the future, the above-described mounting method using ACF may not be adopted. That is, when the distance between adjacent lead-out electrodes (Outer Lead) becomes small, there is a possibility that a short circuit between both electrodes may occur even when a small number of conductive particles in the ACF are connected.
そこで、本発明の発明者らは鋭意努力し、フレキシブル回路基板を基板に実装する実装方法において、フレキシブル回路基板側の端子又は基板側の端子の少なくともいずれか一方をスタッドバンプとし、フレキシブル回路基板と基板とを絶縁性接着剤で固定することにより、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、フレキシブル回路基板及び基板の端子部のピッチ間隔が狭い場合であっても隣接する端子間の短絡を防止しつつ、電気的な接続が確実に行われる電気光学装置及びフレキシブル回路基板の実装構造体を提供することを目的とする。また、本発明の別の目的は、そのような電気光学装置を備えた電子機器を提供することである。
In view of this, the inventors of the present invention have made diligent efforts, and in the mounting method for mounting the flexible circuit board on the board, at least one of the terminal on the flexible circuit board side or the terminal on the board side is a stud bump, and the flexible circuit board and The inventors have found that such a problem can be solved by fixing the substrate to the substrate with an insulating adhesive, and have completed the present invention.
That is, the present invention relates to an electro-optical device and a flexible circuit in which electrical connection is reliably performed while preventing a short circuit between adjacent terminals even when the pitch interval between the flexible circuit board and the terminal portion of the board is narrow. An object is to provide a mounting structure for a substrate. Another object of the present invention is to provide an electronic apparatus including such an electro-optical device.
本発明によれば、フレキシブル回路基板が電気的に接続された基板を含む電気光学装置であって、基板は第1の端子部を備え、フレキシブル回路基板は第2の端子部を備え、第1の端子部又は第2の端子部の少なくともいずれか一方がスタッドバンプであるとともに、第1の端子部及び第2の端子部が電気的に接続された状態でフレキシブル回路基板と基板とが絶縁性接着剤で固定されたことを特徴とする電気光学装置が提供され、上述した問題を解決することができる。
すなわち、フレキシブル回路基板側及び基板側の端子部のいずれかをスタッドバンプとし、フレキシブル回路基板と基板とを絶縁性接着剤で固定することにより、端子部のピッチ間隔が狭い場合であっても、隣り合う端子部間での短絡を防止しつつ、電気的な接続状態を確保することができる。また、フレキシブル回路基板を接続する際に、スタッドバンプを用いた構成とすることにより、スタッドバンプの高さに多少のばらつきがある場合であっても、フレキシブル回路基板のフレキシブル性を利用して電気的な接続を確保することができる。したがって、基板あるいはフレキシブル回路基板の外形の小型化が容易になり、電気光学装置の外形を小型化したり、生産コストを低下させたりすることができる。
According to the present invention, an electro-optical device includes a substrate to which a flexible circuit board is electrically connected. The substrate includes a first terminal portion, the flexible circuit substrate includes a second terminal portion, At least one of the terminal portion and the second terminal portion is a stud bump, and the flexible circuit board and the substrate are insulative with the first terminal portion and the second terminal portion being electrically connected. An electro-optical device characterized by being fixed with an adhesive is provided, and the above-described problems can be solved.
That is, either the flexible circuit board side or the terminal part on the board side is a stud bump, and by fixing the flexible circuit board and the board with an insulating adhesive, even when the pitch interval of the terminal parts is narrow, An electrical connection state can be ensured while preventing a short circuit between adjacent terminal portions. In addition, when connecting the flexible circuit board, the structure using the stud bumps makes it possible to use the flexibility of the flexible circuit board even if the height of the stud bumps varies slightly. Secure connection. Therefore, it is easy to reduce the outer shape of the substrate or the flexible circuit board, and it is possible to reduce the outer shape of the electro-optical device and to reduce the production cost.
また、本発明の電気光学装置を構成するにあたり、スタッドバンプが千鳥状に配置されることが好ましい。
このように構成することにより、端子部のピッチ間隔を狭くする場合であっても隣り合う端子部間の距離を確保しやすくなり、短絡の発生をより低減させることができる。
In configuring the electro-optical device of the present invention, it is preferable that the stud bumps are arranged in a staggered manner.
With this configuration, even when the pitch interval between the terminal portions is narrowed, it is easy to secure the distance between the adjacent terminal portions, and the occurrence of a short circuit can be further reduced.
また、本発明の電気光学装置を構成するにあたり、第1の端子部又は第2の端子部の少なくともいずれか一方が基板からフレキシブル回路基板が導出される方向に配列された複数のスタッドバンプを備え、当該複数のスタッドバンプと他方の端子部とが複数箇所で電気的に接続されることが好ましい。
このように構成することにより、第1の端子部と第2の端子部との接続領域が狭くしつつ、両端子間の接続信頼性を向上させることができる。
In configuring the electro-optical device of the present invention, at least one of the first terminal portion and the second terminal portion includes a plurality of stud bumps arranged in a direction in which the flexible circuit board is led out from the substrate. The plurality of stud bumps and the other terminal portion are preferably electrically connected at a plurality of locations.
By comprising in this way, the connection reliability of both terminals can be improved, narrowing the connection area | region of a 1st terminal part and a 2nd terminal part.
また、本発明の電気光学装置を構成するにあたり、第1の端子部が基板の端辺に沿って配置されることが好ましい。
このように構成することにより、端子部の大きさを小さくできる分、基板の外形を小型化することができる。
In configuring the electro-optical device of the present invention, it is preferable that the first terminal portion is arranged along the edge of the substrate.
By comprising in this way, the external shape of a board | substrate can be reduced in size by the part which can make the magnitude | size of a terminal part small.
また、本発明の電気光学装置を構成するにあたり、絶縁性接着剤が絶縁性接着フィルム、絶縁性接着ペースト又はアンダーフィルのいずれかであることが好ましい。
このように構成することにより、フレキシブル回路基板と基板とを位置合わせしつつ、容易に固定することができる。
In configuring the electro-optical device of the present invention, it is preferable that the insulating adhesive is any one of an insulating adhesive film, an insulating adhesive paste, and an underfill.
By comprising in this way, it can fix easily, aligning a flexible circuit board and a board | substrate.
また、本発明の電気光学装置を構成するにあたり、基板上に半導体素子が異方性導電接着剤を用いて実装されているとともに、絶縁性接着剤が光硬化性接着剤であることが好ましい。
このように構成することにより、製造時においてフレキシブル回路基板の実装工程の際に、半導体素子が熱に晒されるおそれがなく、熱損傷を防ぐことができる。
In configuring the electro-optical device of the present invention, it is preferable that the semiconductor element is mounted on the substrate using an anisotropic conductive adhesive, and the insulating adhesive is a photocurable adhesive.
With this configuration, the semiconductor element is not exposed to heat during the mounting process of the flexible circuit board during manufacturing, and thermal damage can be prevented.
また、本発明の別の態様は、基板上にフレキシブル回路基板が実装されたフレキシブル回路基板の実装構造体であって、基板は第1の端子部を備え、フレキシブル回路基板は第2の端子部を備え、第1の端子部又は第2の端子部の少なくともいずれか一方がスタッドバンプであるとともに、第1の端子部及び第2の端子部が電気的に接続された状態でフレキシブル回路基板と基板とが絶縁性接着剤で固定されたことを特徴とするフレキシブル回路基板の実装構造体である。
すなわち、フレキシブル回路基板側及び基板側の端子部のいずれかをスタッドバンプとし、フレキシブル回路基板と基板とを絶縁性接着剤で固定することにより、端子部のピッチ間隔が狭い場合であっても、隣り合う端子部間での短絡を防止しつつ、電気的な接続状態を確保することができる。また、フレキシブル回路基板を接続する際に、スタッドバンプを用いた構成とすることにより、スタッドバンプの高さに多少のばらつきがある場合であっても、フレキシブル回路基板のフレキシブル性を利用して電気的な接続を確保することができる。したがって、基板あるいはフレキシブル回路基板の外形の小型化が容易になり、電気光学装置の外形が小型化され、生産コストが低下させられるフレキシブル回路基板の実装構造体とすることができる。
Another aspect of the present invention is a flexible circuit board mounting structure in which a flexible circuit board is mounted on a board, the board including a first terminal portion, and the flexible circuit board being a second terminal portion. And at least one of the first terminal portion or the second terminal portion is a stud bump, and the flexible circuit board and the first terminal portion and the second terminal portion are electrically connected to each other. A mounting structure of a flexible circuit board, wherein the board is fixed with an insulating adhesive.
That is, either the flexible circuit board side or the terminal part on the board side is a stud bump, and by fixing the flexible circuit board and the board with an insulating adhesive, even when the pitch interval of the terminal parts is narrow, An electrical connection state can be ensured while preventing a short circuit between adjacent terminal portions. In addition, when connecting the flexible circuit board, the structure using the stud bumps makes it possible to use the flexibility of the flexible circuit board even if the height of the stud bumps varies slightly. Secure connection. Accordingly, it is possible to easily reduce the outer shape of the substrate or the flexible circuit board, to reduce the outer shape of the electro-optical device, and to provide a flexible circuit board mounting structure that can reduce the production cost.
また、本発明のさらに別の態様は、上述したいずれかの電気光学装置を備えた電子機器である。
すなわち、基板及びフレキシブル回路基板の端子部を狭ピッチ化する一方、電気的な接続が確実にされ、短絡が低減された電気光学装置を備えているために、動作不良の発生が少ない電子機器とすることができる。
Still another embodiment of the present invention is an electronic apparatus including any of the electro-optical devices described above.
In other words, the electronic device is provided with an electro-optical device in which the terminal portions of the board and the flexible circuit board are narrowed while the electrical connection is ensured and the short circuit is reduced, so that the occurrence of malfunctions is reduced. can do.
以下、図面を参照して、本発明の電気光学装置、フレキシブル回路基板の実装構造体、及び電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。   Hereinafter, exemplary embodiments of the electro-optical device, the flexible circuit board mounting structure, and the electronic apparatus according to the invention will be described in detail with reference to the drawings. However, this embodiment shows one aspect of the present invention and does not limit the present invention, and can be arbitrarily changed within the scope of the present invention.
[第1の実施の形態]
本発明の第1の実施の形態は、フレキシブル回路基板が電気的に接続された基板を含む電気光学装置である。本実施形態の電気光学装置において、基板は第1の端子部を備え、フレキシブル回路基板は第2の端子部を備え、第1の端子部又は第2の端子部の少なくともいずれか一方がスタッドバンプであるとともに、第1の端子部及び第2の端子部が電気的に接続された状態でフレキシブル回路基板と基板とが絶縁性接着剤で固定されたことを特徴とする。
以下、図1〜図11を適宜参照しながら、本発明の第1の実施の形態の電気光学装置としての液晶装置を例に採って説明する。なお、各図中において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略するとともに、それぞれの図中、一部の部材が適宜省略されている。
[First Embodiment]
The first embodiment of the present invention is an electro-optical device including a substrate to which a flexible circuit board is electrically connected. In the electro-optical device of this embodiment, the substrate includes a first terminal portion, the flexible circuit substrate includes a second terminal portion, and at least one of the first terminal portion and the second terminal portion is a stud bump. In addition, the flexible circuit board and the substrate are fixed with an insulating adhesive in a state where the first terminal portion and the second terminal portion are electrically connected.
Hereinafter, the liquid crystal device as the electro-optical device according to the first embodiment of the present invention will be described as an example with reference to FIGS. 1 to 11 as appropriate. In addition, what attached | subjected the same code | symbol in each figure has shown the same member, and while abbreviate | omitting description suitably, the one part member is abbreviate | omitted suitably in each figure.
1.全体構造
まず、図1を参照して本発明の第1の実施の形態に係る液晶装置10の全体構造について具体的に説明する。ここで、図1は本実施形態に係る液晶装置10の概略斜視図を示している。なお、図1中、上側の面が画像表示面となっている。
この図1に示すように、本実施形態の液晶装置10は、それぞれ電極を備えた二枚の基板30、60をシール材によって貼り合わせるとともにセル領域内に液晶材料が配置された液晶パネル20を備えている。また、液晶パネル20の背面側には照明装置(図示せず)が配置されている。
1. Overall Structure First, the overall structure of the liquid crystal device 10 according to the first embodiment of the present invention will be specifically described with reference to FIG. Here, FIG. 1 is a schematic perspective view of a liquid crystal device 10 according to the present embodiment. In FIG. 1, the upper surface is an image display surface.
As shown in FIG. 1, the liquid crystal device 10 of this embodiment includes a liquid crystal panel 20 in which two substrates 30 and 60 each having electrodes are bonded together with a sealing material and a liquid crystal material is disposed in a cell region. I have. An illumination device (not shown) is disposed on the back side of the liquid crystal panel 20.
また、液晶パネル20を構成する素子基板60は、対向基板30の外形よりも外側に張り出してなる基板張出部60Tを有している。この基板張出部60Tにおける液晶材料を保持する面側には接続用端子(図示せず)が形成されているとともに、当該接続用端子に対して半導体素子91及びフレキシブル回路基板93が接続されている。このフレキシブル回路基板93には光源やコネクタ等の電子部品が実装されるようになっている。   In addition, the element substrate 60 constituting the liquid crystal panel 20 has a substrate extending portion 60 </ b> T that protrudes outward from the outer shape of the counter substrate 30. A connection terminal (not shown) is formed on the surface of the substrate extension 60T that holds the liquid crystal material, and the semiconductor element 91 and the flexible circuit board 93 are connected to the connection terminal. Yes. Electronic components such as a light source and a connector are mounted on the flexible circuit board 93.
2.液晶パネル
液晶パネル20としては、TFT素子(Thin Film Transistor)やTFD素子(Thin Film Diode)等のスイッチング素子を備えたアクティブマトリクス型の液晶パネル、あるいは、スイッチング素子を備えていないパッシブマトリクス型の液晶パネルが代表的なものである。このうち、TFT素子を備えたアクティブマトリクス型の液晶パネルの構成例について説明する。
図2は、TFT素子を備えたアクティブマトリクス型の液晶パネル20の各画素領域の部分拡大断面図を示している。この図2に示すように、液晶パネル20は、スイッチング素子としてのTFT素子を備えた素子基板60と、当該素子基板60に対向し、カラーフィルタ37r、37g、37bを備えた対向基板30とを備えている。また、対向基板30の外側(図2の上側)表面には位相差フィルム47と偏光板49が配置されている。同様に、素子基板60の外側(図2の下側)表面にも位相差フィルム87と偏光板89が配置されている。そして、素子基板60の下方に上述した照明装置(図示せず)が配置されている。
2. Liquid crystal panel As the liquid crystal panel 20, an active matrix type liquid crystal panel having a switching element such as a TFT element (Thin Film Transistor) or a TFD element (Thin Film Diode), or a passive matrix type liquid crystal having no switching element. Panels are typical. Among these, a configuration example of an active matrix type liquid crystal panel including a TFT element will be described.
FIG. 2 is a partial enlarged cross-sectional view of each pixel region of the active matrix type liquid crystal panel 20 having TFT elements. As shown in FIG. 2, the liquid crystal panel 20 includes an element substrate 60 having a TFT element as a switching element, and a counter substrate 30 facing the element substrate 60 and having color filters 37r, 37g, and 37b. I have. A retardation film 47 and a polarizing plate 49 are disposed on the outer surface (upper side in FIG. 2) of the counter substrate 30. Similarly, a retardation film 87 and a polarizing plate 89 are also arranged on the outer surface (lower side in FIG. 2) of the element substrate 60. The above-described lighting device (not shown) is disposed below the element substrate 60.
この液晶パネル20において、対向基板30は、ガラス等の基板31を基体として、色相が異なる複数の着色層からなるカラーフィルタ37r、37g、37bと、そのカラーフィルタ37r、37g、37bの上に形成された対向電極33と、その対向電極33の上に形成された配向膜45とを備えている。また、カラーフィルタ37r、37g、37bと対向電極33との間には、反射領域及び透過領域それぞれのリタデーションを最適化するための透明樹脂層41を備えている。
ここで、対向電極33はITO(インジウムスズ酸化物)等によって対向基板30上の全域に形成された面状電極である。また、カラーフィルタはR(赤)、G(緑)、B(青)それぞれの色相を有する複数の着色層37r、37g、37bからなり、対向する素子基板60側の画素電極63に対応する画素領域がそれぞれ所定の色相の光を呈するように設けられている。そして、それぞれの画素領域の間隙に相当する領域に対応して遮光膜39が設けられている。
また、表面に設けられたポリイミド系の高分子樹脂からなる配向膜45には、配向処理としてのラビング処理が施されている。
In the liquid crystal panel 20, the counter substrate 30 is formed on the color filters 37r, 37g, and 37b, and the color filters 37r, 37g, and 37b made of a plurality of colored layers having different hues with a substrate 31 such as glass as a base. The counter electrode 33 is formed, and an alignment film 45 formed on the counter electrode 33 is provided. Further, a transparent resin layer 41 is provided between the color filters 37r, 37g, and 37b and the counter electrode 33 to optimize the retardation of each of the reflective region and the transmissive region.
Here, the counter electrode 33 is a planar electrode formed on the entire area of the counter substrate 30 with ITO (indium tin oxide) or the like. The color filter includes a plurality of colored layers 37r, 37g, and 37b having hues of R (red), G (green), and B (blue), and pixels corresponding to the pixel electrode 63 on the element substrate 60 side facing each other. Each region is provided so as to exhibit light of a predetermined hue. A light shielding film 39 is provided corresponding to a region corresponding to the gap between the pixel regions.
Further, the alignment film 45 made of a polyimide-based polymer resin provided on the surface is subjected to a rubbing process as an alignment process.
また、対向基板30に対向する素子基板60は、ガラス等の基板61を基体として、スイッチング素子として機能するアクティブ素子としてのTFT素子69と、透明な絶縁膜81を挟んでTFT素子69の上層に形成された画素電極63と、その画素電極63の上に形成された配向膜85とを備えている。
ここで、図2に示す画素電極63は、反射領域においては反射表示を行うための光反射膜79(63a)を兼ねて形成されるとともに、透過領域においてはITOなどにより透明電極63bとして形成されている。この画素電極63aとしての光反射膜79は、例えばAl(アルミニウム)、Ag(銀)等といった光反射性材料によって形成される。ただし、画素電極や光反射膜の構成は図2に示すような構成に限られるものではなく、画素電極全体をITO等を用いて形成するとともに、別の部材としてアルミニウム等を用いた反射膜を設けた構成とすることもできる。
そして、表面に設けられたポリイミド系の高分子樹脂からなる配向膜85には配向処理としてのラビング処理が施されている。
Further, the element substrate 60 facing the counter substrate 30 is formed on a TFT element 69 as an active element functioning as a switching element, with a substrate 61 such as glass as a base, and a transparent insulating film 81 interposed therebetween. The pixel electrode 63 formed and an alignment film 85 formed on the pixel electrode 63 are provided.
Here, the pixel electrode 63 shown in FIG. 2 is formed as a light reflection film 79 (63a) for performing reflective display in the reflection region, and is formed as a transparent electrode 63b with ITO or the like in the transmission region. ing. The light reflecting film 79 as the pixel electrode 63a is formed of a light reflecting material such as Al (aluminum) or Ag (silver). However, the configuration of the pixel electrode and the light reflection film is not limited to the configuration as shown in FIG. 2, and the entire pixel electrode is formed using ITO or the like, and a reflection film using aluminum or the like as another member. It can also be set as the provided structure.
The alignment film 85 made of a polyimide-based polymer resin provided on the surface is subjected to a rubbing process as an alignment process.
また、TFT素子69は、素子基板60上に形成されたゲート電極71と、このゲート電極71の上で素子基板60の全域に形成されたゲート絶縁膜72と、このゲート絶縁膜72を挟んでゲート電極71の上方位置に形成された半導体層70と、その半導体層70の一方の側にコンタクト電極77を介して形成されたソース電極73と、さらに半導体層70の他方の側にコンタクト電極77を介して形成されたドレイン電極66とを有している。
また、ゲート電極71はゲートバス配線(図示せず)から延びており、ソース電極73はソースバス配線(図示せず)から延びている。また、ゲートバス配線は素子基板60の横方向に延びていて縦方向へ等間隔で平行に複数本形成されるとともに、ソースバス配線はゲート絶縁膜72を挟んでゲートバス配線と交差するように縦方向へ延びていて横方向へ等間隔で平行に複数本形成される。
かかるゲートバス配線は液晶駆動用半導体素子(図示せず)に接続されて、例えば走査線として作用し、他方、ソースバス配線は他の駆動用半導体素子(図示せず)に接続されて、例えば信号線として作用する。
また、画素電極63は、互いに交差するゲートバス配線とソースバス配線とによって区画される方形領域のうちTFT素子69に対応する部分を除いた領域に形成されており、この画素電極63単位で画素領域が構成されている。
The TFT element 69 includes a gate electrode 71 formed on the element substrate 60, a gate insulating film 72 formed on the entire area of the element substrate 60 on the gate electrode 71, and the gate insulating film 72 interposed therebetween. A semiconductor layer 70 formed above the gate electrode 71, a source electrode 73 formed on one side of the semiconductor layer 70 via a contact electrode 77, and a contact electrode 77 on the other side of the semiconductor layer 70. And a drain electrode 66 formed through the electrode.
The gate electrode 71 extends from the gate bus wiring (not shown), and the source electrode 73 extends from the source bus wiring (not shown). Further, a plurality of gate bus lines extend in the horizontal direction of the element substrate 60 and are formed in parallel in the vertical direction at equal intervals, and the source bus lines cross the gate bus lines with the gate insulating film 72 interposed therebetween. A plurality of lines extending in the vertical direction are formed in parallel in the horizontal direction at equal intervals.
Such a gate bus wiring is connected to a liquid crystal driving semiconductor element (not shown) and acts as, for example, a scanning line, while a source bus wiring is connected to another driving semiconductor element (not shown), for example, Acts as a signal line.
The pixel electrode 63 is formed in a region excluding a portion corresponding to the TFT element 69 in a rectangular region defined by the gate bus line and the source bus line intersecting each other. An area is configured.
ここで、ゲートバス配線及びゲート電極は、例えばクロム、タンタル等によって形成することができる。また、ゲート絶縁膜は、例えば窒化シリコン(SiNX)、酸化シリコン(SiOX)等によって形成される。また、半導体層は、例えばドープトa−Si、多結晶シリコン、CdSe等によって形成することができる。さらに、コンタクト電極は、例えばa−Si等によって形成することができ、ソース電極及びそれと一体をなすソースバス配線並びにドレイン電極は、例えばチタン、モリブデン、アルミニウム等によって形成することができる。 Here, the gate bus wiring and the gate electrode can be formed of chromium, tantalum, or the like, for example. The gate insulating film is formed of, for example, silicon nitride (SiN x ), silicon oxide (SiO x ), or the like. Further, the semiconductor layer can be formed of, for example, doped a-Si, polycrystalline silicon, CdSe, or the like. Further, the contact electrode can be formed of, for example, a-Si, and the source electrode and the source bus wiring and the drain electrode integrated therewith can be formed of, for example, titanium, molybdenum, aluminum, or the like.
また、有機絶縁膜81は、ゲートバス配線、ソースバス配線及びTFT素子を覆って素子基板60上の全域に形成されている。但し、有機絶縁膜81のドレイン電極66に対応する部分にはコンタクトホール83が形成され、このコンタクトホール83の所で画素電極63とTFT素子69のドレイン電極66との導通がなされている。
また、かかる有機絶縁膜81には、反射領域Rに対応する領域に、散乱形状として、山部と谷部との規則的な又は不規則的な繰り返しパターンから成る凹凸パターンを有する樹脂膜が形成されている。この結果、有機絶縁膜81の上に積層される光反射膜79(63a)も同様にして凹凸パターンから成る光反射パターンを有することになる。但し、この凹凸パターンは、透過領域Tには形成されていない。
The organic insulating film 81 is formed over the entire area of the element substrate 60 so as to cover the gate bus lines, the source bus lines, and the TFT elements. However, a contact hole 83 is formed in a portion corresponding to the drain electrode 66 of the organic insulating film 81, and the pixel electrode 63 and the drain electrode 66 of the TFT element 69 are electrically connected at the contact hole 83.
In addition, in the organic insulating film 81, a resin film having a concavo-convex pattern composed of a regular or irregular repetitive pattern of peaks and valleys is formed as a scattering shape in a region corresponding to the reflective region R. Has been. As a result, the light reflection film 79 (63a) laminated on the organic insulating film 81 also has a light reflection pattern composed of an uneven pattern. However, this uneven pattern is not formed in the transmission region T.
以上のような構造を有する液晶パネルでは、太陽光や室内照明光などの外光が、対向基板30側から液晶パネル20に入射するとともに、カラーフィルタ37や液晶材料21などを通過して光反射膜79に至り、そこで反射されて再度液晶材料21やカラーフィルタ37r、37g、37bなどを通過して、液晶パネル20から外部へ出ることにより、反射表示が行われる。一方、照明装置が点灯され、照明装置から出射された光が液晶パネル20に入射するとともに、透光性の透明電極63b部分を通過し、カラーフィルタ37r、37g、37b、液晶材料21などを通過して液晶パネル20の外部へ出ることにより、透過表示が行われる。
そして、それぞれの画素領域から出射される光が混色されて視認されるに至り、様々な色の表示が表示領域全体としてカラー画像として認識される。
In the liquid crystal panel having the above-described structure, external light such as sunlight and indoor illumination light enters the liquid crystal panel 20 from the counter substrate 30 side, and passes through the color filter 37 and the liquid crystal material 21 to reflect light. The film 79 reaches the film 79, is reflected there, and again passes through the liquid crystal material 21 and the color filters 37r, 37g, 37b, etc., and exits from the liquid crystal panel 20 to perform reflection display. On the other hand, the illuminating device is turned on, and light emitted from the illuminating device enters the liquid crystal panel 20 and passes through the translucent transparent electrode 63b and passes through the color filters 37r, 37g, 37b, the liquid crystal material 21, and the like. Then, by going out of the liquid crystal panel 20, transmissive display is performed.
Then, the light emitted from each pixel region is mixed and visually recognized, and various color displays are recognized as a color image as the entire display region.
3.フレキシブル回路基板の実装構造体
次に、液晶パネルを構成する素子基板に電気的に接続されたフレキシブル回路基板の実装構造体について詳細に説明する。図3〜図5はフレキシブル回路基板93の実装構造体を説明するための図である。図3(a)は、素子基板60の基板張出部60Tをフレキシブル回路基板93の実装面側から見た平面図であり、図3(b)は、素子基板60に対して電気的に接続されるフレキシブル回路基板93の平面図である。また、図4は、素子基板60、フレキシブル回路基板93、半導体素子91、異方性導電フィルム(ACF)100、及び絶縁性接着フィルム(以下「NCF」と称する。)110とを分解して示した斜視図である。また、図5(a)〜(b)はフレキシブル回路基板93の実装構造体の断面図であって、図5(a)は図1中のXX断面(図5(b)のZZ断面)を矢印方向に見た断面図を示し、図5(b)は図1中のYY断面を矢印方向に見た断面図を示している。
3. Next, the flexible circuit board mounting structure electrically connected to the element substrate constituting the liquid crystal panel will be described in detail. 3 to 5 are diagrams for explaining the mounting structure of the flexible circuit board 93. FIG. 3A is a plan view of the substrate overhanging portion 60T of the element substrate 60 viewed from the mounting surface side of the flexible circuit board 93, and FIG. 3B is electrically connected to the element substrate 60. It is a top view of the flexible circuit board 93 made. 4 is an exploded view of the element substrate 60, the flexible circuit board 93, the semiconductor element 91, the anisotropic conductive film (ACF) 100, and the insulating adhesive film (hereinafter referred to as “NCF”) 110. FIG. 5A and 5B are cross-sectional views of the mounting structure of the flexible circuit board 93, and FIG. 5A shows the XX cross-section in FIG. 1 (the ZZ cross-section in FIG. 5B). FIG. 5B shows a cross-sectional view of the YY cross section in FIG. 1 viewed in the direction of the arrow.
これらの図に示すように、フレキシブル回路基板93は、ポリイミド等からなる可撓性の基板121上にCu等からなる配線パターン123を備え、さらに、表面に絶縁膜125(図5(b)を参照)が形成されて構成されている。また、絶縁膜125における配線パターン123の端部に相当する箇所は露出され、素子基板60側の外部接続用端子部19と電気的に接続される電極端子127として構成されている。この電極端子127のピッチ間隔は、例えば、CtoCで40μm以下とされ、素子基板60上のスタッドバンプ130からなる外部接続用端子部19の大きさ及び配置に対応して形成されている。 As shown in these drawings, the flexible circuit board 93 includes a wiring pattern 123 made of Cu or the like on a flexible substrate 121 made of polyimide or the like, and an insulating film 125 (FIG. 5B) on the surface. Reference) is formed and configured. Further, a portion corresponding to the end portion of the wiring pattern 123 in the insulating film 125 is exposed and configured as an electrode terminal 127 electrically connected to the external connection terminal portion 19 on the element substrate 60 side. The pitch interval of the electrode terminals 127 is, for example, 40 μm or less in CtoC, and is formed corresponding to the size and arrangement of the external connection terminal portions 19 formed of the stud bumps 130 on the element substrate 60.
また、半導体素子91は、素子基板60側の各端子部14、18とそれぞれ電気的に接続されるバンプ部96、97を備えている。これらの各バンプ部96、97は、ゲートバス配線65やソースバス配線66に対して信号を出力する出力側バンプ部97と、図示しないCPUからの駆動信号が入力される入力側バンプ部96を含むものである(図3(a)を参照)。本実施形態に用いられる半導体素子91はガラス基板61上にACF100を用いて実装されるものであり、すべてのバンプ部96、97によってACF100に含まれる導電粒子102を押しつぶして互いの接触面積が確保されるように、すべてのバンプ部96、97の高さが等しくされている。これらのバンプ部96、97は金属層の表面に金メッキが施された、矩形状のバンプ部として構成されている。   The semiconductor element 91 includes bump portions 96 and 97 that are electrically connected to the terminal portions 14 and 18 on the element substrate 60 side. Each of these bump portions 96 and 97 includes an output side bump portion 97 that outputs a signal to the gate bus wiring 65 and the source bus wiring 66 and an input side bump portion 96 that receives a drive signal from a CPU (not shown). (See FIG. 3A). The semiconductor element 91 used in the present embodiment is mounted on the glass substrate 61 using the ACF 100, and the conductive particles 102 included in the ACF 100 are crushed by all the bump portions 96 and 97 to secure a mutual contact area. As shown, the heights of all the bump portions 96 and 97 are equal. These bump portions 96 and 97 are configured as rectangular bump portions in which the surface of the metal layer is plated with gold.
一方、素子基板60の基板張出部60Tには、表示領域A内のゲートバス配線65やソースバス配線66の一端側が延設されており、これらのゲートバス配線65等の端部に端子部14が形成されている。これらの端子部14は、半導体素子91の出力側バンプ部97が電気的に接続され、半導体素子91からの駆動信号が出力されるようになっている。また、端子部14よりも表示領域Aから離れる側には、半導体素子91の入力側バンプ部96が電気的に接続される端子部18と、フレキシブル回路基板93が電気的に接続される外部接続用端子部19とが形成されている。この端子部18と外部接続用端子部19とは接続配線67によって電気的に接続されている。   On the other hand, one end side of the gate bus wiring 65 and the source bus wiring 66 in the display area A is extended to the substrate overhanging portion 60T of the element substrate 60. 14 is formed. These terminal portions 14 are electrically connected to the output-side bump portions 97 of the semiconductor element 91 so that a drive signal from the semiconductor element 91 is output. Further, on the side farther from the display area A than the terminal portion 14, the terminal portion 18 to which the input side bump portion 96 of the semiconductor element 91 is electrically connected and the external connection to which the flexible circuit board 93 is electrically connected. A terminal portion 19 is formed. The terminal portion 18 and the external connection terminal portion 19 are electrically connected by a connection wiring 67.
基板張出部60Tにおいては、ゲートバス配線65やソースバス配線66、接続配線67は絶縁膜94で被覆されているとともに、この絶縁膜94における上記各端子部14、18、19に相当する箇所には開口部94a、94bが形成されている(図5を参照)。そして、絶縁膜94の開口部94aには、ゲートバス配線65等を構成する金属材料が腐食しないように、耐腐食性のITOからなる導電膜22が形成されている。   In the substrate overhanging portion 60T, the gate bus wiring 65, the source bus wiring 66, and the connection wiring 67 are covered with an insulating film 94, and portions corresponding to the terminal portions 14, 18, and 19 in the insulating film 94 are covered. Openings 94a and 94b are formed in the case (see FIG. 5). A conductive film 22 made of corrosion-resistant ITO is formed in the opening 94a of the insulating film 94 so that the metal material constituting the gate bus wiring 65 and the like does not corrode.
ここで、本実施形態の液晶装置では、半導体素子91の実装にはACF100が用いられており、半導体素子91のバンプ部96、97と素子基板60の端子部14、18とは導通粒子102を介して電気的に接続されるため、上記の導電膜22が各端子部14、18とされている。一方、フレキシブル回路基板93の実装にはNCF110が用いられており、フレキシブル回路基板93の電極端子127が電気的に接続される外部接続用端子部19として、上記導電膜22上にスタッドバンプ130が形成されている。   Here, in the liquid crystal device of the present embodiment, the ACF 100 is used for mounting the semiconductor element 91, and the bump portions 96 and 97 of the semiconductor element 91 and the terminal portions 14 and 18 of the element substrate 60 contain conductive particles 102. Therefore, the conductive film 22 is the terminal portions 14 and 18. On the other hand, NCF110 is used for mounting the flexible circuit board 93, and the stud bumps 130 are formed on the conductive film 22 as the external connection terminal portions 19 to which the electrode terminals 127 of the flexible circuit board 93 are electrically connected. Is formed.
スタッドバンプは、ワイヤボンディング法により形成されるバンプであり、例えば、スタッドバンプが形成されるべき位置に設けられたAu(金)などからなるパッドに対して、Auなどの導電性材料からなるワイヤを押し当てて超音波をかけることによりワイヤとパッドとの界面で摩擦熱を発生させ、ワイヤの先端が溶融してパッドに溶着させた後、ワイヤを引きちぎることにより形成することができる。   The stud bump is a bump formed by a wire bonding method. For example, a wire made of a conductive material such as Au with respect to a pad made of Au (gold) provided at a position where the stud bump is to be formed. The frictional heat is generated at the interface between the wire and the pad by pressing and applying ultrasonic waves, and the wire tip is melted and welded to the pad, and then the wire is torn.
このスタッドバンプ130からなる外部接続用端子部19は、素子基板60の端辺に沿って配置されている。また、スタッドバンプ130の平面形状は、例えば、直径が15〜20μmの円形となっており、上述したフレキシブル回路基板93側の電極端子127に対応して、ピッチ間隔がCtoCで40μm以下とされている。
なお、導電膜22を省略して、接続配線67上に直接スタッドバンプ130を形成することもできる。
The external connection terminal portion 19 including the stud bump 130 is disposed along the end side of the element substrate 60. The planar shape of the stud bump 130 is, for example, a circle having a diameter of 15 to 20 μm, and the pitch interval is set to 40 μm or less at CtoC corresponding to the electrode terminal 127 on the flexible circuit board 93 side described above. Yes.
Note that the stud bump 130 may be formed directly on the connection wiring 67 by omitting the conductive film 22.
フレキシブル回路基板93の実装構造体において、素子基板60側の外部接続用端子19をスタッドバンプ130とし、素子基板60とフレキシブル回路基板93とをNCF110で接着することにより、電気的な接続信頼性を低下させることがなく、また、素子基板60上の外部接続用端子部19及びフレキシブル回路基板93上の電極端子127のピッチ間隔を小さくした場合であっても、素子基板60側及びフレキシブル回路基板93側の隣接する端子部19、127間での短絡のおそれを少なくすることができる。   In the mounting structure of the flexible circuit board 93, the external connection terminals 19 on the element board 60 side are used as the stud bumps 130, and the element board 60 and the flexible circuit board 93 are bonded with the NCF 110, thereby improving the electrical connection reliability. Even when the pitch interval between the external connection terminal portion 19 on the element substrate 60 and the electrode terminal 127 on the flexible circuit board 93 is reduced, the element substrate 60 side and the flexible circuit board 93 are not reduced. The possibility of a short circuit between the adjacent terminal portions 19 and 127 on the side can be reduced.
すなわち、ACFを用いた実装方法の場合には、ACFに含まれる導電粒子を介して素子基板上の外部接続用端子とフレキシブル回路基板上の電極端子とを電気的に接続するために、両端子部間に導電粒子が配置されるようにそれぞれの端子部の面積を確保する必要がある。また、導電粒子が連なることによる端子部間の短絡のおそれがあることから、端子部間のピッチ間隔を小さくすることにも限界がある。
一方、スタッドバンプ及びNCFを利用したで実装方法あれば、導電粒子による短絡のおそれがなくなる上に、スタッドバンプの突起部の位置によって電気的な接続点も決定されるために、端子部の面積も相対的に小さくすることができる。したがって、隣接する端子部間の短絡を低減しつつ、端子部間のピッチ間隔を小さくすることができる。
That is, in the case of a mounting method using ACF, both terminals are used to electrically connect the external connection terminal on the element substrate and the electrode terminal on the flexible circuit board via the conductive particles contained in the ACF. It is necessary to secure the area of each terminal portion so that the conductive particles are arranged between the portions. Moreover, since there exists a possibility of the short circuit between terminal parts by a continuous conductive particle, there also exists a limit in reducing the pitch space | interval between terminal parts.
On the other hand, if there is a mounting method using stud bumps and NCFs, there is no risk of a short circuit due to conductive particles, and the electrical connection point is also determined by the position of the protrusions of the stud bumps. Can also be made relatively small. Therefore, it is possible to reduce the pitch interval between the terminal portions while reducing the short circuit between the adjacent terminal portions.
また、素子基板60側のスタッドバンプ130の突起部131は、フレキシブル回路基板93側の電極端子127に食い込んだ状態で固定されるため、電気的な接続信頼性が高められる。特に、本発明では一方の基板がフレキシブル回路基板93であることから、図6に示すように、スタッドバンプ130の突起部131の先端位置(スタッドバンプ130の高さ)にばらつきがある場合であっても、スタッドバンプ130の突起部131の先端位置に応じて撓ませることができるために、より確実に接続させることができる。
したがって、液晶装置あるいはフレキシブル回路基板の外形を小さくして、端子部のピッチ間隔を小さくした場合であっても、隣り合う端子部間での短絡を低減しつつ、接続信頼性を高めることができる。
Further, since the protrusion 131 of the stud bump 130 on the element substrate 60 side is fixed in a state of being bitten into the electrode terminal 127 on the flexible circuit board 93 side, the electrical connection reliability is improved. In particular, in the present invention, since one substrate is the flexible circuit board 93, as shown in FIG. 6, there is a variation in the tip position of the protrusion 131 of the stud bump 130 (the height of the stud bump 130). However, since it can be bent according to the tip position of the protrusion 131 of the stud bump 130, it can be connected more reliably.
Therefore, even when the external shape of the liquid crystal device or the flexible circuit board is reduced and the pitch interval between the terminal portions is reduced, the connection reliability can be improved while reducing the short circuit between the adjacent terminal portions. .
また、上述のように、スタッドバンプ130の平面積は、従来の端子部の面積に対して小さくすることができることから、本実施形態の液晶装置のようにスタッドバンプ130からなる外部接続用端子部19が基板61の端辺に沿って配置されている場合には、外部接続端子部19の配列方向と直交する方向の素子基板の長さも短くすることができる。   Further, as described above, since the plane area of the stud bump 130 can be made smaller than the area of the conventional terminal portion, the external connection terminal portion made of the stud bump 130 as in the liquid crystal device of the present embodiment. When 19 is arranged along the edge of the substrate 61, the length of the element substrate in the direction orthogonal to the arrangement direction of the external connection terminal portions 19 can also be shortened.
外部接続用端子部としてのスタッドバンプの形状は、例えば、図7(a)〜(d)に示すように構成することができる。図7(a)は、台座部133の中央に比較的長い突起部131が形成されたスタッドバンプ130aの例であり、図7(b)は、台座部133の中央に比較的短い突起部131が形成されたスタッドバンプ130bの例であり、図7(c)は、台座部133上に梯型の凸部131が形成されたスタッドバンプ130cの例であり、図7(d)は、台座部133上にさらに台上の凸部131が形成されたスタッドバンプ130dの例である。
これらの例示されたスタッドバンプは、公知の方法により形成することができる。
The shape of the stud bump as the external connection terminal can be configured, for example, as shown in FIGS. FIG. 7A shows an example of a stud bump 130 a in which a relatively long protrusion 131 is formed at the center of the pedestal 133, and FIG. 7B shows a relatively short protrusion 131 at the center of the pedestal 133. 7C is an example of a stud bump 130c in which a ladder-shaped convex portion 131 is formed on a pedestal 133, and FIG. 7D is a diagram of the pedestal 130b. This is an example of a stud bump 130 d in which a convex part 131 on the table is further formed on the part 133.
These exemplified stud bumps can be formed by a known method.
また、本実施形態の液晶装置では、フレキシブル回路基板93を素子基板60に固定するためのNCF110として、光硬化性の樹脂材料からなるNCF110が用いられている。したがって、製造時において、半導体素子91を実装した後にフレキシブル回路基板93を実装する際に、加熱による硬化作業を実施する必要がなくなり、半導体素子91が熱によってダメージを受けるおそれを低減することができる。
なお、本実施形態では絶縁性接着剤としてNCF110を用いているが、これに限られるものではなく、絶縁性接着ペースト(NCP)や、フレキシブル回路基板と素子基板とを電気的に接続した状態でそれらの間に接着剤を流し込むアンダーフィル等であっても構わない。また、このような絶縁性接着剤を構成する樹脂の代表的なものとしては、エポキシ系やアクリル系の樹脂等が挙げられる。
In the liquid crystal device of the present embodiment, NCF 110 made of a photo-curable resin material is used as NCF 110 for fixing flexible circuit board 93 to element substrate 60. Therefore, at the time of manufacturing, when mounting the flexible circuit board 93 after mounting the semiconductor element 91, it is not necessary to perform a curing operation by heating, and the possibility that the semiconductor element 91 is damaged by heat can be reduced. .
In this embodiment, NCF110 is used as the insulating adhesive, but the present invention is not limited to this, and in an electrically connected state between the insulating adhesive paste (NCP) and the flexible circuit board and the element board. An underfill or the like in which an adhesive is poured between them may be used. Typical examples of the resin constituting such an insulating adhesive include an epoxy resin and an acrylic resin.
4.変形例
本発明は、これまで説明した半導体素子の実装構造の構成に限られるものではなく、種々の変更が可能である。
例えば、上述した構成例では、スタッドバンプからなる素子基板上の外部接続用端子部が、基板の端辺に沿って一列に配列されているが、図8(a)に示すように、スタッドバンプ130を千鳥状に配置させることもできる。この図8(a)の例では、隣接するスタッドバンプ130のピッチ間隔w1が、図8(b)に示す直線状に配列させた場合のピッチ間隔w2と比較して小さくされるとともに、スタッドバンプ130同士の間の間隙の大きさがスタッドバンプ130の幅よりも小さくなっている。したがって、このようにスタッドバンプ130を千鳥状に配置した場合には、端子部を短絡させることなく端子部間のピッチ間隔をさらに小さくすることができる。
4). The present invention is not limited to the configuration of the semiconductor element mounting structure described so far, and various modifications can be made.
For example, in the above-described configuration example, the external connection terminal portions on the element substrate made of stud bumps are arranged in a line along the edge of the substrate. As shown in FIG. 130 can also be arranged in a staggered pattern. In the example of FIG. 8A, the pitch interval w1 between the adjacent stud bumps 130 is made smaller than the pitch interval w2 when arranged in a straight line as shown in FIG. The size of the gap between the 130 is smaller than the width of the stud bump 130. Therefore, when the stud bumps 130 are arranged in a staggered manner as described above, the pitch interval between the terminal portions can be further reduced without short-circuiting the terminal portions.
また、図9に示すように、素子基板60からフレキシブル回路基板93が導出される方向、すなわち、素子基板60の接続配線67やフレキシブル回路基板93の配線パターン123が延在する方向に複数のスタッドバンプ130A、130Bを形成し、フレキシブル回路基板93上の電極端子127に対して複数のスタッドバンプ130A、130Bを接触させて、電気的に接続することもできる。この図9の例では、フレキシブル回路基板93の一つの電極端子127に対して、素子基板60上の二つのスタッドバンプ130A、130Bが接触させられている。
このように、フレキシブル回路基板93側の電極端子127と素子基板60側の外部接続用端子19とを複数箇所で電気的に接続することにより、接続信頼性をより高めることができる。また、上述のとおりスタッドバンプ130A、130Bの平面形状は比較的小さくできるとともに、共通する電極端子に接触する複数のスタッドバンプ130A、130Bはつながっていてもよいため、複数のスタッドバンプ130A、130Bを形成した場合であっても、基板61の外形が著しく大きくなることもない。
Further, as shown in FIG. 9, a plurality of studs are arranged in the direction in which the flexible circuit board 93 is led out from the element substrate 60, that is, in the direction in which the connection wiring 67 of the element substrate 60 and the wiring pattern 123 of the flexible circuit board 93 extend. The bumps 130 </ b> A and 130 </ b> B may be formed, and a plurality of stud bumps 130 </ b> A and 130 </ b> B may be brought into contact with the electrode terminals 127 on the flexible circuit board 93 to be electrically connected. In the example of FIG. 9, two stud bumps 130 </ b> A and 130 </ b> B on the element substrate 60 are brought into contact with one electrode terminal 127 of the flexible circuit board 93.
Thus, the connection reliability can be further improved by electrically connecting the electrode terminal 127 on the flexible circuit board 93 side and the external connection terminal 19 on the element board 60 side at a plurality of locations. Also, as described above, the planar shape of the stud bumps 130A and 130B can be made relatively small, and the plurality of stud bumps 130A and 130B contacting the common electrode terminal may be connected. Even if it is formed, the outer shape of the substrate 61 is not significantly increased.
また、これまで説明した例では、素子基板上の外部接続用端子部がスタッドバンプとされ、フレキシブル回路基板上の端子部が電極端子とされていたが、図10に示すように、素子基板60上の外部接続用端子部19を、半導体素子91のバンプ部96が電気的に接続される端子部18と同様に導電膜22からなる端子部19とし、フレキシブル回路基板93側の端子部127をスタッドバンプ140とすることもできる。
さらには、図11に示すように、素子基板60上の接続配線67及びフレキシブル回路基板93上の配線パターン123それぞれの端部位置にスタッドバンプ130、140を形成し、互いのスタッドバンプ130、140の位置が重ならないように接続配線67及び配線パターン123の延在方向に沿ってずらされた状態で、それぞれのスタッドバンプ130、140を対向する接続配線67及び配線パターン123に接触させて固定することもできる。
In the examples described so far, the external connection terminal portion on the element substrate is a stud bump and the terminal portion on the flexible circuit board is an electrode terminal. However, as shown in FIG. The upper external connection terminal portion 19 is the terminal portion 19 made of the conductive film 22 similarly to the terminal portion 18 to which the bump portion 96 of the semiconductor element 91 is electrically connected, and the terminal portion 127 on the flexible circuit board 93 side is used. A stud bump 140 may also be used.
Furthermore, as shown in FIG. 11, stud bumps 130 and 140 are formed at the end positions of the connection wiring 67 on the element substrate 60 and the wiring pattern 123 on the flexible circuit board 93, and the stud bumps 130 and 140 of each other are formed. The stud bumps 130 and 140 are brought into contact with and fixed to the opposing connection wiring 67 and the wiring pattern 123 in a state where they are shifted along the extending direction of the connection wiring 67 and the wiring pattern 123 so that the positions of the connection wiring 67 and the wiring pattern 123 do not overlap. You can also
[第2の実施の形態]
本発明に係る第2の実施の形態として、第1の実施の形態の液晶装置を備えた電子機器について具体的に説明する。
[Second Embodiment]
As a second embodiment according to the present invention, an electronic apparatus including the liquid crystal device according to the first embodiment will be specifically described.
図12は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶装置に備えられた液晶パネル20と、これを制御するための制御手段200とを有している。また、図12中では、液晶パネル20を、パネル構造体20aと、半導体素子(IC)等で構成される駆動回路20bと、に概念的に分けて描いてある。また、制御手段200は、表示情報出力源201と、表示処理回路202と、電源回路203と、タイミングジェネレータ204とを有することが好ましい。
また、表示情報出力源201は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ204によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路202に供給するように構成されていることが好ましい。
FIG. 12 is a schematic configuration diagram showing the overall configuration of the electronic apparatus of the present embodiment. The electronic apparatus includes a liquid crystal panel 20 provided in the liquid crystal device and a control unit 200 for controlling the liquid crystal panel 20. In FIG. 12, the liquid crystal panel 20 is conceptually divided into a panel structure 20a and a drive circuit 20b composed of a semiconductor element (IC) or the like. The control means 200 preferably includes a display information output source 201, a display processing circuit 202, a power supply circuit 203, and a timing generator 204.
The display information output source 201 includes a memory composed of a ROM (Read Only Memory), a RAM (Random Access Memory), etc., a storage unit composed of a magnetic recording disk, an optical recording disk, etc., and a tuning that outputs a digital image signal in a synchronized manner. It is preferable that the display information is supplied to the display processing circuit 202 in the form of an image signal or the like of a predetermined format based on various clock signals generated by the timing generator 204.
また、表示処理回路202は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路20bへ供給することが好ましい。さらに、駆動回路20bは、第1の電極駆動回路、第2の電極駆動回路及び検査回路を含むことが好ましい。また、電源回路203は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、所定の関係を満たすようにバンプ部の平面投影面積を異ならせた半導体素子の実装構造体を備えるために、半導体素子の導通不良の少ない電子機器とすることができる。
The display processing circuit 202 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to display the image. Information is preferably supplied to the driving circuit 20b together with the clock signal CLK. Furthermore, the drive circuit 20b preferably includes a first electrode drive circuit, a second electrode drive circuit, and an inspection circuit. Further, the power supply circuit 203 has a function of supplying a predetermined voltage to each of the above-described components.
If the electronic device according to the present embodiment includes a semiconductor element mounting structure in which the planar projection areas of the bump portions are different so as to satisfy a predetermined relationship, an electronic device with less conduction failure of the semiconductor element and can do.
本発明によれば、所定の関係を満たすようにバンプ部の平面投影面積を異ならせた半導体素子の実装構造体を備えることにより、半導体素子の導通不良の少ない電気光学装置や電子機器を提供することができる。したがって、液晶装置やエレクトロルミネッセンス装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置(FED:Field Emission DisplayやSCEED:Surface-Conduction Electron-Emitter Display)などに幅広く適用することができる。   According to the present invention, it is possible to provide an electro-optical device and an electronic apparatus that have a semiconductor device with few conduction defects by including a semiconductor element mounting structure in which the planar projection areas of the bump portions are different so as to satisfy a predetermined relationship. be able to. Therefore, electro-optical devices and electronic devices such as liquid crystal devices and electroluminescence devices, such as mobile phones and personal computers, liquid crystal televisions, viewfinder type / monitor direct view type video tape recorders, car navigation devices, pagers, Electrophoresis devices, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, electronic devices with touch panels, devices with electron-emitting devices (FED: Field Emission Display and SCEED: Surface-Conduction Electron-Emitter Display) ) And so on.
第1の実施の形態にかかる液晶装置の概略斜視図である。1 is a schematic perspective view of a liquid crystal device according to a first embodiment. 第1の実施の形態にかかる液晶装置の画素領域部分の概略断面図である。It is a schematic sectional drawing of the pixel area | region part of the liquid crystal device concerning 1st Embodiment. 第1の実施の形態の液晶装置に用いられる素子基板及びフレキシブル回路基板の平面図である。It is a top view of an element substrate and a flexible circuit board used for the liquid crystal device of a 1st embodiment. フレキシブル回路基板の実装構造体の構成を説明するための分解図である。It is an exploded view for demonstrating the structure of the mounting structure of a flexible circuit board. フレキシブル回路基板の実装構造体の構成を説明するための断面図である。It is sectional drawing for demonstrating the structure of the mounting structure of a flexible circuit board. スタッドバンプの高さが異なった状態を示す図である。It is a figure which shows the state from which the height of a stud bump differed. スタッドバンプの形状の例を示す図である。It is a figure which shows the example of the shape of a stud bump. スタッドバンプを千鳥状に配置した例を示す図である。It is a figure which shows the example which has arrange | positioned the stud bump in zigzag form. 一つの電極端子に対して複数のスタッドバンプを形成した状態を示す図である。It is a figure which shows the state which formed the several stud bump with respect to one electrode terminal. フレキシブル回路基板側にスタッドバンプを形成した変形例を示す図である。It is a figure which shows the modification which formed the stud bump in the flexible circuit board side. 素子基板及びフレキシブル回路基板の双方にスタッドバンプを形成した変形例を示す図である。It is a figure which shows the modification which formed the stud bump in both the element substrate and the flexible circuit board. 第2の実施の形態の電子機器の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the electronic device of 2nd Embodiment. 従来のフレキシブル回路基板の実装構造体の構成を示す図である。It is a figure which shows the structure of the mounting structure of the conventional flexible circuit board.
符号の説明Explanation of symbols
10:液晶装置(電気光学装置)、14:配線端子部、18:端子部、19:外部接続用端子部、20:液晶パネル、21:液晶材料、22:導電膜、23:シール材、26:半導体実装領域、30:カラーフィルタ基板、31:ガラス基板、33:面状電極(対向電極)、37:着色層、41:樹脂層、45:配向膜、60:素子基板(電気光学装置用基板)、60T:基板張出部、61:ガラス基板、63:画素電極、65:ゲートバス配線、66:ソースバス配線、67:接続配線、69:TFT素子、85:配向膜、91:半導体素子、93:フレキシブル回路基板、94:絶縁膜、94a:開口部、96:入力側バンプ部、97:出力側バンプ部、100:ACF(異方性導電フィルム)、101:接着剤、102:導電粒子、110:NCF(絶縁性接着フィルム)、121:可撓性基板、123:配線パターン、125:絶縁膜、127:電極端子、130・140:スタッドバンプ 10: liquid crystal device (electro-optical device), 14: wiring terminal portion, 18: terminal portion, 19: terminal portion for external connection, 20: liquid crystal panel, 21: liquid crystal material, 22: conductive film, 23: sealing material, 26 : Semiconductor mounting region, 30: Color filter substrate, 31: Glass substrate, 33: Planar electrode (counter electrode), 37: Colored layer, 41: Resin layer, 45: Alignment film, 60: Element substrate (for electro-optical device) Substrate), 60T: substrate overhanging part, 61: glass substrate, 63: pixel electrode, 65: gate bus wiring, 66: source bus wiring, 67: connection wiring, 69: TFT element, 85: alignment film, 91: semiconductor Element: 93: Flexible circuit board, 94: Insulating film, 94a: Opening part, 96: Input side bump part, 97: Output side bump part, 100: ACF (anisotropic conductive film), 101: Adhesive, 102: Conductive particles, 1 0: NCF (insulating adhesive film), 121: flexible substrate, 123: wiring pattern 125: insulating film, 127: electrode terminals 130 - 140: Stud bumps

Claims (8)

  1. フレキシブル回路基板が電気的に接続された基板を含む電気光学装置において、
    前記基板は第1の端子部を備え、前記フレキシブル回路基板は第2の端子部を備え、
    前記第1の端子部又は前記第2の端子部の少なくともいずれか一方がスタッドバンプであるとともに、前記第1の端子部及び前記第2の端子部が電気的に接続された状態で前記フレキシブル回路基板と前記基板とが絶縁性接着剤で固定されたことを特徴とする電気光学装置。
    In an electro-optical device including a substrate to which a flexible circuit board is electrically connected,
    The substrate includes a first terminal portion, the flexible circuit board includes a second terminal portion,
    At least one of the first terminal portion and the second terminal portion is a stud bump, and the flexible circuit is in a state where the first terminal portion and the second terminal portion are electrically connected. An electro-optical device, wherein the substrate and the substrate are fixed with an insulating adhesive.
  2. 前記スタッドバンプが千鳥状に配置されることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the stud bumps are arranged in a staggered manner.
  3. 前記第1の端子部又は前記第2の端子部の少なくともいずれか一方が、前記基板から前記フレキシブル回路基板が導出される方向に配列された複数の前記スタッドバンプを備え、当該複数のスタッドバンプと他方の端子部とが複数箇所で電気的に接続されることを特徴とする請求項1又は2に記載の電気光学装置。   At least one of the first terminal portion or the second terminal portion includes a plurality of stud bumps arranged in a direction in which the flexible circuit board is led out from the substrate, and the plurality of stud bumps The electro-optical device according to claim 1, wherein the other terminal portion is electrically connected at a plurality of locations.
  4. 前記第1の端子部が前記基板の端辺に沿って配置されることを特徴とする請求項1〜3のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the first terminal portion is disposed along an edge of the substrate.
  5. 前記絶縁性接着剤が絶縁性接着フィルム、絶縁性接着ペースト又はアンダーフィルのいずれかであることを特徴とする請求項1〜4のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the insulating adhesive is an insulating adhesive film, an insulating adhesive paste, or an underfill.
  6. 前記基板上に半導体素子が異方性導電接着剤を用いて実装されているとともに、前記絶縁性接着剤が光硬化性接着剤であることを特徴とする請求項1〜5のいずれか一項に記載の電気光学装置。   6. The semiconductor element is mounted on the substrate using an anisotropic conductive adhesive, and the insulating adhesive is a photo-curable adhesive. The electro-optical device according to 1.
  7. 基板上にフレキシブル回路基板が実装されたフレキシブル回路基板の実装構造体において、
    前記基板は第1の端子部を備え、前記フレキシブル回路基板は第2の端子部を備え、
    前記第1の端子部又は前記第2の端子部の少なくともいずれか一方がスタッドバンプであるとともに、前記第1の端子部及び前記第2の端子部が電気的に接続された状態で前記フレキシブル回路基板と前記基板とが絶縁性接着剤で固定されたことを特徴とするフレキシブル回路基板の実装構造体。
    In a flexible circuit board mounting structure in which a flexible circuit board is mounted on a board,
    The substrate includes a first terminal portion, the flexible circuit board includes a second terminal portion,
    At least one of the first terminal portion and the second terminal portion is a stud bump, and the flexible circuit is in a state where the first terminal portion and the second terminal portion are electrically connected. A mounting structure for a flexible circuit board, wherein the board and the board are fixed with an insulating adhesive.
  8. 請求項1〜6のうちのいずれか一項に記載された電気光学装置を備えた電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2007038909A 2007-02-20 2007-02-20 Electrooptical device, package structure for flexible circuit board, and electronic equipment Withdrawn JP2008203484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007038909A JP2008203484A (en) 2007-02-20 2007-02-20 Electrooptical device, package structure for flexible circuit board, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038909A JP2008203484A (en) 2007-02-20 2007-02-20 Electrooptical device, package structure for flexible circuit board, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2008203484A true JP2008203484A (en) 2008-09-04

Family

ID=39781069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038909A Withdrawn JP2008203484A (en) 2007-02-20 2007-02-20 Electrooptical device, package structure for flexible circuit board, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2008203484A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098324A1 (en) 2009-02-27 2010-09-02 ソニーケミカル&インフォメーションデバイス株式会社 Method of producing semiconductor device
KR101009976B1 (en) * 2009-02-17 2011-01-21 삼성에스디아이 주식회사 Plasma display device
WO2011158556A1 (en) * 2010-06-15 2011-12-22 シャープ株式会社 Liquid crystal display device and television receiver
EP3748673A3 (en) * 2019-05-14 2021-04-07 InnoLux Corporation Electronic device with a conductive particle bonding a first pad to a second pad and sinking in a recess in the first pad

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009976B1 (en) * 2009-02-17 2011-01-21 삼성에스디아이 주식회사 Plasma display device
US8456384B2 (en) 2009-02-17 2013-06-04 Samsung Sdi Co., Ltd. Plasma display device
WO2010098324A1 (en) 2009-02-27 2010-09-02 ソニーケミカル&インフォメーションデバイス株式会社 Method of producing semiconductor device
US9368374B2 (en) 2009-02-27 2016-06-14 Dexerials Corporation Method of manufacturing semiconductor device
US9524949B2 (en) 2009-02-27 2016-12-20 Dexerials Corporation Semiconductor device having semiconductor chip affixed to substrate via insulating resin adhesive film
WO2011158556A1 (en) * 2010-06-15 2011-12-22 シャープ株式会社 Liquid crystal display device and television receiver
EP3748673A3 (en) * 2019-05-14 2021-04-07 InnoLux Corporation Electronic device with a conductive particle bonding a first pad to a second pad and sinking in a recess in the first pad

Similar Documents

Publication Publication Date Title
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
JP5274564B2 (en) Flexible substrate and electric circuit structure
JP4277777B2 (en) Mounting structure, mounting substrate, electro-optical device, and electronic apparatus
JP3896933B2 (en) Electro-optical device and electronic apparatus
US7352427B2 (en) Display device
JP2006030368A (en) Electrooptical apparatus, mounting structure and electronic device
JP2008077060A (en) Liquid crystal device and electronic apparatus
JP2010039211A (en) Display device and method for manufacturing the same
JP2008203484A (en) Electrooptical device, package structure for flexible circuit board, and electronic equipment
JP2008177456A (en) Electro-optic device, substrate for electro-optic device, mounted structure, and electronic equipment
KR101119184B1 (en) Array substrate, display apparatus having the same and method of manufacturing the same
JP2007248694A (en) Electro-optical device, and electronic apparatus
JP6291215B2 (en) Display device
JP2004118089A (en) Liquid crystal display
JP2008172117A (en) Electrooptic device, board for electrooptic device, semiconductor element and electronic apparatus
JP3979231B2 (en) Semiconductor device, circuit board and connection structure
JP5619439B2 (en) Mounting structure, electro-optical device, mounting component, and manufacturing method of mounting structure
JP2007027230A (en) Semiconductor device, packaging structure, electro-optical device, and electronic apparatus
JP2007264230A (en) Electro-optical device, method of manufacturing electro-optical device, and electronic equipment
JP2005228871A (en) Packaging structure, electro-optical device, and electronic apparatus
JP2008275967A (en) Electro-optical device and electronic equipment
JP4941203B2 (en) Mounting structure, inspection method for mounting structure, and electro-optical device
JP2005259727A (en) Chip carrier film and display device
JP2000089685A (en) Liquid crystal display device and its production
JP2009076526A (en) Mounting structure, inspection method for mounting structure, and electro-optical device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511