JP2002324819A - Ic mounting board and method for manufacturing the same - Google Patents

Ic mounting board and method for manufacturing the same

Info

Publication number
JP2002324819A
JP2002324819A JP2001125908A JP2001125908A JP2002324819A JP 2002324819 A JP2002324819 A JP 2002324819A JP 2001125908 A JP2001125908 A JP 2001125908A JP 2001125908 A JP2001125908 A JP 2001125908A JP 2002324819 A JP2002324819 A JP 2002324819A
Authority
JP
Japan
Prior art keywords
protrusion
mounting
bump
conductive metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001125908A
Other languages
Japanese (ja)
Other versions
JP4604387B2 (en
Inventor
Atsushi Tatsuta
淳 立田
Yoshiharu Sanagawa
佳治 佐名川
Masao Kubo
雅男 久保
Masaaki Nakada
公明 中田
Hiroyuki Yoshida
浩之 吉田
Kazunari Kuzuhara
一功 葛原
Shinobu Kida
忍 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001125908A priority Critical patent/JP4604387B2/en
Publication of JP2002324819A publication Critical patent/JP2002324819A/en
Application granted granted Critical
Publication of JP4604387B2 publication Critical patent/JP4604387B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

PROBLEM TO BE SOLVED: To perform an IC mounting with a simple, easy manner and high reliability even when there are no bumps on the IC side. SOLUTION: In forming the bump 2 to be an IC mounting terminal portion by covering a surface of a protruding portion 11 arranged on a surface of a base material with a conductive metal layer to be a circuit pattern, a surface of the bump 2 is formed so that minute unevenness 20 with a surface roughness Ra 0.1-3 μm continues. A connection resistance is significantly reduced by existence of the minute unevenness 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はICを直接実装する
ためのIC実装用基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC mounting substrate for directly mounting an IC.

【0002】[0002]

【従来の技術】ICの実装用の基板として、特開昭63
−220533号公報には基板の基材表面に突部を設け
て該突部表面に導電金属層を形成することでバンプと
し、該バンプに導電ペーストを介してICを載せて加熱
することで上記バンプにICの端子部を接合するものが
示されている。
2. Description of the Related Art Japanese Unexamined Patent Publication No.
JP-A-220533 discloses a method in which a protrusion is provided on the surface of a substrate of a substrate, a conductive metal layer is formed on the surface of the protrusion to form a bump, and an IC is placed on the bump via a conductive paste and heated. A device for bonding a terminal portion of an IC to a bump is shown.

【0003】また、特表平9−511873号公報に
は、ポリマー樹脂からなる立体成形回路基板(MID基
板)の成形時に突部を同時に成形して、突部表面に回路
パターンを構成する導電性金属層を形成することでIC
実装用の端子部であるバンプとすることが開示されてい
る。
Japanese Patent Application Laid-Open No. 9-511873 discloses that a three-dimensional molded circuit board (MID substrate) made of a polymer resin is formed with a protrusion at the same time, and a conductive pattern forming a circuit pattern on the surface of the protrusion is formed. IC by forming metal layer
It is disclosed that bumps are used as terminal portions for mounting.

【0004】上記のように形成されたバンプを備えるI
C実装用基板は、IC側に半田バンプを設けなくともI
Cの実装が可能であるが、バンプの高さが揃っていない
と接続不良を招くことになる。一方で、基板上の突部
は、金型の寸法精度や金型から成形品への転写性などの
影響で、各バンプの上面高さには約数μmのばらつきが
生じてしまう上に、基板の成形後の反りなどで約10μ
m程度のばらつきが生じてしまう。
[0004] I with a bump formed as described above
The substrate for C mounting can be mounted without solder bumps on the IC side.
C can be mounted, but if the heights of the bumps are not uniform, a connection failure will be caused. On the other hand, the protrusions on the substrate cause variations in the upper surface height of each bump of about several μm due to the dimensional accuracy of the mold and the transferability from the mold to the molded product. Approximately 10μ due to warpage after molding the substrate
A variation of about m occurs.

【0005】この時、IC実装時の加圧力を利用すれば
基板の反りの矯正を行うことができ、しかもバンプその
ものが弾性を有する構成となっておれば、高さの違いも
吸収することができることになり、接続不良の発生を低
減させることができる。特に、上記のポリマー樹脂から
なる立体成形回路基板の場合、突部を基板の成形時に同
時に形成することができる上に、ポリマー樹脂製の突部
は弾性を有することから、この点においても都合が良
い。
At this time, the warpage of the substrate can be corrected by using the pressing force at the time of mounting the IC, and the difference in height can be absorbed if the bump itself has elasticity. It is possible to reduce the occurrence of connection failure. In particular, in the case of a three-dimensional molded circuit board made of the above-described polymer resin, the projections can be formed at the same time as the board is molded, and the projections made of the polymer resin have elasticity. good.

【0006】[0006]

【発明が解決しようとする課題】しかし、実際にはIC
側にもその端子部にバンプを形成していないと、ICの
接合強度等の点で多々問題点が生じているのが現状であ
り、バンプを設けていないICの実装には弾性を有する
突部をベースとするバンプを設けただけでは対応できて
いない。
However, in practice, ICs
If no bumps are formed on the terminal portions on the side, there are many problems in terms of IC bonding strength and the like at present, and mounting of ICs without bumps has elastic protrusions. It is not possible to cope with it only by providing a bump based on the part.

【0007】本発明はこのような点に鑑みなされたもの
であって、その目的とするところはIC側にバンプが無
くともICの実装を簡便に且つ高い信頼性のもとに行う
ことができ、IC側にバンプがあればさらに高い信頼性
のもとにICの実装を行うことができるIC実装用基板
を提供するにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to make it possible to mount an IC easily and with high reliability even if there is no bump on the IC side. Another object of the present invention is to provide an IC mounting substrate on which an IC can be mounted with higher reliability if the IC has bumps.

【0008】[0008]

【課題を解決するための手段】しかして本発明にかかる
IC実装用基板は、基材の表面に設けた突部表面を回路
パターンとなる導電性金属層で覆ってIC実装用端子部
としてのバンプを形成したものにおいて、上記バンプ表
面を表面粗さRa0.1μm〜3μmの微小凹凸が連続
する面としていることに第1の特徴を有している。
According to the present invention, there is provided an IC mounting substrate, wherein a surface of a projection provided on a surface of a base material is covered with a conductive metal layer serving as a circuit pattern to form a terminal portion for IC mounting. The first feature of the bump formed is that the bump surface is a surface on which fine irregularities having a surface roughness Ra of 0.1 μm to 3 μm are continuous.

【0009】バンプ表面の上記微小凹凸はメッキによる
導電性金属層で形成しても、基材の突部表面に設けたも
のとして形成してもよい。
The fine irregularities on the bump surface may be formed by a conductive metal layer by plating, or may be formed on the surface of the protrusion of the base material.

【0010】また本発明は、上記突部を長方形状とする
とともに該突部側面に導電性金属層で覆われていない開
放面を形成していることに第2の特徴を有している。
The present invention has a second feature in that the protrusion has a rectangular shape and an open surface which is not covered with a conductive metal layer is formed on a side surface of the protrusion.

【0011】また本発明は、上記突部を突条として形成
するとともに、この突条表面に複数条の回路パターンと
なる複数の導電性金属層を間隔を置いて形成しているこ
とに第3の特徴を有している。この場合、突条を環状に
形成していてもよい。また、突条表面に間隔を置いて複
数の小突部を形成するとともに導電性金属層を各小突部
表面に設けてもよい。
According to the present invention, the projection is formed as a ridge, and a plurality of conductive metal layers serving as a plurality of circuit patterns are formed at intervals on the surface of the ridge. It has the following characteristics. In this case, the protrusion may be formed in an annular shape. Further, a plurality of small protrusions may be formed at intervals on the surface of the protrusion, and a conductive metal layer may be provided on the surface of each small protrusion.

【0012】さらに本発明は、基材の表面に設けた突部
表面を回路パターンとなる導電性金属層で覆ってIC実
装用端子部としてのバンプを形成したIC実装用基板に
おいて、実装されるICに先端面が当接する突起部を基
板に一体成形で設けていることに第4の特徴を有してい
る。ここにおける突起部はバンプで囲まれた領域の内部
と周囲とに夫々設けていることが好ましい。
Further, the present invention is mounted on an IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a projection provided on a surface of a base material with a conductive metal layer serving as a circuit pattern. A fourth feature is that a protrusion, whose front end surface is in contact with the IC, is provided integrally with the substrate. It is preferable that the protrusions are provided inside and around the region surrounded by the bumps.

【0013】また本発明は、基材の表面に設けた突部表
面を回路パターンとなる導電性金属層で覆ってIC実装
用端子部としてのバンプを形成したIC実装用基板にお
いて、基板の裏面における上記突部対応位置に凹所を設
けていることに第5の特徴を有しており、基板の表面に
凹所を設けて、この凹所内に突部と導電性金属層とから
なるバンプを設けていることに第6の特徴を有してい
る。凹所内に設けた突部は基材よりも柔らかい材料で形
成しておくことが好ましく、基材よりも柔らかい材料で
形成した別部品としての突部は凹所内に圧入固定したも
のであってもよい。また、突部は低融点フィラーからな
るものとし、突部表面を覆う導電性金属層は上記低融点
フィラーが外部に漏れ出すことを許す開口部を備えたも
のとするのも好ましい。
The present invention also relates to an IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern. Has a fifth feature in that a recess is provided at the position corresponding to the protrusion in the above, and a recess is provided on the surface of the substrate, and a bump formed of the protrusion and the conductive metal layer is provided in the recess. Has the sixth feature. The protrusion provided in the recess is preferably formed of a material softer than the base material, and the protrusion as a separate component formed of a material softer than the base material may be press-fitted and fixed in the recess. Good. Further, it is preferable that the projection is made of a low melting point filler, and the conductive metal layer covering the surface of the projection is provided with an opening that allows the low melting point filler to leak out.

【0014】そして、上記の基材はバンプの形成領域を
囲む溝を表面に備えていたり、基材のバンプ形成領域に
トランスファー成形にて載せたアンダーフィルを設けて
いたりしてもよく、上記アンダーフィルはその断面形状
を中央が盛り上がった円弧状としておくのが好ましい。
The base material may have a groove on the surface surrounding the bump formation area, or may have an underfill mounted on the bump formation area of the base material by transfer molding. It is preferable that the cross section of the fill is an arc shape with a raised center.

【0015】突部を導電性材料で形成してもよい。The protrusion may be formed of a conductive material.

【0016】基材の表面に設けた突部表面を回路パター
ンとなる導電性金属層で覆ってIC実装用端子部として
のバンプを形成したIC実装用基板の製造にあたって
は、突部形成のための金型に紫外線透過材料からなるも
のを用いて、突部を紫外線照射により金型内で硬化させ
る方法を好適に用いることができる。
In manufacturing an IC mounting substrate in which a bump as an IC mounting terminal portion is formed by covering the surface of a protrusion provided on the surface of a base material with a conductive metal layer serving as a circuit pattern, the protrusion is formed. It is possible to suitably use a method in which the projection is cured in the mold by irradiating ultraviolet rays, using a mold made of an ultraviolet transmitting material for the mold.

【0017】このほか、射出成形した基材の上に二次成
形材料層をコートし、その後、突部成形用の金型にて圧
縮成形することで突部を形成するようにしてもよい。
In addition, a projection may be formed by coating a secondary molding material layer on an injection-molded base material, and then compressing and molding it with a projection molding die.

【0018】また、射出成形した基材の上にディスペン
スまたはインクジェットにより突部を形成してもよく、
この場合、ディスペンスまたはインクジェットを複数回
繰り返してもよい。
A projection may be formed on the injection-molded substrate by dispensing or ink-jetting.
In this case, dispensing or inkjet may be repeated a plurality of times.

【0019】さらに、射出成形した基材の上に二次成形
材料層をコートし、次いで二次成形材料層の上にさらに
突部形成用の樹脂材料を載せ、その後、突部成形用の金
型にて圧縮成形することで突部を形成するようにしても
よい。
Further, a secondary molding material layer is coated on the injection molded base material, and then a resin material for forming a protrusion is further placed on the secondary molding material layer. The protrusion may be formed by compression molding with a mold.

【0020】突部を形成するとともに該突部表面を回路
パターンとなる導電性金属層で覆ってIC実装用端子部
としてのバンプを形成した後、バンプ形成領域にトラン
スファー成形にてアンダーフィルを載せるようにしても
よく、この時、アンダーフィルの断面形状を中央が盛り
上がった円弧状とすれば、さらに好ましい結果を得るこ
とができる。
After forming a projection and covering the surface of the projection with a conductive metal layer serving as a circuit pattern to form a bump as an IC mounting terminal, an underfill is mounted on the bump formation region by transfer molding. At this time, if the cross-sectional shape of the underfill is an arc with a raised center, more preferable results can be obtained.

【0021】[0021]

【発明の実施の形態】以下本発明を実施の形態の一例に
基づいて詳述すると、図1は本発明にかかるIC実装用
基板1の概略構成を示しており、基材10の表面に複数
(多数)の突部11を設けているとともに、突部11の
表面を回路パターンを構成している導電金属層12で被
覆して、ICの実装用端子部であるバンプ2を形成して
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an example of an embodiment. FIG. 1 shows a schematic configuration of an IC mounting substrate 1 according to the present invention. (Many) protrusions 11 are provided, and the surface of the protrusions 11 is covered with a conductive metal layer 12 constituting a circuit pattern, thereby forming bumps 2 which are IC mounting terminal portions. .

【0022】ここにおける基材10は、図では平板状の
もので示しているが、立体成形回路基板(MID基板)
として形成されるものを好適に用いることができる。な
お、突部11は幅が100μm程度、高さが100μm
程度のものであり、めっきで形成されて回路パターンを
構成している導電金属層12は、5〜10μm程度厚の
銅めっき12a上に5〜10μm程度厚のニッケルめっ
き12bを施し、さらにこの上に0.3〜0.5μm厚
程度の金めっき12cを施すことで形成してある。そし
て、上記バンプ2の表面は、表面粗さRa0.1μm〜
3μmの微小凹凸20が連続する面としている。
Although the substrate 10 is shown as a flat plate in the figure, a three-dimensional molded circuit board (MID board)
What is formed as can be suitably used. The protrusion 11 has a width of about 100 μm and a height of 100 μm.
The conductive metal layer 12, which is formed by plating and forms a circuit pattern, is formed by plating nickel plating 12b having a thickness of about 5 to 10 μm on copper plating 12a having a thickness of about 5 to 10 μm. Is formed by applying gold plating 12c having a thickness of about 0.3 to 0.5 μm. The surface of the bump 2 has a surface roughness Ra of 0.1 μm or more.
It is a surface on which fine irregularities 20 of 3 μm are continuous.

【0023】このような微小凹凸20は、平滑面として
形成した突部11に導電金属層12を形成するにあた
り、表面層となっている金メッキ2cの下層のニッケル
めっき12bを無光沢で行うことで得ることができる
が、図2に示すように、表面にめっきで導電金属層12
が形成される突部11表面そのものを微小凹凸20’が
連続するものとしておき、導電金属層12をこの表面に
形成した時、導電金属層12の表面に微小凹凸20が現
れるようにしていてもよい。なお、突部11表面に微小
凹凸20’を設けることは、例えば図2(b)に示すよう
に、突部11の成形材料(図示例の場合は基材10に一
体に突部11を設けているために基材10の成形材料)
として、フィラー19入りのものを用いて、突部11を
備えた基材10の成形後にエッチングで突部11表面に
存在しているフィラー19を除去することにより得るこ
とができる。この場合、上記めっきによる導電金属層1
2で微小凹凸20を形成する場合に比して、表面粗さが
より大である微小凹凸20を得ることができる。
The fine irregularities 20 can be formed by applying a matte nickel plating 12b under the gold plating 2c as the surface layer when forming the conductive metal layer 12 on the projection 11 formed as a smooth surface. However, as shown in FIG. 2, the surface of the conductive metal layer 12 is plated by plating.
The surface of the protruding portion 11 on which is formed the continuous irregularities 20 ′, and when the conductive metal layer 12 is formed on this surface, the minute irregularities 20 appear on the surface of the conductive metal layer 12. Good. The provision of the fine irregularities 20 ′ on the surface of the protrusion 11 is, for example, as shown in FIG. The molding material of the base material 10)
It can be obtained by removing the filler 19 present on the surface of the protrusion 11 by etching after molding the base material 10 having the protrusion 11 using a material containing the filler 19. In this case, the conductive metal layer 1 by plating
2, it is possible to obtain the fine unevenness 20 having a larger surface roughness than the case where the fine unevenness 20 is formed.

【0024】ところで、バンプ2表面に微小凹凸20を
設けた場合と設けていない場合とにおいて、銀ペースト
を用いてICの実装(サンプリング数各50)を行った
ところ、図3に示すように、微小凹凸20を設けること
で接続抵抗値を大きく下げることができた。すなわち、
表面粗さRa0.13μmの微小凹凸20を設けた場
合、接続抵抗値を50mΩ以下とすることができたが、
微小凹凸20を設けていないもの(表面粗さRa0.0
6μm)では、接続抵抗値がほぼ50mΩ以上となって
しまうものであり、低い接続抵抗値のIC実装を行うこ
とができた。
By the way, in the case where the minute unevenness 20 was provided on the surface of the bump 2 and the case where the minute unevenness 20 was not provided, mounting of the IC using the silver paste (each sampling number of 50) was performed. As shown in FIG. By providing the fine irregularities 20, the connection resistance value could be greatly reduced. That is,
When the minute irregularities 20 having the surface roughness Ra of 0.13 μm were provided, the connection resistance could be reduced to 50 mΩ or less.
Those without the fine irregularities 20 (surface roughness Ra0.0
6 .mu.m), the connection resistance value becomes approximately 50 m.OMEGA. Or more, and an IC with a low connection resistance value can be mounted.

【0025】接続抵抗値に上記のような差が生じるの
は、図4(a)に示すように、銀ペーストにおける銀粒子
9との接触面積が増大したためと考えられる。なお、図
4(b)はバンプ2の表面粗さがRa0.01μmの場合
の銀粒子9との接触面積を示している。
The reason why the above-mentioned difference occurs in the connection resistance value is considered to be that the contact area between the silver paste and the silver particles 9 is increased as shown in FIG. FIG. 4B shows the contact area with the silver particles 9 when the surface roughness of the bump 2 is Ra 0.01 μm.

【0026】また、微小凹凸20を設けた場合、図5に
示すように、IC3のアルミニウム製パッドとして形成
された端子部30の表面の酸化被膜層31をパッド2表
面の微小凹凸20が突き破ってバンプ2の金めっき12
cの層が酸化被膜層31を介することなく端子部30の
アルミニウム部分に多点で直接接触することになる。
When the minute irregularities 20 are provided, as shown in FIG. 5, the minute irregularities 20 on the surface of the pad 2 break through the oxide film layer 31 on the surface of the terminal portion 30 formed as an aluminum pad of the IC 3. Gold plating 12 of bump 2
The layer c is directly in contact with the aluminum portion of the terminal portion 30 at multiple points without the interposition of the oxide film layer 31.

【0027】図6にバンプ2の他例を示す。ここにおけ
るバンプ2は、そのベースとなっている突部11が平面
視で長方形状となっているとともに、回路パターンを構
成している導電金属層12は、突部11の上面と二つの
側面とを覆っているものの、突部11の他の二つの側面
は覆っていないものとして形成してある。この場合、丸
形の突部11をベースとするバンプ2と比較して、長方
形状のバンプ2の長手方向において、IC3の端子部3
0の位置ずれの許容量Zを大きくすることができるもの
であり、しかも図7に示すようにバンプ2の短手方向に
おけるバンプ2間の距離(ピッチ)Pを小さくすること
ができる。
FIG. 6 shows another example of the bump 2. In the bump 2 here, the protrusion 11 serving as a base has a rectangular shape in a plan view, and the conductive metal layer 12 forming the circuit pattern has the upper surface and two side surfaces of the protrusion 11. , But the other two side surfaces of the protrusion 11 are formed as not covered. In this case, the terminal 3 of the IC 3 is longer in the longitudinal direction of the rectangular bump 2 than in the bump 2 having the round protrusion 11 as a base.
It is possible to increase the allowable amount Z of the displacement of 0, and also to reduce the distance (pitch) P between the bumps 2 in the short direction of the bumps 2 as shown in FIG.

【0028】さらに、突部11の二つの側面を導電金属
層12で覆っていない開放面としているために、突部1
1に弾性を持たせてIC3の実装時の加圧力で突部11
が撓むようにしている時、突部11の全表面を導電金属
層12で覆っている場合に比して、突部11の変形性が
高くなっており、これ故に突部11の高さばらつきの吸
収性を高くすることができる。
Furthermore, since the two side surfaces of the protrusion 11 are open surfaces not covered with the conductive metal layer 12, the protrusion 1
1 is made to have elasticity and the protrusion 11
When the protrusions are bent, the deformability of the protrusions 11 is higher than in the case where the entire surface of the protrusions 11 is covered with the conductive metal layer 12, and therefore, the height variation of the protrusions 11 is absorbed. Can be enhanced.

【0029】図8に示すものは、突部11を突条11’
として形成するとともに、この突条11’表面に複数条
の回路パターンとなる複数の導電性金属層12を間隔を
置いて形成したものを示している。回路ピッチが狭くな
っていくにつれて超微細な突部11を金型で作ることは
困難となるが、突条11’として形成するとともに該表
面に複数条の回路パターンを形成することで、狭ピッチ
化が容易となる。
FIG. 8 shows a projection 11 having a projection 11 '.
And a plurality of conductive metal layers 12 forming a plurality of circuit patterns formed at intervals on the surface of the ridge 11 '. As the circuit pitch becomes narrower, it becomes difficult to form the ultrafine projection 11 with a mold. However, by forming the projection 11 ′ and forming a plurality of circuit patterns on the surface, the narrow pitch can be obtained. It becomes easy.

【0030】突条11’は、IC3がその4辺に端子部
を備えている場合、図8(b)に示すように、環状に形成
しておくのが好ましい。熱ストレスによる「うねり」の
発生に対して、4つの独立した突条11’を設ける場合
に比して、環状の突条11’はリブとなって拘束するた
めに「うねり」を防止することができる。
When the IC 3 has terminals on its four sides, the ridge 11 'is preferably formed in an annular shape as shown in FIG. 8B. To prevent "swell" due to the occurrence of "swell" due to thermal stress, as compared to the case where four independent ridges 11 'are provided, the annular ridge 11' serves as a rib to restrain. Can be.

【0031】また、図9に示すように、突条11’表面
に間隔を置いて複数の小突部13を形成し、導電性金属
層12を各小突部13表面に設ければ、導電金属層12
間の沿面距離が長くなって絶縁の確保が容易となるため
に、さらに回路ピッチを狭くすることができる。
As shown in FIG. 9, if a plurality of small protrusions 13 are formed at intervals on the surface of the protrusion 11 'and the conductive metal layer 12 is provided on the surface of each small protrusion 13, the conductive Metal layer 12
Since the creepage distance between them becomes longer and it becomes easier to secure insulation, the circuit pitch can be further reduced.

【0032】図10及び図11に別の例を示す。これは
基材10におけるバンプ2の形成領域の外側に突起部1
4を設けて、バンプ2に端子部30を接合することで実
装されるIC3に上記突起部14先端面を当接させるよ
うにしたものである。突起部14がストッパーとして機
能するものであり、IC3の実装時の加圧力がバンプ2
に過剰にかかってしまうことを防ぐ。突起部14は図1
0(b)に示すように、バンプ2の形成領域を囲む環状の
ものであってもよい。
FIGS. 10 and 11 show another example. This is because the protrusions 1 are formed outside the region where the bumps 2 are formed on the substrate 10.
4 is provided so that the tip end surface of the protrusion 14 is brought into contact with the IC 3 mounted by bonding the terminal 30 to the bump 2. The protrusion 14 functions as a stopper.
To prevent excessive exposure. The projection 14 is shown in FIG.
As shown in FIG. 0 (b), it may be an annular shape surrounding the formation region of the bump 2.

【0033】また、図12に示すように、バンプ2の形
成領域内にも突起部14を設けておくことで、基材10
に反りやうねりがあってもギャップを全面にわたって一
定にすることができ、実装時の加圧力が局部のバンプ2
に過剰に集中することを防ぐことができる。
Further, as shown in FIG. 12, by providing the projections 14 also in the region where the bumps 2 are formed,
The gap can be kept constant over the entire surface even if there is warpage or undulation, and the pressing force at the time of mounting
Over concentration can be prevented.

【0034】図13に示すものは、突部11を表面に備
えた基材10の裏面側で突部11に対応する位置に凹所
15を設けたものを示している。該凹所15の面積は突
部11の断面積よりも大きいものが好ましい。このよう
な凹所15の存在は、基材10における突部11(バン
プ2)の部分の剛性を低下させるために、IC3の実装
時に低荷重で実装面の高さばらつきを抑制することがで
きるものとなる。
FIG. 13 shows an example in which a concave portion 15 is provided at a position corresponding to the protrusion 11 on the back side of the base material 10 having the protrusion 11 on the front surface. The area of the recess 15 is preferably larger than the cross-sectional area of the projection 11. The presence of the recess 15 reduces the rigidity of the protrusion 11 (bump 2) in the base material 10, so that the height variation of the mounting surface can be suppressed with a low load when the IC 3 is mounted. It will be.

【0035】図14に示すように、基材10の表面に凹
所16を設けて、この凹所16内に突部11と導電性金
属層12とからなるバンプ2を設けてもよい。基材10
の裏面からのバンプ2の高さを抑えることができるため
に、IC3の実装時の応力緩和効果を確保しつつ薄型化
を図ることができる。
As shown in FIG. 14, a recess 16 may be provided on the surface of the base material 10 and the bump 2 composed of the protrusion 11 and the conductive metal layer 12 may be provided in the recess 16. Base material 10
Since the height of the bump 2 from the back surface of the IC 3 can be suppressed, the thickness can be reduced while ensuring the stress relaxation effect when the IC 3 is mounted.

【0036】この場合、突部11は基材10に一体に形
成するのではなく、基材10よりも柔らかい材料からな
るものを図15に示すように基材10の凹所16内に形
成すれば、さらに応力緩和効果を高めることができる。
この場合の突部11は基材10に対して2色成形で形成
することで得ることができるほか、凹所16内に突部1
1の材料となる樹脂をディスペンスしたり、インクジェ
ット式で滴下させることで形成することができる。ま
た、別部品として形成した突部11を図16(a)あるい
は図16(b)に示すように凹所16内に圧入固定しても
よい。この場合、突部11の位置決めが可能となる。
In this case, the protrusion 11 is not formed integrally with the base material 10 but is formed of a material softer than the base material 10 in the recess 16 of the base material 10 as shown in FIG. If this is the case, the stress relaxation effect can be further enhanced.
In this case, the protrusion 11 can be obtained by forming the base 10 by two-color molding, and the protrusion 1 is provided in the recess 16.
It can be formed by dispensing a resin as a material of the first material or dropping it by an ink jet method. Further, the protrusion 11 formed as a separate component may be press-fitted and fixed in the recess 16 as shown in FIG. 16 (a) or 16 (b). In this case, the positioning of the protrusion 11 can be performed.

【0037】図17に別の例を示す。ここにおける突部
11は低融点フィラーで形成したものであり、また、突
部11の表面を覆う導電性金属層2はその上面に溝25
を備えるほか、側面に開口部26を備えている。ここに
おける開口部26は、IC3の実装時の加熱加圧により
突部11を形成している低融点フィラーを外部に漏れ出
させるためのものであり、凹所16内に漏れ出た低融点
フィラーは凹所16を埋めるとともに上記溝25に侵入
し、IC3の仮固定に寄与する。ペースト先塗り法に対
して、バンプ2が封止樹脂(アンダーフィル)で覆われ
ていないために実装にあたってバンプ2上にある封止樹
脂を排除する必要がなく、導通信頼性を高くすることが
できる。
FIG. 17 shows another example. The projecting portion 11 is formed of a low melting point filler, and the conductive metal layer 2 covering the surface of the projecting portion 11 has a groove 25 on its upper surface.
And an opening 26 on the side surface. The opening 26 here is for letting the low-melting filler forming the protrusion 11 leak out to the outside by heating and pressurizing at the time of mounting the IC 3, and the low-melting filler leaked into the recess 16. Fills the recesses 16 and enters the grooves 25 and contributes to the temporary fixing of the IC 3. As compared with the paste pre-coating method, since the bump 2 is not covered with the sealing resin (underfill), it is not necessary to remove the sealing resin on the bump 2 for mounting, and the conduction reliability can be improved. it can.

【0038】また、図18に示すように、アンダーフィ
ル8をIC3の実装面に載せ、その後、IC3の実装を
行う場合には、バンプ2の形成領域を囲む溝18を基材
10の表面に設けておくと、アンダーフィル8の流れ出
しを溝18で防止することができる。
As shown in FIG. 18, when the underfill 8 is mounted on the mounting surface of the IC 3 and then the mounting of the IC 3 is performed, the groove 18 surrounding the formation region of the bump 2 is formed on the surface of the base material 10. If provided, the underfill 8 can be prevented from flowing out by the groove 18.

【0039】さらにIC3の実装に際してアンダーフィ
ル8を用いる場合、ペーストの塗布でアンダーフィル8
を載せた時、図19に示すように、バンプ2上とバンプ
2間とにおいて、アンダーフィル8の上面に高さの差が
生じ、IC3の実装後、バンプ2間の部分にボイド80
が生じる虞がある。これを防ぐにはバンプ2を備えた基
材1に対するトランスファー成形で固化状態のアンダー
フィル8を形成すればよい。図20に示すように、アン
ダーフィル8の表面の高さを均一にすることができるた
めに、上記ボイド80が生じることはない。なお、固化
状態で成形したアンダーフィル8は室温〜50℃程度の
環境下に放置することでペースト状態となるから、この
時点でIC3の実装を行う。
When the underfill 8 is used for mounting the IC 3, the underfill 8 is applied by applying a paste.
As shown in FIG. 19, a difference in height occurs between the bumps 2 and between the bumps 2 on the upper surface of the underfill 8, and after the IC 3 is mounted, a void 80 is formed between the bumps 2.
May occur. To prevent this, the solidified underfill 8 may be formed by transfer molding on the base material 1 provided with the bumps 2. As shown in FIG. 20, since the height of the surface of the underfill 8 can be made uniform, the void 80 does not occur. The underfill 8 molded in a solidified state becomes a paste state when left in an environment at room temperature to about 50 ° C., and the IC 3 is mounted at this time.

【0040】アンダーフィル8のトランスファー成形に
あたっては、図21に示すように、アンダーフィル8を
中央が盛り上がった円弧状の断面となるように成形すれ
ば、さらに確実にボイドの発生を抑制することができ
る。
In the transfer molding of the underfill 8, as shown in FIG. 21, if the underfill 8 is formed to have an arc-shaped cross section with a raised center, the generation of voids can be more reliably suppressed. it can.

【0041】ところで、基材10における突部11は、
基材10が立体成形回路基板(MID基板)として形成
されるものである時には、図22に示すように基材10
の射出成形時に突部11を同時に形成すればよいが、こ
のほか、図23に示すように、突部11を有していない
基材10をいったん射出成形した後、突部11の成形用
の金型7に基材10を入れて、再溶融圧縮成形すること
で突部11を形成することができる。
By the way, the protrusion 11 on the base material 10
When the substrate 10 is formed as a three-dimensional molded circuit board (MID substrate), as shown in FIG.
The protrusions 11 may be formed simultaneously during the injection molding. However, as shown in FIG. 23, after the base material 10 having no protrusions 11 is once injection-molded, The protrusion 11 can be formed by putting the base material 10 in the mold 7 and performing re-melt compression molding.

【0042】また、突部11を基材10よりも弾性に富
んだ(あるいは基材10よりも柔らかい)材料で形成す
る場合、突部11の材料として熱可塑性樹脂、熱硬化性
樹脂、紫外線硬化樹脂、2液性の硬化性樹脂などを用い
ることができ、特に基材10を無機物フィラーを配合し
たポリフタルアミド樹脂で構成する場合、突部11の形
成用材料として、フィラー強化されていないポリフタル
アミド樹脂を好適に用いることができる。そして、突部
11の成形にあたっては、図24に示すように射出成形
した基材10に対してインサート射出成形を行うことで
突部11を形成するとともに冷却固化(熱可塑性樹脂)
もしくは加熱硬化(熱硬化性樹脂)させる一般的な二色
成形法のほか、図25に示すように、突部11の形成の
ための金型7としてガラスのようなUV透過材料からな
るものを用いて、金型7外からの紫外線照射で硬化させ
るようにしてもよい。
When the protrusion 11 is formed of a material having a higher elasticity than the base material 10 (or softer than the base material 10), the protrusion 11 may be made of a thermoplastic resin, a thermosetting resin, or an ultraviolet-curable resin. Resin, a two-pack curable resin, or the like. In particular, when the base material 10 is made of a polyphthalamide resin mixed with an inorganic filler, as a material for forming the protrusions 11, a non-filler-reinforced poly A phthalamide resin can be suitably used. Then, when forming the protrusion 11, as shown in FIG. 24, the protrusion 11 is formed by performing insert injection molding on the base material 10 that has been injection-molded, and solidified by cooling (thermoplastic resin).
Alternatively, in addition to a general two-color molding method of heat-curing (thermosetting resin), as shown in FIG. 25, a mold 7 for forming the protrusions 11 may be made of a UV-transmitting material such as glass. Alternatively, the curing may be performed by ultraviolet irradiation from outside the mold 7.

【0043】また、図26や図27に示すように、射出
成形した基材10に対してディスペンス、スピンコー
ト、ドクターブレード等を用いて、二次成形材料層を基
材10上にコートし、次いで突部7の成形用の金型7に
て圧縮成形及び硬化させることで突部11を形成しても
よい。尚、図27は上記UV透過材料からなる金型7外
からの紫外線照射による硬化を行う場合を示している。
As shown in FIGS. 26 and 27, a secondary molding material layer is coated on the base material 10 by injection, spin coating, doctor blade, or the like. Next, the protrusions 11 may be formed by compression molding and curing with a mold 7 for molding the protrusions 7. FIG. 27 shows a case in which curing is performed by irradiation of ultraviolet light from outside the mold 7 made of the UV transmitting material.

【0044】このほか、図28及び図29に示すよう
に、射出成形した基材10上にディスペンスやインクジ
ェットで突部11のための樹脂材料を載せて樹脂材料の
表面張力で球面形状を保持させ、次いで固化(図ではU
V照射による硬化)させることで突部11を形成しても
よいのは前述の通りである。なお、ディスペンスによっ
て突部11を形成する場合、前述の突条11’も図31
に示すように形成することができるほか、前述の小突部
13を備えた突部11(突条11’)も図32に示すよ
うにディスペンスと硬化とを複数回繰り返すことで形成
することができる。また、硬化後に基材10よりも相対
的に弾性率の低いゴム状やゲル状のものを用いるように
してもよい。
In addition, as shown in FIGS. 28 and 29, a resin material for the protrusion 11 is placed on the injection-molded base material 10 by dispense or ink jet, and the spherical shape is held by the surface tension of the resin material. , Then solidification (U
As described above, the protrusions 11 may be formed by performing V curing. In the case where the protrusion 11 is formed by dispensing, the above-described protrusion 11 'is also used in FIG.
32, and the protrusion 11 (protrusion 11 ') having the small protrusion 13 can be formed by repeating dispensing and curing a plurality of times as shown in FIG. it can. Alternatively, a rubber-like or gel-like material having a relatively lower elastic modulus than the base material 10 after curing may be used.

【0045】図30に示すように射出成形した基材10
に対してディスペンス、スピンコート、ドクターブレー
ド等を用いて、二次成形材料層を基材10上にコートし
二次成形材料層をコートし、この二次成形材料層の上に
さらにディスペンスまたはインクジェットで突部11の
ための樹脂材料を載せ、その後、突部成形用の金型7に
て圧縮成形することで突部11を形成するようにしても
よい。図30(b)はこの時の突部11の硬化を紫外線照
射によって行うことができるように、金型7として紫外
線透過材料、例えばガラスからなるものを用いた場合を
示している。
As shown in FIG. 30, the base material 10 formed by injection molding was used.
Then, using a dispense, spin coating, doctor blade or the like, a secondary molding material layer is coated on the base material 10 to coat the secondary molding material layer, and further dispensing or ink jetting is performed on the secondary molding material layer. Then, a resin material for the protrusion 11 may be placed thereon, and then the protrusion 11 may be formed by compression-molding with a mold 7 for forming the protrusion. FIG. 30 (b) shows a case in which an ultraviolet transmitting material, for example, glass is used as the mold 7 so that the projection 11 can be cured by ultraviolet irradiation at this time.

【0046】また、金型7を使用せずに突部11を形成
する場合、その大きさや高さを金型7で規定することが
できないが、この場合、カメラなどの画像処理や非接触
距離測定などを併用して突部11の大きさ(直径及び高
さ)をコントロールすることが好ましい。なお、画像処
理でコントロールを行う場合、突部11の形成材料の色
を基材10の色と異なる色とすることで、画像処理が容
易となる。
In the case where the projection 11 is formed without using the mold 7, the size and height of the projection 11 cannot be defined by the mold 7. It is preferable to control the size (diameter and height) of the protrusion 11 by using measurement and the like. In the case where control is performed by image processing, the image processing is facilitated by setting the color of the forming material of the protrusion 11 to a color different from the color of the base material 10.

【0047】さらに、金型7を使用するか否かにかかわ
らず、形成した突部11は導電金属層12の形成に先立
ち、IC3と同程度の平面を持った部材を押し当てて熱
もしくは超音波振動といった突部11の材料を溶融変形
させることができるエネルギーを与えることで、突部1
1の先端面の平面度を高めておくと、さらに好ましい結
果を得ることができる。
Further, irrespective of whether or not the mold 7 is used, the formed protrusion 11 is pressed against a member having a plane similar to that of the IC 3 by heat or ultra-high pressure prior to formation of the conductive metal layer 12. By giving an energy such as acoustic vibration that can melt and deform the material of the protrusion 11, the protrusion 1
If the flatness of the front end surface of the first member is increased, more preferable results can be obtained.

【0048】このほか、突部11を導電性材料、たとえ
ば導電性樹脂、はんだ混入プラスティック、粉末金属射
出成形用材料などで形成してもよく、この場合、めっき
にて形成する導電金属層12の付着量を突部11におい
て多くすることができる。
In addition, the protrusion 11 may be formed of a conductive material, for example, a conductive resin, a solder-mixed plastic, a material for powder metal injection molding, or the like. In this case, the conductive metal layer 12 formed by plating is formed. The amount of adhesion at the protrusion 11 can be increased.

【0049】[0049]

【発明の効果】以上のように本発明に係るIC実装用基
板は、基材の表面に設けた突部表面を回路パターンとな
る導電性金属層で覆ってIC実装用端子部としてのバン
プを形成したものにおいて、上記バンプ表面を表面粗さ
Ra0.1μm〜3μmの微小凹凸が連続する面として
いるために、IC実装時の接続抵抗値を大きく低下させ
ることができるものであり、IC側にバンプがなくても
ICの実装を高い信頼性のもとに行うことができ、IC
側にバンプがあれば、さらに高い信頼性のもとにICの
実装を行うことができる。
As described above, in the IC mounting substrate according to the present invention, the surface of the protrusion provided on the surface of the base material is covered with a conductive metal layer serving as a circuit pattern to form bumps as IC mounting terminal portions. In the formed one, since the bump surface is a surface on which fine irregularities with a surface roughness Ra of 0.1 μm to 3 μm are continuous, the connection resistance value at the time of mounting the IC can be greatly reduced. ICs can be mounted with high reliability without bumps.
If there is a bump on the side, the IC can be mounted with higher reliability.

【0050】バンプ表面の上記微小凹凸はメッキによる
導電性金属層で形成してもよいが、基材の突部表面に設
けたものとして形成すれば、表面粗さが大である微小凹
凸をより簡便に得ることができる。
The bumps and bumps on the bump surface may be formed by a conductive metal layer formed by plating. However, if the bumps and bumps are formed on the protruding surface of the substrate, the bumps and bumps having a large surface roughness can be reduced. It can be obtained easily.

【0051】また本発明は、上記突部を長方形状とする
とともに該突部側面に導電性金属層で覆われていない開
放面を形成しているために、突部に弾性を持たせてIC
の実装時の加圧力で突部が撓むようにしている時、突部
の全表面を導電金属層で覆っている場合に比して、突部
の変形性が高くなっているものであり、これ故に突部の
高さばらつきの吸収を低加圧力で得ることができる。
Further, according to the present invention, since the protrusion is formed in a rectangular shape and an open surface which is not covered with a conductive metal layer is formed on a side surface of the protrusion, the protrusion is provided with elasticity to make the IC
When the protrusion is bent by the pressing force at the time of mounting, the deformability of the protrusion is higher than when the entire surface of the protrusion is covered with the conductive metal layer, and therefore, Absorption of the height variation of the protrusion can be obtained with a low pressing force.

【0052】また本発明は、上記突部を突条として形成
するとともに、この突条表面に複数条の回路パターンと
なる複数の導電性金属層を間隔を置いて形成しているた
めに、金型における微細構造の成形についての制限を受
けることなく回路パターンとなる導電性金属層による回
路パターンの狭ピッチ化を図ることができる。
Further, according to the present invention, the protrusion is formed as a ridge, and a plurality of conductive metal layers serving as a plurality of circuit patterns are formed at intervals on the surface of the ridge. The pitch of the circuit pattern can be reduced by the conductive metal layer that becomes the circuit pattern without being restricted by the molding of the fine structure in the mold.

【0053】この場合、突条を環状に形成しておけば、
熱ストレスによる「うねり」の発生を拘束リブとして機
能する突条によって防止することができる。
In this case, if the ridge is formed in an annular shape,
The generation of “undulation” due to thermal stress can be prevented by the ridge that functions as a restraining rib.

【0054】突条表面に間隔を置いて複数の小突部を形
成しているとともに導電性金属層を各小突部表面に設け
ておけば、導電金属層間の沿面距離が長くなって絶縁の
確保が容易となるために、さらに回路ピッチを狭くする
ことができる。
If a plurality of small protrusions are formed at intervals on the surface of the ridge and a conductive metal layer is provided on the surface of each small protrusion, the creeping distance between the conductive metal layers becomes longer, and the insulating property increases. Since the securing is easy, the circuit pitch can be further reduced.

【0055】さらに本発明は、基材の表面に設けた突部
表面を回路パターンとなる導電性金属層で覆ってIC実
装用端子部としてのバンプを形成したIC実装用基板に
おいて、実装されるICに先端面が当接する突起部を基
板に一体成形で設けていることに第4の特徴を有してい
る。ここにおける突起部はバンプで囲まれた領域の内部
と周囲とに夫々設けていることが好ましい。
Further, the present invention is mounted on an IC mounting substrate in which a bump serving as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern. A fourth feature is that a protrusion, whose front end surface is in contact with the IC, is provided integrally with the substrate. It is preferable that the protrusions are provided inside and around the region surrounded by the bumps.

【0056】また本発明は、基材の表面に設けた突部表
面を回路パターンとなる導電性金属層で覆ってIC実装
用端子部としてのバンプを形成したIC実装用基板にお
いて、基板の裏面における上記突部対応位置に凹所を設
けているために、基材における突部(バンプ)の部分の
剛性を凹所で低下させることができ、ICの実装時に低
荷重で実装面の高さばらつきを抑制することができる。
The present invention also relates to an IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a projection provided on a surface of a base material with a conductive metal layer serving as a circuit pattern. Since the recess is provided at the position corresponding to the protrusion in the above, the rigidity of the protrusion (bump) portion of the base material can be reduced by the recess, and the height of the mounting surface can be reduced with a low load when mounting the IC. Variation can be suppressed.

【0057】また、本発明は、基板の表面に凹所を設け
て、この凹所内に突部と導電性金属層とからなるバンプ
を設けているために、基材の裏面からのバンプの高さを
抑えることができ、ICの実装時の応力緩和効果を確保
しつつ薄型化を図ることができる。
Further, according to the present invention, since a concave portion is provided on the surface of the substrate and a bump composed of a protrusion and a conductive metal layer is provided in the concave portion, the height of the bump from the back surface of the base material is increased. Therefore, the thickness can be reduced while the effect of relaxing stress during mounting of the IC is ensured.

【0058】この場合、凹所内に設けた突部を基材より
も柔らかい材料で形成することで、応力緩和効果をさら
に高めることができる。また、基材よりも柔らかい材料
で形成した別部品としての突部を凹所内に圧入固定した
ものであってもよい。実装面の高さばらつきの吸収に有
効な突部を容易に得ることができる。
In this case, the stress relief effect can be further enhanced by forming the projection provided in the recess with a material softer than the base material. Further, a protrusion as a separate component formed of a material softer than the base material may be press-fitted and fixed in the recess. Protrusions effective for absorbing variations in height of the mounting surface can be easily obtained.

【0059】また、突部は低融点フィラーからなるもの
とし、突部表面を覆う導電性金属層は上記低融点フィラ
ーが外部に漏れ出すことを許す開口部を備えたもので
は、ICの実装時に凹所内の空間を低融点フィラーが埋
めるとともにICの仮固定に寄与するものとなり、しか
もペースト先塗り法に対して、バンプが封止樹脂(アン
ダーフィル)で覆われていないために実装にあたってバ
ンプ上にある封止樹脂を排除する必要がなく、導通信頼
性を高くすることができる。
The protruding portion is made of a low melting point filler, and the conductive metal layer covering the protruding portion is provided with an opening for allowing the low melting point filler to leak to the outside. The low melting point filler fills the space inside the recess and contributes to the temporary fixing of the IC. In addition, the bump is not covered with the sealing resin (underfill) in the paste pre-coating method. It is not necessary to eliminate the sealing resin in the above, and the conduction reliability can be increased.

【0060】そして、上記の基材がバンプの形成領域を
囲む溝を表面に備えていれば、アンダーフィルの流れ出
しを溝で防止することができる。
If the base material has a groove on the surface surrounding the area where the bump is to be formed, the underfill can be prevented from flowing out by the groove.

【0061】基材のバンプ形成領域にトランスファー成
形にて載せたアンダーフィルを設けておけば、アンダー
フィルの表面の高さを均一にすることができるために、
ICの実装面側にボイドが生じる虞を無くすことができ
る。上記アンダーフィルはその断面形状を中央が盛り上
がった円弧状としておけば、さらに確実にボイドの発生
を抑制することができる。
If an underfill placed by transfer molding is provided in the bump formation area of the base material, the height of the underfill surface can be made uniform.
It is possible to eliminate a possibility that a void is generated on the mounting surface side of the IC. If the cross section of the underfill has an arc shape with a raised center, the generation of voids can be suppressed more reliably.

【0062】突部を導電性材料で形成してもよい。導電
性金属層をめっきで形成する時、IC実装用端子部とな
る突部(バンプ)における導電性金属層の厚みを大きく
することができる。
The protrusion may be formed of a conductive material. When the conductive metal layer is formed by plating, the thickness of the conductive metal layer in the protrusion (bump) serving as the IC mounting terminal can be increased.

【0063】基材の表面に設けた突部表面を回路パター
ンとなる導電性金属層で覆ってIC実装用端子部として
のバンプを形成したIC実装用基板の製造にあたって
は、突部形成のための金型に紫外線透過材料からなるも
のを用いて、突部を紫外線照射により金型内で硬化させ
ると、突部を備えた基板の製造を簡便に行うことができ
る。
In manufacturing an IC mounting substrate in which a bump as an IC mounting terminal portion is formed by covering the surface of the protrusion provided on the surface of the base material with a conductive metal layer serving as a circuit pattern, it is necessary to form the protrusion. When the projection is cured in the mold by irradiating ultraviolet rays, using a mold made of an ultraviolet transmitting material for the mold, it is possible to easily manufacture a substrate having the projection.

【0064】射出成形した基材の上に二次成形材料層を
コートし、その後、突部成形用の金型にて圧縮成形する
ことで突部を形成しても、やはり突部を備えた基板の製
造を簡便に行うことができる。
A secondary molding material layer is coated on an injection-molded base material, and then the projection is formed by compression molding with a projection molding die. The substrate can be easily manufactured.

【0065】また、射出成形した基材の上にディスペン
スまたはインクジェットにより突部を形成すれば、突部
成形用の金型を必要とすることなく、突部を備えた基板
の製造をより簡便に行うことができる。この場合、ディ
スペンスまたはインクジェットを複数回繰り返すこと
で、上記小突部を有する突部を備えた基板の製造を簡便
に行うことができる。
Further, by forming projections on the injection-molded base material by dispensing or ink-jetting, it becomes easier to manufacture a substrate having projections without the need for a mold for molding projections. It can be carried out. In this case, by repeating the dispensing or the ink jet a plurality of times, it is possible to easily manufacture the substrate having the projection having the small projection.

【0066】さらに、射出成形した基材の上に二次成形
材料層をコートし、次いで二次成形材料層の上にさらに
突部形成用の樹脂材料を載せ、その後、突部成形用の金
型にて圧縮成形することで突部を形成するようにしても
よい。
Further, a secondary molding material layer is coated on the injection-molded base material, and then a resin material for forming a protrusion is further placed on the secondary molding material layer. The protrusion may be formed by compression molding with a mold.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の一例を示すもので、(a)
はIC実装時の状態を示す説明図、(b)は同上の微小凹
凸を備えたバンプの拡大断面図である。
FIG. 1 shows an example of an embodiment of the present invention, in which (a)
Is an explanatory view showing a state at the time of mounting the IC, and (b) is an enlarged cross-sectional view of the bump having the fine unevenness in the above.

【図2】微小凹凸を備えたバンプの他例を示すもので、
(a)は拡大断面図、(b)は該バンプにおける突部に微小凹
凸を形成する方法の説明図である。
FIG. 2 shows another example of a bump having fine irregularities.
(a) is an enlarged cross-sectional view, and (b) is an explanatory view of a method for forming minute unevenness on a protrusion of the bump.

【図3】同上の表面粗さと接続抵抗値との相関を示す説
明図である。
FIG. 3 is an explanatory diagram showing a correlation between surface roughness and connection resistance value according to the first embodiment.

【図4】(a)(b)はバンプと銀ペーストにおける銀粒子と
の接触面積を説明する断面図である。
FIGS. 4A and 4B are cross-sectional views illustrating a contact area between a bump and silver particles in a silver paste.

【図5】IC実装時における微小凹凸とICの端子部の
酸化被膜層との関係を示す断面図である。
FIG. 5 is a cross-sectional view showing a relationship between minute irregularities and an oxide film layer of a terminal portion of the IC when the IC is mounted.

【図6】他例を示すもので、(a)は部分斜視図、(b)は断
面図である。
6A and 6B show another example, in which FIG. 6A is a partial perspective view, and FIG. 6B is a sectional view.

【図7】同上のバンプ間距離(ピッチ)についての説明
図である。
FIG. 7 is a diagram illustrating a distance (pitch) between bumps according to the embodiment.

【図8】(a)(b)は夫々別の例の斜視図である。FIGS. 8A and 8B are perspective views of different examples.

【図9】(a)(b)はさらに別の例の斜視図と断面図であ
る。
FIGS. 9A and 9B are a perspective view and a cross-sectional view of still another example.

【図10】(a)(b)は夫々異なる例の斜視図である。FIGS. 10A and 10B are perspective views of different examples.

【図11】同上の作用を示す説明図である。FIG. 11 is an explanatory diagram showing the operation of the above.

【図12】同上の他例における作用を示す説明図であ
る。
FIG. 12 is an explanatory diagram showing an operation in another example of the above.

【図13】別の例における作用を示す説明図である。FIG. 13 is an explanatory diagram showing an operation in another example.

【図14】さらに別の例における作用を示す説明図であ
る。
FIG. 14 is an explanatory diagram showing an operation in still another example.

【図15】異なる例における作用を示す説明図である。FIG. 15 is an explanatory diagram showing an operation in a different example.

【図16】(a)(b)は夫々別の例の断面図である。FIGS. 16A and 16B are cross-sectional views of different examples.

【図17】(a)(b)は夫々別の例の斜視図、(c)は作用を
示す説明図である。
17A and 17B are perspective views of another example, and FIG. 17C is an explanatory view showing an operation.

【図18】異なる例の作用を示す説明図である。FIG. 18 is an explanatory diagram showing an operation of a different example.

【図19】従来例の作用を示す説明図である。FIG. 19 is an explanatory diagram showing the operation of a conventional example.

【図20】本発明における一例の作用を示す説明図であ
る。
FIG. 20 is an explanatory diagram showing an operation of an example in the present invention.

【図21】同上の他例の断面図である。FIG. 21 is a sectional view of another example of the above.

【図22】製造方法の一例についての説明図である。FIG. 22 is an explanatory diagram illustrating an example of the manufacturing method.

【図23】同上の他例についての説明図である。FIG. 23 is an explanatory diagram of another example of the above.

【図24】同上の更に他例についての説明図である。FIG. 24 is an explanatory diagram of still another example of the above.

【図25】同上の別の例についての説明図である。FIG. 25 is an explanatory diagram of another example of the above.

【図26】同上のさらに別の例についての説明図であ
る。
FIG. 26 is an explanatory diagram of still another example of the above.

【図27】同上の異なる例についての説明図である。FIG. 27 is an explanatory diagram of a different example from the above.

【図28】同上の他の例についての説明図である。FIG. 28 is an explanatory diagram of another example of the above.

【図29】同上のさらに他の例についての説明図であ
る。
FIG. 29 is an explanatory diagram of still another example of the above.

【図30】(a)(b)は夫々製造方法の一例についての説明
図である。
FIGS. 30 (a) and (b) are explanatory diagrams each showing an example of a manufacturing method.

【図31】別の例の説明図である。FIG. 31 is an explanatory diagram of another example.

【図32】さらに別の例の説明図である。FIG. 32 is an explanatory diagram of still another example.

【符号の説明】[Explanation of symbols]

2 バンプ 10 基材 11 突部 12 導電性金属層 20 微小凹凸 2 Bump 10 Base material 11 Protrusion 12 Conductive metal layer 20 Fine irregularities

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 雅男 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 中田 公明 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 吉田 浩之 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 葛原 一功 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 木田 忍 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5F044 KK01 KK17 KK18 KK19 LL13 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Masao Kubo, Inventor, Matsushita Electric Works Co., Ltd. 1048, Kazuma, Kadoma, Osaka Prefecture (72) Inventor Kimiaki Nakada 1048, Kazuma, Kazuma, Kadoma, Osaka, Japan Matsushita Electric Works, Ltd. 72) Inventor Hiroyuki Yoshida 1048 Kadoma, Kadoma, Osaka Pref., Matsushita Electric Works, Ltd. (72) Inventor Kazunori Kuzuhara 1048 Kadoma, Kazuma, Kadoma, Osaka Pref. Matsushita Electric Works, Ltd. (72) Inventor, Shinobu Kida Osaka 1048 Kadoma, Kamon, Fumonma-shi Matsushita Electric Works Co., Ltd. F-term (reference) 5F044 KK01 KK17 KK18 KK19 LL13

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】 基材の表面に設けた突部表面を回路パタ
ーンとなる導電性金属層で覆ってIC実装用端子部とし
てのバンプを形成したIC実装用基板において、上記バ
ンプ表面を表面粗さRa0.1μm〜3μmの微小凹凸
が連続する面としていることを特徴とするIC実装用基
板。
1. An IC mounting substrate in which a bump serving as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, the surface of the bump is roughened. An IC mounting substrate characterized by having a surface with fine irregularities of Ra 0.1 μm to 3 μm continuous.
【請求項2】 バンプ表面の微小凹凸はメッキによる導
電性金属層で形成していることを特徴とする請求項1記
載のIC実装用基板。
2. The IC mounting substrate according to claim 1, wherein the fine irregularities on the bump surface are formed by a conductive metal layer formed by plating.
【請求項3】 バンプ表面の微小凹凸は基材の突部表面
に設けたものとして形成していることを特徴とする請求
項1記載のIC実装用基板。
3. The IC mounting substrate according to claim 1, wherein the fine irregularities on the bump surface are formed on the surface of the protrusion of the base material.
【請求項4】 基材の表面に設けた突部表面を回路パタ
ーンとなる導電性金属層で覆ってIC実装用端子部とし
てのバンプを形成したIC実装用基板において、上記突
部を長方形状とするとともに該突部側面に導電性金属層
で覆われていない開放面を形成していることを特徴とす
るIC実装用基板。
4. An IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, wherein the protrusion has a rectangular shape. And an open surface not covered with a conductive metal layer is formed on a side surface of the protrusion.
【請求項5】 基材の表面に設けた突部表面を回路パタ
ーンとなる導電性金属層で覆ってIC実装用端子部とし
てのバンプを形成したIC実装用基板において、上記突
部を突条として形成するとともに、この突条表面に複数
条の回路パターンとなる複数の導電性金属層を間隔を置
いて形成していることを特徴とするIC実装用基板。
5. An IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a projection provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, wherein the projection is formed by a projection. And a plurality of conductive metal layers serving as a plurality of circuit patterns formed at intervals on the surface of the protrusion.
【請求項6】 突条を環状に形成していることを特徴と
する請求項5記載のIC実装用基板。
6. The IC mounting board according to claim 5, wherein the ridge is formed in an annular shape.
【請求項7】 突条表面に間隔を置いて複数の小突部を
形成しているとともに導電性金属層を各小突部表面に設
けていることを特徴とする請求項5または6記載のIC
実装用基板。
7. The small projection according to claim 5, wherein a plurality of small projections are formed at intervals on the surface of the projection, and a conductive metal layer is provided on the surface of each small projection. IC
Mounting board.
【請求項8】 基材の表面に設けた突部表面を回路パタ
ーンとなる導電性金属層で覆ってIC実装用端子部とし
てのバンプを形成したIC実装用基板において、実装さ
れるICに先端面が当接する突起部を基板に一体成形で
設けていることを特徴とするIC実装用基板。
8. An IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, An IC mounting substrate, characterized in that a protrusion that comes into contact with a surface is integrally formed on the substrate.
【請求項9】 突起部はバンプで囲まれた領域の内部と
周囲とに夫々設けていることを特徴とする請求項8記載
のIC実装用基板。
9. The IC mounting substrate according to claim 8, wherein the projections are provided inside and around a region surrounded by the bumps.
【請求項10】 基材の表面に設けた突部表面を回路パ
ターンとなる導電性金属層で覆ってIC実装用端子部と
してのバンプを形成したIC実装用基板において、基板
の裏面における上記突部対応位置に凹所を設けているこ
とを特徴とするIC実装用基板。
10. An IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, wherein the protrusion on the back surface of the substrate is provided. A substrate for mounting an IC, wherein a recess is provided at a position corresponding to a part.
【請求項11】 基材の表面に設けた突部表面を回路パ
ターンとなる導電性金属層で覆ってIC実装用端子部と
してのバンプを形成したIC実装用基板において、基板
の表面に凹所を設けて、この凹所内に突部と導電性金属
層とからなるバンプを設けていることを特徴とするIC
実装用基板。
11. An IC mounting substrate in which a bump as an IC mounting terminal portion is formed by covering a surface of a projection provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, and forming a recess on the surface of the substrate. Wherein a bump comprising a projection and a conductive metal layer is provided in the recess.
Mounting board.
【請求項12】 凹所内に設けた突部を基材よりも柔ら
かい材料で形成していることを特徴とする請求項11記
載のIC実装用基板。
12. The IC mounting board according to claim 11, wherein the projection provided in the recess is formed of a material softer than the base material.
【請求項13】 基材よりも柔らかい材料で形成した別
部品としての突部は凹所内に圧入固定したものであるこ
とを特徴とする請求項12記載のIC実装用基板。
13. The IC mounting board according to claim 12, wherein the projection as a separate component formed of a material softer than the base material is press-fitted and fixed in the recess.
【請求項14】 突部は低融点フィラーからなり、突部
表面を覆う導電性金属層は上記低融点フィラーが外部に
漏れ出すことを許す開口部を備えていることを特徴とす
る請求項12記載のIC実装用基板。
14. The protrusion is made of a low melting point filler, and the conductive metal layer covering the surface of the protrusion has an opening for allowing the low melting point filler to leak out. The substrate for mounting IC described in the above.
【請求項15】 基材はバンプの形成領域を囲む溝を表
面に備えていることを特徴とする請求項1〜14のいず
れかの項に記載のIC実装用基板。
15. The IC mounting substrate according to claim 1, wherein the substrate has a groove on the surface surrounding the bump formation region.
【請求項16】 基材のバンプ形成領域にはトランスフ
ァー成形にて載せたアンダーフィルを設けていることを
特徴とする請求項1〜15のいずれかの項に記載のIC
実装用基板。
16. The IC according to claim 1, wherein an underfill placed by transfer molding is provided in a bump forming region of the base material.
Mounting board.
【請求項17】 アンダーフィルの断面形状を中央が盛
り上がった円弧状としていることを特徴とする請求項1
6記載のIC実装用基板。
17. The cross section of the underfill is formed in an arc shape with a raised center.
6. The IC mounting substrate according to 6.
【請求項18】 突部が導電性材料からなることを特徴
とする請求項1〜17のいずれかの項に記載のIC実装
用基板。
18. The IC mounting substrate according to claim 1, wherein the protrusion is made of a conductive material.
【請求項19】 基材の表面に設けた突部表面を回路パ
ターンとなる導電性金属層で覆ってIC実装用端子部と
してのバンプを形成したIC実装用基板の製造にあた
り、突部形成のための金型に紫外線透過材料からなるも
のを用いて、突部を紫外線照射により金型内で硬化させ
ることを特徴とするIC実装用基板の製造方法。
19. In manufacturing an IC mounting substrate in which a bump as an IC mounting terminal is formed by covering a surface of a protrusion provided on a surface of a base material with a conductive metal layer serving as a circuit pattern, a method of forming the protrusion is used. A method for manufacturing an IC mounting substrate, comprising: using a mold made of an ultraviolet-transmitting material for a mold, and curing the protrusions in the mold by irradiating ultraviolet rays.
【請求項20】 基材の表面に設けた突部表面を回路パ
ターンとなる導電性金属層で覆ってIC実装用端子部と
してのバンプを形成したIC実装用基板の製造にあた
り、射出成形した基材の上に二次成形材料層をコート
し、その後、突部成形用の金型にて圧縮成形することで
突部を形成することを特徴とするIC実装用基板の製造
方法。
20. In manufacturing an IC mounting substrate in which bumps are formed as terminal portions for IC mounting by covering the surface of a projection provided on the surface of a base material with a conductive metal layer serving as a circuit pattern, a base formed by injection molding is used. What is claimed is: 1. A method for manufacturing an IC mounting substrate, comprising: coating a secondary molding material layer on a material; and then forming the projection by compression molding with a projection molding die.
【請求項21】 基材の表面に設けた突部表面を回路パ
ターンとなる導電性金属層で覆ってIC実装用端子部と
してのバンプを形成したIC実装用基板の製造にあた
り、射出成形した基材の上にディスペンスまたはインク
ジェットにより突部を形成することを特徴とするIC実
装用基板の製造方法。
21. In the manufacture of an IC mounting substrate in which bumps are formed as terminal portions for IC mounting by covering the surface of a protrusion provided on the surface of a base material with a conductive metal layer serving as a circuit pattern, a base formed by injection molding is used. A method for manufacturing an IC mounting substrate, comprising: forming a projection on a material by dispensing or inkjet.
【請求項22】 ディスペンスまたはインクジェットを
複数回繰り返すことを特徴とする請求項21記載のIC
実装用基板の製造方法。
22. The IC according to claim 21, wherein the dispensing or the ink jet is repeated a plurality of times.
A method for manufacturing a mounting substrate.
【請求項23】 基材の表面に設けた突部表面を回路パ
ターンとなる導電性金属層で覆ってIC実装用端子部と
してのバンプを形成したIC実装用基板の製造にあた
り、射出成形した基材の上に二次成形材料層をコート
し、次いで二次成形材料層の上にさらに突部形成用の樹
脂材料を載せ、その後、突部成形用の金型にて圧縮成形
することで突部を形成することを特徴とするIC実装用
基板の製造方法。
23. In manufacturing an IC mounting substrate in which bumps are formed as terminal portions for IC mounting by covering the surface of a projection provided on the surface of a base material with a conductive metal layer serving as a circuit pattern, a substrate formed by injection molding is used. A secondary molding material layer is coated on the material, then a resin material for forming a protrusion is further placed on the secondary molding material layer, and then the protrusion is formed by compression molding with a mold for forming a protrusion. A method for manufacturing an IC mounting substrate, comprising forming a portion.
【請求項24】 突部を形成するとともに該突部表面を
回路パターンとなる導電性金属層で覆ってIC実装用端
子部としてのバンプを形成した後、バンプ形成領域にト
ランスファー成形にてアンダーフィルを載せることを特
徴とする請求項19〜23のいずれかの項に記載のIC
実装用基板の製造方法。
24. After forming a protrusion and covering the surface of the protrusion with a conductive metal layer serving as a circuit pattern to form a bump as a terminal portion for mounting an IC, underfilling the bump formation region by transfer molding. The IC according to any one of claims 19 to 23, wherein the IC is mounted.
A method for manufacturing a mounting substrate.
【請求項25】 アンダーフィルの断面形状を中央が盛
り上がった円弧状とすることを特徴とする請求項24記
載のIC実装用基板の製造方法。
25. The method of manufacturing an IC mounting substrate according to claim 24, wherein the cross-sectional shape of the underfill is an arc shape with a raised center.
JP2001125908A 2001-04-24 2001-04-24 IC mounting board Expired - Fee Related JP4604387B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001125908A JP4604387B2 (en) 2001-04-24 2001-04-24 IC mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001125908A JP4604387B2 (en) 2001-04-24 2001-04-24 IC mounting board

Publications (2)

Publication Number Publication Date
JP2002324819A true JP2002324819A (en) 2002-11-08
JP4604387B2 JP4604387B2 (en) 2011-01-05

Family

ID=18975039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001125908A Expired - Fee Related JP4604387B2 (en) 2001-04-24 2001-04-24 IC mounting board

Country Status (1)

Country Link
JP (1) JP4604387B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028361A (en) * 2006-06-19 2008-02-07 Shinko Electric Ind Co Ltd Wiring board, method of manufacturing same, and semiconductor device
JP2008205446A (en) * 2007-01-24 2008-09-04 Ngk Spark Plug Co Ltd Method of manufacturing wiring board with components, method of manufacturing wiring board having a solder bump, and wiring board
JP2008299295A (en) * 2007-06-04 2008-12-11 Nippon Telegr & Teleph Corp <Ntt> Optical component
JP2011176368A (en) * 2011-06-01 2011-09-08 Fujitsu Ltd Electrode, electronic component and substrate
JP2012199263A (en) * 2011-03-18 2012-10-18 Seiko Epson Corp Circuit board, connection structure and method for connecting circuit board
JP2013191834A (en) * 2012-02-17 2013-09-26 Seiko Instruments Inc Optical sensor device
KR20210024560A (en) * 2018-06-21 2021-03-05 시트로닉스 테크놀로지 코퍼레이션 Bump structures
US11315867B2 (en) 2019-02-08 2022-04-26 Fuji Electric Co., Ltd. External connection part of semiconductor module, semiconductor module, external connection terminal, and manufacturing method of external connection terminal of semiconductor module

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220533A (en) * 1987-03-10 1988-09-13 Citizen Watch Co Ltd Mounting structure of ic for clock
JPH0360036A (en) * 1989-07-27 1991-03-15 Oki Electric Ind Co Ltd Formation of bump
JPH0590733A (en) * 1991-09-30 1993-04-09 Rohm Co Ltd Method for forming conductor pattern on circuit board made of synthetic resin
JPH05283478A (en) * 1991-12-23 1993-10-29 Motorola Inc Semiconductor device assembly with controlled extension of polymer underfill
JPH07106756A (en) * 1993-10-08 1995-04-21 Toshiba Corp Manufacture of printed wiring board
JP2000164634A (en) * 1998-11-24 2000-06-16 Matsushita Electric Works Ltd Semiconductor device
JP2000228460A (en) * 1994-09-23 2000-08-15 Siemens Nv Method for manufacturing substrate for polymer stud grid array
JP2000269269A (en) * 1999-03-15 2000-09-29 Toshiba Corp Semiconductor mounting substrate, semiconductor device and manufacture thereof
JP2000349203A (en) * 1999-06-07 2000-12-15 Nec Corp Circuit device and manufacture thereof
JP2002164386A (en) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd Board for mounting ic, its manufacturing method and method for mounting ic thereon
JP2002190656A (en) * 2000-12-20 2002-07-05 Soushiyou Tec:Kk Manufacturing method of wiring substrate having lead with bump
JP2002270647A (en) * 2000-12-28 2002-09-20 Matsushita Electric Works Ltd Semiconductor chip mounting board and manufacturing method therefor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220533A (en) * 1987-03-10 1988-09-13 Citizen Watch Co Ltd Mounting structure of ic for clock
JPH0360036A (en) * 1989-07-27 1991-03-15 Oki Electric Ind Co Ltd Formation of bump
JPH0590733A (en) * 1991-09-30 1993-04-09 Rohm Co Ltd Method for forming conductor pattern on circuit board made of synthetic resin
JPH05283478A (en) * 1991-12-23 1993-10-29 Motorola Inc Semiconductor device assembly with controlled extension of polymer underfill
JPH07106756A (en) * 1993-10-08 1995-04-21 Toshiba Corp Manufacture of printed wiring board
JP2000228460A (en) * 1994-09-23 2000-08-15 Siemens Nv Method for manufacturing substrate for polymer stud grid array
JP2000164634A (en) * 1998-11-24 2000-06-16 Matsushita Electric Works Ltd Semiconductor device
JP2000269269A (en) * 1999-03-15 2000-09-29 Toshiba Corp Semiconductor mounting substrate, semiconductor device and manufacture thereof
JP2000349203A (en) * 1999-06-07 2000-12-15 Nec Corp Circuit device and manufacture thereof
JP2002164386A (en) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd Board for mounting ic, its manufacturing method and method for mounting ic thereon
JP2002190656A (en) * 2000-12-20 2002-07-05 Soushiyou Tec:Kk Manufacturing method of wiring substrate having lead with bump
JP2002270647A (en) * 2000-12-28 2002-09-20 Matsushita Electric Works Ltd Semiconductor chip mounting board and manufacturing method therefor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028361A (en) * 2006-06-19 2008-02-07 Shinko Electric Ind Co Ltd Wiring board, method of manufacturing same, and semiconductor device
US8115300B2 (en) 2006-06-19 2012-02-14 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof, and semiconductor apparatus
JP2008205446A (en) * 2007-01-24 2008-09-04 Ngk Spark Plug Co Ltd Method of manufacturing wiring board with components, method of manufacturing wiring board having a solder bump, and wiring board
JP2008299295A (en) * 2007-06-04 2008-12-11 Nippon Telegr & Teleph Corp <Ntt> Optical component
JP2012199263A (en) * 2011-03-18 2012-10-18 Seiko Epson Corp Circuit board, connection structure and method for connecting circuit board
JP2011176368A (en) * 2011-06-01 2011-09-08 Fujitsu Ltd Electrode, electronic component and substrate
JP2013191834A (en) * 2012-02-17 2013-09-26 Seiko Instruments Inc Optical sensor device
KR20210024560A (en) * 2018-06-21 2021-03-05 시트로닉스 테크놀로지 코퍼레이션 Bump structures
KR102544375B1 (en) * 2018-06-21 2023-06-15 시트로닉스 테크놀로지 코퍼레이션 bump structure
US11315867B2 (en) 2019-02-08 2022-04-26 Fuji Electric Co., Ltd. External connection part of semiconductor module, semiconductor module, external connection terminal, and manufacturing method of external connection terminal of semiconductor module

Also Published As

Publication number Publication date
JP4604387B2 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
KR100788076B1 (en) Semiconductor device and production method therefor
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP3604248B2 (en) Method for manufacturing semiconductor device
US6518093B1 (en) Semiconductor device and method for manufacturing same
US8895359B2 (en) Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
WO2016166834A1 (en) Semiconductor device
TW502348B (en) Semiconductor device having reinforced coupling between solder balls and substrate
JPH11274241A (en) Producing method for semiconductor device
JP2002324819A (en) Ic mounting board and method for manufacturing the same
JP3436170B2 (en) Anisotropic conductive film, semiconductor device using the same, and method of manufacturing the same
WO2002073686A1 (en) Method of manufacturing semiconductor device
JP4113722B2 (en) Semiconductor module and manufacturing method thereof
JP3939847B2 (en) Manufacturing method of semiconductor device
JPH11145183A (en) Semiconductor device and manufacture of the same
JP2011258794A (en) Electronic apparatus and method of manufacturing the same
KR101147115B1 (en) Chip comprising inclined conductive bump and its fabrication method and fabrication method of electronic application having the same
JP2000299411A (en) Chip-mounting body and its manufacture
JPH10112476A (en) Manufacture of semiconductor device
JP3539528B2 (en) Semiconductor device and manufacturing method thereof
JP3274619B2 (en) Semiconductor device and manufacturing method thereof
JP2006319253A (en) Process for manufacturing electronic component package
JPH10125725A (en) Semiconductor device and manufacturing method thereof
KR101037744B1 (en) Chip comprising conductive bump and its fabrication method and electronic application having the same and its fabrication method
JPH11245085A (en) Joint member and semiconductor mounting device using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Effective date: 20091208

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100907

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20100920

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees