JP2002319651A - 半導体装置とその実装構造 - Google Patents
半導体装置とその実装構造Info
- Publication number
- JP2002319651A JP2002319651A JP2001123064A JP2001123064A JP2002319651A JP 2002319651 A JP2002319651 A JP 2002319651A JP 2001123064 A JP2001123064 A JP 2001123064A JP 2001123064 A JP2001123064 A JP 2001123064A JP 2002319651 A JP2002319651 A JP 2002319651A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- socket
- substrate
- connection
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 入出力ピンの数を多く設けることを可能にし
た半導体装置を提供する。 【解決手段】 六つの平面を有する立方体形状の半導体
装置（１）の表面積が最も大きい第１の面（３ａ）と、
前記第１の面（３ａ）に対向して設けられ、前記第１の
面（３ａ）と面積の等しい第２の面（３ｂ）とで挟まれ
る第３の面（３ｃ）に、信号の入出力用端子（３ｄ）を
設けたことを特徴とする。
た半導体装置を提供する。 【解決手段】 六つの平面を有する立方体形状の半導体
装置（１）の表面積が最も大きい第１の面（３ａ）と、
前記第１の面（３ａ）に対向して設けられ、前記第１の
面（３ａ）と面積の等しい第２の面（３ｂ）とで挟まれ
る第３の面（３ｃ）に、信号の入出力用端子（３ｄ）を
設けたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
実装構造に係わり、特に、入出力ピンの数を多く設ける
ことを可能にした半導体装置とその実装構造に関する。
実装構造に係わり、特に、入出力ピンの数を多く設ける
ことを可能にした半導体装置とその実装構造に関する。
【０００２】
【従来の技術】従来のＬＳＩは、ＱＦＰ又はＢＧＡ等の
表面実装タイプで、パターン配線やＶＩＡの配置等の空
間的な制約上、入出力ピン数に限度があった。このた
め、動作周波数を上げることで性能の向上を図ってき
た。しかしながら、動作周波数が、１００ＭＨｚを超え
た現在では、大幅な性能の向上は望めない状況となって
きている。
表面実装タイプで、パターン配線やＶＩＡの配置等の空
間的な制約上、入出力ピン数に限度があった。このた
め、動作周波数を上げることで性能の向上を図ってき
た。しかしながら、動作周波数が、１００ＭＨｚを超え
た現在では、大幅な性能の向上は望めない状況となって
きている。
【０００３】図７に、従来から用いられている半導体装
置の構造を示す。
置の構造を示す。
【０００４】ＱＦＰ（３４）は、ＬＳＩの４辺にピンを
出し、基板の表面層に設置されたパッドに半田付けする
タイプのＬＳＩである。入出力ピン数が大きいタイプの
ＱＦＰでは、１ピンの幅が、約０.２ｍｍ程度、ピン間
隔は、約０.５ｍｍ程度である。従って、ピンの強度、
精度、半田作業等を考えると、ＬＳＩのピン数を大幅に
増加させることは非常に困難であることがわかる。
出し、基板の表面層に設置されたパッドに半田付けする
タイプのＬＳＩである。入出力ピン数が大きいタイプの
ＱＦＰでは、１ピンの幅が、約０.２ｍｍ程度、ピン間
隔は、約０.５ｍｍ程度である。従って、ピンの強度、
精度、半田作業等を考えると、ＬＳＩのピン数を大幅に
増加させることは非常に困難であることがわかる。
【０００５】ＢＧＡ（３５）は、ＬＳＩの下面に並べら
れた半田ボールと基板上のパッドとを半田付けするタイ
プのＬＳＩで、現状では、ＱＦＰタイプよりピン数の多
いＬＳＩの設計が可能となっている。また、ピン間隔も
１ｍｍ程度と、更に、ピン数を増加させることも可能で
ある。
れた半田ボールと基板上のパッドとを半田付けするタイ
プのＬＳＩで、現状では、ＱＦＰタイプよりピン数の多
いＬＳＩの設計が可能となっている。また、ピン間隔も
１ｍｍ程度と、更に、ピン数を増加させることも可能で
ある。
【０００６】しかし、図８に示すように、ＬＳＩの内側
に位置するピン（３６）から表面層のみを使用してパタ
ーンを引き出すことは不可能である。ＬＳＩの内側にあ
るピンからＬＳＩ外部に信号を引き出すには、図９に示
すように、基板（３７）の信号層を増加させてＶＩＡ
（３８）を経由して内層のパターン（３９）に落とすよ
うに、複数の層からＬＳＩ外部に引き出す必要がある。
このように、従来の方式では、Ｉ／Ｏ端子数の増加に
は、限界があるという欠点があった。
に位置するピン（３６）から表面層のみを使用してパタ
ーンを引き出すことは不可能である。ＬＳＩの内側にあ
るピンからＬＳＩ外部に信号を引き出すには、図９に示
すように、基板（３７）の信号層を増加させてＶＩＡ
（３８）を経由して内層のパターン（３９）に落とすよ
うに、複数の層からＬＳＩ外部に引き出す必要がある。
このように、従来の方式では、Ｉ／Ｏ端子数の増加に
は、限界があるという欠点があった。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、入出力ピンの数を
多く設けることを可能にした新規な半導体装置とその実
装構造を提供することにある。
した従来技術の欠点を改良し、特に、入出力ピンの数を
多く設けることを可能にした新規な半導体装置とその実
装構造を提供することにある。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【０００９】即ち、本発明に係わる半導体装置の第１態
様は、六つの平面を有する立方体形状の半導体装置の表
面積が最も大きい第１の面と、前記第１の面に対向して
設けられ、前記第１の面と面積の等しい第２の面とで挟
まれる第３の面に、信号の入出力用端子を設けたことを
特徴とするものであり、叉、第２態様は、前記第１の面
と第２の面とで挟まれる第３の面に、電源供給用端子を
設けたことを特徴とするものである。
様は、六つの平面を有する立方体形状の半導体装置の表
面積が最も大きい第１の面と、前記第１の面に対向して
設けられ、前記第１の面と面積の等しい第２の面とで挟
まれる第３の面に、信号の入出力用端子を設けたことを
特徴とするものであり、叉、第２態様は、前記第１の面
と第２の面とで挟まれる第３の面に、電源供給用端子を
設けたことを特徴とするものである。
【００１０】叉、本発明に係わる半導体装置の実装構造
の第１態様は、基板に設けた開口部と、前記基板の開口
部内に取り付けられたソケットと、前記ソケット内に組
み付けられる六つの平面を有する立方体形状の半導体装
置と、前記半導体装置の表面積が最も大きい第１の面
と、前記第１の面に対向して設けられ、前記第１の面と
面積の等しい第２の面とで挟まれる第３の面に設けた前
記半導体装置の信号の入出力用端子と、前記半導体装置
の入出力用端子と前記基板の開口部に露出する端子部と
を接続するための前記ソケットに設けた接続手段とで構
成したことを特徴とするものであり、叉、第２態様は、
前記接続手段は、前記半導体装置の入出力用端子と前記
ソケットとを接続するための突起部を設けた第１の接続
板と、前記基板の端子部と前記ソケットとを接続するた
めの突起部を設けた第２の接続板と、前記第１の接続板
の突起部と前記第２の接続板の突起部とを接続する接続
部材と、前記第１の接続板と前記第２の接続板とが互い
に離れる方向に付勢する弾性部材と、前記半導体装置と
ソケット間に設けた第１の異方性導電性シートと、前記
基板とソケット間に設けた第２の異方性導電性シートと
で構成したことを特徴とするものであり、叉、第３態様
は、前記弾性部材と前記接続部材とが、バネであること
を特徴とするものであり、叉、第４態様は、前記弾性部
材と前記接続部材とが、一体に形成されたことを特徴と
するものである。
の第１態様は、基板に設けた開口部と、前記基板の開口
部内に取り付けられたソケットと、前記ソケット内に組
み付けられる六つの平面を有する立方体形状の半導体装
置と、前記半導体装置の表面積が最も大きい第１の面
と、前記第１の面に対向して設けられ、前記第１の面と
面積の等しい第２の面とで挟まれる第３の面に設けた前
記半導体装置の信号の入出力用端子と、前記半導体装置
の入出力用端子と前記基板の開口部に露出する端子部と
を接続するための前記ソケットに設けた接続手段とで構
成したことを特徴とするものであり、叉、第２態様は、
前記接続手段は、前記半導体装置の入出力用端子と前記
ソケットとを接続するための突起部を設けた第１の接続
板と、前記基板の端子部と前記ソケットとを接続するた
めの突起部を設けた第２の接続板と、前記第１の接続板
の突起部と前記第２の接続板の突起部とを接続する接続
部材と、前記第１の接続板と前記第２の接続板とが互い
に離れる方向に付勢する弾性部材と、前記半導体装置と
ソケット間に設けた第１の異方性導電性シートと、前記
基板とソケット間に設けた第２の異方性導電性シートと
で構成したことを特徴とするものであり、叉、第３態様
は、前記弾性部材と前記接続部材とが、バネであること
を特徴とするものであり、叉、第４態様は、前記弾性部
材と前記接続部材とが、一体に形成されたことを特徴と
するものである。
【００１１】
【発明の実施の形態】本発明は、ＬＳＩを基板の表面で
はなく、基板内に実装することにより、基板内のパター
ンに対してＶＩＡやパッドを経由することなく、直接信
号線に接続し、パターン配線の制約を受けることなく、
Ｉ／Ｏ数を増加せしめたＬＳＩを提供するものである。
はなく、基板内に実装することにより、基板内のパター
ンに対してＶＩＡやパッドを経由することなく、直接信
号線に接続し、パターン配線の制約を受けることなく、
Ｉ／Ｏ数を増加せしめたＬＳＩを提供するものである。
【００１２】図１において、ＬＳＩ（３）は、ソケット
（２）内に格納され、基板（１）上に実装される。ＬＳ
Ｉ（３）からの信号の伝搬や電源供給は、ソケット
（２）の側面を経由して、基板（１）の信号層、電源
層、ＧＮＤ層等の各層内のパターンに対して直接行われ
る。
（２）内に格納され、基板（１）上に実装される。ＬＳ
Ｉ（３）からの信号の伝搬や電源供給は、ソケット
（２）の側面を経由して、基板（１）の信号層、電源
層、ＧＮＤ層等の各層内のパターンに対して直接行われ
る。
【００１３】
【実施例】以下に、本発明に係わる半導体装置とその実
装構造の具体例を図面を参照しながら詳細に説明する。
装構造の具体例を図面を参照しながら詳細に説明する。
【００１４】（第１の具体例）図１〜図５は、本発明に
係わる半導体装置とその実装構造の第１の具体例を示す
断面図であって、これらの図には、六つの平面を有する
立方体形状の半導体装置（３）の表面積が最も大きい第
１の面（３ａ）と、前記第１の面（３ａ）に対向して設
けられ、前記第１の面（３ａ）と面積の等しい第２の面
（３ｂ）とで挟まれる第３の面（３ｃ）に、信号の入出
力用端子（３ｄ）を設けたことを特徴とする半導体装置
（３）が示されている。
係わる半導体装置とその実装構造の第１の具体例を示す
断面図であって、これらの図には、六つの平面を有する
立方体形状の半導体装置（３）の表面積が最も大きい第
１の面（３ａ）と、前記第１の面（３ａ）に対向して設
けられ、前記第１の面（３ａ）と面積の等しい第２の面
（３ｂ）とで挟まれる第３の面（３ｃ）に、信号の入出
力用端子（３ｄ）を設けたことを特徴とする半導体装置
（３）が示されている。
【００１５】又、基板（１）に設けた開口部（１０）
と、前記基板の開口部（１０）内に取り付けられたソケ
ット（２）と、前記ソケット（２）内に組み付けられる
六つの平面を有する立方体形状の半導体装置（３）と、
前記半導体装置（３）の表面積が最も大きい第１の面
（３ａ）と、前記第１の面に対向して設けられ、前記第
１の面と面積の等しい第２の面（３ｂ）とで挟まれる第
３の面（３ｃ）に設けた前記半導体装置の信号の入出力
用端子（３ｄ）と、前記半導体装置の入出力用端子（３
ｄ）と前記基板（１）の開口部（１０）に露出する端子
部（１ｄ）とを接続するための前記ソケット（２）に設
けた接続手段（４０）とで構成したことを特徴とする半
導体装置の実装構造が示され、又、前記接続手段（４
０）は、前記半導体装置（３）の入出力用端子（３ｄ）
と前記ソケット（２）とを接続するための突起部（１
６）を設けた第１の接続板（１２）と、前記基板（１）
の端子部（１ｄ）と前記ソケット（２）とを接続するた
めの突起部（１６）を設けた第２の接続板（１１）と、
前記第１の接続板（１２）の突起部（１６）と前記第２
の接続板（１１）の突起部（１６）とを接続する接続部
材（１７）と、前記第１の接続板（１２）と前記第２の
接続板（１１）とが互いに離れる方向に付勢する弾性部
材（１３、１７）と、前記半導体装置（３）とソケット
（２）間に設けた第１の異方性導電性シート（１８Ａ）
と、前記基板（１）とソケット（２）間に設けた第２の
異方性導電性シート（１８）とで構成したことを特徴と
する半導体装置の実装構造が示されている。
と、前記基板の開口部（１０）内に取り付けられたソケ
ット（２）と、前記ソケット（２）内に組み付けられる
六つの平面を有する立方体形状の半導体装置（３）と、
前記半導体装置（３）の表面積が最も大きい第１の面
（３ａ）と、前記第１の面に対向して設けられ、前記第
１の面と面積の等しい第２の面（３ｂ）とで挟まれる第
３の面（３ｃ）に設けた前記半導体装置の信号の入出力
用端子（３ｄ）と、前記半導体装置の入出力用端子（３
ｄ）と前記基板（１）の開口部（１０）に露出する端子
部（１ｄ）とを接続するための前記ソケット（２）に設
けた接続手段（４０）とで構成したことを特徴とする半
導体装置の実装構造が示され、又、前記接続手段（４
０）は、前記半導体装置（３）の入出力用端子（３ｄ）
と前記ソケット（２）とを接続するための突起部（１
６）を設けた第１の接続板（１２）と、前記基板（１）
の端子部（１ｄ）と前記ソケット（２）とを接続するた
めの突起部（１６）を設けた第２の接続板（１１）と、
前記第１の接続板（１２）の突起部（１６）と前記第２
の接続板（１１）の突起部（１６）とを接続する接続部
材（１７）と、前記第１の接続板（１２）と前記第２の
接続板（１１）とが互いに離れる方向に付勢する弾性部
材（１３、１７）と、前記半導体装置（３）とソケット
（２）間に設けた第１の異方性導電性シート（１８Ａ）
と、前記基板（１）とソケット（２）間に設けた第２の
異方性導電性シート（１８）とで構成したことを特徴と
する半導体装置の実装構造が示されている。
【００１６】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００１７】図１には、本発明の第１の具体例の全体構
成の斜視図が示されている。
成の斜視図が示されている。
【００１８】基板（１）内にソケット（２）を実装し、
ソケット（２）内にＬＳＩ（３）を格納する。そして、
ヒートシンク（４）と底板（５）とで、ソケット（２）
及びＬＳＩ（３）を基板１に挟み込み、ネジ（６）で４
ヶ所を固定する。ＬＳＩ（３）の側面部（３ｃ）のピン
（３ｄ）と基板（１）に設けた開口部（１０）の端面
（１０ａ）に現れるパターン（１ｄ）とが、ソケット
（２）の側面部に設けた接続手段（４０）を経由して接
続され、信号の伝搬が行われる。
ソケット（２）内にＬＳＩ（３）を格納する。そして、
ヒートシンク（４）と底板（５）とで、ソケット（２）
及びＬＳＩ（３）を基板１に挟み込み、ネジ（６）で４
ヶ所を固定する。ＬＳＩ（３）の側面部（３ｃ）のピン
（３ｄ）と基板（１）に設けた開口部（１０）の端面
（１０ａ）に現れるパターン（１ｄ）とが、ソケット
（２）の側面部に設けた接続手段（４０）を経由して接
続され、信号の伝搬が行われる。
【００１９】図２は、図１のＡ−Ａ’断面図を示す。基
板（１）上に実装されたＬＳＩ（３）は、絶縁性を有す
る放熱スペーサ（９）により、図面下側方向にテンショ
ンがかけられ、固定されている。従って、発生した熱
は、放熱スペーサ（９）を介してヒートシンク（１０）
へと放熱される。
板（１）上に実装されたＬＳＩ（３）は、絶縁性を有す
る放熱スペーサ（９）により、図面下側方向にテンショ
ンがかけられ、固定されている。従って、発生した熱
は、放熱スペーサ（９）を介してヒートシンク（１０）
へと放熱される。
【００２０】図３は、図２のＢ領域についての詳細図で
ある。
ある。
【００２１】ソケット（２）の側面部に設けられた接続
板（１１）、（１２）は、ａ−ａ’に沿って伸縮自在で
あり、且つ、コイルバネ等の弾性部材（１３）により連
結され、常に、接続板（１１）、（１２）が互いに離反
する方向にテンションがかけられている。
板（１１）、（１２）は、ａ−ａ’に沿って伸縮自在で
あり、且つ、コイルバネ等の弾性部材（１３）により連
結され、常に、接続板（１１）、（１２）が互いに離反
する方向にテンションがかけられている。
【００２２】ソケット（２）の基板（１）側の接続板
（１１）とＬＳＩ（３）側の接続板（１２）の表面に
は、突起したピン（１６）がそれぞれ設けられ、接続板
（１１）のピン（１６）と接続板（１２）のピン（１
６）とを導電性バネ（１７）で接続している。この導電
性バネ（１７）は、接続板（１１）、（１２）がａ−
ａ’方向に伸縮した場合でも、確実に接続を確保するた
めに設けられたものであり、従って、伸縮性を有する。
（１１）とＬＳＩ（３）側の接続板（１２）の表面に
は、突起したピン（１６）がそれぞれ設けられ、接続板
（１１）のピン（１６）と接続板（１２）のピン（１
６）とを導電性バネ（１７）で接続している。この導電
性バネ（１７）は、接続板（１１）、（１２）がａ−
ａ’方向に伸縮した場合でも、確実に接続を確保するた
めに設けられたものであり、従って、伸縮性を有する。
【００２３】接続板（１１）と基板（１）の間、及び、
接続板（１２）とＬＳＩ（３）との間には、それぞれ電
気電導に指向性があり、且つ、弾力性を有する異方性導
電性シート（１８）、（１８Ａ）が、配設されている。
接続板（１２）とＬＳＩ（３）との間には、それぞれ電
気電導に指向性があり、且つ、弾力性を有する異方性導
電性シート（１８）、（１８Ａ）が、配設されている。
【００２４】図４は、異方性導電性シート（１８）の構
造を示している。異方性導電性シート（１８）は、絶縁
性が高く弾力性の強い絶縁材（１９）と、導電性が高い
繊維（２０）によって構成されている。絶縁材（１９）
中に繊維（２０）を高密度に混入し、ｂ−ｂ’方向にの
み導電性を示し、他方向に対しては絶縁性を示すように
する。この異方性導電性シート（１８）に、ピン（１
６）を押しつけることで、ピンと基板、ピンとＬＳＩ間
の接続を確実なものにする。
造を示している。異方性導電性シート（１８）は、絶縁
性が高く弾力性の強い絶縁材（１９）と、導電性が高い
繊維（２０）によって構成されている。絶縁材（１９）
中に繊維（２０）を高密度に混入し、ｂ−ｂ’方向にの
み導電性を示し、他方向に対しては絶縁性を示すように
する。この異方性導電性シート（１８）に、ピン（１
６）を押しつけることで、ピンと基板、ピンとＬＳＩ間
の接続を確実なものにする。
【００２５】図５は、接続板（１１）に配置されるピン
（１６）の配置方法を示している。基板（１）では、各
信号層、電源層、ＧＮＤ層等のパターン（２５）が、基
板（１）の端面（１０ａ）に現れるように作られてい
る。接続板（１１）には、ピン（１６）が数段に分かれ
て配置され、このピン（１６）の位置が、パターン（２
５）の位置と一致するように設計されている。従って、
ピン（１６）が、異方性導電性シート（１８）を介し
て、基板（１）のパターン（２５）と接続される。ＬＳ
Ｉ側の接続板（１２）についても、同様な構造を持ち、
ＬＳＩ（３）の側面（３ｃ）とソケット（２）のピン
（１６）とが接続される。そして、ソケット（２）の両
接続板（１１）、（１２）のピン（１６）、（１６）
は、導電性バネ（１７）により互いに接続され、ＬＳＩ
（３）の信号端子（３ｄ）と基板（１）のパターン（２
５）とが接続される。
（１６）の配置方法を示している。基板（１）では、各
信号層、電源層、ＧＮＤ層等のパターン（２５）が、基
板（１）の端面（１０ａ）に現れるように作られてい
る。接続板（１１）には、ピン（１６）が数段に分かれ
て配置され、このピン（１６）の位置が、パターン（２
５）の位置と一致するように設計されている。従って、
ピン（１６）が、異方性導電性シート（１８）を介し
て、基板（１）のパターン（２５）と接続される。ＬＳ
Ｉ側の接続板（１２）についても、同様な構造を持ち、
ＬＳＩ（３）の側面（３ｃ）とソケット（２）のピン
（１６）とが接続される。そして、ソケット（２）の両
接続板（１１）、（１２）のピン（１６）、（１６）
は、導電性バネ（１７）により互いに接続され、ＬＳＩ
（３）の信号端子（３ｄ）と基板（１）のパターン（２
５）とが接続される。
【００２６】（第２の具体例）図６は、本発明の第２の
具体例を示す断面図である。
具体例を示す断面図である。
【００２７】図６に示すように、通常、基板（２８）の
層構成は、電源層（２９）とＧＮＤ層（３０）とが隣接
した形で設計されている。この基板（２８）に対して、
電源に接続されるピンとＧＮＤに接続されるピンの間に
コンデンサ（３１）を挿入することにより、最短のリタ
ーンパスを形成し、数十〜数百ＭＨｚの帯域の放射電界
ノイズを大幅に減衰することが可能となる。また、基板
（２８）側に接続されるピンとＬＳＩ（３２）側に接続
されるピンを中継する導電性バネにインダクタンス（３
３）を持たせることにより、ローパスフィルタが形成さ
れ、ＬＳＩ（３２）への供給電流の整流化、数百ＭＨｚ
〜１ＧＨｚ超の帯域における放射電界ノイズの減衰効果
を持たせることが可能となる。
層構成は、電源層（２９）とＧＮＤ層（３０）とが隣接
した形で設計されている。この基板（２８）に対して、
電源に接続されるピンとＧＮＤに接続されるピンの間に
コンデンサ（３１）を挿入することにより、最短のリタ
ーンパスを形成し、数十〜数百ＭＨｚの帯域の放射電界
ノイズを大幅に減衰することが可能となる。また、基板
（２８）側に接続されるピンとＬＳＩ（３２）側に接続
されるピンを中継する導電性バネにインダクタンス（３
３）を持たせることにより、ローパスフィルタが形成さ
れ、ＬＳＩ（３２）への供給電流の整流化、数百ＭＨｚ
〜１ＧＨｚ超の帯域における放射電界ノイズの減衰効果
を持たせることが可能となる。
【００２８】
【発明の効果】本発明に係わる半導体装置とその実装構
造は、上述のように構成したので、以下のような効果を
奏する。
造は、上述のように構成したので、以下のような効果を
奏する。
【００２９】第１の効果は、ＬＳＩの信号数を大幅に増
加させることが可能になるということである。
加させることが可能になるということである。
【００３０】第２の効果は、ＬＳＩを基板内に実装する
ことにより、パッケージの厚さを薄くすることが可能と
なるということである。
ことにより、パッケージの厚さを薄くすることが可能と
なるということである。
【００３１】第３の効果は、放射電界ノイズを減少させ
ることが可能となるということである。その理由は、Ｌ
ＳＩをソケット内に実装することにより、上面及び底面
が、ＬＳＩを完全に覆い、ＬＳＩから直接放射される放
射電界ノイズを遮断するからである。
ることが可能となるということである。その理由は、Ｌ
ＳＩをソケット内に実装することにより、上面及び底面
が、ＬＳＩを完全に覆い、ＬＳＩから直接放射される放
射電界ノイズを遮断するからである。
【図１】本発明に係わる半導体装置とその実装構造の第
１の具体例を示す斜視図である。
１の具体例を示す斜視図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】図２のＢ部の断面図である。
【図４】異方性導電シートとピンとを示す図である。
【図５】基板と接続板のピン配置を示す図である。
【図６】本発明の第２の具体例を示す図である。
【図７】従来例を示す図である。
【図８】従来例を示す図である。
【図９】従来例を示す図である。
１ 基板 １ｄ 基板の端子 ２ ソケット ３ ＬＳＩ ３ｄ ＬＳＩの端子 ４ ヒートシンク ５ 底板 ６ ネジ １０ 開口部 １０ａ 開口部の端面 １１、１２ 接続板 １６ ピン １７ 導電性バネ １８Ａ、１８ 異方性導電シート ４０接続手段
Claims (6)
- 【請求項１】 六つの平面を有する立方体形状の半導体
装置の表面積が最も大きい第１の面と、前記第１の面に
対向して設けられ、前記第１の面と面積の等しい第２の
面とで挟まれる第３の面に、信号の入出力用端子を設け
たことを特徴とする半導体装置。 - 【請求項２】 前記第１の面と第２の面とで挟まれる第
３の面に、電源供給用端子を設けたことを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 基板に設けた開口部と、前記基板の開口
部内に取り付けられたソケットと、前記ソケット内に組
み付けられる六つの平面を有する立方体形状の半導体装
置と、前記半導体装置の表面積が最も大きい第１の面
と、前記第１の面に対向して設けられ、前記第１の面と
面積の等しい第２の面とで挟まれる第３の面に設けた前
記半導体装置の信号の入出力用端子と、前記半導体装置
の入出力用端子と前記基板の開口部に露出する端子部と
を接続するための前記ソケットに設けた接続手段とで構
成したことを特徴とする半導体装置の実装構造。 - 【請求項４】 前記接続手段は、前記半導体装置の入出
力用端子と前記ソケットとを接続するための突起部を設
けた第１の接続板と、前記基板の端子部と前記ソケット
とを接続するための突起部を設けた第２の接続板と、前
記第１の接続板の突起部と前記第２の接続板の突起部と
を接続する接続部材と、前記第１の接続板と前記第２の
接続板とが互いに離れる方向に付勢する弾性部材と、前
記半導体装置とソケット間に設けた第１の異方性導電性
シートと、前記基板とソケット間に設けた第２の異方性
導電性シートとで構成したことを特徴とする請求項３記
載の半導体装置の実装構造。 - 【請求項５】 前記弾性部材と前記接続部材とが、バネ
であることを特徴とする請求項４記載の半導体装置の実
装構造。 - 【請求項６】 前記弾性部材と前記接続部材とが、一体
に形成されたことを特徴とする請求項５記載の半導体装
置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123064A JP2002319651A (ja) | 2001-04-20 | 2001-04-20 | 半導体装置とその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123064A JP2002319651A (ja) | 2001-04-20 | 2001-04-20 | 半導体装置とその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002319651A true JP2002319651A (ja) | 2002-10-31 |
Family
ID=18972676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001123064A Pending JP2002319651A (ja) | 2001-04-20 | 2001-04-20 | 半導体装置とその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002319651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165988A (ja) * | 2010-02-11 | 2011-08-25 | Denso Corp | 半導体装置 |
| JP2013182974A (ja) * | 2012-03-01 | 2013-09-12 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
-
2001
- 2001-04-20 JP JP2001123064A patent/JP2002319651A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165988A (ja) * | 2010-02-11 | 2011-08-25 | Denso Corp | 半導体装置 |
| JP2013182974A (ja) * | 2012-03-01 | 2013-09-12 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335669B1 (en) | RF circuit module | |
| US6545871B1 (en) | Apparatus for providing heat dissipation for a circuit element | |
| US20080037238A1 (en) | Structure for electromagnetically shielding a substrate | |
| KR20060040727A (ko) | 열방출 전자장치 | |
| JPH1174427A (ja) | 回路素子の放熱構造 | |
| JP2006073651A (ja) | 半導体装置 | |
| EP1676473B1 (en) | Land grid array socket with diverse contacts | |
| US10861757B2 (en) | Electronic component with shield plate and shield plate of electronic component | |
| CN110167316A (zh) | 通信模块及该通信模块的安装结构 | |
| KR20050002659A (ko) | 혼성집적회로 | |
| JPH0680911B2 (ja) | 電子部品を搭載したプリント配線板の放熱構造 | |
| JP2006120996A (ja) | 回路モジュール | |
| JP2002319651A (ja) | 半導体装置とその実装構造 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| TW554649B (en) | Electronic apparatus having a plurality of printed board layers | |
| JPH05259670A (ja) | プリント配線板構造体 | |
| JP4163360B2 (ja) | パワーモジュール | |
| JP2007189062A (ja) | Ｈｐａパッケージ | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP2020025075A (ja) | モジュール | |
| CN113727523B (zh) | 一种半导体器件固定结构 | |
| JP3556810B2 (ja) | Ｉｃの実装方法 | |
| US5995371A (en) | Integrated dielectric substrate | |
| JPH03191554A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050621 |