JP2007189062A - Ｈｐａパッケージ - Google Patents

Abstract

【課題】 入力側内部整合回路と増幅回路の間で接続された金属ワイヤのインダクタンス成分を低減させて、広帯域で整合可能なＨＰＡパッケージを得る。
【解決手段】 フランジ１０１ａの中央部に増幅回路１０９を形成した台座１０１ｂを有する導電体基板１０１と、フランジ１０１ａに一方の面を当接させ、台座１０１ｂとの間に間隙１０４を有して台座１０１ｂの四囲を囲む開口部１０３ａを有した誘電体基板１０３を備えて、誘電体基板１０３の他方の面の開口部１０３ａの縁部に、入力側内部整合回路１０６とその両側に導電パッド１ａ，１ｂを形成し、導電パッド１ａ，１ｂから導電体基板１０１に導通するように、誘電体基板１０３にＶＩＡホール２ａ，２ｂを設け、また導電パッド１ａ，１ｂと台座１０１ｂの間を、金属ワイヤ１１３ａとの間隔が、金属ワイヤ１１３ａと導電体基板１０１の間隔の最大値より小さくなるようにして金属ワイヤ３ａ，３ｂを設けた。
【選択図】 図１

Description

この発明は、無線通信装置に搭載されるＲＦモジュールを構成するＨＰＡパッケージに関するもので、特にＨＰＡパッケージの信号線に生じるインダクタンス成分を低減させる技術に関するものである。

従来より、無線通信装置には、無線信号を送受信するためのＲＦモジュールが搭載されている。このＲＦモジュールは、主に送信側と受信側から構成されており、送信側は送信信号を増幅させるＨＰＡ（High Power Amplifier）パッケージを備えており、受信側は受信信号からノイズを除去するためのＬＮＡ（Low Noise Amplifier）パッケージを備えている。

このようなＲＦモジュールにおいて、送信側に設けられるＨＰＡパッケージとしては、放熱板及びグランドとなる金属部の一方の面の縁部に段差を設けて形成した凸部に、誘電体部の一方の面の縁部に段差を設けて形成した凹部を嵌合させ、誘電体部の他方の面には、半導体チップやチップコンデンサのマウント部と内部整合回路を形成し、このマウント部は誘電体に設けられたスルーホールを介して金属部に接地するとともに、半導体チップとチップコンデンサ及び内部整合回路の間をボンディングワイヤで接続しているものがある。（例えば、特許文献１参照）

特開平５−２１１２７７号公報（第２図）

しかしながら、特許文献１に記載されたＨＰＡパッケージにおいては、金属部に形成された凸部と誘電体部に形成された凹部が嵌合しているために、金属部及び誘電体部が、半導体チップの熱による金属部及び誘電体の伸縮の差を十分に吸収できない場合が考えられる。即ち、金属部の線膨張率が誘電体のそれより大きいために、半導体チップの熱により、金属部が誘電体より伸長するため、誘電体に過度の応力が加わることになる。

このような問題に対応するため、例えば図８及び図９に示すような、金属部と誘電体部が嵌合しない構成を有したＨＰＡパッケージが提供されている。

図８及び図９を参照して、このＨＰＡパッケージの構成及び動作について説明する。

図８は、このＨＰＡパッケージの構成を示す平面図である。図９は、図８のＨＰＡパッケージをＩＩＩ−ＩＩＩ方向から見た断面図である。

矩形のフランジ１０１ａの中央部に矩形の台座１０１ｂを備えた鉄などの導電体からなる導電体基板１０１には、フランジ１０１ａに一方の面が当接して、台座１０１ｂの四囲を囲むような開口部１０３ａを有したセラミックなどの誘電体からなる誘電体基板１０３が設けられている。この際、開口部１０３ａと台座１０１ｂの間には、異種材料である導電体と誘電体の間に生じる熱による伸長の影響を無くすために、間隙１０４を有している。

誘電体基板１０３の他方の面には、開口部１０３ａの一辺の縁部に、入力リード１０５に接続された入力側内部整合回路１０６が形成されている。また入力側内部整合回路１０６に対向する開口部１０３ａの一辺の縁部には、出力リード１０７に接続された出力側内部整合回路１０８が形成されている。

台座１０１ｂには、入力側内部整合回路１０６を介して入力される入力信号を増幅させる増幅回路１０９が載設されている。この増幅回路は、間隙１０４を隔てて入力側内部整合回路１０６に対向した台座１０１ｂの縁部にマウントされたＭＯＳ−Ｃ（Metal-Oxide Semiconductor Condenser）１１０と、間隙１０４を隔てて出力側内部整合回路１０８に対向した台座１０１ｂの縁部に、マウントされたＦＥＴ（Field Effect Transistor）１１１と、このＦＥＴ１１１を挟んだ両側にチップコンデンサ１１２ａ及び１１２ｂがマウントされて構成されている。

そして、入力側内部整合回路１０６，増幅回路１０９及び出力側内部整合回路１０８は、それぞれ金属ワイヤ１１３ａ，１１３ｂ及び１１３ｃにより接続されている。具体的には、入力側内部整合回路１０６と増幅回路１０９を構成するＭＯＳ−Ｃ１１０の間は金属ワイヤ１１３ａにより、出力側内部整合回路１０８と増幅回路１０９を構成するＦＥＴ１１１の間は金属ワイヤ１１３ｂにより、出力側内部整合回路１０８と増幅回路１０９を構成するチップコンデンサ１１２ａ及び１１２ｂの間は金属ワイヤ１１３ｃにより接続されている。また増幅回路１０９を構成しているＭＯＳ−Ｃ１１０とＦＥＴ１１１の間は金属ワイヤ１１３ｄにより接続されている。

なお符号１１４は、入力側内部整合回路１０６，増幅回路１０９及び出力側内部整合回路１０８を塵や埃などから保護するための保護カバーである。

このように構成されているＨＰＡパッケージの動作は次の通りである。

入力リード１０５から入力された送信信号は、入力側内部整合回路１０６でインピーダンス整合された後、増幅回路１０９に入力される。増幅回路１０９では、インピーダンス整合された送信信号は、ＭＯＳ−Ｃ１１０を介してＦＥＴ１１１にゲート信号として入力され、所定の増幅率でもって増幅される。そして増幅された送信信号は、チップコンデンサ１１２ａ及び１１２ｂを介して出力側内部整合回路１０８に入力され、インピーダンス整合された後、出力リード１０７から出力される。

従来のＨＰＡパッケージは上記のように構成されているので、特に入力側内部整合回路１０６と増幅回路１０９の間で接続された金属ワイヤ１１３ａにおいて、図９中にＸとして示しているように、間隙１０４に位置する金属ワイヤ１１３ａと誘電体基板１０１のフランジ１０１ａの間隔が広くなってしまう。このために金属ワイヤ１１３ａのインダクタンス成分が大きくなり、それにより入力側内部整合回路１０６のＱ値が大きくなるために、広帯域に整合を取るために設けられた入力側内部整合回路１０６の整合範囲が狭くなるという問題があった。なおＱ値は、共振回路のＱと言われているもので、共振特性の鋭さを表す量であり、Ｑ値が大きいと共振する周波数帯が狭くなるため整合範囲が狭くなり、反対にＱ値が小さいと共振する周波数帯が広くなるため整合範囲は広くなる。

この発明は、上記の問題点を解消するためになされたもので、ＨＰＡパッケージに、入力側内部整合回路１０６と増幅回路１０９の間で接続された金属ワイヤ１１３ａのインダクタンス成分を低減可能な構成を具備して、入力側内部整合回路１０６のＱ値を小さくして、広帯域で整合をとることが可能なＨＰＡパッケージを提供することを目的とする。

この発明に係るＨＰＡパッケージは、矩形のフランジの中央部に矩形の台座を有した導電体基板と、このフランジに一方の面が当接して、前記台座との間に間隙を有して前記台座の四囲を囲む開口部を有した誘電体基板とを備えて、台座には入力信号を増幅させる増幅回路を形成し、誘電体基板の他方の面には開口部の縁部に対向して入力側内部整合回路と出力側内部整合回路を形成し、入力側内部整合回路と増幅回路の間並びに増幅回路と出力側内部整合回路の間を金属ワイヤで接続し、入力側内部整合回路を挟んだ両側の開口部の縁部に導電体基板との導通部を備えた導電パッドをそれぞれ形成し、これらの導電パッドと導電体基板の台座をそれぞれ接続する導通部材を、入力側内部整合回路と増幅回路の間に接続した金属ワイヤと導電体基板のフランジとの間隔の最大値より小さくなるようにして構成したものである。

この発明によれば、入力側内部整合回路を挟んだ両側の開口部の縁部に導電体基板との導通部を備えた導電パッドをそれぞれ形成し、これらの導電パッドと導電体基板の台座をそれぞれ接続する導通部材を、入力側内部整合回路と増幅回路の間に接続した金属ワイヤと導電体基板のフランジとの間隔の最大値より小さくなるようにして構成したので、金属ワイヤのインダクタンス成分が低減され、入力側内部整合回路のＱ値が小さくなるので、広帯域で整合をとることが可能なＨＰＡパッケージが得られる効果がある。

実施の形態１
この発明の実施の形態１について、図１から図３を参照して説明する。

図１は、この発明の実施の形態１に係るＨＰＡパッケージの構成を示す平面図である。図２は、図１のＨＰＡパッケージをＩ−Ｉ方向から見た断面図である。また図３は、図１に示すＨＰＡパッケージの等価回路を示す説明図である。

図１及び図２において、従来のＨＰＡパッケージの構成を示した図８及び図９と相違する点は、入力側内部整合回路１０６が形成されている開口部１０３ａの縁部において、入力側内部整合回路１０６を挟んだ両側に導電パッド１ａ及び１ｂを形成し、この導電パッド１ａ及び１ｂから、グランドとなる導電体基板１０１に導通するように、誘電体基板１０３に、導通部として電気導通穴であるＶＩＡホール２ａ及び２ｂを設け、加えて導電パッド１ａ及び１ｂと台座１０１ｂの間を、導通部材である金属ワイヤ３ａ及び３ｂで接続したことである。この際、金属ワイヤ３ａ及び３ｂは、金属ワイヤ１１３ａに沿った方向に設け、金属ワイヤ３ａ及び３ｂと金属ワイヤ１１３ａの間隔（図１に示す間隔Ｙ）が、導電体基板１０１と金属ワイヤ１１３ａの間隔（図２に示す間隔Ｘ）の最大値（図２における間隙１０４の位置に相当）より小さくなるようにして設けている。これにより、グランドとなる金属ワイヤ３ａ及び３ｂ、金属ワイヤ３ａ及び３ｂの間に設けられた信号線となる金属ワイヤ１１３ａでもって、所謂ＧＳＧ（GND-Signal-GND）を構成する。

その他の構成については、図８及び図９に示した従来のＨＰＡパッケージの構成と同じであるため、同一符号を付し、ここでの説明は省略する。

次に動作について図１から図３を参照して説明する。

入力リード１０５から入力された送信信号は、入力側内部整合回路１０６でインピーダンス整合され、増幅回路１０９に入力される。増幅回路１０９では、インピーダンス整合された送信信号がＭＯＳ−Ｃ１１０を介してＦＥＴ１１１にゲート信号として入力され、所定の増幅率でもって増幅される。そして増幅された送信信号は、チップコンデンサ１１２ａ及び１１２ｂを介して出力側内部整合回路１０８に入力され、インピーダンス整合された後、出力リード１０７に出力される。以上の点については従来と同じ動作である。

この時の動作において、信号線である金属ワイヤ１１３ａとグランドである金属ワイヤ３ａ及び３ｂの間隔（図１に示す間隔Ｙ）が、グランドとなる導電体基板１０１のフランジ１０１ａと信号線となる金属ワイヤ１１３ａの間隔（図２に示す間隔Ｘ）の最大値（図２においては、間隙１０４の位置に相当）より小さくなるようにして金属ワイヤ３ａ及び３ｂを設けているので、金属ワイヤ１１３ａが有するインダクタンス成分が低減される。これにより、入力側内部整合回路１０６のＱ値が小さくなるため、広範囲に整合をとることが可能となる。

この実施の形態１によれば、入力側内部整合回路１０６が形成された誘電体基板１０３の開口部１０３ａの縁部において、入力側内部整合回路１０６を挟んだ両側に導電パッド１ａ及び１ｂを形成し、この導電パッド１ａ及び１ｂから、グランドとなる導電体基板１０１に導通するように、誘電体基板１０３に導通部として電気導通穴であるＶＩＡホール２ａ及び２ｂを設け、加えて導電パッド１ａ及び１ｂと台座１０１ｂの間を、金属ワイヤ１１３ａとの間隔が、金属ワイヤ１１３ａと導電体基板１０１の間隔の最大値より小さくなるように金属ワイヤ３ａ及び３ｂを設けて構成したので、金属ワイヤ１１３ａのインダクタンス成分が低減され、入力側内部整合回路１０６のＱ値が小さくなるので、広帯域で整合をとることが可能なＨＰＡパッケージが得られる効果がある。

なお実施の形態１によれば、導電パッド１ａ及び１ｂと台座１０１ｂの間を、それぞれ導通部材である１本の金属ワイヤ３ａ及び３ｂで接続したものを示したが、要は金属ワイヤ１１３ａと金属ワイヤ３ａ及び３ｂの間隔が、金属ワイヤ１１３ａと導電体基板１０１の間隔の最大値より小さくなるようにして、金属ワイヤ３ａ及び３ｂを設けていればよく、導通部材は、例えば図４に示すように、金属ワイヤ３ａ及び３ｂを複数本（図４においては、一例として２本の場合を図示）にしてもよく、また図５に示すように金属リボン５ａ及び５ｂを用いてもよい。

さらに実施の形態１によれば、導通部としてＶＩＡホール２ａ及び２ｂを設けて、導電パッド１ａ及び１ｂと導電体基板１０１を導通させたものを示したが、導通部としては導電パッド１ａ及び１ｂと導電体基板１０１の間が導通していればよく、例えばＶＩＡホール２ａ及び２ｂを使用せず、導電パッド１ａ及び１ｂを、開口部１０３ａを経て誘電体基板１０３と導電体基板１０１のフランジ１０１ａの当接面まで延伸させて形成してもよい。

実施の形態２
実施の形態１によれば、信号線である金属ワイヤ１１３ａのインダクタンス成分を低減し、入力側内部整合回路１０６のＱ値を小さくして、入力側内部整合回路１０６の整合範囲を広くする構成のものを示したが、この発明に係るＨＰＡパッケージは出力側にも内部整合回路を有しているため、出力側においてもＱ値が大きくなり、整合範囲が狭くなる場合も考えられる。これに対応するため、実施の形態１に示した構成を出力側内部整合回路１０８側に設けてもよい。以下、この実施の形態について説明する。

図６は、この発明の実施の形態２に係るＨＰＡパッケージの構成を示す平面図である。図７は、図６のＨＰＡパッケージをＩＩ−ＩＩ方向から見た断面図である。

図６及び図７において、実施の形態１の図１及び図２と相違する点は、出力側内部整合回路１０８が形成されている開口部１０３ａの縁部において、出力側内部整合回路１０８を挟んだ両側に導電パッド６ａ及び６ｂを形成し、この導電パッド６ａ及び６ｂから、グランドとなる導電体基板１０１に導通するように、誘電体基板１０３に、導通部として電気導通穴であるＶＩＡホール７ａ及び７ｂを設け、加えて導電パッド７ａ及び７ｂと台座１０１ｂの間を、導通部材である金属ワイヤ８ａ及び８ｂで接続したことである。この際、金属ワイヤ８ａ及び８ｂは、金属ワイヤ１１３ｂに沿った方向に設け、金属ワイヤ８ａ及び８ｂと金属ワイヤ１１３ｂの間隔（図６に示す間隔Ｙ）が、導電体基板１０１と金属ワイヤ１１３ｂの間隔（図８に示す間隔Ｘ）の最大値（図８における空隙１０４の位置に相当）より小さくなるようにして設けている。これにより、グランドとなる金属ワイヤ８ａ及び８ｂ、金属ワイヤ８ａ及び８ｂの間に設けられた信号線となる金属ワイヤ１１３ｂでもって、所謂ＧＳＧ（GND-Signal-GND）を構成する。

その他の構成については、図１及び図２に示した実施の形態１の構成と同じであるため、同一符号を付し、ここでの説明は省略する。

次に動作について図６及び図７を参照して説明する。

図６及び図７に示した構成において、実施の形態１と動作が相違する点は、信号線である金属ワイヤ１１３ｂとグランドとなる金属ワイヤ８ａ及び８ｂの間隔（図６に示す間隔Ｙ）が、図８において間隔Ｘとして示しているグランドとなる導電体基板１０１のフランジ１０１ａと信号線となる金属ワイヤ１１３ｂの間隔（図６に示す間隔Ｘ）の最大値（図７においては、間隙１０４の位置に相当）より小さくなるようにして金属ワイヤ８ａ及び８ｂを設けているので、出力側内部整合回路１０８と増幅回路１０９の間に接続した金属ワイヤ１１３ｂが有するインダクタンス成分が低減されることである。これにより、出力側内部整合回路１０８のＱ値が小さくなるため、広範囲に整合をとることが可能となる。その他の動作については実施の形態１と同じである。

実施の形態２によれば、実施の形態１に示した構成に加えて、出力側内部整合回路１０８が形成された誘電体基板１０３の開口部１０３ａの縁部において、出力側内部整合回路１０８を挟んだ両側に導電パッド６ａ及び６ｂを形成し、この導電パッド６ａ及び６ｂから、グランドとなる導電体基板１０１に導通するように、誘電体基板１０３に導通部として電気導通穴であるＶＩＡホール７ａ及び７ｂを設け、加えて導電パッド６ａ及び６ｂと台座１０１ｂの間を、金属ワイヤ１１３ｂとの間隔が、金属ワイヤ１１３ｂと導電体基板１０１の間隔の最大値より小さくなるように金属ワイヤ８ａ及び８ｂを設けて構成したので、金属ワイヤ１１３ｂのインダクタンス成分が低減され、出力側内部整合回路１０８のＱ値が小さくなるので、広帯域で整合をとることが可能なＨＰＡパッケージが得られる効果がある。

なお実施の形態２によれば、導電パッド６ａ及び６ｂと台座１０１ｂの間を、それぞれ導通部材である１本の金属ワイヤ８ａ及び８ｂで接続したものを示したが、要は金属ワイヤ１１３ｂと金属ワイヤ８ａ及び８ｂの間隔が、金属ワイヤ１１３ｂと導電体基板１０１の間隔の最大値より小さくなるようにして、金属ワイヤ８ａ及び８ｂを設けていればよく、導通部材は、例えば実施の形態１の図４で示したのと同様に、金属ワイヤ８ａ及び８ｂを複数本にしてもよく、また図５で示したのと同様に金属リボンを用いてもよい。

さらに実施の形態２によれば、導通部としてＶＩＡホール７ａ及び７ｂを設けて、導電パッド６ａ及び６ｂと導電体基板１０１を導通させたものを示したが、導通部としては導電パッド６ａ及び６ｂと導電体基板１０１の間が導通していればよく、例えばＶＩＡホール７ａ及び７ｂを使用せず、導電パッド６ａ及び６ｂを、開口部１０３ａを経て誘電体基板１０３と導電体基板１０１のフランジ１０１ａの当接面まで延伸させて形成してもよい。

また実施の形態１及び２によれば、導電体基板１０１を構成するフランジ１０１ａ及び台座１０１ｂ並びに誘電体基板１０３及びこの誘電体基板１０３に設けられた開口部１０３ａとして矩形形状のものを示したが、これはあくまで一例を示したものであり、特に形状を限定するものでは無い。例えば方形，円形，楕円形等の適当な形状においても適用可能である。

さらに実施の形態１及び２によれば、誘電体基板１０３の開口部１０３ａの縁部に、対向して入力側内部整合回路１０６と出力側内部整合回路１０８を設けたものを示したが、これもあくまで一例を示したものであり、特に対向して設ける必要も無い。

この発明の実施の形態１に係るＨＰＡパッケージの構成を示す平面図である。 この発明の実施の形態１に係るＨＰＡパッケージをＩ−Ｉ方向から見た断面図である。 この発明の実施の形態１に係るＨＰＡパッケージの等価回路を示した説明図である。 この発明の実施の形態１に係るＨＰＡパッケージの他の構成例を示す平面図である。 この発明の実施の形態１に係るＨＰＡパッケージの他の構成例を示す平面図である。 この発明の実施の形態２に係るＨＰＡパッケージの構成を示す平面図である。 この発明の実施の形態２に係るＨＰＡパッケージをＩＩ−ＩＩ方向から見た断面図である。 従来のＨＰＡパッケージの構成を示す平面図である。 従来のＨＰＡパッケージをＩＩＩ−ＩＩＩ方向から見た断面図である。

符号の説明

１ａ，１ｂ 導電パッド、２ａ，２ｂ ＶＩＡホール、３ａ，３ｂ 金属ワイヤ、１０１ 導電体基板、１０１ａ フランジ、１０１ｂ 台座、１０３ 誘電体基板、１０３ａ 開口部、１０４ 間隙、１０５ 入力リード、１０６ 入力側内部整合回路、１０７ 出力リード、１０８ 出力側内部整合回路、１０９ 増幅回路、１１０ ＭＯＳ−Ｃ、１１１ ＦＥＴ、１１２ａ，１１２ｂ チップコンデンサ、１１３ａ，１１３ｂ，１１３ｃ，１１３ｄ 金属ワイヤ、１１４ 保護カバー

Claims (6)

1. フランジの中央部に台座を有した導電体基板と、
   前記台座に載設された増幅回路と、
   前記フランジに一方の面が当接され、前記台座との間に間隙を有して前記台座の四囲を囲む開口部を有した誘電体基板と、
   前記誘電体基板の他方の面の前記開口部の縁部に、それぞれ形成された入力側内部整合回路及び出力側内部整合回路と
   前記入力側内部整合回路と前記増幅回路の間及び前記増幅回路と前記出力側内部整合回路の間にそれぞれ接続された金属ワイヤと、
   前記導電体基板との導通部を有して前記入力側内部整合回路を挟んだ両側の前記縁部に形成された導電パッドと、
   前記入力側内部整合回路と前記増幅回路の間に接続された前記金属ワイヤと前記導電体基板との間隔の最大値より小さくなるように、前記導電パッドと前記導電体基板の前記台座をそれぞれ接続した導通部材、
   を備えたことを特徴とするＨＰＡパッケージ。
2. 導通部は、前記誘電体基板に設けられた電気導通穴であるＶＩＡホールであることを特徴とする請求項１に記載のＨＰＡパッケージ。
3. 導通部材は、金属ワイヤ又は金属リボンであることを特徴とする請求項１又は２のいずれか１項に記載のＨＰＡパッケージ。
4. 請求項１に記載のＨＰＡパッケージは、
   更に前記導電体基板との導通部を有して前記出力側内部整合回路を挟んだ両側の前記縁部に形成された導電パッドと、
   前記出力側内部整合回路と前記増幅回路の間に接続された前記金属ワイヤと前記導電体基板との間隔の最大値より小さくなるように、前記出力側内部整合回路を挟んだ両側の前記縁部に形成された前記導電パッドと前記導電体基板の前記台座をそれぞれ接続した導通部材、
   を備えたことを特徴とするＨＰＡパッケージ。
5. 入力側内部整合回路を挟んだ両側に形成された前記導電パッドが有する前記導通部並びに前記出力側内部整合回路を挟んだ両側に形成された前記導電パッドが有する前記導通部は、共に前記誘電体基板に設けられた電気導通穴であるＶＩＡホールであることを特徴とする請求項４に記載のＨＰＡパッケージ。
6. 入力側内部整合回路を挟んだ両側に形成された前記導電パッドと前記台座をそれぞれ接続した前記導通部材並びに前記出力側内部整合回路を挟んだ両側に形成された前記導電パッドと前記台座をそれぞれ接続した前記導通部材は、共に金属ワイヤ又は金属リボンであることを特徴とする請求項４又は５のいずれか１項に記載のＨＰＡパッケージ。
   
   

Images