JP2002314417A - 出力用増幅回路の出力誤差低減方法 - Google Patents

Abstract

(57)【要約】 【課題】 高分解能で出力を連続的に変化させると共
に、出力誤差を容易に取り除くことができる出力用増幅
回路の出力誤差低減方法を提供する。 【解決手段】 デジタル信号をＤ／Ａ変換してアナログ
信号とした後に増幅した信号から増幅時の誤差を取り除
く出力用増幅回路の出力誤差低減方法であって、基準と
なるデジタル信号ＲをＤ／Ａ変換器２によりＤ／Ａ変換
した後に出力用増幅回路３により増幅してアナログ信号
とし、このアナログ信号をＡ／Ｄ変換器４によりＡ／Ｄ
変換してデジタル信号Ｍを取得し、このデジタル信号Ｍ
とデジタル信号Ｒとから補正値αを算出し、この補正値
αを記憶しておき、通常の信号出力時には補正値αを用
いてＤ／Ａ変換器２に入力されるデジタル信号を補正
し、出力用増幅回路３の出力信号から増幅時の誤差を取
り除く。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、計測用機器などに
用いられるＤ／Ａ変換器に接続する出力用増幅回路で生
じる出力誤差を取り除く出力用増幅回路の出力誤差低減
方法に関する。

【０００２】

【従来の技術】従来、Ｄ／Ａ変換器に接続する出力用増
幅回路で生じる出力誤差を取り除くための回路構成とし
ては、Ｄ／Ａ変換器と出力用増幅回路の間に可変抵抗な
どからなる調整回路を設けたものが知られている。

【０００３】そして、基準信号となるデジタル信号をＤ
／Ａ変換器に入力し、出力用増幅回路の出力信号が基準
信号のデジタル信号に対応する規定値になるように調整
回路の可変抵抗を調整している。

【０００４】

【発明が解決しようとする課題】しかし、実際の調整作
業においては、計測用機器の表示器が示す表示値を確認
しながら、可変抵抗を調整して表示値を規定値に近づけ
ていく作業を必要とするため、作業効率が悪かった。ま
た、精度の向上には限界があった。

【０００５】本発明は、従来の技術が有するこのような
問題点に鑑みてなされたものであり、その目的とすると
ころは、高分解能で出力を連続的に変化させると共に、
出力誤差を容易に取り除くことができる出力用増幅回路
の出力誤差低減方法を提供しようとするものである。

【０００６】

【課題を解決するための手段】上記課題を解決すべく請
求項１に係る発明は、デジタル信号をＤ／Ａ変換してア
ナログ信号とした後に増幅した信号から増幅時の誤差を
取り除く出力用増幅回路の出力誤差低減方法であって、
基準となるデジタル信号ＲをＤ／Ａ変換器によりＤ／Ａ
変換した後に出力用増幅回路により増幅してアナログ信
号とし、このアナログ信号をＡ／Ｄ変換器によりＡ／Ｄ
変換してデジタル信号Ｍを取得し、このデジタル信号Ｍ
とデジタル信号Ｒとから補正値αを算出し、この補正値
αを記憶しておき、通常の信号出力時には補正値αを用
いてＤ／Ａ変換器に入力されるデジタル信号を補正し、
出力用増幅回路の出力信号から増幅時の誤差を取り除く
ものである。

【０００７】請求項２に係る発明は、デジタル信号をＤ
／Ａ変換してアナログ信号とした後に増幅した信号から
増幅時の誤差を取り除く出力用増幅回路の出力誤差低減
方法であって、基準となるデジタル信号ＹをＤ／Ａ変換
器によりＤ／Ａ変換した後に出力用増幅回路により増幅
してアナログ信号とし、このアナログ信号を前記Ｄ／Ａ
変換器の分解能よりも低い分解能のＡ／Ｄ変換器により
Ａ／Ｄ変換してデジタル信号Ａを取得し、このデジタル
信号Ａをデジタル信号Ｙにとって理想的なＡ／Ｄ変換器
の出力信号であるデジタル信号Ｂと比較し、デジタル信
号Ａとデジタル信号Ｂが等しくない場合には、Ａ／Ｄ変
換器の出力信号がデジタル信号Ｂに等しくなるまでデジ
タル信号Ｙから最小分解能分ずつ減算又は加算したデジ
タル信号Ｙ１をＤ／Ａ変換器２に入力し、次いでＡ／Ｄ
変換器の出力信号がデジタル信号Ｂに等しくなったらＡ
／Ｄ変換器の出力信号が最小分解能分だけ変化するま
で、デジタル信号Ｙから最小分解能分ずつ減算又は加算
したデジタル信号Ｙ１をＤ／Ａ変換器２に入力し、その
時のデジタル信号Ｙ１とデジタル信号Ｙから補正値βを
算出し、この補正値βを記憶しておき、通常の信号出力
時には補正値βを用いてＤ／Ａ変換器に入力されるデジ
タル信号を補正し、出力用増幅回路の出力信号から増幅
時の誤差を取り除くものである。

【０００８】

【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明する。ここで、図１は本発明に係る
出力用増幅回路の出力誤差低減方法の第１の発明の実施
の形態における回路構成図、図２は補正値αの取得手順
を示すフローチャート、図３は本発明に係る出力用増幅
回路の出力誤差低減方法の第２の発明の実施の形態にお
ける回路構成図、図４は本発明の概念説明図、図５は補
正値βの説明図、図６乃至図８は補正値βの取得手順を
示すフローチャートである。

【０００９】本発明に係る出力用増幅回路の出力誤差低
減方法の第１の発明の実施の形態を実施する回路構成
は、図１に示すように、デジタル信号を出力する処理器
１と、処理器１が出力するデジタル信号をＤ／Ａ変換す
るＤ／Ａ変換器２と、Ｄ／Ａ変換器２が出力するアナロ
グ信号を所定の増幅率で増幅する出力用増幅回路３と、
出力用増幅回路３が出力するアナログ信号をＡ／Ｄ変換
して処理器１にデジタル信号をフィードバックするＡ／
Ｄ変換器４を備えている。処理器１は、基準信号発生
部、演算部、比較部、制御部、メモリなどを備えてい
る。

【００１０】また、第１の発明の実施の形態において
は、Ｄ／Ａ変換器２の分解能とＡ／Ｄ変換器４の分解能
は、同じ分解能（例えば、１６ビット）に設定してい
る。

【００１１】以上のように構成した回路において実施す
る本発明に係る出力用増幅回路の出力誤差低減方法の第
１の発明の実施の形態について、図２に示すフローチャ
ートにより説明する。補正値αの取得作業は、先ずステ
ップＳＰ１において、処理器１が基準信号であるデジタ
ル信号ＲをＤ／Ａ変換器２に出力する。

【００１２】ステップＳＰ２において、デジタル信号Ｒ
はＤ／Ａ変換器２によりＤ／Ａ変換され、出力用増幅回
路３により所定の増幅率で増幅され、更にＡ／Ｄ変換器
４によりＡ／Ｄ変換され、デジタル信号Ｍとして処理器
１が取得する。そして、ステップＳＰ３において、デジ
タル信号Ｍを記憶する。

【００１３】ステップＳＰ４において、デジタル信号Ｒ
とデジタル信号Ｍを比較してデジタル信号Ｒとデジタル
信号Ｍとから補正値α（＝Ｍ−Ｒ）を算出する。ここ
で、Ｄ／Ａ変換器２とＡ／Ｄ変換器４は同じ分解能（例
えば、１６ビット）を有するので、デジタル信号Ｍとデ
ジタル信号Ｒは最小分解能（最小桁のビット：ＬＳＢ）
が１対１に対応する。従って、デジタル信号Ｍとデジタ
ル信号Ｒとの差である補正値αは、出力用増幅回路３で
生じる誤差ｅに相当することになる。ステップＳＰ５に
おいて、補正値αをメモリに記憶して補正値αの取得作
業は終了する。

【００１４】そして、通常の信号出力時において、出力
用増幅回路３の出力信号から増幅時の誤差ｅを取り除く
には、メモリから補正値αを読み出し、処理器１が出力
するデジタル信号を予め補正値αで補正してＤ／Ａ変換
器２に入力する。そうれば、出力用増幅回路３の出力信
号から増幅時の誤差ｅを取り除くことができる。

【００１５】次に、本発明に係る出力用増幅回路の出力
誤差低減方法の第２の発明の実施の形態における回路構
成は、図３に示すように、デジタル信号を出力する処理
器１と、処理器１が出力するデジタル信号をＤ／Ａ変換
するＤ／Ａ変換器２と、Ｄ／Ａ変換器２が出力するアナ
ログ信号を所定の増幅率で増幅する出力用増幅回路３
と、出力用増幅回路３が出力するアナログ信号をＡ／Ｄ
変換して処理器１にデジタル信号をフィードバックする
Ａ／Ｄ変換器５を備えている。Ａ／Ｄ変換器５以外は、
図１に示す回路構成と同様である。Ａ／Ｄ変換器５の分
解能は、Ｄ／Ａ変換器２の分解能よりも低く設定してい
る。

【００１６】Ａ／Ｄ変換器５の分解能を、Ｄ／Ａ変換器
２の分解能よりも低く設定した場合における補正値βの
取得方法について、図４と図５により説明する。図４に
示すように、Ｄ／Ａ変換器２の分解能を１６ビット、Ａ
／Ｄ変換器５の分解能を８ビットとする。従って、Ｄ／
Ａ変換器２は、Ａ／Ｄ変換器５の２５６倍の分解能を有
するので、例えばＤ／Ａ変換器２の（３ＦＦＦ）〜（３
Ｆ００）がＡ／Ｄ変換器５の（３Ｆ）に対応することに
なる。

【００１７】なお、図４に示す手法１，２，３，４は、
基準となるデジタル信号Ｙ又はデジタル信号Ｙから最小
分解能分ずつ減算又は加算したデジタル信号Ｙ１をＤ／
Ａ変換器２に入力した時に、Ａ／Ｄ変換器５から出力さ
れるデジタル信号の推移を表している。

【００１８】先ず、基準信号であるデジタル信号Ｙを
（３ＦＦＦ）とし、その時のＡ／Ｄ変換器５から出力さ
れるデジタル信号Ａの大きさについては、出力用増幅回
路３で誤差ｅが生じることを前提にすると、（１）デジ
タル信号Ｂの大きさに等しい場合（Ａ＝Ｂ：Ａ＝（３
Ｆ））、（２）デジタル信号Ｂより大きい場合（Ａ＞
Ｂ：例えばＡ＝（４０））、（３）デジタル信号Ｂより
小さい場合（Ａ＜Ｂ：例えばＡ＝（３Ｅ））の３通りあ
る。ここで、デジタル信号Ｂとは、デジタル信号ＹをＤ
／Ａ変換器２に入力した時、出力用増幅回路３で誤差ｅ
が生じない場合のＡ／Ｄ変換器５から出力されるデジタ
ル信号をいう。

【００１９】デジタル信号Ａの大きさがデジタル信号Ｂ
の大きさに等しい場合（Ａ＝Ｂ）には、手法１に示すよ
うに、Ａ／Ｄ変換器５の出力信号が（３Ｆ）から（３
Ｅ）に変化するまで、デジタル信号Ｙ（３ＦＦＦ）から
最小分解能分ずつ減算したデジタル信号Ｙ１をＤ／Ａ変
換器２に入力する。

【００２０】例えば、デジタル信号Ｙ１が（３ＦＦＣ）
になって、Ａ／Ｄ変換器５の出力信号が（３Ｆ）から
（３Ｅ）になったら、デジタル信号Ｙ１を１ビット手前
の（３ＦＦＤ）に１ビットだけ加算して戻す。すると、
図５に示すように、デジタル信号Ｙの大きさ（３ＦＦ
Ｆ）とデジタル信号Ｙ１の大きさ（３ＦＦＤ）の差が出
力用増幅回路３の誤差ｅに相当し、補正値βが求まる。
なお、デジタル信号Ａの大きさがデジタル信号Ｂの大き
さより大きい場合（Ａ＞Ｂ：例えばＡ＝（４０））にお
いても、同様な手法で補正値βを求めることができる。

【００２１】次に、デジタル信号Ａの大きさがデジタル
信号Ｂの大きさより大きい場合（Ａ＞Ｂ：例えばＡ＝
（４０））には、手法２に示すように、Ａ／Ｄ変換器５
の出力信号が（４０）から（３Ｆ）に変化するまで、デ
ジタル信号Ｙ（３ＦＦＦ）から最小分解能分×２５６だ
け減算したデジタル信号Ｙ１をＤ／Ａ変換器２に入力す
る。Ａ／Ｄ変換器５の出力信号が（４０）から（３Ｆ）
に変化したら、手法１と同様にして補正値βを求める。

【００２２】更に、デジタル信号Ａの大きさがデジタル
信号Ｂの大きさより小さい場合（Ａ＜Ｂ：例えばＡ＝
（３Ｅ））には、手法３に示すように、Ａ／Ｄ変換器５
の出力信号が（３Ｅ）から（３Ｆ）に変化するまで、デ
ジタル信号Ｙ（３ＦＦＦ）から最小分解能分×２５６だ
け加算したデジタル信号Ｙ１をＤ／Ａ変換器２に入力
し、Ａ／Ｄ変換器５の出力信号が（３Ｅ）から（３Ｆ）
になったら、手法１と同様にして補正値βを求める。

【００２３】また、デジタル信号Ａの大きさがデジタル
信号Ｂの大きさより小さい場合（Ａ＜Ｂ：例えばＡ＝
（３Ｅ））には、手法４に示すように、デジタル信号Ｙ
（３ＦＦＦ）から最小分解能分ずつ加算し続け、Ａ／Ｄ
変換器５の出力信号が（３Ｅ）から（３Ｆ）に変化した
時のＤ／Ａ変換器２の出力信号をデジタル信号Ｙ１とし
て、図５に示すように、補正値βを求めることもでき
る。

【００２４】以上のように構成した本発明に係る出力用
増幅回路の出力誤差低減方法の第２の発明の実施の形態
における補正値βの取得作業ついて、図６乃至図８に示
すフローチャートにより説明する。先ず、図６に示すフ
ローチャートについて説明する。これは、図４に示す手
法１、手法２及び手法３を用いた場合である。

【００２５】補正値βの取得作業は、先ずステップＳＰ
１１において、処理器１が基準信号であるデジタル信号
ＹをＤ／Ａ変換器２に出力する。ステップＳＰ１２にお
いて、デジタル信号ＹがＤ／Ａ変換器２によりＤ／Ａ変
換され、出力用増幅回路３により所定の増幅率で増幅さ
れ、更にＡ／Ｄ変換器５によりＡ／Ｄ変換され、デジタ
ル信号Ａとして処理器１が取得する。そして、ステップ
ＳＰ１３において、デジタル信号Ａを記憶する。

【００２６】次いで、ステップＳＰ１４において、デジ
タル信号Ａの大きさとデジタル信号Ｂの大きさを比較す
る。デジタル信号Ａの大きさがデジタル信号Ｂの大きさ
に等しければ、ステップＳＰ１５へ進み、デジタル信号
Ａの大きさがデジタル信号Ｂの大きさに等しくなけれ
ば、ステップＳＰ２１へ進む。

【００２７】ステップＳＰ１４において、デジタル信号
Ａの大きさが、デジタル信号Ｂの大きさと等しいと判断
して進んだステップＳＰ１５においては、処理器１から
デジタル信号ＹよりもＤ／Ａ変換器２の最小分解能分だ
け小さいデジタル信号Ｙ１を出力して、Ｄ／Ａ変換器２
に入力する。

【００２８】ステップＳＰ１６において、デジタル信号
Ｙ１はＤ／Ａ変換器２によりＤ／Ａ変換され、出力用増
幅回路３により所定の増幅率で増幅され、更にＡ／Ｄ変
換器５によりＡ／Ｄ変換され、デジタル信号Ｃとして処
理器１が取得する。

【００２９】ステップＳＰ１７において、Ａ／Ｄ変換器
５の出力信号であるデジタル信号Ｃの大きさとデジタル
信号Ｂの大きさを比較する。デジタル信号Ｃの大きさが
デジタル信号Ｂの大きさに等しければ、ステップＳＰ１
５に戻り、デジタル信号Ｃの大きさがデジタル信号Ｂの
大きさに等しくなくなるまで、ステップＳＰ１５→ステ
ップＳＰ１６→ステップＳＰ１７を繰り返す。

【００３０】一方、デジタル信号Ｃの大きさがデジタル
信号Ｂの大きさに等しくなければ、ステップＳＰ１８に
おいて、デジタル信号Ｙ１にＤ／Ａ変換器２の最小分解
能分だけ加算し、デジタル信号Ｙ１として記憶する。デ
ジタル信号Ｙ１にＤ／Ａ変換器２の最小分解能分だけ加
算するのは、Ａ／Ｄ変換器５の最小分解能分に対する基
準のデジタル信号ＹからのＤ／Ａ変換器２の出力変化量
を求めるためである。

【００３１】更に、ステップＳＰ１９において、デジタ
ル信号Ｙとデジタル信号Ｙ１から補正値β（＝Ｙ−Ｙ
１）を算出し、ステップＳＰ２０において、補正値βを
メモリに記憶して補正値βの取得作業は終了する。

【００３２】一方、ステップＳＰ１４において、デジタ
ル信号Ａの大きさが、デジタル信号Ｂの大きさと等しく
ないと判断して進んだステップＳＰ２１においては、デ
ジタル信号Ａの大きさが、デジタル信号Ｂの大きさより
も大きいか否かの判断をする。デジタル信号Ａの大きさ
が、デジタル信号Ｂの大きさよりも大きいと判断すれ
ば、ステップＳＰ２２へ進み、デジタル信号Ａの大きさ
がデジタル信号Ｂの大きさよりも小さければ、ステップ
ＳＰ２５へ進む。

【００３３】ステップＳＰ２１において、デジタル信号
Ａの大きさが、デジタル信号Ｂの大きさより大きいと判
断して進んだステップＳＰ２２において、処理器１から
デジタル信号ＹよりもＤ／Ａ変換器２の最小分解能分×
２５６だけ小さいデジタル信号Ｙを出力して、Ｄ／Ａ変
換器２に入力する。ステップＳＰ２３において、デジタ
ル信号ＹはＤ／Ａ変換器２によりＤ／Ａ変換され、出力
用増幅回路３により所定の増幅率で増幅され、更にＡ／
Ｄ変換器５によりＡ／Ｄ変換され、デジタル信号Ｄとし
て処理器１が取得する。

【００３４】ステップＳＰ２４において、Ａ／Ｄ変換器
５の出力信号であるデジタル信号Ｄの大きさとデジタル
信号Ｂの大きさを比較する。デジタル信号Ｄの大きさが
デジタル信号Ｂの大きさに等しくなければ、ステップＳ
Ｐ２２に戻り、デジタル信号Ｄの大きさがデジタル信号
Ｂの大きさに等しくなくなるまで、ステップＳＰ２２→
ステップＳＰ２３→ステップＳＰ２４を繰り返す。

【００３５】一方、デジタル信号Ｄの大きさがデジタル
信号Ｂの大きさに等しければ、ステップＳＰ１５に進
む。そして、上述した処理（ステップＳＰ１５〜ステッ
プＳＰ１９）を行い、ステップＳＰ２０において、補正
値βをメモリに記憶して補正値βの取得作業は終了す
る。

【００３６】一方、ステップＳＰ２１において、デジタ
ル信号Ａの大きさが、デジタル信号Ｂの大きさより小さ
いと判断して進んだステップＳＰ２５において、処理器
１からデジタル信号ＹよりもＤ／Ａ変換器２の最小分解
能分×２５６だけ大きいデジタル信号Ｙを出力して、Ｄ
／Ａ変換器２に入力する。

【００３７】ステップＳＰ２６において、デジタル信号
ＹはＤ／Ａ変換器２によりＤ／Ａ変換され、出力用増幅
回路３により所定の増幅率で増幅され、更にＡ／Ｄ変換
器５によりＡ／Ｄ変換され、デジタル信号Ｅとして処理
器１が取得する。

【００３８】ステップＳＰ２７において、Ａ／Ｄ変換器
５の出力信号であるデジタル信号Ｅの大きさとデジタル
信号Ｂの大きさを比較する。デジタル信号Ｅの大きさが
デジタル信号Ｂの大きさに等しくなければ、ステップＳ
Ｐ２５に戻り、デジタル信号Ｅの大きさがデジタル信号
Ｂの大きさに等しくなくなるまで、ステップＳＰ２５→
ステップＳＰ２６→ステップＳＰ２７を繰り返す。

【００３９】一方、デジタル信号Ｅの大きさがデジタル
信号Ｂの大きさに等しければ、ステップＳＰ１５へ進
む。そして、上述した処理（ステップＳＰ１５〜ステッ
プＳＰ１９）を行い、ステップＳＰ２０において、補正
値βをメモリに記憶して補正値βの取得作業は終了す
る。

【００４０】そして、通常の信号出力時において、出力
用増幅回路３の出力信号から増幅時の誤差ｅを取り除く
には、メモリから補正値βを読み出し、処理器１が出力
するデジタル信号を予め補正値βで補正してＤ／Ａ変換
器２に入力する。そうすれば、出力用増幅回路３の出力
信号から増幅時の誤差ｅを取り除くことができる。

【００４１】また、Ａ／Ｄ変換器５の分解能（例えば、
８ビット）を、Ｄ／Ａ変換器２の分解能（例えば、１６
ビット）よりも低く設定しても、Ａ／Ｄ変換器５の分解
能をＤ／Ａ変換器２の分解能（例えば、１６ビット）と
同じに設定した場合と同様な精度で出力用増幅回路３の
出力誤差ｅを低減することができる。

【００４２】次に、図７に示すフローチャートについて
説明する。これは、図４に示す手法１及び手法３を用い
た場合である。ステップＳＰ３１〜ステップＳＰ３３に
ついては、上述した図６に示すステップＳＰ１１〜ステ
ップＳＰ１３と同様なので説明を省略する。

【００４３】ステップＳＰ３４において、デジタル信号
Ａの大きさとデジタル信号Ｂの大きさを比較する。デジ
タル信号Ａの大きさがデジタル信号Ｂの大きさ以上であ
れば、ステップＳＰ３５へ進み、デジタル信号Ａの大き
さがデジタル信号Ｂの大きさより小さければ、ステップ
ＳＰ４１へ進む。

【００４４】ステップＳＰ３５〜ステップＳＰ４０につ
いては、上述した図６に示すステップＳＰ１５〜ステッ
プＳＰ２０と同様なので説明を省略する。ステップＳＰ
４１おいて、処理器１からデジタル信号ＹよりもＤ／Ａ
変換器２の最小分解能分×２５６だけ大きいデジタル信
号Ｙを出力して、Ｄ／Ａ変換器２に入力する。

【００４５】ステップＳＰ２６において、デジタル信号
ＹはＤ／Ａ変換器２によりＤ／Ａ変換され、出力用増幅
回路３により所定の増幅率で増幅され、更にＡ／Ｄ変換
器５によりＡ／Ｄ変換され、デジタル信号Ｅとして処理
器１が取得する。

【００４６】ステップＳＰ２７において、Ａ／Ｄ変換器
５の出力信号であるデジタル信号Ｅの大きさとデジタル
信号Ｂの大きさを比較する。デジタル信号Ｅの大きさが
デジタル信号Ｂの大きさに等しくなければ、ステップＳ
Ｐ２５に戻り、デジタル信号Ｅの大きさがデジタル信号
Ｂの大きさに等しくなくなるまで、ステップＳＰ２５→
ステップＳＰ２６→ステップＳＰ２７を繰り返す。

【００４７】一方、デジタル信号Ｅの大きさがデジタル
信号Ｂの大きさに等しければ、ステップＳＰ３５へ進
む。そして、上述した処理（ステップＳＰ３５〜ステッ
プＳＰ３９）を行い、ステップＳＰ４０において、補正
値βをメモリに記憶して補正値βの取得作業は終了す
る。

【００４８】更に、図８に示すフローチャートについて
説明する。これは、図４に示す手法１及び手法４を用い
た場合である。ステップＳＰ５１〜ステップＳＰ５３に
ついては、上述した図６に示すステップＳＰ１１〜ステ
ップＳＰ１３と同様なので説明を省略する。

【００４９】ステップＳＰ５４において、デジタル信号
Ａの大きさとデジタル信号Ｂの大きさを比較する。デジ
タル信号Ａの大きさがデジタル信号Ｂの大きさ以上であ
れば、ステップＳＰ５５へ進み、デジタル信号Ａの大き
さがデジタル信号Ｂの大きさより小さければ、ステップ
ＳＰ６１へ進む。

【００５０】ステップＳＰ５５〜ステップＳＰ６０につ
いては、上述した図６に示すステップＳＰ１５〜ステッ
プＳＰ２０と同様なので説明を省略する。ステップＳＰ
６１おいて、処理器１からデジタル信号ＹよりもＤ／Ａ
変換器２の最小分解能分だけ大きいデジタル信号Ｘを出
力して、Ｄ／Ａ変換器２に入力する。

【００５１】ステップＳＰ６２において、デジタル信号
ＹはＤ／Ａ変換器２によりＤ／Ａ変換され、出力用増幅
回路３により所定の増幅率で増幅され、更にＡ／Ｄ変換
器５によりＡ／Ｄ変換され、デジタル信号Ｅとして処理
器１が取得する。

【００５２】ステップＳＰ６３において、Ａ／Ｄ変換器
５の出力信号であるデジタル信号Ｅの大きさとデジタル
信号Ｂの大きさを比較する。デジタル信号Ｅの大きさが
デジタル信号Ｂの大きさに等しくなければ、ステップＳ
Ｐ６１に戻り、デジタル信号Ｅの大きさがデジタル信号
Ｂの大きさに等しくなくなるまで、ステップＳＰ６１→
ステップＳＰ６２→ステップＳＰ６３を繰り返す。

【００５３】一方、デジタル信号Ｅの大きさがデジタル
信号Ｂの大きさに等しければ、ステップＳＰ６４へ進
み、デジタル信号Ｘをデジタル信号Ｙ１として記憶し
て、更にステップＳＰ５９へ進む。そして、上述した処
理（ステップＳＰ５９）を行い、ステップＳＰ６０にお
いて、補正値βをメモリに記憶して補正値βの取得作業
は終了する。

【００５４】従って、通常の信号出力時において、出力
用増幅回路３の出力信号から増幅時の誤差ｅを取り除く
には、メモリから補正値βを読み出し、処理器１が出力
するデジタル信号を予め補正値βで補正してＤ／Ａ変換
器２に入力すれば、出力用増幅回路３の出力信号から増
幅時の誤差ｅを取り除くことができる。

【００５５】

【発明の効果】以上説明したように請求項１に係る発明
によれば、出力に要求される精度を高精度で実現するこ
とができる。

【００５６】請求項２に係る発明によれば、フィードバ
ック用のＡ／Ｄ変換器の分解能を必要以上に上げること
なく、出力に要求される精度を低コストで実現すること
ができる。

【図面の簡単な説明】

【図１】本発明に係る出力用増幅回路の出力誤差低減方
法の第１の発明の実施の形態における回路構成図

【図２】補正値αの取得手順を示すフローチャート

【図３】本発明に係る出力用増幅回路の出力誤差低減方
法の第２の発明の実施の形態における回路構成図

【図４】本発明の概念説明図

【図５】補正値βの説明図

【図６】補正値βの取得手順を示すフローチャート

【図７】補正値βの取得手順を示すフローチャート

【図８】補正値βの取得手順を示すフローチャート

【符号の説明】

１…処理器、２…Ｄ／Ａ変換器、３…出力用増幅回路、
４，５…Ａ／Ｄ変換器、α，β…補正値。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 武田 信彦 東京都国分寺市東元町３丁目20番41号 リ オン株式会社内 (72)発明者 小林 和良 東京都国分寺市東元町３丁目20番41号 リ オン株式会社内 Ｆターム(参考） 5J022 AA01 AB01 BA07 CB06 CD02 CF01 CF02 5J100 JA01 KA01 LA09 LA11

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デジタル信号をＤ／Ａ変換してアナログ
   信号とした後に増幅した信号から増幅時の誤差を取り除
   く出力用増幅回路の出力誤差低減方法であって、基準と
   なるデジタル信号ＲをＤ／Ａ変換器によりＤ／Ａ変換し
   た後に出力用増幅回路により増幅してアナログ信号と
   し、このアナログ信号をＡ／Ｄ変換器によりＡ／Ｄ変換
   してデジタル信号Ｍを取得し、このデジタル信号Ｍとデ
   ジタル信号Ｒとから補正値αを算出し、この補正値αを
   記憶しておき、通常の信号出力時には補正値αを用いて
   Ｄ／Ａ変換器に入力されるデジタル信号を補正し、出力
   用増幅回路の出力信号から増幅時の誤差を取り除くこと
   を特徴とする出力用増幅回路の出力誤差低減方法。
2. 【請求項２】 デジタル信号をＤ／Ａ変換してアナログ
   信号とした後に増幅した信号から増幅時の誤差を取り除
   く出力用増幅回路の出力誤差低減方法であって、基準と
   なるデジタル信号ＹをＤ／Ａ変換器によりＤ／Ａ変換し
   た後に出力用増幅回路により増幅してアナログ信号と
   し、このアナログ信号を前記Ｄ／Ａ変換器の分解能より
   も低い分解能のＡ／Ｄ変換器によりＡ／Ｄ変換してデジ
   タル信号Ａを取得し、このデジタル信号Ａをデジタル信
   号Ｙにとって理想的なＡ／Ｄ変換器の出力信号であるデ
   ジタル信号Ｂと比較し、デジタル信号Ａとデジタル信号
   Ｂが等しくない場合には、Ａ／Ｄ変換器の出力信号がデ
   ジタル信号Ｂに等しくなるまでデジタル信号Ｙから最小
   分解能分ずつ減算又は加算したデジタル信号Ｙ１をＤ／
   Ａ変換器２に入力し、次いでＡ／Ｄ変換器の出力信号が
   デジタル信号Ｂに等しくなったらＡ／Ｄ変換器の出力信
   号が最小分解能分だけ変化するまで、デジタル信号Ｙか
   ら最小分解能分ずつ減算又は加算したデジタル信号Ｙ１
   をＤ／Ａ変換器２に入力し、その時のデジタル信号Ｙ１
   とデジタル信号Ｙから補正値βを算出し、この補正値β
   を記憶しておき、通常の信号出力時には補正値βを用い
   てＤ／Ａ変換器に入力されるデジタル信号を補正し、出
   力用増幅回路の出力信号から増幅時の誤差を取り除くこ
   とを特徴とする出力用増幅回路の出力誤差低減方法。