JP2002271202A - 信号処理回路の増幅率調整方法及びそれを用いた装置 - Google Patents

信号処理回路の増幅率調整方法及びそれを用いた装置

Info

Publication number
JP2002271202A
JP2002271202A JP2001067065A JP2001067065A JP2002271202A JP 2002271202 A JP2002271202 A JP 2002271202A JP 2001067065 A JP2001067065 A JP 2001067065A JP 2001067065 A JP2001067065 A JP 2001067065A JP 2002271202 A JP2002271202 A JP 2002271202A
Authority
JP
Japan
Prior art keywords
circuit
signal
amplification factor
amplification
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001067065A
Other languages
English (en)
Inventor
Tomoharu Wakabayashi
友晴 若林
Masaharu Oya
正晴 大屋
Nobuhiko Takeda
信彦 武田
Kazuyoshi Kobayashi
和良 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rion Co Ltd
Original Assignee
Rion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rion Co Ltd filed Critical Rion Co Ltd
Priority to JP2001067065A priority Critical patent/JP2002271202A/ja
Publication of JP2002271202A publication Critical patent/JP2002271202A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【課題】 作業効率がよい信号処理回路の増幅率調整方
法を提供する。 【解決手段】 アナログ信号を増幅回路４と減衰回路５
に同時に入力し、増幅された信号と減衰された信号をそ
れぞれＡ／Ｄ変換した後に合成する信号処理回路の増幅
率調整方法であって、基準信号としてデジタル信号を発
生させ、このデジタル信号をＤ／Ａ変換し、増幅回路４
で増幅させてＡ／Ｄ変換した後に演算処理して算出した
値と、減衰回路５で減衰させてＡ／Ｄ変換した後に演算
処理して算出した値との振幅比を算出し、この振幅比と
増幅回路４と減衰回路５の増幅比を比較し、増幅回路４
又は減衰回路５に入力されたアナログ信号に対する信号
合成時の調整用増幅率を算出して記憶しておき、実際の
信号処理時には調整用増幅率を増幅回路４の増幅率又は
減衰回路５の減衰率に乗じる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、計測用機器などに
用いられる信号処理回路の増幅率調整方法及びそれを用
いた装置に関する。
【０００２】
【従来の技術】従来、計測用機器などに用いられる信号
処理回路は、図６に示すように、入力される広範囲な振
幅のアナログ信号に対応するために増幅回路１００と減
衰回路１０１を並列接続して同時にアナログ信号を処理
し、アナログ信号の振幅が小さい時には主に増幅回路１
００で増幅した信号を採用し、一方アナログ信号の振幅
が大きい時には主に減衰回路１０１で減衰した信号を採
用して、それらの信号をＡ／Ｄ変換器１０２，１０３で
Ａ／Ｄ変換した後に合成回路を備えた処理器１０４で合
成することが知られている。なお、１０５は増幅率調整
器、１０６はマイクロホン、１０７は入力増幅器、１０
８は表示器である。
【０００３】
【発明が解決しようとする課題】しかし、入力されたア
ナログ信号を増幅回路１００により増幅すると共に、減
衰回路１０１により減衰し、これらの信号をＡ／Ｄ変換
してデジタル信号としてから合成回路で増幅回路１００
の増幅率及び減衰回路１０１の減衰率に応じて換算し、
合成するため、増幅回路１００の増幅率と減衰回路１０
１の減衰率の比を所定の値に調整する必要が生じる。そ
こで、実際の調整作業においては、表示器１０８が示す
表示値を確認しながら、増幅率調整器１０５を構成する
可変抵抗を調整して表示値を規定値に近づけていく作業
を必要とするため、作業効率が悪かった。
【０００４】本発明は、従来の技術が有するこのような
問題点に鑑みてなされたものであり、その目的とすると
ころは、作業効率がよい信号処理回路の増幅率調整方法
及びそれを用いた装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】上記課題を解決すべく請
求項１に係る発明は、アナログ信号を増幅回路と減衰回
路に同時に入力し、増幅された信号と減衰された信号を
それぞれＡ／Ｄ変換した後に合成する信号処理回路の増
幅率調整方法であって、基準信号としてデジタル信号を
発生させ、このデジタル信号をＤ／Ａ変換し、前記増幅
回路で増幅させてＡ／Ｄ変換した後に演算処理して算出
した値と、前記減衰回路で減衰させてＡ／Ｄ変換した後
に演算処理して算出した値との振幅比を算出し、この振
幅比と前記増幅回路と前記減衰回路の増幅比を比較し、
前記増幅回路又は前記減衰回路に入力されたアナログ信
号に対する信号合成時の調整用増幅率を算出して、この
調整用増幅率を記憶しておき、実際の信号処理時には前
記調整用増幅率を前記増幅回路の増幅率又は前記減衰回
路の減衰率に乗じるものである。
【０００６】請求項２に係る発明は、アナログ信号を増
幅回路と減衰回路に同時に入力し、増幅された信号と減
衰された信号をそれぞれＡ／Ｄ変換した後に合成する信
号処理回路の増幅率調整装置であって、基準信号として
デジタル信号を発生する信号発生手段と、この信号発生
手段が発生したデジタル信号をＤ／Ａ変換するＤ／Ａ変
換器と、このＤ／Ａ変換器の出力信号を増幅する増幅回
路及び減衰する減衰回路と、増幅回路の出力信号をＡ／
Ｄ変換する第１Ａ／Ｄ変換器と、減衰回路の出力信号を
Ａ／Ｄ変換する第２Ａ／Ｄ変換器と、第１Ａ／Ｄ変換器
及び第２Ａ／Ｄ変換器の出力信号を演算処理する演算手
段と、この演算手段が算出した第１Ａ／Ｄ変換器の出力
信号に基づく値と第２Ａ／Ｄ変換器の出力信号に基づく
値の振幅比を算出して増幅回路と減衰回路の増幅比と比
較する比較手段と、この比較手段の比較結果から増幅回
路又は減衰回路に入力されたアナログ信号に対する信号
合成時の調整用増幅率を算出する増幅率補正手段と、こ
の増幅率補正手段が算出した調整用増幅率を記憶するメ
モリ手段を備え、実際の信号処理時には調整用増幅率を
増幅回路の増幅率又は減衰回路の減衰率に乗じるもので
ある。
【０００７】請求項３に係る発明は、アナログ信号を増
幅回路と減衰回路に同時に入力し、増幅された信号と減
衰された信号をそれぞれＡ／Ｄ変換した後に合成する信
号処理回路の増幅率調整方法であって、第１基準信号と
して第１デジタル信号を発生させ、この第１デジタル信
号をＤ／Ａ変換し、前記増幅回路で増幅させてＡ／Ｄ変
換した後に演算処理して算出した値と、第２基準信号と
して第２デジタル信号を発生させ、この第２デジタル信
号をＤ／Ａ変換し、前記減衰回路で減衰させてＡ／Ｄ変
換した後に演算処理して算出した値との振幅比を算出
し、この振幅比と前記増幅回路と前記減衰回路との増幅
比を比較し、前記増幅回路又は前記減衰回路に入力され
たアナログ信号に対する信号合成時の調整用増幅率を算
出し、この調整用増幅率を記憶しておき、実際の信号処
理時には前記調整用増幅率を前記増幅回路の増幅率又は
前記減衰回路の減衰率に乗じるものである。
【０００８】請求項４に係る発明は、アナログ信号を増
幅回路と減衰回路に同時に入力し、増幅された信号と減
衰された信号をそれぞれＡ／Ｄ変換した後に合成する信
号処理回路の増幅率調整装置であって、２種の基準信号
として第１と第２のデジタル信号を発生する信号発生手
段と、この信号発生手段が発生した第１と第２のデジタ
ル信号をＤ／Ａ変換するＤ／Ａ変換器と、このＤ／Ａ変
換器が出力する第１デジタル信号を増幅する増幅回路及
び第２デジタル信号を減衰する減衰回路と、増幅回路の
出力信号をＡ／Ｄ変換する第１Ａ／Ｄ変換器と、減衰回
路の出力信号をＡ／Ｄ変換する第２Ａ／Ｄ変換器と、第
１Ａ／Ｄ変換器及び第２Ａ／Ｄ変換器の出力信号を演算
処理する演算手段と、この演算手段が算出した第１デジ
タル信号に基づく値と第２デジタル信号に基づく値の振
幅比を算出して増幅回路と減衰回路の増幅比と比較する
比較手段と、この比較手段の比較結果から増幅回路又は
減衰回路に入力されたアナログ信号に対する信号合成時
の調整用増幅率を算出する増幅率補正手段と、この増幅
率補正手段が算出した調整用増幅率を記憶するメモリ手
段を備え、実際の信号処理時には調整用増幅率を増幅回
路の増幅率又は減衰回路の減衰率に乗じるものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明する。ここで、図１は本発明に係る
信号処理回路の増幅率調整装置を備えた計測用機器のブ
ロック構成図、図２は第１の実施の形態に係る信号処理
回路の増幅率調整装置を用いた場合の作業手順のフロー
チャート、図３は調整用増幅率αを用いた信号処理のフ
ローチャート、図４は第２の実施の形態に係る信号処理
回路の増幅率調整装置を用いた場合の作業手順のフロー
チャート、図５は調整用増幅率βを用いた信号処理のフ
ローチャートである。
【００１０】本発明に係る信号処理回路の増幅率調整装
置を備えた計測用機器は、図１に示すように、マイクロ
ホン１と、入力切換器２と、入力増幅器３と、増幅率ａ
の増幅回路４と、減衰率ｂの減衰回路５と、第１Ａ／Ｄ
変換器６と、第２Ａ／Ｄ変換器７と、処理部８と、表示
器９と、Ｄ／Ａ変換器１０を備えている。
【００１１】処理部８は、基準信号として複数のデジタ
ル信号を発生するデジタル信号発生回路１１と、第１Ａ
／Ｄ変換器６と第２Ａ／Ｄ変換器７の出力信号を合成処
理する合成回路１２と、合成回路１２の出力信号を演算
処理して実効値を算出する実効値演算回路１３と、実効
値演算回路１３が算出した第１Ａ／Ｄ変換器６の出力信
号に基づく値と第２Ａ／Ｄ変換器７の出力信号に基づく
値の振幅比を算出して増幅回路４と減衰回路５の増幅比
（ａ／ｂ）と比較する比較回路１４と、比較回路１４の
比較結果から増幅回路４又は減衰回路５に入力されたア
ナログ信号に対する信号合成時の調整用増幅率α，βを
算出する増幅率補正回路１５と、増幅率補正回路１５が
算出した調整用増幅率α，βを記憶するメモリ１６から
なる。
【００１２】ここで、デジタル信号発生回路１１が発生
する基準信号を第１デジタル信号Ｒ１、第２デジタル信
号Ｒ２、第３デジタル信号Ｒ３とする。また、第１デジ
タル信号Ｒ１がＤ／Ａ変換器１０・入力切換器２・入力
増幅器３・増幅回路４・第１Ａ／Ｄ変換器６を経て実効
値演算回路１３により算出される実効値をＭ１とし、第
１デジタル信号Ｒ１がＤ／Ａ変換器１０・入力切換器２
・入力増幅器３・減衰回路５・第２Ａ／Ｄ変換器７を経
て実効値演算回路１３により算出される実効値をＭ２と
する。
【００１３】更に、第２デジタル信号Ｒ２がＤ／Ａ変換
器１０・入力切換器２・入力増幅器３・増幅回路４・第
１Ａ／Ｄ変換器６を経て実効値演算回路１３により算出
される実効値をＭ３とし、第３デジタル信号Ｒ３がＤ／
Ａ変換器１０・入力切換器２・入力増幅器３・減衰回路
５・第２Ａ／Ｄ変換器７を経て実効値演算回路１３によ
り算出される実効値をＭ４とする。
【００１４】なお、第１デジタル信号Ｒ１の振幅をＲ１
とし、第２デジタル信号Ｒ２の振幅をＲ２とし、第３デ
ジタル信号Ｒ３の振幅をＲ３とし、実効値Ｍ１の振幅を
Ｍ１とし、実効値Ｍ２の振幅をＭ２とし、実効値Ｍ３の
振幅をＭ３とし、実効値Ｍ４の振幅をＭ４とする。
【００１５】以上のように構成した本発明に係る信号処
理回路の増幅率調整装置の第１の実施の形態の動作、即
ち本発明に係る信号処理回路の増幅率調整方法につい
て、図２と図３に示すフローチャートにより説明する。
【００１６】先ず、調整用増幅率αの取得作業は、図２
に示すように、ステップＳＰ１において、入力切換器２
を増幅率調整作業用の回路が構成されるように切換え
る。ステップＳＰ２において、デジタル信号発生回路１
１より基準信号として所定の振幅の第１デジタル信号Ｒ
１を発生させ、Ｄ／Ａ変換器１０へ出力する。
【００１７】ステップＳＰ３において、Ｄ／Ａ変換器１
０によりアナログ信号に変換された基準信号が入力切換
器２・入力増幅器３を経て増幅回路４によって増幅率ａ
で増幅され、第１Ａ／Ｄ変換器６に入力される。
【００１８】そして、ステップＳＰ４において、増幅率
ａで増幅されたアナログ信号は第１Ａ／Ｄ変換器６によ
りデジタル信号に変換される。更に、ステップＳＰ５に
おいて、実効値演算回路１３が第１Ａ／Ｄ変換器６によ
り変換されたデジタル信号を演算処理して実効値Ｍ１を
算出する。
【００１９】また、ステップＳＰ６において、Ｄ／Ａ変
換器１０によりアナログ信号に変換された基準信号が入
力切換器２・入力増幅器３を経て減衰回路５によって減
衰率ｂで減衰され、第２Ａ／Ｄ変換器７に入力される。
【００２０】そして、ステップＳＰ７において、減衰率
ｂで減衰されたアナログ信号は第２Ａ／Ｄ変換器７によ
りデジタル信号に変換される。更に、ステップＳＰ８に
おいて、実効値演算回路１３が第２Ａ／Ｄ変換器７によ
り変換されたデジタル信号を演算処理して実効値Ｍ２を
算出する。
【００２１】ステップＳＰ９において、比較回路１４
が、実効値演算回路１３が算出した第１Ａ／Ｄ変換器６
の出力信号に基づく実効値Ｍ１と第２Ａ／Ｄ変換器７の
出力信号に基づく実効値Ｍ２の振幅比（Ｍ１／Ｍ２）を
算出して増幅回路４と減衰回路５の増幅比（ａ／ｂ）と
比較する。なお、比較回路１４において第１Ａ／Ｄ変換
器６の出力信号と第２Ａ／Ｄ変換器７の出力信号の振幅
比を算出する場合に、必ずしも実効値を用いる必要はな
い。
【００２２】ステップＳＰ１０において、増幅率補正回
路１５が比較回路１４の比較結果から増幅回路４に入力
されたアナログ信号に対する信号合成時の調整用増幅率
α（＝（ｂ／ａ）・（Ｍ１／Ｍ２））を算出する。な
お、調整用増幅率αの逆数である調整用増幅率α’（＝
１／α）を用いれば減衰回路５に入力されたアナログ信
号に対する信号合成時の調整用増幅率とすることができ
る。
【００２３】ステップＳＰ１１において、増幅率補正回
路１５が算出した調整用増幅率αをメモリ１６に記憶
し、調整用増幅率αの取得作業は終了する。
【００２４】次に、調整用増幅率αを用いた信号処理
は、図３に示すように、ステップＳＰ２１において、先
ず合成回路１２がメモリ１６から調整用増幅率αを読み
出す。ステップＳＰ２２において、マイクロホン１から
出力されたアナログ信号が入力切換器２・入力増幅器３
を経て増幅回路４において増幅率ａで増幅され、第１Ａ
／Ｄ変換器６に入力される。ステップＳＰ２３におい
て、マイクロホン１から出力されたアナログ信号が入力
切換器２・入力増幅器３を経て減衰回路５において減衰
率ｂで減衰され、第２Ａ／Ｄ変換器７に入力される。
【００２５】すると、ステップＳＰ２４において、合成
回路１２が第１Ａ／Ｄ変換器６の出力信号については増
幅率ａに調整用増幅率αを乗じた増幅率ａ・αを考慮し
て処理し、一方第２Ａ／Ｄ変換器７の出力信号について
は減衰率ｂのみを考慮して処理し、これら処理した信号
を合成する。そして、ステップＳＰ２５において、実効
値演算回路１３で実効値を算出し、調整用増幅率αを用
いた信号処理は終了する。実効値は、表示器９により表
示される。
【００２６】次に、本発明に係る信号処理回路の増幅率
調整装置の第２の実施の形態の動作、即ち本発明に係る
信号処理回路の増幅率調整方法について、図４と図５に
示すフローチャートにより説明する。
【００２７】先ず、調整用増幅率βの取得作業は、図４
に示すように、ステップＳＰ３１において、入力切換器
２を増幅率調整作業用の回路が構成されるように切換え
る。ステップＳＰ３２において、デジタル信号発生回路
１１より基準信号として所定の振幅の第２デジタル信号
Ｒ２を発生させ、Ｄ／Ａ変換器１０へ出力する。
【００２８】ステップＳＰ３３において、Ｄ／Ａ変換器
１０によりアナログ信号に変換された基準信号が入力切
換器２・入力増幅器３を経て増幅回路４によって増幅率
ａで増幅され、第１Ａ／Ｄ変換器６に入力される。
【００２９】そして、ステップＳＰ３４において、増幅
率ａで増幅されたアナログ信号は第１Ａ／Ｄ変換器６に
よりデジタル信号に変換される。更に、ステップＳＰ３
５において、実効値演算回路１３が第１Ａ／Ｄ変換器６
により変換されたデジタル信号を演算処理して実効値Ｍ
３を算出する。
【００３０】また、ステップＳＰ３６において、デジタ
ル信号発生回路１１より基準信号として所定の振幅の第
３デジタル信号Ｒ３を発生させ、Ｄ／Ａ変換器１０へ出
力する。
【００３１】ステップＳＰ３７において、Ｄ／Ａ変換器
１０によりアナログ信号に変換された基準信号が入力切
換器２・入力増幅器３を経て減衰回路５によって減衰率
ｂで減衰され、第２Ａ／Ｄ変換器７に入力される。
【００３２】そして、ステップＳＰ３８において、減衰
率ｂで減衰されたアナログ信号は第２Ａ／Ｄ変換器７に
よりデジタル信号に変換される。更に、ステップＳＰ３
９において、実効値演算回路１３が第２Ａ／Ｄ変換器７
により変換されたデジタル信号を演算処理して実効値Ｍ
４を算出する。
【００３３】ステップＳＰ４０において、比較回路１４
が、実効値演算回路１３が算出した第１Ａ／Ｄ変換器６
の出力信号に基づく実効値Ｍ３と第２Ａ／Ｄ変換器７の
出力信号に基づく実効値Ｍ４の振幅比（Ｍ３／Ｍ４）を
算出して増幅回路４と減衰回路５の増幅比（ａ／ｂ）と
入力信号の比（Ｒ２／Ｒ３）より比較する。なお、比較
回路１４において第１Ａ／Ｄ変換器６の出力信号と第２
Ａ／Ｄ変換器７の出力信号の振幅比を算出する場合に、
必ずしも実効値を用いる必要はない。
【００３４】ステップＳＰ４１において、増幅率補正回
路１５が比較回路１４の比較結果から増幅回路４に入力
されたアナログ信号に対する信号合成時の調整用増幅率
β（＝｛（Ｒ３・ｂ）／（Ｒ２・ａ）｝・（Ｍ３／Ｍ
４））を算出する。なお、調整用増幅率βの逆数である
調整用増幅率β’（＝１／β）を用いれば減衰回路５に
入力されたアナログ信号に対する信号合成時の調整用増
幅率とすることができる。
【００３５】ステップＳＰ４２において、増幅率補正回
路１５が算出した調整用増幅率βをメモリ１６に記憶
し、調整用増幅率βの取得作業は終了する。
【００３６】次に、調整用増幅率βを用いた信号処理
は、図５に示すように、ステップＳＰ５１において、先
ず合成回路１２がメモリ１６から調整用増幅率βを読み
出す。ステップＳＰ５２において、マイクロホン１から
出力されたアナログ信号が入力切換器２・入力増幅器３
を経て増幅回路４において増幅率ａで増幅され、第１Ａ
／Ｄ変換器６に入力される。また、ステップＳＰ５３に
おいて、マイクロホン１から出力されたアナログ信号が
入力切換器２・入力増幅器３を経て減衰回路５において
減衰率ｂで減衰され、第２Ａ／Ｄ変換器７に入力され
る。
【００３７】すると、ステップＳＰ５４において、合成
回路１２が第１Ａ／Ｄ変換器６の出力信号については増
幅率ａに調整用増幅率βを乗じた増幅率ａ・βを考慮し
て処理し、一方第２Ａ／Ｄ変換器７の出力信号について
は減衰率ｂのみを考慮して処理し、これら処理した信号
を合成する。そして、ステップＳＰ５５において、実効
値演算回路１３で実効値を算出し、調整用増幅率βを用
いた信号処理は終了する。実効値は、表示器９により表
示される。
【００３８】なお、第２の実施の形態においては、第２
デジタル信号Ｒ２と第３デジタル信号Ｒ３の２種類の基
準信号を用いることによって、各基準信号の第１Ａ／Ｄ
変換器６と第２Ａ／Ｄ変換器７によるＡ／Ｄ変換結果を
共にフルスケール近くの値にすることができるので、１
種類の基準信号（第１デジタル信号Ｒ１）を用いて調整
する第１の実施の形態に比べてより精度の高い調整結果
を得ることができる。
【００３９】
【発明の効果】以上説明したように請求項１に係る発明
によれば、手作業による調整作業が不要となり、調整作
業の工数低減に寄与する。
【００４０】請求項２に係る発明によれば、手作業によ
る調整作業が不要となり、調整作業の工数低減に寄与す
ると共に、使い勝手のよい計測用機器を構成することが
できる。
【００４１】請求項３に係る発明によれば、手作業によ
る調整作業が不要となり、調整作業の工数低減に寄与す
ると共に、２種類の基準信号を用いて調整するので、よ
り精度の高い増幅率の調整が可能となる。
【００４２】請求項４に係る発明によれば、手作業によ
る調整作業が不要となり、調整作業の工数低減に寄与す
る。また、２種類の基準信号を用いて調整するので、よ
り精度の高い増幅率の調整が可能となると共に、使い勝
手のよい計測用機器を構成することができる。
【図面の簡単な説明】
【図１】本発明に係る信号処理回路の増幅率調整装置を
備えた計測用機器のブロック構成図
【図２】第１の実施の形態に係る信号処理回路の増幅率
調整装置を用いた場合の作業手順のフローチャート
【図３】調整用増幅率αを用いた信号処理のフローチャ
ート
【図４】第２の実施の形態に係る信号処理回路の増幅率
調整装置を用いた場合の作業手順のフローチャート
【図５】調整用増幅率βを用いた信号処理のフローチャ
ート
【図６】従来の信号処理回路の増幅率調整装置を備えた
計測用機器のブロック構成図
【符号の説明】
２…入力切換器、３…入力増幅器、４…増幅回路、５…
減衰回路、６…第１Ａ／Ｄ変換器、７…第２Ａ／Ｄ変換
器、８…処理部、９…表示器、１０…Ｄ／Ａ変換器、１
１…デジタル信号発生回路、１２…合成回路、１３…実
効値演算回路、１４…比較回路、１５…増幅率補正回
路、１６…メモリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武田 信彦 東京都国分寺市東元町３丁目20番41号 リ オン株式会社内 (72)発明者 小林 和良 東京都国分寺市東元町３丁目20番41号 リ オン株式会社内 Ｆターム(参考） 5J022 AA01 AB01 CD02 CD06 CF01 CF02 CF07 CF10 5J100 AA02 BA01 BC08 CA11 CA23 CA28 FA00

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 アナログ信号を増幅回路と減衰回路に同
    時に入力し、増幅された信号と減衰された信号をそれぞ
    れＡ／Ｄ変換した後に合成する信号処理回路の増幅率調
    整方法であって、基準信号としてデジタル信号を発生さ
    せ、このデジタル信号をＤ／Ａ変換し、前記増幅回路で
    増幅させてＡ／Ｄ変換した後に演算処理して算出した値
    と、前記減衰回路で減衰させてＡ／Ｄ変換した後に演算
    処理して算出した値との振幅比を算出し、この振幅比と
    前記増幅回路と前記減衰回路の増幅比を比較し、前記増
    幅回路又は前記減衰回路に入力されたアナログ信号に対
    する信号合成時の調整用増幅率を算出して、この調整用
    増幅率を記憶しておき、実際の信号処理時には前記調整
    用増幅率を前記増幅回路の増幅率又は前記減衰回路の減
    衰率に乗じることを特徴とする信号処理回路の増幅率調
    整方法。
  2. 【請求項２】 アナログ信号を増幅回路と減衰回路に同
    時に入力し、増幅された信号と減衰された信号をそれぞ
    れＡ／Ｄ変換した後に合成する信号処理回路の増幅率調
    整装置であって、基準信号としてデジタル信号を発生す
    る信号発生手段と、この信号発生手段が発生したデジタ
    ル信号をＤ／Ａ変換するＤ／Ａ変換器と、このＤ／Ａ変
    換器の出力信号を増幅する増幅回路及び減衰する減衰回
    路と、増幅回路の出力信号をＡ／Ｄ変換する第１Ａ／Ｄ
    変換器と、減衰回路の出力信号をＡ／Ｄ変換する第２Ａ
    ／Ｄ変換器と、第１Ａ／Ｄ変換器及び第２Ａ／Ｄ変換器
    の出力信号を演算処理する演算手段と、この演算手段が
    算出した第１Ａ／Ｄ変換器の出力信号に基づく値と第２
    Ａ／Ｄ変換器の出力信号に基づく値の振幅比を算出して
    増幅回路と減衰回路の増幅比と比較する比較手段と、こ
    の比較手段の比較結果から増幅回路又は減衰回路に入力
    されたアナログ信号に対する信号合成時の調整用増幅率
    を算出する増幅率補正手段と、この増幅率補正手段が算
    出した調整用増幅率を記憶するメモリ手段を備え、実際
    の信号処理時には調整用増幅率を増幅回路の増幅率又は
    減衰回路の減衰率に乗じることを特徴とする信号処理回
    路の増幅率調整装置。
  3. 【請求項３】 アナログ信号を増幅回路と減衰回路に同
    時に入力し、増幅された信号と減衰された信号をそれぞ
    れＡ／Ｄ変換した後に合成する信号処理回路の増幅率調
    整方法であって、第１基準信号として第１デジタル信号
    を発生させ、この第１デジタル信号をＤ／Ａ変換し、前
    記増幅回路で増幅させてＡ／Ｄ変換した後に演算処理し
    て算出した値と、第２基準信号として第２デジタル信号
    を発生させ、この第２デジタル信号をＤ／Ａ変換し、前
    記減衰回路で減衰させてＡ／Ｄ変換した後に演算処理し
    て算出した値との振幅比を算出し、この振幅比と前記増
    幅回路と前記減衰回路との増幅比を比較し、前記増幅回
    路又は前記減衰回路に入力されたアナログ信号に対する
    信号合成時の調整用増幅率を算出し、この調整用増幅率
    を記憶しておき、実際の信号処理時には前記調整用増幅
    率を前記増幅回路の増幅率又は前記減衰回路の減衰率に
    乗じることを特徴とする信号処理回路の増幅率調整方
    法。
  4. 【請求項４】 アナログ信号を増幅回路と減衰回路に同
    時に入力し、増幅された信号と減衰された信号をそれぞ
    れＡ／Ｄ変換した後に合成する信号処理回路の増幅率調
    整装置であって、２種の基準信号として第１と第２のデ
    ジタル信号を発生する信号発生手段と、この信号発生手
    段が発生した第１と第２のデジタル信号をＤ／Ａ変換す
    るＤ／Ａ変換器と、このＤ／Ａ変換器が出力する第１デ
    ジタル信号を増幅する増幅回路及び第２デジタル信号を
    減衰する減衰回路と、増幅回路の出力信号をＡ／Ｄ変換
    する第１Ａ／Ｄ変換器と、減衰回路の出力信号をＡ／Ｄ
    変換する第２Ａ／Ｄ変換器と、第１Ａ／Ｄ変換器及び第
    ２Ａ／Ｄ変換器の出力信号を演算処理する演算手段と、
    この演算手段が算出した第１デジタル信号に基づく値と
    第２デジタル信号に基づく値の振幅比を算出して増幅回
    路と減衰回路の増幅比と比較する比較手段と、この比較
    手段の比較結果から増幅回路又は減衰回路に入力された
    アナログ信号に対する信号合成時の調整用増幅率を算出
    する増幅率補正手段と、この増幅率補正手段が算出した
    調整用増幅率を記憶するメモリ手段を備え、実際の信号
    処理時には調整用増幅率を増幅回路の増幅率又は減衰回
    路の減衰率に乗じることを特徴とする信号処理回路の増
    幅率調整装置。
JP2001067065A 2001-03-09 2001-03-09 信号処理回路の増幅率調整方法及びそれを用いた装置 Pending JP2002271202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001067065A JP2002271202A (ja) 2001-03-09 2001-03-09 信号処理回路の増幅率調整方法及びそれを用いた装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001067065A JP2002271202A (ja) 2001-03-09 2001-03-09 信号処理回路の増幅率調整方法及びそれを用いた装置

Publications (1)

Publication Number Publication Date
JP2002271202A true JP2002271202A (ja) 2002-09-20

Family

ID=18925468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001067065A Pending JP2002271202A (ja) 2001-03-09 2001-03-09 信号処理回路の増幅率調整方法及びそれを用いた装置

Country Status (1)

Country Link
JP (1) JP2002271202A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443311A1 (en) * 2001-09-10 2004-08-04 Rion Co., Ltd. Method for automatically adjusting measuring instrument and device using the same
JP2008060786A (ja) * 2006-08-30 2008-03-13 Denso Corp 集積回路装置及び変換値モニタ装置
JP2008182546A (ja) * 2007-01-25 2008-08-07 Pioneer Electronic Corp アナログデジタル変換装置及びアナログデジタル変換方法
JP2009232204A (ja) * 2008-03-24 2009-10-08 Sony Corp 信号処理装置、信号処理方法
US8035071B2 (en) 2007-05-09 2011-10-11 Hitachi High-Technologies Corporation Contamination-inspecting apparatus and detection circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443311A1 (en) * 2001-09-10 2004-08-04 Rion Co., Ltd. Method for automatically adjusting measuring instrument and device using the same
EP1443311A4 (en) * 2001-09-10 2007-03-07 Rion Co METHOD FOR AUTOMATIC ADJUSTMENT OF A MEASURING INSTRUMENT AND DEVICE THEREFOR
JP2008060786A (ja) * 2006-08-30 2008-03-13 Denso Corp 集積回路装置及び変換値モニタ装置
JP2008182546A (ja) * 2007-01-25 2008-08-07 Pioneer Electronic Corp アナログデジタル変換装置及びアナログデジタル変換方法
US8035071B2 (en) 2007-05-09 2011-10-11 Hitachi High-Technologies Corporation Contamination-inspecting apparatus and detection circuit
JP2009232204A (ja) * 2008-03-24 2009-10-08 Sony Corp 信号処理装置、信号処理方法

Similar Documents

Publication Publication Date Title
US5113139A (en) Low-distortion waveform generating method and waveform generator using the same
EP3259845B1 (en) High dynamic range analog-to-digital conversion with selective regression based data repair
JP2002271202A (ja) 信号処理回路の増幅率調整方法及びそれを用いた装置
JP2009300576A (ja) 音声合成装置およびプログラム
EP1443311A1 (en) Method for automatically adjusting measuring instrument and device using the same
KR101004656B1 (ko) 이중 ａ/ｄ 변환기를 갖는 실시간 지진 신호 측정 장치 및 그 측정 방법
JP3766975B1 (ja) パラメトリックな時間引き延ばしパルス生成装置
JPS63234699A (ja) 音場補正装置
Adriaensen Acoustical impulse response measurement with ALIKI
JP2002267507A (ja) 内部校正用信号の自動調整方法及びそれを用いた装置
EP2049908B1 (en) Audio level meter
US9171534B2 (en) Method for artificially reproducing an output signal of a non-linear time invariant system
JPH0454439B2 (ja)
JP2019203771A (ja) 測定器
JP2002267695A (ja) 出力電圧値の調整方法及びそれを用いた装置
JP4244897B2 (ja) アナログ機器のシミュレータ
JP2000068764A (ja) デジタル利得制御装置及びこれを具備した電子機器
JPS6110182Y2 (ja)
JPH0285895A (ja) 電子楽器の楽音波形合成装置
JP2005215250A (ja) 音場制御システム及び音場制御方法
JPS6049245B2 (ja) 残響特性測定装置の信号レベル表示装置
JP2000338144A (ja) ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置
JP2021044730A (ja) 信号処理装置、及び、信号処理方法
JPH02237400A (ja) 音場補正装置
JPS6150015A (ja) 音質評価装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314