JP2002300144A - 可変長フレーム同期装置、及び、可変長フレーム多重伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】フレーム同期をより高速に実行し、より小規模
な回路で実現すること。 【解決手段】最後部分にパディングが付加されてフレー
ム長がＮビットの整数倍である可変長フレームの仮の先
頭位置をＮビット毎に検出する同期検出部６２と、仮の
先頭位置に基づいて抽出制御信号７６を出力する同期保
護部６３と、抽出制御信号７６に基づいて可変長フレー
ムからペイロード部を抽出するデータ抽出部６４とを具
備している。このような可変長フレームをデータバス幅
Ｎビットのデータバス６０で伝送することにより、同期
検出部６２は複数備える必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変長フレーム同
期装置、及び、可変長フレーム多重伝送装置に関し、特
に、より高速な信号に対して対応することができる可変
長フレーム同期装置、及び、可変長フレーム多重伝送装
置に関する。

【０００２】

【従来の技術】データを伝送する場合、送信側が伝送す
るデータを可変長のフレームに変換した後、この可変長
フレームを伝送路へ出力し、受信側は可変長フレームを
抽出して復号している。このとき、受信側での可変長フ
レームの復号はフレーム単位で行われる。このため、受
信側には、受信した信号列から可変長フレームを検出す
る機能、すなわち可変長フレームの同期をとる機能が必
要となる。

【０００３】インターネットやマルチメディア・サービ
スの普及等の要因によるデータ通信量の急増からデータ
伝送の速度のさらな高速化が求められている。このた
め、可変長フレームの同期をとる回路もより高速な信号
に対して対応することができる機能が要求されている。

【０００４】特開平４−２４７７３５号公報に示されて
いる伝送フレーム同期回路は、図に示されているよう
に、同期位置検出回路１０４からの位置検出出力１１１
をリセットパルス発生回路１０５へ出力し、さらにリセ
ットパルス発生回路１０５からのリセットパルス１１２
を分周カウンタ１０２へ出力して分周カウンタ１０２を
リセットすることにより、分周カウンタ１０２が出力す
るラッチ信号１１３を制御し、直列並列変換回路１０１
から同期パターン検出回路１０３へ出力される並列信号
１１４−１〜１１４−４のフレーム同期をとっている。

【０００５】このような伝送フレーム同期回路では、入
力されるデータは、直列並列変換回路１０１にて並列展
開された後、並列展開数と同数の同期検出回路であるシ
フトレジスタ１０６−１〜１０６−４を有した同期パタ
ーン検出回路１０３により可変長フレームの先頭位置が
検出されている。より高速にデータを入力するために
は、フレーム同期回路をより高速で動作させ、処理能力
を上げる必要がある。

【０００６】高速動作可能な素子は一般に高価である。
このため、高価な素子を用いないで、フレーム同期回路
の処理能力を上げるためには、フレーム同期回路に入力
されたデータの並列展開数を増やすことが必要となる。

【０００７】図９は、データバス幅が６４ビットである
データバス上の可変長フレームの状態を示している。そ
の１つの可変長フレーム１２１−ｉ（ｉ＝１，２，３，
…）は、フレーム長情報１２２−ｉ、誤り検出信号１２
３−ｉおよびペイロード１２４−ｉから形成されてい
る。フレーム長情報１２１−ｉと誤り検出信号１２３−
ｉは、データバス６０上の不特定の位置に現れる。フレ
ーム長情報１２１−ｉと誤り検出信号１２２−ｉとの先
頭位置は、８通りになるため、可変長フレーム１２１−
ｉの同期検出を行うためには、同期検出回路が８回路必
要となる。

【０００８】このとき、同期パターン検出回路１０３に
おける同期検出回路であるシフトレジスタ１０６−１〜
１０６−４を、並列展開数と同数設けると、回路規模が
増大してしまう。同時に動作している同期検出回路数が
増加するため、データ信号中に発生した疑似同期パター
ンを検出して誤同期状態となってしまう確率が増加して
しまう。

【０００９】

【発明が解決しようとする課題】本発明の課題は、回路
規模が小さい可変長フレーム同期装置、及び、可変長フ
レーム多重伝送装置を提供することにある。本発明の他
の課題は、データ信号中に発生する疑似同期パターンを
検出する確率が小さい可変長フレーム同期装置、及び、
可変長フレーム多重伝送装置を提供することにある。本
発明のさらに他の課題は、可変長フレームに付加される
情報のための帯域を確保する必要がない可変長フレーム
同期装置、及び、可変長フレーム多重伝送装置を提供す
ることにある。本発明のさらに他の課題は、可変長フレ
ームの先頭位置を検出する回路を１つだけ有する可変長
フレーム同期装置、及び、可変長フレーム多重伝送装置
を提供することにある。本発明のさらに他の課題は、よ
り高速にフレーム同期をとる可変長フレーム同期装置、
及び、可変長フレーム多重伝送装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）付きで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈すること
を意味しない。

【００１１】本発明による可変長フレーム同期装置は、
最後部分にパディング（５４）が付加されフレーム長が
Ｎビット（Ｎは、２以上の整数）の整数倍である可変長
フレーム（７１）の仮の先頭位置をＮビット毎に検出す
る同期検出部（６２）と、仮の先頭位置に基づいて抽出
制御信号（７６）を出力する同期保護部（６３）と、抽
出制御信号（７６）に基づいて可変長フレーム（７１）
からデータ（５３）を抽出するデータ抽出部（６４）と
を具備している。このような可変長フレーム同期装置
（１１−ｊ′）は、同期検出部（６２）が複数設けられ
ていないで、回路規模が小さい。さらに、可変長フレー
ム（７１）の全ての位置から仮の先頭位置を検出しない
ことにより、データ（５３）中に発生した疑似同期パタ
ーンを検出する確率を小さくすることができる。

【００１２】伝送フレーム生成器（８）において伝送フ
レーム（２４）の特定位置と可変長フレーム（７１）の
先頭が一致するようにパディングを付加し、伝送フレー
ム同期部（９）において伝送フレーム（２４）の特定位
置を基準としてＮビットのパラレルデータに展開し、デ
ータバス幅がＮビットであるデータバス（６０）を更に
具備し、可変長フレーム（７１）は、データバス（６
０）を介してＮビットを１ワードとして同期検出部（６
２）に入力される。このようなデータバス（６０）で伝
送することにより、Ｎビットを１ワードとするワード同
期を取ることができ、真の先頭位置は特定位置に出現す
る。

【００１３】可変長フレーム（７１）は、真の先頭位置
に配置されるフレーム長情報（５５）と誤り検出信号
（５６）とを含んでいる。フレーム長情報（５５）は、
パディング（５４）を除いた可変長フレーム（７１）の
フレーム長を示している。誤り検出信号（５６）は、フ
レーム長情報（５５）に誤り検出符号化演算を実行した
結果である。同期検出部（６２）は、可変長フレーム
（７１）からフレーム長情報（５５）の候補であるフレ
ーム長情報候補（７２）を抽出するフレーム長情報抽出
部（６７）と、可変長フレーム（７１）から誤り検出信
号（５６）の候補である誤り検出信号候補（７３）を抽
出する誤り検出信号抽出部（６８）と、フレーム長情報
候補（７２）に誤り検出符号化演算を実行した演算結果
（７４）を出力する誤り検出信号演算部（６９）と、誤
り検出信号候補（７３）と演算結果（７４）とが一致し
ているかどうかを示す一致情報（７５）を出力する比較
部（７０）とを備えている。仮の先頭位置では、誤り検
出信号候補（７３）と演算結果（７４）とが一致してい
る。同期保護部（６３）は、フレーム長情報候補（７
２）に基づいて可変長フレーム（７１）のワード数を導
出し、仮の先頭位置からワード数だけ後に仮の先頭位置
が出現するかどうかに基づいて抽出制御信号（７６）を
生成することが好ましい。

【００１４】抽出制御信号（７６）は、同期状態（８
０）を示し、同期状態（８０）は、誤り検出信号候補
（７３）と演算結果（７４）とが一致していない同期外
れ状態（８１）と、誤り検出信号候補（７３）と演算結
果（７４）とが一致している仮同期確立状態（８２）
と、仮の先頭位置の出現が繰り返し検出される同期確立
状態（８３）とを含んでいる。同期外れ状態（８１）
は、誤り検出信号候補（７３）と演算結果（７４）とが
一致したとき（８５）に仮同期確立状態（８２）に遷移
する。仮同期確立状態（８２）は、Ｋ回（Ｋは自然数）
繰り返して仮の先頭位置が検出されたとき（８７）に同
期確立状態に遷移し、Ｋ回未満だけ繰り返して仮の先頭
位置が検出されたとき（８６）に同期外れ状態（８１）
に遷移する。同期確立状態（８３）は、Ｌ回（Ｌは自然
数）連続して出現が検出されないとき（８８）、同期外
れ状態（８１）に遷移する。このような遷移は、可変長
フレーム（７１）からデータ（５３）をより確実に抽出
する。データ抽出部（６４）は、同期確立状態のとき可
変長フレーム（７１）からデータを抽出することが好ま
しい。

【００１５】本発明による可変長フレーム多重伝送装置
は、Ｍ個（Ｍ＝２，３，４，…）の送信側ローカル伝送
フレーム（２１−１〜２１−Ｍ）に基づいて伝送フレー
ム（２４）を出力する送信部（２）と、伝送フレーム
（２４）を受信する受信部（３）とを具備している。受
信部（３）は、伝送フレーム（２４）をＭ個の可変長フ
レーム（２５−１〜２５−Ｍ）に分離する伝送フレーム
同期部（９）と、Ｍ個の可変長フレーム（２５−１〜２
５−Ｍ）の各々から装置内フレーム（２６−１〜２６−
Ｍ）を抽出するＭ個の可変長フレーム同期部（１１−１
〜１１−Ｍ）と、装置内フレーム（２６−１〜２６−
Ｍ）をローカル伝送フレーム（２７−１〜２７−Ｍ）に
変換するローカル伝送フレーム生成部（１２−１〜１２
−Ｍ）とを備えている。Ｍ個の可変長フレーム（２５−
１〜２５−Ｍ）の各々は、最後部分にパディング（５
４）が付加されてフレーム長がＮビット（Ｎは、２以上
の整数）の整数倍になっていることが好ましい。可変長
フレーム同期部（１１−１〜１−Ｍ）内のデータバスの
ビット数を増加することにより、処理能力を上げること
ができる。さらに、このような可変長フレーム（２５−
１〜２５−Ｍ）をデータバス幅がＮビットであるデータ
バス（６０）を介して同期検出部（６２）で伝送するこ
とにより、真の先頭位置は特定位置に出現する。このた
め、可変長フレーム同期部（１１−１〜１１−Ｍ）の各
々毎に、同期検出のための回路が複数設ける必要がな
い。

【００１６】送信部（２）は、Ｍ個の送信側ローカル伝
送フレーム（２１−１〜２１−Ｍ）を送信側装置内フレ
ーム（２２−１〜２２−Ｍ）に変換するローカル伝送フ
レーム同期部（６−１〜６−Ｍ）と、送信側装置内フレ
ーム（２２−１〜２２−Ｍ）を送信側可変長フレーム
（２３−１〜２３−Ｍ）に変換する可変長フレーム生成
部（７−１〜７−Ｍ）と、Ｍ個の送信側可変長フレーム
（２３−１〜２３−Ｍ）を多重化して伝送フレーム（２
４）を生成する伝送フレーム生成部（８）とを備えてい
る。可変長フレーム生成部（７−１〜７−Ｍ）は、送信
側可変長フレーム（２３−１〜２３−Ｍ）の最後部分に
パディング（５４）を付加して、送信側可変長フレーム
（２３−１〜２３−Ｍ）のフレーム長をＮビットの整数
倍にしていることが好ましい。

【００１７】可変長フレーム生成部（７−１〜７−Ｍ）
は、送信側可変長フレーム（２３−１〜２３−Ｍ）の長
さが送信側ローカル伝送フレーム（２１−１〜２１−
Ｍ）の長さ以下になるようにパディング（５４）を付加
する。このような送信側可変長フレーム（２３−１〜２
３−Ｍ）によれば、送信側ローカル伝送フレーム（２１
−１〜２１−Ｍ）の有効帯域の合計よりも、送信部
（２）と受信部（３）との間における有効帯域を大きく
する必要がない。すなわち、可変長フレーム生成部（７
−１〜７−Ｍ）が送信側可変長フレーム（２３−１−２
３−Ｍ）に付加するパディング（５４）のための帯域を
確保する必要がない。伝送フレーム生成部（８）では、
伝送フレーム（２４）中の特定位置に送信側可変長フレ
ーム（２３−１〜２３−Ｍ）の先頭を合わせ込むために
パディングが付加される。

【００１８】可変長フレーム同期部（１１−１〜１１−
Ｍ）は、本発明による可変長フレーム同期装置に対応し
ていることが好ましい。

【００１９】

【発明の実施の形態】図面を参照して、本発明による可
変長フレーム多重伝送装置を説明する。その可変長フレ
ーム多重伝送装置１は、図１に示されているように、送
信部２が受信部３に伝送線４を介して接続されている。
送信部２は、Ｍ個（Ｍ＝２，３，４，…）の入力ポート
５−１〜５−Ｍ、Ｍ個のローカル伝送フレーム同期部６
−１〜６−Ｍ、Ｍ個の可変長フレーム生成部７−１〜７
−Ｍおよび伝送フレーム生成部８を備えている。受信部
３は、伝送フレーム同期部９、Ｍ個の可変長フレーム同
期部１１−１〜１１−Ｍ、Ｍ個のローカル伝送フレーム
生成部１２−１〜１２−ＭおよびＭ個の出力ポート１３
−１〜１３−Ｍを備えている。

【００２０】入力ポート５−ｊ（ｊ＝１，２，３，…，
Ｍ）は、ローカル伝送フレーム同期部６−ｊに接続され
ている。ローカル伝送フレーム同期部６−ｊは、可変長
フレーム生成部７−ｊに接続されている。可変長フレー
ム生成部７−ｊは、伝送フレーム生成部８に接続されて
いる。伝送フレーム生成部８は、伝送線４に接続されて
いる。

【００２１】伝送線４は、伝送フレーム同期部９に接続
されている。伝送フレーム同期部９は、可変長フレーム
同期部１１−ｊ′（ｊ′＝１，２，３，…，Ｍ）に接続
されている。可変長フレーム同期部１１−ｊ′は、ロー
カル伝送フレーム生成部１２−ｊ′に接続されている。
ローカル伝送フレーム生成部１２−ｊ′は、出力ポート
１３−ｊ′に接続されている。

【００２２】送信部２のローカル伝送フレーム同期部６
−ｊには、外部から入力ポート５−ｊを介してローカル
電送フレーム２１−ｊが入力される。ローカル伝送フレ
ーム同期部６−ｊは、ローカル電送フレーム２１−ｊを
装置内フレーム２２−ｊに変換して可変長フレーム生成
部７−ｊに出力する。可変長フレーム生成部７−ｊは、
装置内フレーム２２−ｊを可変長フレーム２３−ｊに変
換して伝送フレーム生成部８に出力する。伝送フレーム
生成部８は、可変長フレーム２３−ｊを多重化して伝送
フレーム２４を生成して伝送線４に出力する。伝送フレ
ーム生成部８は、可変長フレーム２３−ｊを多重化する
際、可変長フレーム２３−ｊにパディングを付加し、伝
送フレーム２４の特定位置に可変長フレーム２３−ｊの
先頭があるように合わせ込みを実行している。

【００２３】伝送フレーム同期部９は、伝送線４から受
信した伝送フレーム２４をその特定位置に基づいて分離
して可変長フレーム２５−ｊ′を生成し、可変長フレー
ム２５−ｊ′をＮビット（Ｎ＝２^ｎ；ｎは、２以上の整
数）にシリアル／パラレル変換して各可変長フレーム同
期部１１−ｊ′に出力する。可変長フレーム２５−ｊ′
は、パディングが付加され、フレーム長が１ワードの長
さの整数倍になっている。可変長フレーム同期部１１−
ｊ′は、入力された可変長フレーム２５−ｊ′の同期を
とり、可変長フレーム２５−ｊ′のペイロード部に格納
されている装置内フレーム２６−ｊ′を生成してローカ
ル伝送フレーム生成部１２−ｊ′に出力する。ローカル
伝送フレーム生成部１２−ｊ′は、装置内フレーム２６
−ｊ′をローカル伝送フレーム２７−ｊ′に変換して出
力ポート１３−ｊ′を介して外部に出力する。

【００２４】図２は、ローカル伝送フレーム２１−ｊの
フォーマットを示している。ローカル伝送フレーム２１
−ｊとしては、ＭＡＣフレームが例示されている。その
フォーマットであるＭＡＣフレームフォーマット３１
は、Ｐｒｅａｍｂｌｅ３２、ＳＦＤ３３、ＤＡ３４、Ｓ
Ａ３５、Ｌｅｎｇｔｈ／Ｔｙｐｅ３６、ｄａｔａ３７、
およびＦＣＳ３８を含んでいる。

【００２５】図３は、装置内フレーム６−ｊおよび装置
内フレーム２６−ｊ′のフォーマットを示している。そ
の装置内フレームフォーマット４１は、ＤＡ４４、ＳＡ
４５、Ｌｅｎｇｔｈ／Ｔｙｐｅ４６、およびｄａｔａ４
７を含んでいる。ＤＡ４４は、ＤＡ３４に対応してい
る。ＳＡ４５は、ＳＡ３５に対応している。Ｌｅｎｇｔ
ｈ／Ｔｙｐｅ４６は、Ｌｅｎｇｔｈ／Ｔｙｐｅ３６に対
応している。ｄａｔａ４７は、ｄａｔａ３７に対応して
いる。すなわち、装置内フレームフォーマット４１の全
部は、ＭＡＣフレームフォーマット３１のＤＡ３４、Ｓ
Ａ３５、Ｌｅｎｇｔｈ／Ｔｙｐｅ３６、およびｄａｔａ
３７に対応している。

【００２６】図４は、可変長フレーム２３−ｊと可変長
フレーム２５−ｊ′とのフォーマットを示している。そ
の可変長フレームフォーマット５１は、ヘッダ部５２、
ペイロード部５３およびパディング５４を含んでいる。
ヘッダ部５２は、可変長フレームフォーマット５１の先
頭位置に配置され、フレーム長情報５５と誤り検出信号
５６とを含んでいる。フレーム長情報５５は、ヘッダ部
５２とペイロード部５３とを合わせた長さを示し、パデ
ィング５４の長さの情報を含んでいない。誤り検出信号
５６は、フレーム長情報５５に対し誤り検出符号化演算
を実行した結果を示している。誤り検出信号５６として
は、たとえば、巡回符号（ＣＲＣ）が用いられる。ペイ
ロード部５３は、装置内フレームフォーマット４１の全
体に対応している。

【００２７】パディング５４は、伝送フレーム生成部８
が可変長フレーム２３−ｊを多重化する際に付加される
パディングとは独立である。パディング５４は、可変長
フレーム２３−ｊと可変長フレーム２５−ｊ′との全体
のフレーム長が１ワードの長さの整数倍となるように付
加されている。さらに、可変長フレーム２３−ｊと可変
長フレーム２５−ｊ′とで付加されるヘッダ部５２とパ
ディング５４とを合計した長さは、ローカル伝送フレー
ム２１−ｊが装置内フレーム２２−ｊに変換される際に
取り去られる部分（Ｐｒｅａｍｂｕｒｌｅ３２、ＳＦＤ
３３およびＦＣＳ３８）の合計した長さ以下に設定され
る。このような設定は、可変長フレーム多重伝送装置１
のスループットを減少させないで、送信部２側の複数の
入力ポートにおける有効帯域よりも伝送線４のフレーム
の有効帯域を大きく確保する必要がない。

【００２８】伝送フレーム２４のフォーマットとして
は、ＳＯＮＥＴ／ＳＤＨフレームフォーマットが例示さ
れる。このようなフォーマットは、当業者に周知であ
る。伝送フレーム２４のフォーマットは、本発明とは直
接関係しないので、その詳細な構成の説明は省略され
る。

【００２９】図５は、可変長フレーム同期部１１−ｊ′
を詳細に示している。可変長フレーム同期部１１−ｊ′
は、本発明による可変長フレーム同期装置に対応してい
る。可変長フレーム同期部１１−ｊ′は並列信号入力端
子６１、同期検出部６２、同期保護部６３、データ抽出
部６４および並列信号出力端子６６を備えている。並列
信号入力端子６１は、同期検出部６２にデータバス幅が
Ｎビットであるデータバス６０を介して接続され、デー
タ抽出部６４にデータバス６０を介して接続されてい
る。同期検出部６２は、同期保護部６３に接続されてい
る。同期保護部６３は、データ抽出部６４に接続されて
いる。データ抽出部６４は、並列信号出力端子６６にデ
ータバス６０を介して接続されている。

【００３０】同期検出部６２は、フレーム長情報抽出部
６７、誤り検出信号抽出部６８、誤り検出信号演算部６
９および比較部７０を備えている。並列信号入力端子６
１は、フレーム長情報抽出部６７にデータバス６０を介
して接続され、データバス６０を介して誤り検出信号抽
出部６８に接続されている。フレーム長情報抽出部６７
は、誤り検出信号演算部６９に接続され、同期保護部６
３に接続されている。誤り検出信号抽出部６８は、比較
部７０に接続されている。誤り検出信号演算部６９は、
比較部７０に接続されている。比較部７０は、同期保護
部６３に接続されている。

【００３１】並列信号入力端子６１には、伝送フレーム
同期部９から伝送フレーム２４の特定位置を先頭として
取り出し、Ｎビットを１ワードとしてワード同期がとら
れた可変長フレーム２５−ｊ′である並列信号７１が入
力される。フレーム長情報抽出部６７は、可変長フレー
ム２５−ｊ′のデータバス６０の特定位置のデータをフ
レーム長情報候補７２として抽出して、フレーム長情報
候補７２を誤り検出信号演算部６９と同期保護部６３と
出力する。誤り検出信号抽出部６８は、可変長フレーム
２５−ｊ′のデータバス６０の特定位置のデータを誤り
検出信号候補７３として抽出して、誤り検出信号候補７
３を比較部７０に出力する。

【００３２】誤り検出信号演算部６９は、フレーム長情
報候補７２に基づいて誤り検出符号化演算を実行して、
その演算結果７４を比較部７０に出力する。比較部７０
は、誤り検出信号候補７３と演算結果７４との２値を比
較し、２値が一致しているかどうかを示す一致情報７５
を同期保護部１０６に出力する。この２値が一致してい
ないとき、そのフレーム長情報候補７２がフレーム長を
示していないことを示し、フレーム長情報候補７２が可
変長フレームの先頭位置ではないことを示している。同
期保護部６３は、フレーム長情報候補７２と一致情報７
５とに基づいて、同期状態を監視し、その同期状態に基
づいて抽出制御信号７６をデータ抽出部６４に出力す
る。データ抽出部６４は、抽出制御信号７６に基づい
て、可変長フレーム２５−ｊ′からヘッダ部５２とパデ
ィング５４を削除してペイロード部５３を抽出して並列
信号７７として出力する。

【００３３】図６は、データバス幅が６４ビットである
データバス６０上の可変長フレームの状態を示してい
る。その可変長フレーム５５−ｉ（ｉ＝１，２，３，
…）は、フレーム長情報５８−ｉ、誤り検出信号５６−
ｉ、ペイロード５３−ｉおよびパディング５４−ｉとか
ら形成されている。可変長フレーム５５−ｉは、フレー
ム長が６４ビットの整数倍になるようにパディング５４
−ｉが付加されている。このため、フレーム長情報５５
−ｉと誤り検出信号５６−ｉは、常にデータバス６０上
の特定の位置に現れている。データバス６０の特定の位
置からデータを抽出することにより、フレーム長情報５
５−ｉを抽出することができ、誤り検出信号５６−ｉを
抽出することができる。このため、同期検出部６２は、
１回路で抽出したデータに基づいて同期を検出すること
ができ、データ信号中に発生した疑似同期パターンを検
出する確率を小さくすることができる。

【００３４】図７は、同期保護部６３により監視される
同期状態を示している。その同期状態８０は、同期外れ
状態８１、仮同期確立状態８２および同期確立状態８３
から形成されている。同期外れ状態８１は、可変長フレ
ーム５１−ｉの同期がとれていない状態である。仮同期
確立状態８２は、可変長フレーム５１−ｉの仮の先頭位
置が検出された状態である。同期確立状態８３は、同期
がとれている状態である。

【００３５】同期検出部６２は、１ワードが入力される
毎に誤り検出信号候補７３と演算結果７４とを生成して
比較し、可変長フレーム５１−ｉの先頭位置を検索して
いる。同期外れ状態８１は、誤り検出信号候補７３と演
算結果７４とが一致していない状態である。誤り検出信
号候補７３と演算結果７４とが一致しないとき８４、同
期状態８０は同期外れ状態８１のままである。誤り検出
信号候補７３と演算結果７４とが一致するとき８５、同
期状態８０は同期外れ状態８１から仮同期確立状態８２
に遷移する。

【００３６】仮同期確立状態８２は、誤り検出信号候補
７３と演算結果７４とが一致しているが、可変長フレー
ム５１−ｉの真の先頭位置が検出されているかどうかが
分からない状態である。ペイロード５３−ｉで誤り検出
信号候補７３と演算結果７４とが一致している部分は、
疑似同期パターンと記載される。このとき、同期保護部
６３は、仮同期確立状態８２で、フレーム長情報候補７
２をワード数に変換する。ワード数は、フレーム長情報
候補７２が示すフレーム長を１ワードのビット数で除算
した商以上である最小の整数である。フレーム長情報５
５−ｉはパディング５４−ｉの長さを含んでいないが、
フレーム長情報５５−ｉをこのように変換されたワード
数は、パディング５４−ｉの長さを含む可変長フレーム
５１−ｉの全体の長さを示す。

【００３７】同期保護部６３は、誤り検出信号候補７３
と演算結果７４とが一致している部分から、フレーム長
情報候補７２に基づいて導出されたワード数だけ後に、
再度、誤り検出信号候補７３と演算結果７４とが一致す
るかどうかを監視する。同期保護部６３は、初期的に自
然数Ｋを有している。誤り検出信号候補７３と演算結果
７４とがＫ回連続して一致しなかったとき８６、同期状
態８０は仮同期確立状態８２から同期外れ状態８１に遷
移する。誤り検出信号候補７３と演算結果７４とがＫ回
連続して一致したとき８７、同期状態８０は仮同期確立
状態８２から同期確立状態８３に遷移する。

【００３８】同期保護部６３は、同期確立状態８３でも
仮同期確立状態８２のときと同様にして、フレーム長情
報候補７２に基づいて導出されたワード数後に、再度、
誤り検出信号候補７３と演算結果７４とが一致するかど
うかを監視する。同期保護部６３は、初期的に自然数Ｌ
を有している。誤り検出信号候補７３と演算結果７４と
がＬ回連続して一致しなかったとき８８、同期状態８０
は同期確立状態８３から同期外れ状態８１に遷移する。
誤り検出信号候補７３と演算結果７４との不一致がＬ回
未満発生したとき８９、同期状態８０は同期確立状態８
２のままである。

【００３９】同期保護部６３は、さらに、フレーム長情
報候補７２に基づいて可変長フレームのペイロード部の
みを有効とする抽出制御信号７６をデータ抽出部６４に
出力する。データ抽出部６４は、抽出制御信号７６に基
づいて、可変長フレーム５１−ｉからフレーム長情報５
５−ｉ、誤り検出信号５６−ｉおよびパディング５４−
ｉを削除したペイロード５３−ｉのみを抽出して出力す
る。

【００４０】本発明による可変長フレーム同期装置は、
可変長フレームの先頭位置を容易かつ確実に検出するこ
とができ、高速のデータの入力が可能である。さらに、
データ信号中に発生した疑似同期パターンを検出する確
率を小さくすることができる。

【００４１】可変長フレームで付加されるヘッダ部とパ
ディングを合計した長さは、ローカル伝送フレームが装
置内フレームに変換される際に取り去られる部分の長さ
以下に設定され、送信部と受信部とを有したフレーム多
重伝送装置の受信部に可変長フレーム同期回路を組込ん
だ場合であっても、ローカル電送フレームが入力される
送信部側の複数の入力ポートにおける有効帯域の合計よ
りも送信部と受信部との間におけるフレームの有効帯域
を大きく確保することを防止することができる。

【００４２】

【発明の効果】本発明による可変長フレーム同期装置、
及び、可変長フレーム多重伝送装置は、回路規模が小さ
く、データ信号中に発生する疑似同期パターンを検出す
る確率が小さい。

【図面の簡単な説明】

【図１】図１は、本発明による可変長フレーム多重伝送
装置の実施の形態を示すブロック図である。

【図２】図２は、ＭＡＣフレームフォーマットを示す図
である。

【図３】図３は、装置内フレームフォーマットを示す図
である。

【図４】図４は、可変長フレームフォーマットを示す図
である。

【図５】図５は、本発明による可変長フレーム同期装置
の実施の形態を示すブロック図である。

【図６】図６は、パディングが付加されている可変長フ
レームを示す図である。

【図７】図７は、同期状態を示す状態遷移図である。

【図８】図８は、公知の伝送フレーム同期回路の実施の
形態を示すブロック図である。

【図９】図９は、パディングが付加されていない可変長
フレームを示す図である。

【符号の説明】

１…可変長フレーム多重伝送装置 ２…送信部 ３…受信部 ４…伝送線 ５−１〜５−Ｍ…入力ポート ６−１〜６−Ｍ…ローカル伝送フレーム同期部 ７−１〜７−Ｍ…可変長フレーム生成部 ８…伝送フレーム生成部 ９…伝送フレーム同期部 １１−１〜１１−Ｍ…可変長フレーム同期部 １２−１〜１２−Ｍ…ローカル伝送フレーム生成部 １３−１〜１３−Ｍ…出力ポート ２１−１〜２１−Ｍ…ローカル伝送フレーム ２２−１〜２２−Ｍ…装置内フレーム ２３−１〜２３−Ｍ…可変長フレーム ２４…伝送フレーム ２５−１〜２５−Ｍ…可変長フレーム ２６−１〜２６−Ｍ…装置内フレーム ２７−１〜２７−Ｍ…ローカル伝送フレーム ３１…ＭＡＣフレームフォーマット ４１…装置内フレームフォーマット ５１…可変長フレームフォーマット ５２…ヘッダ部 ５３…ペイロード部 ５４…パディング ５５…フレーム長情報 ５６…誤り検出信号 ６０…データバス ６１…並列信号入力端子 ６２…同期検出部 ６３…同期保護部 ６４…データ抽出部 ６６…並列信号出力端子 ６７…フレーム長情報抽出部 ６８…誤り検出信号検出部 ６９…誤り検出信号演算部 ７０…比較部 ７１…並列信号 ７２…フレーム長情報候補 ７３…誤り検出信号候補 ７４…演算結果 ７５…一致情報 ７６…抽出制御信号 ７７…並列信号

Claims (8)

【特許請求の範囲】
1. 【請求項１】 最後部分にパディングが付加されフレー
   ム長がＮビット（Ｎは、２以上の整数）の整数倍である
   可変長フレームの仮の先頭位置をＮビット毎に検出する
   同期検出部と、 前記仮の先頭位置に基づいて抽出制御信号を出力する同
   期保護部と、 前記抽出制御信号に基づいて前記可変長フレームからデ
   ータを抽出するデータ抽出部とを具備する可変長フレー
   ム同期装置。
2. 【請求項２】請求項１において、 データバス幅がＮビットであるデータバスを更に具備
   し、 前記可変長フレームは、前記データバスを介してＮビッ
   トを１ワードとして前記同期検出部に入力される可変長
   フレーム同期装置。
3. 【請求項３】請求項２において、 前記可変長フレームは、真の先頭位置に配置されるフレ
   ーム長情報と誤り検出信号とを含み、 前記フレーム長情報は、前記パディングを除いた前記可
   変長フレームのフレーム長を示し、 前記誤り検出信号は、前記フレーム長情報に誤り検出符
   号化演算を実行した結果であり、 前記同期検出部は、 前記可変長フレームから前記フレーム長情報の候補であ
   るフレーム長情報候補を抽出するフレーム長情報抽出部
   と、 前記可変長フレームから前記誤り検出信号の候補である
   誤り検出信号候補を抽出する誤り検出信号抽出部と、 前記フレーム長情報候補に前記誤り検出符号化演算を実
   行した演算結果を出力する誤り検出信号演算部と、 前記誤り検出信号候補と前記演算結果とが一致している
   かどうかを示す一致情報を出力する比較部とを備え、 前記仮の先頭位置では、前記誤り検出信号候補と前記演
   算結果とが一致し、 前記同期保護部は、前記フレーム長情報候補に基づいて
   前記可変長フレームのワード数を導出し、前記仮の先頭
   位置から前記ワード数だけ後に前記仮の先頭位置が出現
   するかどうかに基づいて前記抽出制御信号を生成する可
   変長フレーム同期装置。
4. 【請求項４】請求項３において、 前記前記抽出制御信号は、同期状態を示し、 前記同期状態は、 前記誤り検出信号候補と前記演算結果とが一致していな
   い同期外れ状態と、 前記誤り検出信号候補と前記演算結果とが一致している
   仮同期確立状態と、 前記出現が繰り返し検出される同期確立状態とを含み、 前記同期外れ状態は、前記誤り検出信号候補と前記演算
   結果とが一致したときに前記仮同期確立状態に遷移し、 前記仮同期確立状態は、Ｋ回（Ｋは自然数）繰り返して
   前記仮の先頭位置が検出されたときに前記同期確立状態
   に遷移し、Ｋ回未満だけ繰り返して前記仮の先頭位置が
   検出されたときに前記同期外れ状態に遷移し、 前記同期確立状態は、Ｌ回（Ｌは自然数）連続して前記
   出現が検出されないとき、前記同期外れ状態に遷移し、 前記データ抽出部は、前記同期確立状態のとき前記可変
   長フレームから前記データを抽出する可変長フレーム同
   期装置。
5. 【請求項５】Ｍ個（Ｍ＝２，３，４，…）の送信側ロー
   カル伝送フレームに基づいて伝送フレームを出力する送
   信部と、 前記伝送フレームを受信する受信部とを具備し、 前記受信部は、 前記伝送フレームを前記Ｍ個の可変長フレームに分離す
   る伝送フレーム同期部と、 前記Ｍ個の可変長フレームの各々から装置内フレームを
   抽出するＭ個の可変長フレーム同期部と、 前記装置内フレームをローカル伝送フレームに変換する
   ローカル伝送フレーム生成部とを備え、 前記Ｍ個の可変長フレームの各々は、最後部分にパディ
   ングが付加されてフレーム長がＮビット（Ｎは、２以上
   の整数）の整数倍である可変長フレーム多重伝送装置。
6. 【請求項６】請求項５において、 前記送信部は、 前記Ｍ個の送信側ローカル伝送フレームを送信側装置内
   フレームに変換するローカル伝送フレーム同期部と、 前記送信側装置内フレームを送信側可変長フレームに変
   換する可変長フレーム生成部と、 Ｍ個の前記送信側可変長フレームを多重化しして前記伝
   送フレームを生成する伝送フレーム生成部とを備え、 前記可変長フレーム生成部は、前記送信側可変長フレー
   ムの最後部分にパディングを付加して、前記送信側可変
   長フレームのフレーム長をＮビットの整数倍にする可変
   長フレーム多重伝送装置。
7. 【請求項７】請求項６において、 前記可変長フレーム生成部は、前記送信側可変長フレー
   ムの長さが前記送信側ローカル伝送フレームの長さ以下
   になるように前記パディングを付加する可変長フレーム
   多重伝送装置。
8. 【請求項８】請求項６〜請求項７のいずれかにおいて、 前記可変長フレーム同期部は、請求項１〜請求項４のい
   ずれかの可変長フレーム同期装置に対応している可変長
   フレーム多重伝送装置。