JP3688639B2 - フレーム通信装置 - Google Patents
フレーム通信装置 Download PDFInfo
- Publication number
- JP3688639B2 JP3688639B2 JP2001513869A JP2001513869A JP3688639B2 JP 3688639 B2 JP3688639 B2 JP 3688639B2 JP 2001513869 A JP2001513869 A JP 2001513869A JP 2001513869 A JP2001513869 A JP 2001513869A JP 3688639 B2 JP3688639 B2 JP 3688639B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- frame
- unit
- data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
Description
技術分野
本発明はフレーム通信装置に関し、特にコード変換部とフレーム生成／分解部とで構成されたフレーム通信装置に関するものである。
近年、通信分野における発展はめざましく情報転送においても従来のキャラクタ・ベース或いはフレーム・ベースに、新たに根本的に異なるセル・ベースの転送モードが採用されるに至っている。いずれの転送方式においてもデータを効率良く伝送することは重要であるが、最も基本的なフレーム・ベースにおいても例えば異なるフレーム・ベース間でのデータ転送の効率化が求められている。
背景技術
図15は、従来のネットワークの構成例を示している。このネットワークは50Mリング型の伝送路40で接続されるインタフェースノード41_1〜41_5（符号41で総称することがある）と、各インタフェースノード41_1〜41_5に接続されたイーサネット44_1，44_2，...、イーサネット44_3，44_4，44_5，及び44_6とで構成されている。
インタフェースノード41は、同期回線多重装置42及びイーサネット収容LS（Line Set）43で構成されている。
例えばイーサネット44_1は、インタフェースノード41_1、50Mリング伝送路40、及びインタフェースノード41_5を経由してイーサネット44_6に接続されている。インタフェースノード41_1のイーサネット収容LS43とインタフェースノード41_5のイーサネット収容LS43と間の接続はP-P接続（point to pointconnection）である。
図16は、図15で示したインタフェースノード41_1及び50Mリング伝送路40の構成をより詳細に示している。50Mリング伝送路40は、#0系光伝送路40_1及び#1系光伝送路40_2で構成され、同期回線多重装置42は、#0光IF部42_1、#1光IF部42_2、及び制御監視クロック部45で構成され、イーサネット収容LS43は、端末IF部43_1，43_2，...で構成されている。
#0光IF部42_1及び#1光IF部42_2は、O/E・E/O変換部51、SDH処理部52、回線多重部53、FIFO54、及び8-1SEL部55で構成され、制御監視クロック部45は、PLO（Phase Locked Oscillator：位相同期発振器）56及び制御・監視部57で構成されている。端末IF部43_1及び43_2は、同期回線多重装置42に接続されたHWインタフェース部61、イーサネット44に接続された端末インタフェース部62、及び制御・監視部63で構成されている。
動作において、例えば、#0系光伝送路40_1のSDHフレーム上のデータは、O/E・E/O変換部51で光/電変換された後、SDH処理部52、回線多重部53、及び端末IF部43_1のHWインタフェース部61を経由して端末インタフェース部62に送られ、この端末インタフェース部62でイーサネットフレームに乗せられてイーサネット44_1に送出される。
逆に、イーサネット44_1のフレーム上のデータは、端末インタフェース62、HWインタフェース部61、#0光IF部42_1の8-1SEL部55、回線多重部53、及びSDH処理部52を経由してO/E・E/O変換部51に送られた後、このO/E・E/O変換部51で電/光変換されて#0系光伝送路40_1のSDHフレーム上に乗せられる。
図17は、図16に示した端末IF部（イーサネット収容LS）43をより詳細に示している。
このイーサネット収容LS43は、回線IF部10、チェックデータ生成部11、送信バッファ部13、送信バッファライト制御部14、送信バッファリード制御部15、データチェック部16、及びカプセル分割部19で送信インタフェース部を構成している。
また、イーサネット収容LS43は、カプセル組立部37、データチェック部32、受信バッファ部34、受信バッファライト制御部35、受信バッファリード制御部36、データチェック部37、及び回線IF部10で受信インタフェース部を構成している。
さらに、イーサネット収容LS43は、送信側及び受信側に共通な使用帯域イネーブル生成部23及び使用帯域設定部24を有している。
動作において、回線IF部10は、収容回線上から可変長フレームを受信し、これをNRZ（Non Return Zero）信号に変換した後、伝送路側に送信データとして出力する。
この送信データにチェックデータ生成部11はチェックデータを付加し、このデータを送信バッファライト制御部14は、速度変換用の送信バッファ部13に書き込むための制御を行う。
使用帯域イネーブル生成部23は、使用帯域設定部24で予め設定された設定値96、伝送部フレームパルス88、及び伝送路クロック89に基づき、使用帯域イネーブル信号84を生成する。この信号84により送信バッファリード制御部15は、送信バッファ部13よりデータを読み出すための制御を行い、データチェック部16は、読み出されたデータのチェックを行う。
カプセル分割部19は、イネーブル信号84に基づいて、読出データのカプセル化を行い、伝送路出力データ87を送出する。これにより、収容回線上の可変長フレームは、カプセル化されて伝送路の使用帯域に収容されたことになる。
図18は、チェックデータ付加及びカプセル化の概念を示している。同図(1)は、収容回線からの可変長フレームを示しており、同図(2)には、水平パリティ又はCRC等のチェックデータ71が付加後の可変長フレームが示されている。
この可変長フレームは分割された後、カプセル化される。同図(3)は、ｉ番目の分割部分のカプセルを示しており、このカプセルは、ヘッダ部72とフレーム収容領域部73とで構成されている。
ヘッダ部72は、使用/未使用部74、フレーム種別部75、及び有効フレーム長部76から成り、使用/未使用部74は伝送路に収容すべきイーサネットフレームがあるか否かを示し、フレーム種別部75は、フレーム収容領域部73のデータがフレームの先頭を含むものか、フレームの中間のものか、フレームの最後を含むものか、又は単独フレームであるかを示すものである。
有効フレーム長部76には、フレーム収容領域部73のどこまでに有効データが入っているかを示す情報が含まれ、最後のフレーム及び単独フレーム収容時のみ有効である。
フレーム収容領域部73には、収容回線からのフレーム及びチェックデータ等の実データが収容されている。
図19は、周知のSDH/SONETのSTMO/OC1のフレームフォーマットを示している。このフレームは、９行３列のSOH部、９行１列のPOH部、及び９行86列のペイロード部で構成され、ペイロード部はバイト単位のタイムスロットTS0〜TS85，TS90〜TS175，...，TS720〜TS805で構成されている。
イーサーネットの可変長フレームは、予め収容する領域として例えば５バイトのTS91〜TS95が割り当てられている。この割当は、図15に示した制御・監視端末によって行うことができる。
図17において、カプセル組立部37は、カプセル化された伝送路入力データ90の復元を行った後、使用帯域イネーブル信号92に基づき受信バッファライト制御部35に対して復元したデータを受信バッファ部34に書き込む制御を行うように指示する。このときデータチェック部32は、組立後のデータに対してデータチェックを行う。
受信バッファリード制御部36は、受信バッファ部34からデータを読み出すための制御を行い、読出データはデータチェック部37を経由して回線IF部10に送られる。このとき、データチェック部37は読出データのエラーチェックを行う。
回線IF部10は、受信したデータをイーサネットフレームに収容して収容回線に送出する。
このような従来のフレーム通信装置においては、カプセル化するためのヘッダ等のオーバヘッドが回線効率を悪くしている。
従って本発明は、特にコード変換部とフレーム生成／分解部とで構成されたフレーム通信装置において、カプセル化することなく回線効率を改善することを課題とする。
発明の開示
(1)上記の課題を解決するため、本発明に係るフレーム送信装置は、ｎ（ｎは２以上の自然数）ビットのコードで構成される送信データ中の異なる少なくとも特定のコードＸ及びＹを、それぞれ、該コードＹとｍ（ｍは１以上の自然数）ビットの互いに異なる少なくとも特定のコードＡ及びＢとで構成されたコード（Ｙ，Ａ）及び（Ｙ，Ｂ）に変換するコード変換部と、該コードＸをフレーム境界とした該送信データのフレームを作成するフレーム生成部と、を有することを特徴としている。
これを図１に示す本発明に係るフレーム送信装置におけるコード変換部の変換テーブル例で説明する。この例では、ｎ及びｍビットは共に８ビットであり、送信データは８ビットのコード00h（h：16進、以後省略することがある），01h，...，FFhから成っている。
コード変換部は、入力したコードの中の特定のコードXXh及びYYh（例えば、00h及び08h）を、それぞれ８ビットのコードAAh及びBBh（例えば、01h及び00h）を付加した16ビットのコードYYAAh及びYYBBh（0801h及び0800h）に変換して出力し、コードXXh及びYYh以外のコードはそのままの８ビットのコードで出力する。この結果、変換後のコードは８ビットと16ビットのコードが混在したものになるが、コードXXhは含まれていない。
そこで、フレーム生成部は、コードXXh（=00h）をフレーム境界のコードとして送信データのフレームを生成する。
これにより、送信データの境界をヘッダを付加することなく受信側に知らせることが可能となるので、カプセル化が不要となり回線効率を改善することが可能となる。
なお、同図のコード変換前のXXXXh，〜，XX...XXh（XXh 255回連続）については後述する。
また、ビット数ｎ及びｍは８でなく、例えば、それぞれ16及び２ビットのように設定することも可能であるが、一般的には処理効率が良い８ビットの倍数を採用すればよい。
また、３つ以上の特定のコードＸ〜Ｙと、３つ以上の特定のコードＡ〜Ｂとで構成されたコード（Ｙ，Ａ）〜（Ｙ，Ｂ）に変換することもできる。
これにより、境界コード以外の特殊データ（例えば空きデータ）も送信データと区別して送信することが可能となる。
(2)また、本発明に係るフレーム送信装置では、該コード変換部は、該コードＸがｉ（ｉは１以上の自然数）個連続するとき、該コードＹと該ｉ個に対応したｍビットのコードＣとで構成したコード（Ｙ，Ｃ）に変換することが可能である。
これをｎ＝８及びｍ＝８の場合について図１を用いて説明する。コード変換部は、１個のみの連続しないコードＸ（＝XXh）を受信した場合、８ビットのコードＹ（＝YYh）と個数１に対応した例えばコードＣ（＝01h）とで構成したコードYY01hに変換する。
コードXXhが２個連続したコードXXXXhを受信した場合、コードYYhと個数２に対応したコード02hとで構成したコードYY02hに変換する。以下同様にしてコードXXhが255（0FFh）個連続したコードXX...XXhを受信した場合、コードYYFFhに変換する。
これにより、コードＸが連続した場合、少ないビット数のデータに変換することができ、回線効率を改善することが可能となる。
なお、上記の例では、個数を示すコードＣとして個数をそのままを示す01h〜0FFhを用いたが、コードＣは個数との対応関係が予め設定されたコードであればよい。また、コードＣのビット数ｍは、コードＸのビット数ｎと同じでなくてもよい。
(3)また、本発明に係るフレーム送信装置では、該コード変換部は、該コードＹがｊ（ｊは１以上の自然数）個連続するとき、該コードＹと該コードＣ以外のｊ個に対応したｍビットのコードＤとで構成されたコード（Ｙ，Ｄ）に変換することが可能である。
すなわち、上記(2)において、コード変換部は、連続した２〜127個のコードＸをそれぞれ例えばYY02h〜YY7Fhに変換するが、本発明では、さらに連続した２〜127個のコードＹ（=YYh）を、それぞれ例えばYY80h〜YYFFhに変換することもできる。
これにより、コードＹが連続した場合においても、少ないビット数のデータに変換して回線効率を改善することが可能となる。
(4)また、本発明に係るフレーム送信装置では、コード変換前の該送信データに水平パリティを付加する水平パリティ生成部と、コード変換後の該コードＣが奇数個を示すときのみ、コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算に含める水平パリティチェック部をさらに有することが可能である。
すなわち、水平パリティ生成部は、送信データに水平パリティを付加する。そして、該コード変換部は、この水平パリティが付加された送信データをコード変換する。
水平パリティチェック部は、図２に示すコード変換後のコードを含む送信データを入力し、連続した該コードＸ（＝XXh）の個数を示すコードＣ（01h〜FFh）を含むコード（Ｙ，Ｃ）、例えば“YY01h”〜“YYFFh”の中のいずれかを受信したとき、コードＣが示す個数が奇数（例えば“YYFFh”の“FFh”）のときのみ、コード（Ｙ，Ｃ）＝“YYFFh”を１つの該コードＸ＝“YYX”と見倣してパリティ演算に含め、コードＣが示す個数が偶数（例えば“YY02h”の“02h”）のときはコード（Ｙ，Ｃ）＝“YY02h”をパリティ演算に含めない水平パリティチェックを行う。
これは、コード変換前のフレームデータの水平パリティ演算では、偶数個の同じコードは演算結果に影響せず、奇数個の同じコードの場合のみ、（この奇数個のコードから演算結果に影響を与えない最大の偶数個のコードを除いた）１個の該コードを含めた演算を行えばよいことによる。
なお、上記(2)におけるコード“YYh”を変換したコード“YY00h”は、奇数個と見倣し１つの“YYh”を含めてパリティ演算を行う。
これにより、コード変換後においても、コード変換前に水平パリティ演算された送信データのチェックが効率良く容易にできる。
(5)また、本発明に係るフレーム送信装置では、該送信データを伝送する伝送路の使用帯域中の空き領域に空きパターンを示すコードを挿入する空きパターン付加部を有することができる。
すなわち、空きパターン付加部は、送信データを送信するための伝送路の使用帯域に空きがある場合、この領域に空きパターンを示すコードを挿入することができる。
これにより、使用帯域中のデータが送信データであるか否かの判定が容易になる。
(6)また、本発明にに係るフレーム送信装置では、該空きパターンを示すコードを該伝送路断時のコードに変換するデータ変換部を有することができる。
すなわち、該データ変換部は、該空きパターンを伝送路断時に受信側で入力されるコード値に変換する。
これにより、伝送路断時に受信されるコードが、通常のコードと見倣なされることを防ぐことができる。また、該データ変換部を用いず該空きパターンそのものを伝送路断時のコードとすることは可能であるが、データ変換部を用いることにより該空きパターンは、装置固有の伝送路断時のコードに拘束されることなく任意に設定することが可能となる。
(7)また、本発明に係るフレーム受信装置では、該コードＸ及び該コードＹを設定するコード変換値設定部を有することができる。
すなわち、コード変換値設定部を該コード変換部に対して該コードＸ及び該コードＹを指定するように設定することができる。
これにより、変換対象のコードを任意に設定することが可能となる。
(8)また、本発明に係るフレーム受信装置では、該伝送路断時のコードを設定するデータ変換値設定部を有することができる。
すなわち、データ変換値設定部が装置固有の伝送路断時のコードを該コード変換部に設定することが可能となる。
(9)また、本発明に係るのフレーム受信装置においては、特定のｎビットのコードＸをフレーム境界と認識して受信データを分解するフレーム分解部と、該受信データの中の、ｎ（ｎは２以上の自然数）ビットの特定のコードＹとｍ（ｍは１以上の自然数）ビットのそれぞれ互いに異なる少なくとも特定のコードＡ及びＢとで構成されるｎ＋ｍビットのコード（Ｙ，Ａ）及び（Ｙ，Ｂ）を、それぞれｎビットの異なる少なくとも特定のコードＸ及びＹに変換するコード変換部と、を有することを特徴としている。
すなわち、フレーム分解部は、境界コードＸ（例えば、00h）に基づき、例えば上記(1)のフレーム送信装置から送られて来た受信データの境界を判定し、受信データを抽出する。コード変換部は、抽出したデータをｎビット分読み出し、そのコードがコードＸ及びＹ以外であるとき、そのままのコードで出力し、コードＹであるときでこれに続くｍビットがコードＡであるとき、このｎ＋ｍビットのコード（Ｙ，Ａ）をｎビットのコードＸに変換する。
また、コードＹであるときでこれに続くｍビットがコードＢであるとき、コード（Ｙ，Ｂ）をｎビットのコードＹに変換する。
これにより、カプセル組立を行うことなく、フレームから受信データ取り出してコード逆変換することが可能となり、回線効率を改善することが可能となる。
また、特定のコードＹと３つ以上の特定のコードＡ〜Ｂとで構成されたコード（Ｙ，Ａ）〜（Ｙ，Ｂ）を、それぞれ特定のコードＸ〜Ｙに変換することもできる。これにより、フレーム境界以外の特殊なデータを受信データから区別することが可能となる。
(10)また、本発明に係るフレーム受信装置では、該コード変換部は、ｎ＋ｍビットのコード（Ｙ，Ｃ）からｍビットのコードＣを抽出し、該コード（Ｙ，Ｃ）を該コードＣに対応したｉ個の連続した該コードＸに変換することが可能である。
これを図１を用いて説明する。16ビットのコード（Ｙ，Ｃ）＝“YY01h”を受信したコード変換部は８ビットのコードＣ＝“01h”を抽出し、コードＸの連続個数“１”を知り、コード（Ｙ，Ｃ）を“XXh”に変換する。
同様にして、変換部は、コード“YY02h”，…，“YYFFh”をそれぞれコード“XXXXh”，〜，“XX…XXh（255個の連続したXXh）”に変換する。
これにより、例えば、上記(2)のコード変換部で変換されたコードを逆変換することが可能となる。
(11)また、本発明に係るフレーム受信装置では、該コード変換部は、ｎ＋ｍビットのコード（Ｙ，Ｄ）からコードＣとは異なるｍビットのコードＤを抽出し、該コード（Ｙ，Ｄ）を該コードＤに対応したｊ個の連続した該コードＹに変換することが可能である。
コード変換部は、例えば、上記(10)により16ビットのコードYY01h〜YY7Fhを、それぞれXXh，XXXXh，〜，XX…XXh（127個の連続したXXh）に変換するが、さらに本発明では、例えば16ビットのコードYY80h〜YYFFhを、それぞれYYh，YYYh，〜，YY…YYh（128個の連続したYYh）に変換する。
これにより、例えば、上記(3)のコード変換部で変換されたコードを逆変換することが可能となる。
(12)また、本発明に係るフレーム受信装置では、該受信データ中のコード（Ｙ，Ｃ）のコードＣが奇数個を示すときのみ、該コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算に含める水平パリティチェック部をさらに有することが可能である。
すなわち、フレーム受信装置においても上記(4)の水平パリティチェック部と同様の水平パリティチェック部を備えることができる。
これにより、フレーム受信装置においても、コード変換後の受信データのチェックが可能となる。
(13)また、本発明に係るフレーム受信装置では、該受信データ中の空きパターンを示すコードを削除する空きパターン削除部を有することができる。
これにより、空きパターンを削除することが可能となり、無効なデータを受信することがなくなる。
(14)また、本発明に係るフレーム受信装置では、該受信データ中の伝送路断時のコードを空きパターンを示すコードに変換するデータ変換部を有することができる。
すなわち、データ変換部は、伝送路断時に入力されるコードを、空きパターンを示すコードに変換する。
これにより、伝送路断時に入力される無効なコードを、有効なコードと見倣して際限なく受信することが無くなる。
(15)また、本発明に係るフレーム受信装置では、該コードＸ及び該コードＹを設定するコード変換値設定部を有することができる。
すなわち、コード変換値設定部は該コード変換部に対して該コードＸ及び該コードＹを設定する。
これにより、受信データに含まれるて該コードＸ及び該コードＹに対応したコード変換を行うように該コード変換部を任意に設定することが可能となる。
(16)また、本発明に係るフレーム受信装置では、該伝送路断時のコードを設定するデータ変換値設定部を有することができる。
すなわち、データ変換値設定部は、データ変換部に対して該該伝送路断時のコードを設定する。
これにより、装置固有な伝送路断時のコードをその装置に対応して設定することが可能となる。
【図面の簡単な説明】
図１は、本発明に係るフレーム送信装置におけるコード変換例を示した図である。
図２は、本発明に係るフレーム受信装置におけるコード変換例を示した図である。
図３は、本発明に係るフレーム送信装置及びフレーム受信装置の実施例を示したブロック図である。
図４は、本発明に係るフレーム送信装置の動作例を示したタイムチャート図である。
図５は、本発明に係るフレーム受信装置の動作例を示したタイムチャート図である。
図６は、本発明に係るフレーム送信装置におけるコード変換部の構成例を示したブロック図である。
図７は、本発明に係るフレーム送信装置におけるコード変換部の動作例を示した状態遷移図である。
図８は、本発明に係るフレーム送信装置におけるコード変換部の詳細構成例を示したブロック図である。
図９は、本発明に係るフレーム送信装置におけるコード変換部の動作例を示したタイムチャート図である。
図10は、本発明に係るフレーム受信装置におけるコード変換部の構成例を示したブロック図である。
図11は、本発明に係るフレーム受信装置におけるコード変換部の動作例を示した状態遷移図である。
図12は、本発明に係るフレーム受信装置におけるコード変換部の動作例を示したタイムチャート図である。
図13は、本発明に係るフレーム送信装置におけるデータ変換部の実施例を示したブロック図である。
図14は、本発明に係るフレーム受信装置におけるデータ変換部の実施例を示したブロック図である。
図15は、一般的なリング型システムの構成例を示したブロック図である。
図16は、一般的なインタフェースノードの構成例を示したブロック図である。
図17は、従来のフレーム送信装置及び受信装置の構成例を示したブロック図である。
図18は、従来のフレーム送信装置におけるフレームのカプセル化を示した図である。
図19は、一般的なイーサネットフレームを収容したSDHフレーム例を示した図である。
符号の説明
10 回線IF部
11 水平パリティ生成部、チェックデータ生成部
12 コード変換部 13 送信バッファ部
14 送信バッファライト制御部 15 送信バッファリード制御部
16 水平パリティチェック部、データチェック部
17 空きパターン付加部 18 データ変換部
19 カプセル分割部 21 コード変換値設定部
22 データ変換値設定部 23 使用帯域イネーブル生成部
24 使用帯域設定部 31 データ逆変換部
32，37 水平パリティチェック部、データチェック部
33 空きパターン削除部 34 受信バッファ部
35 受信バッファライト制御部
36 受信バッファリード制御部（コード逆変換）
37 カプセル組立部 40 50Mリング伝送路
40_1 #0系光伝送路 40_2 #1系光伝送路
41，41_1〜5 インタフェースノード
42 同期回線多重装置 42_1 #0光IF部
42_2 #1光IF部 43 イーサネット収容LS
43_1，43_2 端末IF部 44，44_1〜6 イーサネット
45 制御監視クロック部 51 O/E・E/O変換部
52 SDH処理部 53 回線多重部
54 FIFO 55 8-1SEL部
56 PLO 57 制御・監視部
61 HWインタフェース部 62 端末インタフェース部
63 制御・監視部 71 チェックデータ
72 ヘッダ部 73 フレーム収容領域部
74 使用/未使用部 75 フレーム種別部
76 有効フレーム長部 81〜86，91〜95，97 信号
87 伝送路出力データ 88 伝送部フレームパルス
89 伝送路クロック 90 伝送路入力データ
96 設定値 101，102 比較器
103，203 シーケンサ 104 カウンタ
105 遅延回路 106〜108，205 セレクタ
109 立上り/立下り検出部 110〜112，115，118，127，128 D-FF回路
113，122，123，126，132，133，136，137 OR回路
114，116，119，120，124，125，130，131，134，135 AND回路
201 受信バッファ 202 受信バッファフレーム数カウンタ
204 D-FF回路 206 フレーム送信完了信号
207 受信フレーム有り信号 208 読込データ
209 データ出力信号 210 00h出力信号
211 データ出力 212 フレームライト完了信号
DTI 入力データ DTO 出力データ
DTEN データイネーブル信号 WE ライトイネーブル信号
CLK クロック信号 CLKEN クロックイネーブル信号
XRE リード制御信号 TTM 同期信号
図中、同一符号は同一又は相当部分を示す。
発明を実施するための最良の形態
本発明に係るフレーム通信装置の実施例を図３に示す。この装置は、イーサネット及びSDH/SONET等間で相互にフレームを乗せ変えるものである。
イーサーネット等の収容回線に接続された回線IF部10、水平パリティ生成部11、コード変換部12、送信バッファ部13、空きパターン付加部17、及びSDH等に伝送路出力データ87を出力しているデータ変換部18が縦続接続されてフレーム送信装置の主要部を構成している。
送信バッファ部13は、コード変換部12に接続された送信バッファライト制御部14、及び送信バッファリード制御部15の出力信号を入力し、水平パリティチェック部16への出力信号を与えるように接続されている。
SDH/SONET等から伝送路入力データ90を入力したデータ逆変換部31、受信バッファ部34、水平パリティチェック部37、及び回線IF部10が縦続接続されてフレーム受信装置の主要部を構成している。
受信バッファ部34には、その出力端子に接続された受信バッファリード制御部36の出力信号と、データ逆変換部31からの信号91を入力した空きパターン削除部33からの信号93を入力した受信バッファライト制御部35の出力信号と、を入力するように接続されている。
また、伝送部フレームパルス88及び伝送路クロック89を入力した使用帯域イネーブル生成部23は、空きパターン付加部17、空きパターン削除部33、及び送信バッファリード制御部15に出力信号84又は86を与えるように接続され、SDH/SONET等間の書込/読出タイミングの制御を行うように構成されている。
また、コード変換値設定部21は、コード変換部12及び受信バッファリード制御部（コード逆変換）36に接続され、データ変換値設定部22は、データ変換部18及びデータ逆変換部31に接続され、使用帯域設定部24は、使用帯域イネーブル生成部23に接続されて種々の設定を行うようなっている。
図４は、収容回線側からフレームを伝送路側へ送信するフレーム送信動作の信号例を示している。以下に、同図を参照して図３の送信動作をまず説明する。
回線IF部10は、収容回線と電気的なインタフェースを行って可変長フレームを受信し、これをNRZ信号（図４の信号81参照）に変換する。
水平パリティ生成部11は、可変長フレームからプリアンブル及びSFD（Start Frame Delimiter）を削除した図示のデータ（信号81の「転送される範囲」）の奇数の水平パリティ演算を行い、その演算結果“08”を該データに付加する（同図の信号82）。
コード変換部12は、フレーム境界コード＝“00h”を付加するためにデータ（信号82のコード変換範囲）中の“00h”コードを他のコードに変換する必要がある。このため、本実施例では、図１に示したXXh（フレーム境界コード）＝“00h”とすると共に、YYh＝“08h”としたコード変換を行っている。これらのコード“00h”及び“08h”は、コード変換値設定部21によってコード変換部12に設定される。
コード変換部12は、該データ中のコードで“00h”及び“08h”以外のコード、例えばコード“AAh”，“55h”，“FFh”をそのまま出力し、コード“08h”をコード“0800h”に変換して出力し、コード“00h”をコード“0801h”に変換して出力し、コード“00h”が連続している例えば、コード“00000000h”及び“000000000000h”をそれぞれコード“0804h”及び“0806h”に変換して出力する（同図の信号83）。
送信バッファライト制御部14は、コード変換部12からのライトイネーブル信号97のタイミングに基づいて、書込アドレスを指定して変換されたコード（以後、変換コードと称することがある）を送信バッファ部13に書き込む。
使用帯域イネーブル生成部23は、伝送部フレームパルス88及び伝送路クロック89に基づいて、使用帯域設定部24が指定する使用帯域（＝図19の収容領域）への書込タイミングを示したイネーブル信号84を送信バッファリード制御部15に与える。
送信バッファリード制御部15は、信号84に基づいた読出タイミングで読出アドレスを送信バッファ部13に与え、送信バッファ部13は変換コードを出力する（同図の信号85）。
水平パリティチェック部16は、変換コードのチェックを行う（図２参照）。
空きパターン付加部17は、変換コードの前後に境界コード＝“00h”を付加すると共に、コードの無い使用帯域に空きパターンコード＝“00h”を付加した信号86を出力する。
なお、空きパターン付加部17は、上述したフレーム生成部を兼ねている。また、境界コードと空きパターンコードは同じコード“00h”を用いているが異なるコードを用いることも可能である。
データ変換部18は、データ変換値設定部22が指定する空きパターンコード“00h”を伝送路断時を示す値、例えば“FFh”に変換するためのデータ変換を信号86に対して行い伝送路出力データ87を出力する。
図５は、伝送路側から受信したフレームを収容回線側に送るフレーム受信動作の信号例を示している。以下に、同図を参照して図３の受信動作を説明する。
データ逆変換部31は、伝送路入力データ90（図４の伝送路出力データ87と同じ）を受信し、データ変換値設定部22が指定する伝送路断時のコードを空きパターンコード“00h”に戻すための逆変換を伝送路入力データ90に対して行い信号91を出力する。
水平パリティチェック部32は、信号91のチェックを行う。
空きパターン削除部33は、使用帯域イネーブル生成部23が指定する指定領域のタイミング信号92から境界コード及び空きパターンコード“00h”のタイミングを削除したタイミング信号93を生成し受信バッファライト制御部35に与える。
なお、空きパターン削除部33は、上述したフレーム分解部を兼ねている。
制御部35は、受信バッファ部34に信号93に基づいて書込アドレスを与え、受信バッファ部34は信号91のデータ部（パリティチェック符号を含む）を記憶する。
受信バッファリード制御部36は、コード変換値設定部21からのコード“00h”及び“08h”に基づき該データ部を逆変換して信号94の「リードされた範囲」で示されたデータ部とし、さらに、このデータ部にプリアンブル及びSFDを付加した信号94を出力する。
水平パリティチェック部37は、該データ部のチェックを行うと共にチェックビット“08h”を削除した信号95を回線IF部10を介して収容回線に送信する。
図６は、図３に示したコード変換部12の構成例を示している。この変換部12は、８ビットの入力データDTI[7:0]（図３の信号82）を入力し、それぞれコード“00h”及び“08h”と比較する比較器101及び102と、これらの比較器101並びに102の比較結果及びデータイネーブル信号DTENを入力してライトイネーブル信号WE（図３の信号97）を出力するシーケンサ103と、このシーケンサ103からの指示に基づき計数するカウンタ104と、で構成されている。
さらに、コード変換部12は、入力データDTIを遅延させたデータを出力する遅延回路105と、シーケンサ103からの選択信号に基づき遅延データ又はコード“00”を選択するセレクタ106と、このセレクタ106の出力データ又はコード“08”を選択するセレクタ107と、セレクタ107又はカウンタ104の出力データを選択し出力データDTO[7:0]（同図の信号83）を出力するセレクタ108とを含んでいる。
以下に、シーケンサ103の動作を図７のシーケンサの状態遷移図で説明する。
シーケンサ103は、初期状態としてリセットの状態０にある。リセット解除が行われると、シーケンサ103はリセット状態０からアイドルの状態１に遷移する。
この状態１で信号DTEN＝０であるとき、シーケンサ103は、状態１を保持する。信号DTEN＝１（有効なデータが入力されるタイミング）に変化すると、シーケンサ103の状態はデータ読込の状態２に遷移する。状態２において、シーケンサ103は、比較器102から入力データDTIのコード＝“08”の通知を受けて、出力データDTOとしてコード“08”及び“00”を順次出力するようにセレクタ106〜108に選択信号を送る。
比較器101及び102からそれぞれ入力データDTIのコード≠“00”及び“08”の通知を受けた場合、シーケンサ103は、状態２を維持したまま、遅延回路105の出力データをそのまま出力するようにセレクタ106〜108に各選択信号を送る。
また、信号DTEN＝０になったとき、シーケンサ103は、状態２からアイドル状態１に遷移する。
比較器101から入力データDTIのコード＝“00”の通知を受けたとき、シーケンサ103は、カウンタ104をクリアし、データ読込＆カウントアップの状態３に遷移しカウンタ104を１だけカウントアップする。
状態３において、コード＝“00”であるとき、シーケンサ103は、カウンタ104を１だけインクリメントし、カウンタの値が“FF”であるとき、“08”及び“FF”を順次出力するようにセレクタ106〜108にそれぞれ選択信号を送ると共にカウンタ104をカウントアップして“00”とする。
コード≠“00”又は信号DTEN＝“０”であるとき、シーケンサ103は“08”及び“カウンタ値”を順次出力するようにセレクタ106〜108にそれぞれ選択信号を送った後、状態２に遷移する
図８は、図６に示したコード変換部12の構成をより詳細に示したものである。
図８の破線で囲んだブロック部103及び105は、それぞれ図６のシーケンサ103及び遅延回路105に相当し、図８の比較器101及び102、カウンタ104、並びにセレクタ106〜108は、図６に示した同じ符号の比較器、カウンタ、及びセレクタにそれぞれ相当している。また、遅延回路105は、８ビットのD-FF回路110及び111で構成されている。なお、ブロック部103は、図６のシーケンサとは構成が異なっている。
図９は、図８のコード変換部12の動作タイミング例を示している。
以下に、図９を参照して図８の動作を説明する。
クロック信号CLKは、コード変換部全体の同期用のクロックであり、このクロック信号CLKを２分周したのがクロックイネーブル信号CLKENである。入力データDTI、出力データDTO、データイネーブル信号DTEN、及びライトイネーブル信号WEは、図６に示した信号DTI，DTO，DTEN，及びWEに相当している。
信号DTENは、有効な送信データが入力データDTI出力端子に出力されたタイミングを示す信号である。この信号DTENはフレーム境界を示すコードＸ（＝“00h”）に基づいて作成される。
D-FF回路112及びOR回路113は、信号DTENを２クロック信号（CLK）分（＝１信号（CLKEN）分）後方に延長した信号DTPLS1を作成し、AND（&）回路114は信号DTPL1の最後の２クロック分を示す信号DTDWN1を作成し、D-FF回路115は、信号DTDWN1を２クロック分遅らせた信号DTDWN2を作成している。
コード変換部12は、クロック信号CLK、クロックイネーブル信号CLKEN、及び信号DTPL1，DTDWN1，及びDTDWN2に同期したタイミングで動作を行うが、以下では詳しい同期タイミングの説明は省略する。
“00h”以外の８ビットの入力データDTIは、遅延回路105で２クロック信号（CLK）分遅延された後、セレクタ106〜108を経由して８ビットの出力データDTOとして出力される（図９の信号DTI及びDTO参照）。
このときの出力データDTOを送信バッファ部13（図３参照）に書き込むタイミングを与えるライトイネーブル信号WEは、有効な入力データの中で“00h”でないコードが出力されたタイミング（比較器101、AND回路116及び121で演算）を２クロック信号分遅延させた（D-FF回路127及び129）タイミングに含まれる信号CLKENの反転信号として作成される（AND回路130及びOR回路132，136，及び137）。
また、“08h”の入力データDTIは、２クロック信号分遅延された後（D-FF回路110及び111）比較器102で検出され、このコード“08ｈ”を１クロック分出力した後の１クロック信号分のタイミングで“00h”を出力する（AND回路131及びセレクタ106）と共にそのタイミングを信号WEに出力する（OR回路132，136及び137）。すなわち、上述した“00h”以外のコード変換と“00h”の出力とで、コード“08h”がコード“0800h”に変換されたことになる。
次に連続した“00h”データのコード変換動作について説明する。
D-FF回路118、AND回路119及び120から成る立上り/立下り検出部109は、信号DTENが“１”のときで、入力データDTIが“00h”になった（AND回路116の出力）立上りをAND回路120で検出し、この立上りの後で最初に入力データDTIが“00h”でなくなった立下りをAND回路119で検出している。
カウンタ104は、“00h”の立上り及び信号DTDWN2のタイミングで「01」にセットされる（OR回路123及び126、及びAND回路124）。そして、カウンタ104は、入力データDTI中の“00h”（比較器101、AND回路116及び125）を計数し、その“カウンタ値”を出力する。
“00h”が別のコードに変わって２クロック分経過したとき（AND回路119、OR回路122、D-FF回路128、及びOR回路133）、まず“08h”が出力され（AND回路135及びセレクタ107）、さらに、１クロック分後に“カウンタ値”が出力される（AND回路134及びセレクタ108）。
このとき、“08h”並びに“カウンタ値”を出力したタイミングを信号WEに出力する（AND回路135及びOR回路136、並びにAND回路134及びOR回路137）。
なお、“00h”が“FFh”個連続したとき（カウンタ104のキャリー信号Ｃ＝“１”）、も同様に“08h”及びカウンタ値＝“FFh”が出力される（OR回路133とAND回路135及びセレクタ107、並びにAND回路134及びセレクタ108）と共に、カウンタ104は“01h”に初期設定される（OR回路123、AND回路124、及びOR回路126）。
同様に、“08h”並びに“カウンタ値＝“FFh”を出力したタイミングを信号WEに出力する（OR回路133と、上記のAND回路135及びOR回路136、並びにAND回路134及びOR回路137）。
これにより、連続した“00h”が「“08h”＋“その個数を示すコード”」に変換されたことになる。
また、信号DTDWN1＝“１”になったときから２クロック分後（OR回路122及びD-FF回路128）も、「“08h”＋カウンタ値」を出力する。
図10は、図３で示した受信バッファリード制御部（コード逆変換部）36の構成例を示している。図10には、コード逆変換部36との関連を分かり易くするために受信バッファ部34も示されている。
受信バッファリード制御部36は、受信バッファライト制御部35からフレームライト完了信号212を入力する受信バッファフレーム数カウンタ（アップダウンカウンタ）202、同期信号TTMを入力しカウンタ202とフレーム送信完了信号206及び受信フレーム有り信号207をそれぞれ送受信すると共に受信バッファ部34とリード制御信号XRE及び８ビットの読込データ208をそれぞれ送受信するシーケンサ203、受信バッファ部34から読込データ208を受信しシーケンサ203からデータ出力信号209を受信するD-FF回路204、及びデータ“00h”並びにD-FF回路204から出力データを入力すると共にシーケンサ203から00h出力信号210を入力しデータ出力211を出力するセレクタ205で構成されている。
なお、フレームライト完了信号212は、図３には示されていない。
動作において、受信バッファライト制御部35（同図参照）は、受信バッファ部34に１つのフレームが書き込む毎にフレームライト完了信号212をカウンタ202に与える。カウンタ202は、フレームライト完了信号212により“１”だけインクリメントされ、フレーム送信完了信号206で“１”だけデクリメントされる。
これにより、カウンタ202は、受信バッファ部34に受信フレームが存在しない場合、カウンタ値を“０”なり、受信フレームが存在する場合、その数を示した値となる。そして、カウンタ値≠“０”のとき、受信フレーム有り信号207を出力する。
シーケンサ203は、同期信号TTM、受信フレーム有り信号207、及び読込データ208に基づいて順次その状態を遷移してデータ出力信号209、00h出力信号210、及びリード制御信号XREを出力し、それぞれ、D-FF回路204をラッチイネーブル状態にするタイミング、セレクタ205に“00h”を選択するタイミング、及び受信バッファ部34をリードイネーブル状態にするタイミングを指定する。
図11は、シーケンサ203の遷移状態を示しており、図12は、受信バッファリード制御部36の動作タイミングを示している。以下に、図11及び12を参照して、図10の受信バッファリード制御部36の動作を説明する。
受信バッファリード制御部36は、クロック信号CLK（図10では省略）及びこの信号CLKを８分周した信号TTMに同期して動作を行う。
図11において、シーケンサ203の状態は、リセット解除信号（図10では省略）でリセット状態０からアイドル状態１に移る。この状態１で、受信フレーム有り信号207＝“０”の場合、状態１を保持し、受信フレーム有り信号207＝“１”でデータ読込状態２に遷移する。
この状態２において、シーケンサ203は、例えば読込データ208＝“AAh”を入力すると、この“AAh”が“08h”及び“00h”でないと判断して、データ出力信号209及び00h出力信号210をそれぞれ「イネーブル」及び「“00h”を選択しない」信号として出力する。
この結果、読込データ208＝“AAh”は、D-FF回路204及びセレクタ205を経由してデータ出力211として次の信号TTMのタイミングで出力される。
また、状態２において、シーケンサ203は、例えば読込データ208＝“08h”を入力すると、データ読込状態３に遷移する。さらに、この状態３で読込データ208＝“01h”を入力した場合、この“01h”が“00h”でないと判断し、XX（＝00h）数カウンタ（図10では省略）を初期値“１”に設定して、読込値ラッチ状態４に遷移する。
状態４において、シーケンサ203は、読込値“01h”＝XX数カウンタ値“01h”と判断して、00h出力信号210を「“00h”を選択する」にしてセレクタ205に与えてデータ出力信号211＝“00h”を出力した後、状態２に戻る。
状態３において、シーケンサ203が“01h”の代わりに読込データ208＝“03h”を入力した場合も、この“03h”が“00h”でないと判断し、XX（＝00h）数カウンタを初期値“１”に設定して、読込値ラッチ状態４に遷移する。以後、読込値“03h”≠XX数カウンタ値“01h”と判断して、XX数カウンタを“１”だけインクリメントした“02h”にすると共に“00h”を出力した後、同じ状態４に戻る。
この状態４で、読込値“03h”≠XX数カウンタ値“02h”であるので、さらに、“00h”が出力されると共にXX数カウンタを“１”だけインクリメントし“03h”として同じ状態４に戻る。
この結果、読込値“03h”＝XX数カウンタ値“03h”となり、シーケンサ203は、“00h”を出力した後、状態２に戻る。
これにより、読込値“03h”に等しい数の“00h”が出力されたことになる。すなわち、コード“0803h”が、コード“000000h”に変換されて出力されたことになる。
また、状態３において、読込データ208＝“00h”が入力された場合、シーケンサ203は、D-FF回路204に“08h”を保持したままにするためデータ出力信号209を「ディスエーブル」とし、00h出力信号210＝「00hを選択しない」にして、データ出力信号211に“08h”を出力して状態２に戻る。
この結果、コード“0800h”が、コード“08h”に変換されて出力されたことになる。
さらに、状態２において、読込値“00h（境界コード）”が入力された場合、シーケンサ203は、フレーム送信完了信号206を受信バッファフレーム数カウンタ202に与え“１”だけディクリメントした後、状態１に戻り、１フレーム分のコード逆変換を完了する。
状態１で、「受信フレーム有り」の場合、上記と同様の動作を「受信フレーム無し」になるまで繰り返す。
なお、状態遷移条件を変更することにより、状態２において、読込値“00h＝（境界コード）”が２つ連続して入力された場合に、状態１に移動して１フレーム分のコード逆変換を完了するようにすることもできる（図５参照の信号91）。
図13は、図３に示したデータ変換部18の実施例を示している。このデータ変換部18はXOR回路で構成されており、入力されたデータと、図３のデータ変換値設定部22によって設定された設定値との排他論理和を演算して転送データ（伝送路出力データ87）を出力する。
例えば入力データ＝“01h”及び設定値＝“FEh（01hの反転）”とすれば、転送データ“FFh”を出力する。
これにより、データ変換部18は、例えば、空きコードを“01h”を、伝送路断時に出力される“FFh”に変換することできる。
図14は、図３に示したデータ逆変換部31の実施例を示している。このデータ逆変換部31もXOR回路で構成されており、転送データ（伝送路入力データ90）と、データ変換値設定部22によって設定された設定値との排他論理和を演算してデータ（信号91）を出力する。
例えば、転送データ＝“FFh”及び設定値＝“FEh”とすれば、データ“01h”を出力する。これにより、伝送路断時に入力される“FFh”を空きデータと認識して、際限なくフレームを受信することが無くなる。
以上説明したように、本発明に係るフレーム通信装置によれば、送信側のコード変換部が、送信データ中の異なる少なくとも特定のコードＸ及びＹを、それぞれ、該コードＹと互いに異なる少なくとも特定のコードＡ及びＢとで構成されたコード（Ｙ，Ａ）及び（Ｙ，Ｂ）に変換し、フレーム生成部が該コードＸをフレーム境界とした該送信データのフレームを作成するように構成し、また、受信側のフレーム分解部が特定のコードＸをフレーム境界と認識して受信データを分解し、該受信データの中の、特定のコードＹと特定のコードＡ及びＢとで構成されるコード（Ｙ，Ａ）及び（Ｙ，Ｂ）を、コードＸ及びＹに変換するように構成したので、カプセル化することなく回線効率を改善することが可能となる。
また、送信側の該コード変換部が送信データに含まれるｉ個連続した該コードＸを、該コードＹと該ｉ個に対応したコードＣとから成るコード（Ｙ，Ｃ）に変換するように構成し、受信側の該コード変換部が、コード（Ｙ，Ｃ）をコードＣに対応したｉ個の連続した該コードＸに変換するように構成すれば、例えば使用頻度の最も高いコードをコードＸ、及び最も低いコードをコードＹとしたコード変換を行うことでコードＸの圧縮効果が期待でき、送信バッファ及び受信バッファの小容量化が可能となると共に回線効率を上げることが可能となる。
また、水平パリティチェック部が、コード変換後の該コードＣが奇数個を示すときのみ、コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算を行うようにすれば、コード変換後のデータに対するパリティチェックを行うことができる。
さらに、データ変換部が、伝送路の使用帯域中の空きパターンの値を伝送路断時の値に合わせる為の変換を行うようにすれば、伝送路断時に受信側に入力されたデータを有効なデータと認識する誤動作を回避することができる。
本発明はフレーム通信装置に関し、特にコード変換部とフレーム生成／分解部とで構成されたフレーム通信装置に関するものである。
近年、通信分野における発展はめざましく情報転送においても従来のキャラクタ・ベース或いはフレーム・ベースに、新たに根本的に異なるセル・ベースの転送モードが採用されるに至っている。いずれの転送方式においてもデータを効率良く伝送することは重要であるが、最も基本的なフレーム・ベースにおいても例えば異なるフレーム・ベース間でのデータ転送の効率化が求められている。
背景技術
図15は、従来のネットワークの構成例を示している。このネットワークは50Mリング型の伝送路40で接続されるインタフェースノード41_1〜41_5（符号41で総称することがある）と、各インタフェースノード41_1〜41_5に接続されたイーサネット44_1，44_2，...、イーサネット44_3，44_4，44_5，及び44_6とで構成されている。
インタフェースノード41は、同期回線多重装置42及びイーサネット収容LS（Line Set）43で構成されている。
例えばイーサネット44_1は、インタフェースノード41_1、50Mリング伝送路40、及びインタフェースノード41_5を経由してイーサネット44_6に接続されている。インタフェースノード41_1のイーサネット収容LS43とインタフェースノード41_5のイーサネット収容LS43と間の接続はP-P接続（point to pointconnection）である。
図16は、図15で示したインタフェースノード41_1及び50Mリング伝送路40の構成をより詳細に示している。50Mリング伝送路40は、#0系光伝送路40_1及び#1系光伝送路40_2で構成され、同期回線多重装置42は、#0光IF部42_1、#1光IF部42_2、及び制御監視クロック部45で構成され、イーサネット収容LS43は、端末IF部43_1，43_2，...で構成されている。
#0光IF部42_1及び#1光IF部42_2は、O/E・E/O変換部51、SDH処理部52、回線多重部53、FIFO54、及び8-1SEL部55で構成され、制御監視クロック部45は、PLO（Phase Locked Oscillator：位相同期発振器）56及び制御・監視部57で構成されている。端末IF部43_1及び43_2は、同期回線多重装置42に接続されたHWインタフェース部61、イーサネット44に接続された端末インタフェース部62、及び制御・監視部63で構成されている。
動作において、例えば、#0系光伝送路40_1のSDHフレーム上のデータは、O/E・E/O変換部51で光/電変換された後、SDH処理部52、回線多重部53、及び端末IF部43_1のHWインタフェース部61を経由して端末インタフェース部62に送られ、この端末インタフェース部62でイーサネットフレームに乗せられてイーサネット44_1に送出される。
逆に、イーサネット44_1のフレーム上のデータは、端末インタフェース62、HWインタフェース部61、#0光IF部42_1の8-1SEL部55、回線多重部53、及びSDH処理部52を経由してO/E・E/O変換部51に送られた後、このO/E・E/O変換部51で電/光変換されて#0系光伝送路40_1のSDHフレーム上に乗せられる。
図17は、図16に示した端末IF部（イーサネット収容LS）43をより詳細に示している。
このイーサネット収容LS43は、回線IF部10、チェックデータ生成部11、送信バッファ部13、送信バッファライト制御部14、送信バッファリード制御部15、データチェック部16、及びカプセル分割部19で送信インタフェース部を構成している。
また、イーサネット収容LS43は、カプセル組立部37、データチェック部32、受信バッファ部34、受信バッファライト制御部35、受信バッファリード制御部36、データチェック部37、及び回線IF部10で受信インタフェース部を構成している。
さらに、イーサネット収容LS43は、送信側及び受信側に共通な使用帯域イネーブル生成部23及び使用帯域設定部24を有している。
動作において、回線IF部10は、収容回線上から可変長フレームを受信し、これをNRZ（Non Return Zero）信号に変換した後、伝送路側に送信データとして出力する。
この送信データにチェックデータ生成部11はチェックデータを付加し、このデータを送信バッファライト制御部14は、速度変換用の送信バッファ部13に書き込むための制御を行う。
使用帯域イネーブル生成部23は、使用帯域設定部24で予め設定された設定値96、伝送部フレームパルス88、及び伝送路クロック89に基づき、使用帯域イネーブル信号84を生成する。この信号84により送信バッファリード制御部15は、送信バッファ部13よりデータを読み出すための制御を行い、データチェック部16は、読み出されたデータのチェックを行う。
カプセル分割部19は、イネーブル信号84に基づいて、読出データのカプセル化を行い、伝送路出力データ87を送出する。これにより、収容回線上の可変長フレームは、カプセル化されて伝送路の使用帯域に収容されたことになる。
図18は、チェックデータ付加及びカプセル化の概念を示している。同図(1)は、収容回線からの可変長フレームを示しており、同図(2)には、水平パリティ又はCRC等のチェックデータ71が付加後の可変長フレームが示されている。
この可変長フレームは分割された後、カプセル化される。同図(3)は、ｉ番目の分割部分のカプセルを示しており、このカプセルは、ヘッダ部72とフレーム収容領域部73とで構成されている。
ヘッダ部72は、使用/未使用部74、フレーム種別部75、及び有効フレーム長部76から成り、使用/未使用部74は伝送路に収容すべきイーサネットフレームがあるか否かを示し、フレーム種別部75は、フレーム収容領域部73のデータがフレームの先頭を含むものか、フレームの中間のものか、フレームの最後を含むものか、又は単独フレームであるかを示すものである。
有効フレーム長部76には、フレーム収容領域部73のどこまでに有効データが入っているかを示す情報が含まれ、最後のフレーム及び単独フレーム収容時のみ有効である。
フレーム収容領域部73には、収容回線からのフレーム及びチェックデータ等の実データが収容されている。
図19は、周知のSDH/SONETのSTMO/OC1のフレームフォーマットを示している。このフレームは、９行３列のSOH部、９行１列のPOH部、及び９行86列のペイロード部で構成され、ペイロード部はバイト単位のタイムスロットTS0〜TS85，TS90〜TS175，...，TS720〜TS805で構成されている。
イーサーネットの可変長フレームは、予め収容する領域として例えば５バイトのTS91〜TS95が割り当てられている。この割当は、図15に示した制御・監視端末によって行うことができる。
図17において、カプセル組立部37は、カプセル化された伝送路入力データ90の復元を行った後、使用帯域イネーブル信号92に基づき受信バッファライト制御部35に対して復元したデータを受信バッファ部34に書き込む制御を行うように指示する。このときデータチェック部32は、組立後のデータに対してデータチェックを行う。
受信バッファリード制御部36は、受信バッファ部34からデータを読み出すための制御を行い、読出データはデータチェック部37を経由して回線IF部10に送られる。このとき、データチェック部37は読出データのエラーチェックを行う。
回線IF部10は、受信したデータをイーサネットフレームに収容して収容回線に送出する。
このような従来のフレーム通信装置においては、カプセル化するためのヘッダ等のオーバヘッドが回線効率を悪くしている。
従って本発明は、特にコード変換部とフレーム生成／分解部とで構成されたフレーム通信装置において、カプセル化することなく回線効率を改善することを課題とする。
発明の開示
(1)上記の課題を解決するため、本発明に係るフレーム送信装置は、ｎ（ｎは２以上の自然数）ビットのコードで構成される送信データ中の異なる少なくとも特定のコードＸ及びＹを、それぞれ、該コードＹとｍ（ｍは１以上の自然数）ビットの互いに異なる少なくとも特定のコードＡ及びＢとで構成されたコード（Ｙ，Ａ）及び（Ｙ，Ｂ）に変換するコード変換部と、該コードＸをフレーム境界とした該送信データのフレームを作成するフレーム生成部と、を有することを特徴としている。
これを図１に示す本発明に係るフレーム送信装置におけるコード変換部の変換テーブル例で説明する。この例では、ｎ及びｍビットは共に８ビットであり、送信データは８ビットのコード00h（h：16進、以後省略することがある），01h，...，FFhから成っている。
コード変換部は、入力したコードの中の特定のコードXXh及びYYh（例えば、00h及び08h）を、それぞれ８ビットのコードAAh及びBBh（例えば、01h及び00h）を付加した16ビットのコードYYAAh及びYYBBh（0801h及び0800h）に変換して出力し、コードXXh及びYYh以外のコードはそのままの８ビットのコードで出力する。この結果、変換後のコードは８ビットと16ビットのコードが混在したものになるが、コードXXhは含まれていない。
そこで、フレーム生成部は、コードXXh（=00h）をフレーム境界のコードとして送信データのフレームを生成する。
これにより、送信データの境界をヘッダを付加することなく受信側に知らせることが可能となるので、カプセル化が不要となり回線効率を改善することが可能となる。
なお、同図のコード変換前のXXXXh，〜，XX...XXh（XXh 255回連続）については後述する。
また、ビット数ｎ及びｍは８でなく、例えば、それぞれ16及び２ビットのように設定することも可能であるが、一般的には処理効率が良い８ビットの倍数を採用すればよい。
また、３つ以上の特定のコードＸ〜Ｙと、３つ以上の特定のコードＡ〜Ｂとで構成されたコード（Ｙ，Ａ）〜（Ｙ，Ｂ）に変換することもできる。
これにより、境界コード以外の特殊データ（例えば空きデータ）も送信データと区別して送信することが可能となる。
(2)また、本発明に係るフレーム送信装置では、該コード変換部は、該コードＸがｉ（ｉは１以上の自然数）個連続するとき、該コードＹと該ｉ個に対応したｍビットのコードＣとで構成したコード（Ｙ，Ｃ）に変換することが可能である。
これをｎ＝８及びｍ＝８の場合について図１を用いて説明する。コード変換部は、１個のみの連続しないコードＸ（＝XXh）を受信した場合、８ビットのコードＹ（＝YYh）と個数１に対応した例えばコードＣ（＝01h）とで構成したコードYY01hに変換する。
コードXXhが２個連続したコードXXXXhを受信した場合、コードYYhと個数２に対応したコード02hとで構成したコードYY02hに変換する。以下同様にしてコードXXhが255（0FFh）個連続したコードXX...XXhを受信した場合、コードYYFFhに変換する。
これにより、コードＸが連続した場合、少ないビット数のデータに変換することができ、回線効率を改善することが可能となる。
なお、上記の例では、個数を示すコードＣとして個数をそのままを示す01h〜0FFhを用いたが、コードＣは個数との対応関係が予め設定されたコードであればよい。また、コードＣのビット数ｍは、コードＸのビット数ｎと同じでなくてもよい。
(3)また、本発明に係るフレーム送信装置では、該コード変換部は、該コードＹがｊ（ｊは１以上の自然数）個連続するとき、該コードＹと該コードＣ以外のｊ個に対応したｍビットのコードＤとで構成されたコード（Ｙ，Ｄ）に変換することが可能である。
すなわち、上記(2)において、コード変換部は、連続した２〜127個のコードＸをそれぞれ例えばYY02h〜YY7Fhに変換するが、本発明では、さらに連続した２〜127個のコードＹ（=YYh）を、それぞれ例えばYY80h〜YYFFhに変換することもできる。
これにより、コードＹが連続した場合においても、少ないビット数のデータに変換して回線効率を改善することが可能となる。
(4)また、本発明に係るフレーム送信装置では、コード変換前の該送信データに水平パリティを付加する水平パリティ生成部と、コード変換後の該コードＣが奇数個を示すときのみ、コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算に含める水平パリティチェック部をさらに有することが可能である。
すなわち、水平パリティ生成部は、送信データに水平パリティを付加する。そして、該コード変換部は、この水平パリティが付加された送信データをコード変換する。
水平パリティチェック部は、図２に示すコード変換後のコードを含む送信データを入力し、連続した該コードＸ（＝XXh）の個数を示すコードＣ（01h〜FFh）を含むコード（Ｙ，Ｃ）、例えば“YY01h”〜“YYFFh”の中のいずれかを受信したとき、コードＣが示す個数が奇数（例えば“YYFFh”の“FFh”）のときのみ、コード（Ｙ，Ｃ）＝“YYFFh”を１つの該コードＸ＝“YYX”と見倣してパリティ演算に含め、コードＣが示す個数が偶数（例えば“YY02h”の“02h”）のときはコード（Ｙ，Ｃ）＝“YY02h”をパリティ演算に含めない水平パリティチェックを行う。
これは、コード変換前のフレームデータの水平パリティ演算では、偶数個の同じコードは演算結果に影響せず、奇数個の同じコードの場合のみ、（この奇数個のコードから演算結果に影響を与えない最大の偶数個のコードを除いた）１個の該コードを含めた演算を行えばよいことによる。
なお、上記(2)におけるコード“YYh”を変換したコード“YY00h”は、奇数個と見倣し１つの“YYh”を含めてパリティ演算を行う。
これにより、コード変換後においても、コード変換前に水平パリティ演算された送信データのチェックが効率良く容易にできる。
(5)また、本発明に係るフレーム送信装置では、該送信データを伝送する伝送路の使用帯域中の空き領域に空きパターンを示すコードを挿入する空きパターン付加部を有することができる。
すなわち、空きパターン付加部は、送信データを送信するための伝送路の使用帯域に空きがある場合、この領域に空きパターンを示すコードを挿入することができる。
これにより、使用帯域中のデータが送信データであるか否かの判定が容易になる。
(6)また、本発明にに係るフレーム送信装置では、該空きパターンを示すコードを該伝送路断時のコードに変換するデータ変換部を有することができる。
すなわち、該データ変換部は、該空きパターンを伝送路断時に受信側で入力されるコード値に変換する。
これにより、伝送路断時に受信されるコードが、通常のコードと見倣なされることを防ぐことができる。また、該データ変換部を用いず該空きパターンそのものを伝送路断時のコードとすることは可能であるが、データ変換部を用いることにより該空きパターンは、装置固有の伝送路断時のコードに拘束されることなく任意に設定することが可能となる。
(7)また、本発明に係るフレーム受信装置では、該コードＸ及び該コードＹを設定するコード変換値設定部を有することができる。
すなわち、コード変換値設定部を該コード変換部に対して該コードＸ及び該コードＹを指定するように設定することができる。
これにより、変換対象のコードを任意に設定することが可能となる。
(8)また、本発明に係るフレーム受信装置では、該伝送路断時のコードを設定するデータ変換値設定部を有することができる。
すなわち、データ変換値設定部が装置固有の伝送路断時のコードを該コード変換部に設定することが可能となる。
(9)また、本発明に係るのフレーム受信装置においては、特定のｎビットのコードＸをフレーム境界と認識して受信データを分解するフレーム分解部と、該受信データの中の、ｎ（ｎは２以上の自然数）ビットの特定のコードＹとｍ（ｍは１以上の自然数）ビットのそれぞれ互いに異なる少なくとも特定のコードＡ及びＢとで構成されるｎ＋ｍビットのコード（Ｙ，Ａ）及び（Ｙ，Ｂ）を、それぞれｎビットの異なる少なくとも特定のコードＸ及びＹに変換するコード変換部と、を有することを特徴としている。
すなわち、フレーム分解部は、境界コードＸ（例えば、00h）に基づき、例えば上記(1)のフレーム送信装置から送られて来た受信データの境界を判定し、受信データを抽出する。コード変換部は、抽出したデータをｎビット分読み出し、そのコードがコードＸ及びＹ以外であるとき、そのままのコードで出力し、コードＹであるときでこれに続くｍビットがコードＡであるとき、このｎ＋ｍビットのコード（Ｙ，Ａ）をｎビットのコードＸに変換する。
また、コードＹであるときでこれに続くｍビットがコードＢであるとき、コード（Ｙ，Ｂ）をｎビットのコードＹに変換する。
これにより、カプセル組立を行うことなく、フレームから受信データ取り出してコード逆変換することが可能となり、回線効率を改善することが可能となる。
また、特定のコードＹと３つ以上の特定のコードＡ〜Ｂとで構成されたコード（Ｙ，Ａ）〜（Ｙ，Ｂ）を、それぞれ特定のコードＸ〜Ｙに変換することもできる。これにより、フレーム境界以外の特殊なデータを受信データから区別することが可能となる。
(10)また、本発明に係るフレーム受信装置では、該コード変換部は、ｎ＋ｍビットのコード（Ｙ，Ｃ）からｍビットのコードＣを抽出し、該コード（Ｙ，Ｃ）を該コードＣに対応したｉ個の連続した該コードＸに変換することが可能である。
これを図１を用いて説明する。16ビットのコード（Ｙ，Ｃ）＝“YY01h”を受信したコード変換部は８ビットのコードＣ＝“01h”を抽出し、コードＸの連続個数“１”を知り、コード（Ｙ，Ｃ）を“XXh”に変換する。
同様にして、変換部は、コード“YY02h”，…，“YYFFh”をそれぞれコード“XXXXh”，〜，“XX…XXh（255個の連続したXXh）”に変換する。
これにより、例えば、上記(2)のコード変換部で変換されたコードを逆変換することが可能となる。
(11)また、本発明に係るフレーム受信装置では、該コード変換部は、ｎ＋ｍビットのコード（Ｙ，Ｄ）からコードＣとは異なるｍビットのコードＤを抽出し、該コード（Ｙ，Ｄ）を該コードＤに対応したｊ個の連続した該コードＹに変換することが可能である。
コード変換部は、例えば、上記(10)により16ビットのコードYY01h〜YY7Fhを、それぞれXXh，XXXXh，〜，XX…XXh（127個の連続したXXh）に変換するが、さらに本発明では、例えば16ビットのコードYY80h〜YYFFhを、それぞれYYh，YYYh，〜，YY…YYh（128個の連続したYYh）に変換する。
これにより、例えば、上記(3)のコード変換部で変換されたコードを逆変換することが可能となる。
(12)また、本発明に係るフレーム受信装置では、該受信データ中のコード（Ｙ，Ｃ）のコードＣが奇数個を示すときのみ、該コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算に含める水平パリティチェック部をさらに有することが可能である。
すなわち、フレーム受信装置においても上記(4)の水平パリティチェック部と同様の水平パリティチェック部を備えることができる。
これにより、フレーム受信装置においても、コード変換後の受信データのチェックが可能となる。
(13)また、本発明に係るフレーム受信装置では、該受信データ中の空きパターンを示すコードを削除する空きパターン削除部を有することができる。
これにより、空きパターンを削除することが可能となり、無効なデータを受信することがなくなる。
(14)また、本発明に係るフレーム受信装置では、該受信データ中の伝送路断時のコードを空きパターンを示すコードに変換するデータ変換部を有することができる。
すなわち、データ変換部は、伝送路断時に入力されるコードを、空きパターンを示すコードに変換する。
これにより、伝送路断時に入力される無効なコードを、有効なコードと見倣して際限なく受信することが無くなる。
(15)また、本発明に係るフレーム受信装置では、該コードＸ及び該コードＹを設定するコード変換値設定部を有することができる。
すなわち、コード変換値設定部は該コード変換部に対して該コードＸ及び該コードＹを設定する。
これにより、受信データに含まれるて該コードＸ及び該コードＹに対応したコード変換を行うように該コード変換部を任意に設定することが可能となる。
(16)また、本発明に係るフレーム受信装置では、該伝送路断時のコードを設定するデータ変換値設定部を有することができる。
すなわち、データ変換値設定部は、データ変換部に対して該該伝送路断時のコードを設定する。
これにより、装置固有な伝送路断時のコードをその装置に対応して設定することが可能となる。
【図面の簡単な説明】
図１は、本発明に係るフレーム送信装置におけるコード変換例を示した図である。
図２は、本発明に係るフレーム受信装置におけるコード変換例を示した図である。
図３は、本発明に係るフレーム送信装置及びフレーム受信装置の実施例を示したブロック図である。
図４は、本発明に係るフレーム送信装置の動作例を示したタイムチャート図である。
図５は、本発明に係るフレーム受信装置の動作例を示したタイムチャート図である。
図６は、本発明に係るフレーム送信装置におけるコード変換部の構成例を示したブロック図である。
図７は、本発明に係るフレーム送信装置におけるコード変換部の動作例を示した状態遷移図である。
図８は、本発明に係るフレーム送信装置におけるコード変換部の詳細構成例を示したブロック図である。
図９は、本発明に係るフレーム送信装置におけるコード変換部の動作例を示したタイムチャート図である。
図10は、本発明に係るフレーム受信装置におけるコード変換部の構成例を示したブロック図である。
図11は、本発明に係るフレーム受信装置におけるコード変換部の動作例を示した状態遷移図である。
図12は、本発明に係るフレーム受信装置におけるコード変換部の動作例を示したタイムチャート図である。
図13は、本発明に係るフレーム送信装置におけるデータ変換部の実施例を示したブロック図である。
図14は、本発明に係るフレーム受信装置におけるデータ変換部の実施例を示したブロック図である。
図15は、一般的なリング型システムの構成例を示したブロック図である。
図16は、一般的なインタフェースノードの構成例を示したブロック図である。
図17は、従来のフレーム送信装置及び受信装置の構成例を示したブロック図である。
図18は、従来のフレーム送信装置におけるフレームのカプセル化を示した図である。
図19は、一般的なイーサネットフレームを収容したSDHフレーム例を示した図である。
符号の説明
10 回線IF部
11 水平パリティ生成部、チェックデータ生成部
12 コード変換部 13 送信バッファ部
14 送信バッファライト制御部 15 送信バッファリード制御部
16 水平パリティチェック部、データチェック部
17 空きパターン付加部 18 データ変換部
19 カプセル分割部 21 コード変換値設定部
22 データ変換値設定部 23 使用帯域イネーブル生成部
24 使用帯域設定部 31 データ逆変換部
32，37 水平パリティチェック部、データチェック部
33 空きパターン削除部 34 受信バッファ部
35 受信バッファライト制御部
36 受信バッファリード制御部（コード逆変換）
37 カプセル組立部 40 50Mリング伝送路
40_1 #0系光伝送路 40_2 #1系光伝送路
41，41_1〜5 インタフェースノード
42 同期回線多重装置 42_1 #0光IF部
42_2 #1光IF部 43 イーサネット収容LS
43_1，43_2 端末IF部 44，44_1〜6 イーサネット
45 制御監視クロック部 51 O/E・E/O変換部
52 SDH処理部 53 回線多重部
54 FIFO 55 8-1SEL部
56 PLO 57 制御・監視部
61 HWインタフェース部 62 端末インタフェース部
63 制御・監視部 71 チェックデータ
72 ヘッダ部 73 フレーム収容領域部
74 使用/未使用部 75 フレーム種別部
76 有効フレーム長部 81〜86，91〜95，97 信号
87 伝送路出力データ 88 伝送部フレームパルス
89 伝送路クロック 90 伝送路入力データ
96 設定値 101，102 比較器
103，203 シーケンサ 104 カウンタ
105 遅延回路 106〜108，205 セレクタ
109 立上り/立下り検出部 110〜112，115，118，127，128 D-FF回路
113，122，123，126，132，133，136，137 OR回路
114，116，119，120，124，125，130，131，134，135 AND回路
201 受信バッファ 202 受信バッファフレーム数カウンタ
204 D-FF回路 206 フレーム送信完了信号
207 受信フレーム有り信号 208 読込データ
209 データ出力信号 210 00h出力信号
211 データ出力 212 フレームライト完了信号
DTI 入力データ DTO 出力データ
DTEN データイネーブル信号 WE ライトイネーブル信号
CLK クロック信号 CLKEN クロックイネーブル信号
XRE リード制御信号 TTM 同期信号
図中、同一符号は同一又は相当部分を示す。
発明を実施するための最良の形態
本発明に係るフレーム通信装置の実施例を図３に示す。この装置は、イーサネット及びSDH/SONET等間で相互にフレームを乗せ変えるものである。
イーサーネット等の収容回線に接続された回線IF部10、水平パリティ生成部11、コード変換部12、送信バッファ部13、空きパターン付加部17、及びSDH等に伝送路出力データ87を出力しているデータ変換部18が縦続接続されてフレーム送信装置の主要部を構成している。
送信バッファ部13は、コード変換部12に接続された送信バッファライト制御部14、及び送信バッファリード制御部15の出力信号を入力し、水平パリティチェック部16への出力信号を与えるように接続されている。
SDH/SONET等から伝送路入力データ90を入力したデータ逆変換部31、受信バッファ部34、水平パリティチェック部37、及び回線IF部10が縦続接続されてフレーム受信装置の主要部を構成している。
受信バッファ部34には、その出力端子に接続された受信バッファリード制御部36の出力信号と、データ逆変換部31からの信号91を入力した空きパターン削除部33からの信号93を入力した受信バッファライト制御部35の出力信号と、を入力するように接続されている。
また、伝送部フレームパルス88及び伝送路クロック89を入力した使用帯域イネーブル生成部23は、空きパターン付加部17、空きパターン削除部33、及び送信バッファリード制御部15に出力信号84又は86を与えるように接続され、SDH/SONET等間の書込/読出タイミングの制御を行うように構成されている。
また、コード変換値設定部21は、コード変換部12及び受信バッファリード制御部（コード逆変換）36に接続され、データ変換値設定部22は、データ変換部18及びデータ逆変換部31に接続され、使用帯域設定部24は、使用帯域イネーブル生成部23に接続されて種々の設定を行うようなっている。
図４は、収容回線側からフレームを伝送路側へ送信するフレーム送信動作の信号例を示している。以下に、同図を参照して図３の送信動作をまず説明する。
回線IF部10は、収容回線と電気的なインタフェースを行って可変長フレームを受信し、これをNRZ信号（図４の信号81参照）に変換する。
水平パリティ生成部11は、可変長フレームからプリアンブル及びSFD（Start Frame Delimiter）を削除した図示のデータ（信号81の「転送される範囲」）の奇数の水平パリティ演算を行い、その演算結果“08”を該データに付加する（同図の信号82）。
コード変換部12は、フレーム境界コード＝“00h”を付加するためにデータ（信号82のコード変換範囲）中の“00h”コードを他のコードに変換する必要がある。このため、本実施例では、図１に示したXXh（フレーム境界コード）＝“00h”とすると共に、YYh＝“08h”としたコード変換を行っている。これらのコード“00h”及び“08h”は、コード変換値設定部21によってコード変換部12に設定される。
コード変換部12は、該データ中のコードで“00h”及び“08h”以外のコード、例えばコード“AAh”，“55h”，“FFh”をそのまま出力し、コード“08h”をコード“0800h”に変換して出力し、コード“00h”をコード“0801h”に変換して出力し、コード“00h”が連続している例えば、コード“00000000h”及び“000000000000h”をそれぞれコード“0804h”及び“0806h”に変換して出力する（同図の信号83）。
送信バッファライト制御部14は、コード変換部12からのライトイネーブル信号97のタイミングに基づいて、書込アドレスを指定して変換されたコード（以後、変換コードと称することがある）を送信バッファ部13に書き込む。
使用帯域イネーブル生成部23は、伝送部フレームパルス88及び伝送路クロック89に基づいて、使用帯域設定部24が指定する使用帯域（＝図19の収容領域）への書込タイミングを示したイネーブル信号84を送信バッファリード制御部15に与える。
送信バッファリード制御部15は、信号84に基づいた読出タイミングで読出アドレスを送信バッファ部13に与え、送信バッファ部13は変換コードを出力する（同図の信号85）。
水平パリティチェック部16は、変換コードのチェックを行う（図２参照）。
空きパターン付加部17は、変換コードの前後に境界コード＝“00h”を付加すると共に、コードの無い使用帯域に空きパターンコード＝“00h”を付加した信号86を出力する。
なお、空きパターン付加部17は、上述したフレーム生成部を兼ねている。また、境界コードと空きパターンコードは同じコード“00h”を用いているが異なるコードを用いることも可能である。
データ変換部18は、データ変換値設定部22が指定する空きパターンコード“00h”を伝送路断時を示す値、例えば“FFh”に変換するためのデータ変換を信号86に対して行い伝送路出力データ87を出力する。
図５は、伝送路側から受信したフレームを収容回線側に送るフレーム受信動作の信号例を示している。以下に、同図を参照して図３の受信動作を説明する。
データ逆変換部31は、伝送路入力データ90（図４の伝送路出力データ87と同じ）を受信し、データ変換値設定部22が指定する伝送路断時のコードを空きパターンコード“00h”に戻すための逆変換を伝送路入力データ90に対して行い信号91を出力する。
水平パリティチェック部32は、信号91のチェックを行う。
空きパターン削除部33は、使用帯域イネーブル生成部23が指定する指定領域のタイミング信号92から境界コード及び空きパターンコード“00h”のタイミングを削除したタイミング信号93を生成し受信バッファライト制御部35に与える。
なお、空きパターン削除部33は、上述したフレーム分解部を兼ねている。
制御部35は、受信バッファ部34に信号93に基づいて書込アドレスを与え、受信バッファ部34は信号91のデータ部（パリティチェック符号を含む）を記憶する。
受信バッファリード制御部36は、コード変換値設定部21からのコード“00h”及び“08h”に基づき該データ部を逆変換して信号94の「リードされた範囲」で示されたデータ部とし、さらに、このデータ部にプリアンブル及びSFDを付加した信号94を出力する。
水平パリティチェック部37は、該データ部のチェックを行うと共にチェックビット“08h”を削除した信号95を回線IF部10を介して収容回線に送信する。
図６は、図３に示したコード変換部12の構成例を示している。この変換部12は、８ビットの入力データDTI[7:0]（図３の信号82）を入力し、それぞれコード“00h”及び“08h”と比較する比較器101及び102と、これらの比較器101並びに102の比較結果及びデータイネーブル信号DTENを入力してライトイネーブル信号WE（図３の信号97）を出力するシーケンサ103と、このシーケンサ103からの指示に基づき計数するカウンタ104と、で構成されている。
さらに、コード変換部12は、入力データDTIを遅延させたデータを出力する遅延回路105と、シーケンサ103からの選択信号に基づき遅延データ又はコード“00”を選択するセレクタ106と、このセレクタ106の出力データ又はコード“08”を選択するセレクタ107と、セレクタ107又はカウンタ104の出力データを選択し出力データDTO[7:0]（同図の信号83）を出力するセレクタ108とを含んでいる。
以下に、シーケンサ103の動作を図７のシーケンサの状態遷移図で説明する。
シーケンサ103は、初期状態としてリセットの状態０にある。リセット解除が行われると、シーケンサ103はリセット状態０からアイドルの状態１に遷移する。
この状態１で信号DTEN＝０であるとき、シーケンサ103は、状態１を保持する。信号DTEN＝１（有効なデータが入力されるタイミング）に変化すると、シーケンサ103の状態はデータ読込の状態２に遷移する。状態２において、シーケンサ103は、比較器102から入力データDTIのコード＝“08”の通知を受けて、出力データDTOとしてコード“08”及び“00”を順次出力するようにセレクタ106〜108に選択信号を送る。
比較器101及び102からそれぞれ入力データDTIのコード≠“00”及び“08”の通知を受けた場合、シーケンサ103は、状態２を維持したまま、遅延回路105の出力データをそのまま出力するようにセレクタ106〜108に各選択信号を送る。
また、信号DTEN＝０になったとき、シーケンサ103は、状態２からアイドル状態１に遷移する。
比較器101から入力データDTIのコード＝“00”の通知を受けたとき、シーケンサ103は、カウンタ104をクリアし、データ読込＆カウントアップの状態３に遷移しカウンタ104を１だけカウントアップする。
状態３において、コード＝“00”であるとき、シーケンサ103は、カウンタ104を１だけインクリメントし、カウンタの値が“FF”であるとき、“08”及び“FF”を順次出力するようにセレクタ106〜108にそれぞれ選択信号を送ると共にカウンタ104をカウントアップして“00”とする。
コード≠“00”又は信号DTEN＝“０”であるとき、シーケンサ103は“08”及び“カウンタ値”を順次出力するようにセレクタ106〜108にそれぞれ選択信号を送った後、状態２に遷移する
図８は、図６に示したコード変換部12の構成をより詳細に示したものである。
図８の破線で囲んだブロック部103及び105は、それぞれ図６のシーケンサ103及び遅延回路105に相当し、図８の比較器101及び102、カウンタ104、並びにセレクタ106〜108は、図６に示した同じ符号の比較器、カウンタ、及びセレクタにそれぞれ相当している。また、遅延回路105は、８ビットのD-FF回路110及び111で構成されている。なお、ブロック部103は、図６のシーケンサとは構成が異なっている。
図９は、図８のコード変換部12の動作タイミング例を示している。
以下に、図９を参照して図８の動作を説明する。
クロック信号CLKは、コード変換部全体の同期用のクロックであり、このクロック信号CLKを２分周したのがクロックイネーブル信号CLKENである。入力データDTI、出力データDTO、データイネーブル信号DTEN、及びライトイネーブル信号WEは、図６に示した信号DTI，DTO，DTEN，及びWEに相当している。
信号DTENは、有効な送信データが入力データDTI出力端子に出力されたタイミングを示す信号である。この信号DTENはフレーム境界を示すコードＸ（＝“00h”）に基づいて作成される。
D-FF回路112及びOR回路113は、信号DTENを２クロック信号（CLK）分（＝１信号（CLKEN）分）後方に延長した信号DTPLS1を作成し、AND（&）回路114は信号DTPL1の最後の２クロック分を示す信号DTDWN1を作成し、D-FF回路115は、信号DTDWN1を２クロック分遅らせた信号DTDWN2を作成している。
コード変換部12は、クロック信号CLK、クロックイネーブル信号CLKEN、及び信号DTPL1，DTDWN1，及びDTDWN2に同期したタイミングで動作を行うが、以下では詳しい同期タイミングの説明は省略する。
“00h”以外の８ビットの入力データDTIは、遅延回路105で２クロック信号（CLK）分遅延された後、セレクタ106〜108を経由して８ビットの出力データDTOとして出力される（図９の信号DTI及びDTO参照）。
このときの出力データDTOを送信バッファ部13（図３参照）に書き込むタイミングを与えるライトイネーブル信号WEは、有効な入力データの中で“00h”でないコードが出力されたタイミング（比較器101、AND回路116及び121で演算）を２クロック信号分遅延させた（D-FF回路127及び129）タイミングに含まれる信号CLKENの反転信号として作成される（AND回路130及びOR回路132，136，及び137）。
また、“08h”の入力データDTIは、２クロック信号分遅延された後（D-FF回路110及び111）比較器102で検出され、このコード“08ｈ”を１クロック分出力した後の１クロック信号分のタイミングで“00h”を出力する（AND回路131及びセレクタ106）と共にそのタイミングを信号WEに出力する（OR回路132，136及び137）。すなわち、上述した“00h”以外のコード変換と“00h”の出力とで、コード“08h”がコード“0800h”に変換されたことになる。
次に連続した“00h”データのコード変換動作について説明する。
D-FF回路118、AND回路119及び120から成る立上り/立下り検出部109は、信号DTENが“１”のときで、入力データDTIが“00h”になった（AND回路116の出力）立上りをAND回路120で検出し、この立上りの後で最初に入力データDTIが“00h”でなくなった立下りをAND回路119で検出している。
カウンタ104は、“00h”の立上り及び信号DTDWN2のタイミングで「01」にセットされる（OR回路123及び126、及びAND回路124）。そして、カウンタ104は、入力データDTI中の“00h”（比較器101、AND回路116及び125）を計数し、その“カウンタ値”を出力する。
“00h”が別のコードに変わって２クロック分経過したとき（AND回路119、OR回路122、D-FF回路128、及びOR回路133）、まず“08h”が出力され（AND回路135及びセレクタ107）、さらに、１クロック分後に“カウンタ値”が出力される（AND回路134及びセレクタ108）。
このとき、“08h”並びに“カウンタ値”を出力したタイミングを信号WEに出力する（AND回路135及びOR回路136、並びにAND回路134及びOR回路137）。
なお、“00h”が“FFh”個連続したとき（カウンタ104のキャリー信号Ｃ＝“１”）、も同様に“08h”及びカウンタ値＝“FFh”が出力される（OR回路133とAND回路135及びセレクタ107、並びにAND回路134及びセレクタ108）と共に、カウンタ104は“01h”に初期設定される（OR回路123、AND回路124、及びOR回路126）。
同様に、“08h”並びに“カウンタ値＝“FFh”を出力したタイミングを信号WEに出力する（OR回路133と、上記のAND回路135及びOR回路136、並びにAND回路134及びOR回路137）。
これにより、連続した“00h”が「“08h”＋“その個数を示すコード”」に変換されたことになる。
また、信号DTDWN1＝“１”になったときから２クロック分後（OR回路122及びD-FF回路128）も、「“08h”＋カウンタ値」を出力する。
図10は、図３で示した受信バッファリード制御部（コード逆変換部）36の構成例を示している。図10には、コード逆変換部36との関連を分かり易くするために受信バッファ部34も示されている。
受信バッファリード制御部36は、受信バッファライト制御部35からフレームライト完了信号212を入力する受信バッファフレーム数カウンタ（アップダウンカウンタ）202、同期信号TTMを入力しカウンタ202とフレーム送信完了信号206及び受信フレーム有り信号207をそれぞれ送受信すると共に受信バッファ部34とリード制御信号XRE及び８ビットの読込データ208をそれぞれ送受信するシーケンサ203、受信バッファ部34から読込データ208を受信しシーケンサ203からデータ出力信号209を受信するD-FF回路204、及びデータ“00h”並びにD-FF回路204から出力データを入力すると共にシーケンサ203から00h出力信号210を入力しデータ出力211を出力するセレクタ205で構成されている。
なお、フレームライト完了信号212は、図３には示されていない。
動作において、受信バッファライト制御部35（同図参照）は、受信バッファ部34に１つのフレームが書き込む毎にフレームライト完了信号212をカウンタ202に与える。カウンタ202は、フレームライト完了信号212により“１”だけインクリメントされ、フレーム送信完了信号206で“１”だけデクリメントされる。
これにより、カウンタ202は、受信バッファ部34に受信フレームが存在しない場合、カウンタ値を“０”なり、受信フレームが存在する場合、その数を示した値となる。そして、カウンタ値≠“０”のとき、受信フレーム有り信号207を出力する。
シーケンサ203は、同期信号TTM、受信フレーム有り信号207、及び読込データ208に基づいて順次その状態を遷移してデータ出力信号209、00h出力信号210、及びリード制御信号XREを出力し、それぞれ、D-FF回路204をラッチイネーブル状態にするタイミング、セレクタ205に“00h”を選択するタイミング、及び受信バッファ部34をリードイネーブル状態にするタイミングを指定する。
図11は、シーケンサ203の遷移状態を示しており、図12は、受信バッファリード制御部36の動作タイミングを示している。以下に、図11及び12を参照して、図10の受信バッファリード制御部36の動作を説明する。
受信バッファリード制御部36は、クロック信号CLK（図10では省略）及びこの信号CLKを８分周した信号TTMに同期して動作を行う。
図11において、シーケンサ203の状態は、リセット解除信号（図10では省略）でリセット状態０からアイドル状態１に移る。この状態１で、受信フレーム有り信号207＝“０”の場合、状態１を保持し、受信フレーム有り信号207＝“１”でデータ読込状態２に遷移する。
この状態２において、シーケンサ203は、例えば読込データ208＝“AAh”を入力すると、この“AAh”が“08h”及び“00h”でないと判断して、データ出力信号209及び00h出力信号210をそれぞれ「イネーブル」及び「“00h”を選択しない」信号として出力する。
この結果、読込データ208＝“AAh”は、D-FF回路204及びセレクタ205を経由してデータ出力211として次の信号TTMのタイミングで出力される。
また、状態２において、シーケンサ203は、例えば読込データ208＝“08h”を入力すると、データ読込状態３に遷移する。さらに、この状態３で読込データ208＝“01h”を入力した場合、この“01h”が“00h”でないと判断し、XX（＝00h）数カウンタ（図10では省略）を初期値“１”に設定して、読込値ラッチ状態４に遷移する。
状態４において、シーケンサ203は、読込値“01h”＝XX数カウンタ値“01h”と判断して、00h出力信号210を「“00h”を選択する」にしてセレクタ205に与えてデータ出力信号211＝“00h”を出力した後、状態２に戻る。
状態３において、シーケンサ203が“01h”の代わりに読込データ208＝“03h”を入力した場合も、この“03h”が“00h”でないと判断し、XX（＝00h）数カウンタを初期値“１”に設定して、読込値ラッチ状態４に遷移する。以後、読込値“03h”≠XX数カウンタ値“01h”と判断して、XX数カウンタを“１”だけインクリメントした“02h”にすると共に“00h”を出力した後、同じ状態４に戻る。
この状態４で、読込値“03h”≠XX数カウンタ値“02h”であるので、さらに、“00h”が出力されると共にXX数カウンタを“１”だけインクリメントし“03h”として同じ状態４に戻る。
この結果、読込値“03h”＝XX数カウンタ値“03h”となり、シーケンサ203は、“00h”を出力した後、状態２に戻る。
これにより、読込値“03h”に等しい数の“00h”が出力されたことになる。すなわち、コード“0803h”が、コード“000000h”に変換されて出力されたことになる。
また、状態３において、読込データ208＝“00h”が入力された場合、シーケンサ203は、D-FF回路204に“08h”を保持したままにするためデータ出力信号209を「ディスエーブル」とし、00h出力信号210＝「00hを選択しない」にして、データ出力信号211に“08h”を出力して状態２に戻る。
この結果、コード“0800h”が、コード“08h”に変換されて出力されたことになる。
さらに、状態２において、読込値“00h（境界コード）”が入力された場合、シーケンサ203は、フレーム送信完了信号206を受信バッファフレーム数カウンタ202に与え“１”だけディクリメントした後、状態１に戻り、１フレーム分のコード逆変換を完了する。
状態１で、「受信フレーム有り」の場合、上記と同様の動作を「受信フレーム無し」になるまで繰り返す。
なお、状態遷移条件を変更することにより、状態２において、読込値“00h＝（境界コード）”が２つ連続して入力された場合に、状態１に移動して１フレーム分のコード逆変換を完了するようにすることもできる（図５参照の信号91）。
図13は、図３に示したデータ変換部18の実施例を示している。このデータ変換部18はXOR回路で構成されており、入力されたデータと、図３のデータ変換値設定部22によって設定された設定値との排他論理和を演算して転送データ（伝送路出力データ87）を出力する。
例えば入力データ＝“01h”及び設定値＝“FEh（01hの反転）”とすれば、転送データ“FFh”を出力する。
これにより、データ変換部18は、例えば、空きコードを“01h”を、伝送路断時に出力される“FFh”に変換することできる。
図14は、図３に示したデータ逆変換部31の実施例を示している。このデータ逆変換部31もXOR回路で構成されており、転送データ（伝送路入力データ90）と、データ変換値設定部22によって設定された設定値との排他論理和を演算してデータ（信号91）を出力する。
例えば、転送データ＝“FFh”及び設定値＝“FEh”とすれば、データ“01h”を出力する。これにより、伝送路断時に入力される“FFh”を空きデータと認識して、際限なくフレームを受信することが無くなる。
以上説明したように、本発明に係るフレーム通信装置によれば、送信側のコード変換部が、送信データ中の異なる少なくとも特定のコードＸ及びＹを、それぞれ、該コードＹと互いに異なる少なくとも特定のコードＡ及びＢとで構成されたコード（Ｙ，Ａ）及び（Ｙ，Ｂ）に変換し、フレーム生成部が該コードＸをフレーム境界とした該送信データのフレームを作成するように構成し、また、受信側のフレーム分解部が特定のコードＸをフレーム境界と認識して受信データを分解し、該受信データの中の、特定のコードＹと特定のコードＡ及びＢとで構成されるコード（Ｙ，Ａ）及び（Ｙ，Ｂ）を、コードＸ及びＹに変換するように構成したので、カプセル化することなく回線効率を改善することが可能となる。
また、送信側の該コード変換部が送信データに含まれるｉ個連続した該コードＸを、該コードＹと該ｉ個に対応したコードＣとから成るコード（Ｙ，Ｃ）に変換するように構成し、受信側の該コード変換部が、コード（Ｙ，Ｃ）をコードＣに対応したｉ個の連続した該コードＸに変換するように構成すれば、例えば使用頻度の最も高いコードをコードＸ、及び最も低いコードをコードＹとしたコード変換を行うことでコードＸの圧縮効果が期待でき、送信バッファ及び受信バッファの小容量化が可能となると共に回線効率を上げることが可能となる。
また、水平パリティチェック部が、コード変換後の該コードＣが奇数個を示すときのみ、コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算を行うようにすれば、コード変換後のデータに対するパリティチェックを行うことができる。
さらに、データ変換部が、伝送路の使用帯域中の空きパターンの値を伝送路断時の値に合わせる為の変換を行うようにすれば、伝送路断時に受信側に入力されたデータを有効なデータと認識する誤動作を回避することができる。
Claims (16)
- ｎ（ｎは２以上の自然数）ビットのコードで構成される送信データ中の異なる少なくとも特定のコードＸ及びＹを、それぞれ、該コードＹとｍ（ｍは１以上の自然数）ビットの互いに異なる少なくとも特定のコードＡ及びＢとで構成されたコード（Ｙ，Ａ）及び（Ｙ，Ｂ）に変換するコード変換部と、
該コードＸをフレーム境界とした該送信データのフレームを作成するフレーム生成部と、
を有することを特徴としたフレーム送信装置。 - 請求の範囲１において、
該コード変換部は、該コードＸがｉ（ｉは１以上の自然数）個連続するとき、該コードＹと該ｉ個に対応したｍビットのコードＣとで構成したコード（Ｙ，Ｃ）に変換することを特徴としたフレーム送信装置。 - 請求の範囲２において、
該コード変換部は、該コードＹがｊ（ｊは１以上の自然数）個連続するとき、該コードＹと該コードＣ以外のｊ個に対応したｍビットのコードＤとで構成されたコード（Ｙ，Ｄ）に変換することを特徴としたフレーム送信装置。 - 請求の範囲２において、
コード変換前の該送信データに水平パリティを付加する水平パリティ生成部と、
コード変換後の該コードＣが奇数個を示すときのみ、コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算に含める水平パリティチェック部をさらに有することを特徴としたフレーム送信装置。 - 請求の範囲１において、
該送信データを伝送する伝送路の使用帯域中の空き領域に空きパターンを示すコードを挿入する空きパターン付加部を有することを特徴としたフレーム送信装置。 - 請求の範囲５において、
該空きパターンを示すコードを伝送路断時のコードに変換するデータ変換部を有することを特徴としたフレーム送信装置。 - 請求の範囲１において、
該コードＸ及び該コードＹを設定するコード変換値設定部を有することを特徴としたフレーム送信装置。 - 請求の範囲６において、
該伝送路断時のコードを設定するデータ変換値設定部を有することを特徴としたフレーム送信装置。 - 特定のｎビットのコードＸをフレーム境界と認識して受信データを分解するフレーム分解部と、
該受信データの中の、ｎ（ｎは２以上の自然数）ビットの特定のコードＹとｍ（ｍは１以上の自然数）ビットのそれぞれ互いに異なる少なくとも特定のコードＡ及びＢとで構成されるｎ＋ｍビットのコード（Ｙ，Ａ）及び（Ｙ，Ｂ）を、それぞれｎビットの異なる少なくとも特定のコードＸ及びＹに変換するコード変換部と、
を有することを特徴としたフレーム受信装置。 - 請求の範囲９において、
該コード変換部は、ｎ＋ｍビットのコード（Ｙ，Ｃ）からｍビットのコードＣを抽出し、該コード（Ｙ，Ｃ）を該コードＣに対応したｉ個の連続した該コードＸに変換することを特徴としたフレーム受信装置。 - 請求の範囲１０において、
該コード変換部は、ｎ＋ｍビットのコード（Ｙ，Ｄ）からコードＣとは異なるｍビットのコードＤを抽出し、該コード（Ｙ，Ｄ）を該コードＤに対応したｊ個の連続した該コードＹに変換することを特徴としたフレーム受信装置。 - 請求の範囲９において、
該受信データ中のコード（Ｙ，Ｃ）のコードＣが奇数個を示すときのみ、該コード（Ｙ，Ｃ）を該コードＸ自体と見倣してパリティ演算に含める水平パリティチェック部をさらに有することを特徴としたフレーム受信装置。 - 請求の範囲９において、
該受信データ中の空きパターンを示すコードを削除する空きパターン削除部を有することを特徴としたフレーム受信装置。 - 請求の範囲９において、
該受信データ中の伝送路断時のコードを空きパターンを示すコードに変換するデータ変換部を有することを特徴としたフレーム受信装置。 - 請求の範囲９において、
該コードＸ及び該コードＹを設定するコード変換値設定部を有することを特徴としたフレーム受信装置。 - 請求の範囲14において、
該伝送路断時のコードを設定するデータ変換値設定部を有することを特徴としたフレーム受信装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1999/004152 WO2001010098A1 (fr) | 1999-08-02 | 1999-08-02 | Dispositif de communication par trames |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3688639B2 true JP3688639B2 (ja) | 2005-08-31 |
Family
ID=14236364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001513869A Expired - Lifetime JP3688639B2 (ja) | 1999-08-02 | 1999-08-02 | フレーム通信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7020163B2 (ja) |
| JP (1) | JP3688639B2 (ja) |
| WO (1) | WO2001010098A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0110437D0 (en) * | 2001-04-27 | 2001-06-20 | Marconi Comm Ltd | A transmission method |
| JP2004336727A (ja) | 2003-04-17 | 2004-11-25 | Sharp Corp | ワイヤレス制御システム、制御機器、被制御機器、機器の制御方法、制御プログラム及びそれを記録したコンピュータ読み取り可能な記録媒体 |
| EP2100441A1 (en) * | 2007-01-10 | 2009-09-16 | TTE Technology, Inc. | System and method for detecting and correcting a false embedded header |
| JP2011119781A (ja) * | 2008-02-18 | 2011-06-16 | Nec Corp | 信号伝送装置、及び信号変換処理方法、信号変換処理プログラム及び疑似ｈｄｌｃ送信回路 |
| DK2834418T3 (da) | 2012-04-05 | 2020-10-19 | Soletanche Freyssinet | Tætning til kabelforankringsindretning af en kabelkonstruktion |
| JP2014150488A (ja) * | 2013-02-04 | 2014-08-21 | Toshiba Corp | フレーム変換装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62220049A (ja) * | 1986-03-20 | 1987-09-28 | Nec Corp | 可変長デ−タ伝送方式 |
| JPS63209237A (ja) * | 1987-02-25 | 1988-08-30 | Matsushita Electric Ind Co Ltd | デ−タ伝送装置 |
| JPH036924A (ja) * | 1989-06-05 | 1991-01-14 | Hitachi Ltd | 端末装置 |
| JPH03198432A (ja) * | 1989-12-26 | 1991-08-29 | Sharp Corp | 符号・復号器 |
| US5473665A (en) * | 1993-03-08 | 1995-12-05 | Adtran | Performance monitoring of DS0 channel via D4 channel bank |
| JPH10164172A (ja) * | 1996-11-28 | 1998-06-19 | Nippon Denki Ido Tsushin Kk | テキストデータ伝送方法 |
-
1999
- 1999-08-02 JP JP2001513869A patent/JP3688639B2/ja not_active Expired - Lifetime
- 1999-08-02 WO PCT/JP1999/004152 patent/WO2001010098A1/ja active Application Filing
-
2002
- 2002-01-29 US US10/059,803 patent/US7020163B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001010098A1 (fr) | 2001-02-08 |
| US7020163B2 (en) | 2006-03-28 |
| US20020085570A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667324A (en) | Network multiplex structure | |
| US5241543A (en) | Independent clocking local area network and nodes used for the same | |
| US7787499B2 (en) | Maintaining synchronization of multiple data channels with a common clock signal | |
| US5189410A (en) | Digital cross connect system | |
| JP7047233B2 (ja) | ビットブロックストリーム・ビットエラー検出方法およびデバイス | |
| JPS63129750A (ja) | ディジタルデータの伝送方法およびそのための装置 | |
| JPH04504638A (ja) | 高速ディジタル信号を交差接続するシステム | |
| JP2003188843A (ja) | 多重伝送方法および多重分離装置 | |
| JPS60136445A (ja) | リング通信網における複数のステーシヨンを動作させる方法及び装置 | |
| JPH03131138A (ja) | 直列データ通信システム用のクロック回復装置とその方法 | |
| JP3688639B2 (ja) | フレーム通信装置 | |
| KR100648742B1 (ko) | 직렬 통신 시스템 및 방법과, 송신 장치 및 수신 장치 | |
| US7370263B1 (en) | Hardware efficient CRC generator for high speed communication networks | |
| KR20050070151A (ko) | 신호 전송 방법 및 이를 위한 인터페이스 회로 | |
| JP4404967B2 (ja) | エア・フレーム同期 | |
| JP5528257B2 (ja) | ネットワークにおいて複数のタイミングマスターを検出するためのシステム及び方法 | |
| US6041434A (en) | Code generator for selectively producing cyclic redundancy check data codes different in data length | |
| JPH0142177B2 (ja) | ||
| JP3597136B2 (ja) | 符号通信方法及び通信装置 | |
| JP2000196462A (ja) | パラレル／シリアル変換回路及びこれを有する同期多重伝送装置 | |
| WO2003083623A2 (en) | Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats | |
| JPH06152617A (ja) | ファイバ配線データインタフェース回路網における活動を受動的にデコードする装置 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JP2791233B2 (ja) | 交換インターフェイス方式及び同期デジタルデータ通信網通信方法 | |
| JP2002344518A (ja) | パケット通信回路、パケット通信装置、電源断通知方法、プログラム及び記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3688639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |