JP2002299971A - 低電圧、低電力および高性能のｉｉ型電流コンベヤのための模擬回路レイアウト - Google Patents

Abstract

(57)【要約】 本発明は、きわめて低い電圧で作動することのできる電
流コンベヤ回路に関するもので、該回路は、３個のＬＶ
ＣＭと４個のＭＯＳ・ＦＥＴＳからなり、そこで、Ｘポ
ートが開状態に保たれると、ＬＶＣＭ１が一定のバイア
ス電流をＭ３に通す働きをし、Ｘポートに電流が注入さ
れると、バイアス電流と注入された電流との差の分がＭ
３を通り、これが、ＬＶＣＭ１、Ｍ３およびＭ４の働き
によってＺポートで反射されることになり、ＬＶＣＭ２
がＭ１とＭ２のドレン電流を一定に維持し、ＬＶＣＭ３
が回路内のテール電流を一定に維持する働きをする。

Description

【発明の詳細な説明】

【０００１】（発明の分野）本発明は、低電圧、低電力
および高性能のＩＩ型電流コンベヤのための模擬回路レ
イアウトに関するものである。

【０００２】（発明の背景）アナログ世界は、市場開拓
の大きな可能性を秘めた刺激的な分野である。物事のほ
とんどが本質的にアナログ的道筋で進行し、信号をアナ
ログ領域で処理するのが信号処理の自然な道筋である。
この処理の仕方は、他のいかなる領域への変換も必要と
せず、それゆえ、自然であり、素早い。これと反対に、
信号をディジタル領域で処理する場合は、信号をアナロ
グ領域からディジタル領域に変換し、処理後にアナログ
モードに変換して元に戻すことが必要となる。ディジタ
ル領域での処理は十分に素早いかもしれないが、処理時
間は、実際にはアナログ／ディジタル変換およびディジ
タル／アナログ変換に使用される装置によって制御され
る。プロセッサによって使用される時間は、実際にはあ
まりに短い。このことからも、信号処理に要するハード
ウェアカウントは増大し、それゆえ、このようなシステ
ム（ディジタル信号処理システム）の方が複雑であり、
結果、信号処理速度は低いということになる。

【０００３】しかしながら、アナログ信号処理は高周波
動作であり、これは、電流モード信号処理エレメントの
使用によってさらに増強されつつある。その潜在力をフ
ルに活用するためには、この分野において長期にわたる
開発作業をコンスタントに続ける必要がある。電流コン
ベヤ（ＣＣ）は、将来のアナログ信号処理の用途にとっ
て実用的な高性能の回路構造として重要な意味を持つこ
とになる、最も強力な電流モード信号処理ブロックであ
る。従来バージョンのＣＣは、その構成のために従来型
の演算増幅器を使用しているが、今日では、モノリシッ
クタイプのＣＣが入手できる。多くの技術者がこの目標
に向かって研究を重ね、ＣＣIIタイプのバイポーラ／Ｃ
ＭＯＳ構造を提案するに至った。ＢｉＣＭＯＳさえも提
案されている。これらはほとんどすべて、動作電圧が±
３．０Ｖ以上である。我々の知る限りでは、±１．０Ｖ
で作動できるが、比較的低い帯域幅（＜３０ＭＨｚ）も
併せ持つＣＣは１つしか提案されていない。その上、回
路構造はあまりにも複雑化している。使用される入力電
圧バッファは、多数のＣＭと多数の電流加算ノードを使
用するので、あまりにも複雑化している。

【０００４】電流コンベヤ（ＣＣ）は、回路設計におけ
る電流モードアプローチをベースにした新生クラスの高
性能アナログ回路構造を有する。電流モードアプローチ
において、アナログ設計者は電流を入出力変数とみな
す。そのため、電流モードデバイスは、入出力電圧をま
ったく考慮することなく様々な下位回路に流れ込む電流
を通して全機能を完全に説明し、理解することのできる
回路構造と定義される。しかしながら、適当なバイアス
電圧によって、回路構造特有の動作条件を確立しなけれ
ばならない。電流モード回路のメリットは、広い周波数
帯域幅が利用できること、低い電圧で動作できること、
そして回路構造が単純であることである。低圧動作は、
低電力回路構造を獲得する上で最も好ましい設計技術で
あるが、それが低電力回路に移行してはならない。

【０００５】Ｍ／Ｓ Ａｎａｌｏｇ Ｄｅｖｉｃｅ Ｕ
ＳＡは、電流帰還増幅器の形の数少ない電流コンベヤII
アーキテクチャを考案した。ＡＤ８４４が最もポピュラ
ーな電流コンベヤで、その所要電源電圧は±３．０Ｖと
最小であり、帯域幅は１０ＭＨｚである。その上、デバ
イス設計にバイポーラ技術を採用している。他のチップ
もいくつか製作され、すでに市販されている。この市販
チップは高い帯域幅を示すが、それでもまだ、電力消費
が多く、かなり高いバイアス電圧が必要であるという難
点を抱えている。こうしたチップはほとんどすべて、バ
イポーラ技術で作られている。

【０００６】アナログ設計者は現在、携帯機器や移動体
通信機器の需要に対処するため、低電力回路、そして必
然的に低圧回路の設計に全力を注いでいる。低電力回路
は、非携帯機器においても望ましいとされる。電流コン
ベヤは、その多大なメリットにより、低電圧、低電力お
よび高性能の電流モード回路での使用が助長される。こ
れは、高周波応用技術にとって工業標準になりつつあ
る。提案されたＣＣ構造は、この方向に向かうもうひと
つの大きなステップである。

【０００７】電流コンベヤは、実に多用途のアナログ信
号処理ブロックで、今や、信号処理用途のほとんどにお
いて従来の演算増幅器に取って代わりつつある。この電
流コンベヤの代表的な用途は次の通りである。

【０００８】・アナログアクティブフィルタ これは、ＣＣにとって重要なクラスの用途である。アナ
ログフィルタの用途は広く、例えば下記のものを含む。 i.娯楽用電子機器 ii.騒音の大きい産業環境のための制御回路。この種の
環境は、宇宙衛星打ち上げ中にも存在し、そこで回路は
申し分のない働きをしなければならない。 iii.ハンドヘルド機器および通信機器。

【０００９】・宇宙応用 設計者は、宇宙探査用の機器を設計しようとする時、４
つの等しく重要なフロンティア、すなわち電力消費、サ
イズ、重量および信頼性の点で挑戦を受ける。そこで、
信頼できる低電力の高性能回路を持つ必要性が生まれ
る。ＣＣIIは、宇宙探査や軍事戦略的な応用に対して低
電圧、低電力の科学機器の設計において頼りになり得
る。

【００１０】・電子医療機器 医療器械が日常生活の中で使われるケースは増えつつあ
る。特にペースメーカーや補聴器のような器械の使用は
増える一方である。医療器械に要求されるのは、サイズ
の小さいことと、電力消費が少ないことである。ＣＣII
は、こうした医療器械に首尾良く使用することができ
る。

【００１１】・一般機器 比較的高い電圧で働き、相当の電力を消費する汎用機器
の場合は、ファンの形の冷却システムまたは水冷装置が
必要となる。これで、機器重量は増大し、可搬性は低下
し、従って、機器の最適利用はできなくなる。低電圧、
低電力のＣＣIIは、このような測定器鋼の設計において
可搬性を高める目的で使用することができる。

【００１２】注目してよいのは、ＣＣIIの潜在的用途
が、高い帯域幅と少ない電力消費（低い動作電圧）のよ
うな高性能に存在することである。図１に示す通りのＣ
Ｃは、Ｘポート、ＹポートおよびＺポートと呼ばれる３
つ（または４つ以上）のポートを有するネットワークで
ある。Ｘポートは、入出力信号に適したデュアルポート
である。電流信号に対しては、これは入力インピーダン
スのきわめて低い入力ポートして働くが、電圧信号に対
しては出力ポートである。Ｙポートは、入力インピーダ
ンスの高い単なる電圧入力ポートである。Ｚポートは、
電流出力ポートである。Ｘポートに注入された電流に対
して、Ｚ出力ポートは、その電流を低減させまたは供給
することができる。ＣＣをさらに詳しく調べた結果、新
たにいくつかの回路アーキテクチャが出現するに至っ
た。それによれば、ＣＣは分類上２個のタイプがあり、
その一方はＹ入力ポートの特性に基づくものであり、他
方はＺポートの特性に基づくものである。Ｙ入力ポート
の特性に基づいて、ＣＣは、ＣＣＩ型（ＣＣＩ）、ＣＣ
II型（ＣＣII）およびＣＣIII型（ＣＣIII）として分類
された。Ｚポートに基づいて分類すると、ＣＣは、ＣＣ
⁺とＣＣ^-とに分類される。一般的なＣＣ構造のポート特
性は、次の通りである。

【００１３】

【数１】

【００１４】ＣＣＩの場合、Ａ＝１で、電圧Ｖ_YはＹポ
ートに接続され、Ｘポートの電圧Ｖ_Xは、Ｘポートに注
入される電流に関係なく、電圧Ｖ_Yに従う。Ｚポートで
生じる電圧Ｖ_Zは任意である。ＣＣIIでは、Ａ＝０で、
Ｙポートに注入される電流はゼロ、これで、Ｙポートに
きわめて高いインピーダンスが現れる。ＣＣIIIの場
合、Ａ＝−１で、これはＩ_Y＝−Ｉ_Xを意味する。この特
性は、回路内の電流を監視するのに利用される。ＣＣ⁺
構造の場合はＢ＝１、これに対し、ＣＣ^-構造の場合は
Ｂ＝−１である。これで、ＣＣは９個の下位カテゴリを
形成する。すなわち、複合出力を有するＣＣＩ⁺、ＣＣ
Ｉ^-、ＣＣＩ、複合出力を有するＣＣＩＩ⁺、ＣＣII^-、
ＣＣII、そして、複合出力を有するＣＣIII⁺、ＣＣII
I^-、ＣＣIIIである。

【００１５】電流コンベヤのエレメント 電流ミラー（ＣＭ）は、ほとんどすべてのアナログ回路
アーキテクチャの不可欠部分である。従って、低電圧回
路について話す時は、それが低電圧で動作できる下位回
路を有することが必要である。この前提条件を満たすた
めに、低電圧で動作できる高性能ＣＭを設計必要があ
る。この低電圧電流ミラー（ＬＶＣＭ）は、提案された
ＣＣII構造の設計において使用される。ＬＶＣＭを図２
に示す。

【００１６】ＣＭの性能を評価する際の基準となり得る
ＬＶＣＭの性能指標は次の通りである。 i.低い入力インピーダンス（理想はゼロ） ii.高い出力インピーダンス（理想は無限大） iii.高い電流転送帯域幅（理想は無限大） iv.高い直流電流転送範囲（理想は無限大） v.レール対レール入出力電圧振幅能力。

【００１７】アナログ回路構造のほとんどがハイブリッ
トで、電流モードと電圧モードの両方の信号処理エレメ
ントを利用している。演算増幅器はその一例であり、電
流ミラーのような電流モード回路と、電圧モードコンセ
プトに基づいた１対の差動回路の両方を使用している。
そこで、電流モード回路を完璧なものにするためには、
電流モード回路で使用するのに適した低電圧アナログタ
イプの電圧モード回路をいくつか調べることが大事であ
る。かかる回路を低電圧信号処理アナログセルに適用す
るためには、斬新な見方が要求される。

【００１８】極端に強力な回路のひとつである電圧バッ
ファは、通常入力ポートとして知られたポートで印加さ
れた入力電圧を他のポート（通常出力ポートと呼ばれ
る）に転送するのに最も広く使用されており、そこで、
高い電流ソース化／低減能力を示す。かかるアナログ回
路の特性は次の通りである。 ・正確な電圧追跡（一切エラーなしに正確な電圧転送を
達成するのに必要）。 ・低い出力インピーダンス（前記回路の電流低減／ソー
ス化能力を高めるのに必要）。 ・高い入力インピーダンスが入力信号負荷を軽減する。 ・高いダイナミックレンジが入力電圧信号のためにより
大きい信号範囲をもたらす。 ・低い電力消費が電池に長寿命を与え、小型化をもたら
す。

【００１９】これらの特性により、アナログ設計者は、
かかるブロックを入力ポートと出力ポートの間の絶縁に
使用することが容易にできるようになる。高い入力イン
ピーダンスは、入力信号の負荷を回避するために必要で
ある。これはまた、出力ポートに高い電流駆動能力もも
たらす。そのため、これも電圧バッファと呼ぶことがで
きる。かかるブロックは、幅広い用途を有する。電流モ
ードの信号処理アナログセルに適したその用途のうち最
も一般的であるのが、電流コンベヤ、電流帰還増幅器、
演算浮動増幅器などである。これらは、電流コンベヤの
入力ポートにおいて電流入力ポートにかかる電圧を転送
するのに使用される。これをＣＣIIの入力ポートで使用
すると、出来上がる回路構造は、一般に高性能デバイス
である電流帰還増幅器として働く。汎用の電流モードブ
ロックとして使用するのに適した電流モード回路として
は、４端子浮動ゼロ化器（ＦＴＦＮ）が最もポピュラー
である。このブロックは、ＦＴＦＮにおいてその電圧入
力ポートを形成するのに使用される。電圧モード回路で
さえ、このブロックを演算増幅器で使用して実に成功し
ている。これは演算増幅器の入力端に置かれる。

【００２０】電圧転送ブロックは、複数の回路構造を使
って実現される。そのほとんどすべてが１対の差動回路
を使用している。差動回路は、きわめて重要なアナログ
セルのひとつで、多くの回路用途において生じる現実の
ワード問題のために使用される。低電圧のレール対レー
ル電圧転送セルは、様々な新しい回路構造をさらに深く
調べる必要があるので、その設計はきわめて重要であ
る。かかる回路は、演算トランスコンダクタとも呼ばれ
る。これは、入力電圧信号をあるポートから別の低イン
ピーダンスポートに転送するのに使用される。

【００２１】電圧転送ブロックとして使用される回路に
ついては、いくつかの回路図が文献から入手できる。し
かしながら、かかるブロックはすべて、相対的に高い供
給電圧で作動させられる。その入出力電圧の揺れも制限
される。こうした難点を克服するために、レール対レー
ル電圧転送を実行できるいくつかの回路構造が提案され
ている。しかしながら、低電圧レベルで作動するのに適
した回路構造は数少ない。そこで、低電圧で作動し、レ
ール対レール電圧転送能力をもたらすことのできる新し
い回路構造を検討することが、きわめて重要な仕事であ
る。

【００２２】差動入力段階を形成するのに最も普通に使
用されるソース結合回路は、モノリシックのアナログ回
路構造において最もポピュラーな２個のＭＯＳ・ＦＥＴ
下位回路である。このソース結合ＭＯＳ・ＦＥＴ回路の
有用性は、この回路が、コンデンサ結合の中間段階なし
に互いにカスケード結合していて、多種多様なアナログ
回路において要求される差動入力特性を有するという事
実から来ている。

【００２３】差動増幅器設計の重要な目標は、回路の入
力リード線に流れ込む直流バイアス電流を最小化し、差
動入力抵抗を最大化することである。ＭＯＳ・ＦＥＴ
は、低い入力バイアス電流を有するこのような構成にと
って望ましいデバイスである。

【００２４】ソフトウェアの設計 回路をシリコン設計とするためには、時間、材料および
費用を節約する回路構造であることを事前に検証する必
要がある。それでも、この回路設計の事前検証は、いく
つか精確な方法でもって行うことができる。例えば、 ・チップベースの回路実現による方法 ・コンピュータシミュレーションによる方法。

【００２５】以前の回路検証の方法には、提案されたシ
リコンチップベースの回路構造の実現が含まれる。最近
の集積回路が非常に複雑であるため、プロトタイプ実現
には莫大な費用がかかる。提案された回路構造は、所望
の出力を供給しそこなうことがあり得る。ところが、最
近のコンピュータ支援による回路解析が、安価かつ高速
の代替回路構造を提供している。そこで、実験室プロト
タイプをもって獲得することがほとんど不可能な従来回
路の性能を得るには、コンピュータ支援による回路解析
が必須である。コンピュータ支援による回路解析が提供
できるのは、次のことである。 ・信頼を構築するための事前設計検証 ・最終製品の開発にかかる費用と実現の時間を減じる事
前性能解析。

【００２６】このような評価作業に使用されている最も
普通のソフトウェアで、アナログ集積回路の開発におい
てきわめて重要なツールとして使用されているのが、Ｓ
ＰＩＣＥ回路シミュレータである。ＳＰＩＣＥは、回路
シミュレーション様式における工業標準とみなされてい
る。ＳＰＩＣＥは、Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒ
ａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ Ｅｍｐｈａｓｉｓの頭文字を取ったものである。Ｓ
ＰＩＣＥは、チップと同じものまたはブレッドボードを
ベースとしたものを現実に組み立てることなく電子回路
性能を模倣することのできる汎用の回路シミュレーショ
ンプログラムである。ＳＰＩＣＥは、電子回路の様々な
解析の仕事をこなすことができる。すなわち、動作点の
解析、時間領域応答の解析、そして小さい信号周波数応
答の解析である。これは、きわめて汎用性に富むプログ
ラムで、産業界および大学の両方で広く使用されてい
る。当初、ＳＰＩＣＥは、メインフレームコンピュータ
だけで設計されていた。後に、ＰＳＰＩＣＥと呼ばれる
ＰＣベースのバージョンが開発された。ＰＳＰＩＣＥ
は、ＩＢＭ互換ＰＣで実行できる。Ｍ／Ｓ． Ｍｉｃｒ
ｏｓｉｍ ＵＳＡは、ＰＳＰＩＣＥの設計とアップグレ
ードを行う会社のひとつである。

【００２７】ＰＳＰＩＣＥは、ＳＰＩＣＥと同じアルゴ
リズムを使用する。これは、ブレッドボード用またはモ
ノリシックチップ設計用の個別コンポーネントの使用に
より、広範な用途においてあらゆる種類のアナログ回路
とディジタル回路を模倣する上で等しく有用である。必
要な制御ステートメントがファイルで保存され、これが
回路ファイルと呼ばれる。かかるステートメントが回路
を完全に記述する。ＳＰＩＣＥシミュレータが回路ファ
イルを読み取る。ステートメントは各々が独立言語型
で、互いに働きかけない。ＳＰＩＣＥ（またはＰＳＰＩ
ＣＥ）は、習得するのも使用するのも容易である。

【００２８】（発明の目的）本発明の主な目的は、アナ
ログ信号処理用の低電圧、低電力および高性能のコンベ
ヤのための模擬回路レイアウト設計を提供することであ
る。本発明の別の目的は、シリコンベースのプロトタイ
プＩＣチップの開発においてレイアウト設計の使用を可
能にすることである。本発明のさらに別の目的は、電流
帰還増幅器または演算浮動式電流コンベヤのための入力
ブロックとしてきわめて便利に使用することのできる代
替の電圧バッファを提供することである。

【００２９】（発明の要旨）本発明は、きわめて低い電
圧で作動することのできる電流コンベヤ回路に関するも
ので、該回路は、３個のＬＶＣＭと４個のＭＯＳ・ＦＥ
ＴＳからなり、そこで、Ｘポートが開状態に保たれる
と、ＬＶＣＭ１が一定のバイアス電流をＭ３に通す働き
をし、Ｘポートに電流が注入されると、バイアス電流と
注入された電流との差の分がＭ３を通り、これが、ＬＶ
ＣＭ１、Ｍ３およびＭ４の働きによってＺポートで反射
されることになり、ＬＶＣＭ２がＭ１とＭ２のドレン電
流を一定に維持し、ＬＶＣＭ３が回路内のテール電流を
一定に維持する働きをする。

【００３０】（発明の詳細な説明）従って、本発明は、
きわめて低い電圧で作動することのできる電流コンベヤ
回路に関するもので、該回路は、３個のＬＶＣＭと４個
のＭＯＳ・ＦＥＴＳからなり、そこで、Ｘポートが開状
態に保たれると、ＬＶＣＭ１が一定のバイアス電流をＭ
３に通す働きをし、Ｘポートに電流が注入されると、バ
イアス電流と注入された電流との差の部分がＭ３を通
り、これが、ＬＶＣＭ１、Ｍ３およびＭ４の働きによっ
てＺポートで反射されることになり、ＬＶＣＭ２がＭ１
とＭ２のドレン電流を一定に維持し、ＬＶＣＭ３が回路
内のテール電流を一定に維持する働きをする。

【００３１】本発明の一実施例では、電流コンベヤは１
個のＰＭＯＳ・ＬＶＣＭからなる。本発明の別の実施例
では、ＬＶＣＭ２がＰＭＯＳ・ＬＶＣＭである。本発明
のさらに別の実施例では、電流コンベヤは２個のＰＭＯ
Ｓ・ＬＶＣＭからなる。本発明のさらになお別の実施例
では、ＬＶＣＭ１が単独入力、二重出力のＮＭＯＳ・Ｌ
ＶＣＭである。

【００３２】本発明の他の実施例では、ＬＶＣＭ２が単
独入力、単独出力のＮＭＯＳ・ＬＶＣＭである。本発明
のさらに他の実施例では、ＬＶＣＭが、入力ポートにお
いて従来型のＣＭ構造をレベルシフト式トランジスタと
ともに使用する。本発明の一実施例では、ＬＶＣＭが大
きい振幅能力を分け与える。

【００３３】本発明の別の実施例では、ＬＶＣＭが、入
出力電圧の最大限可能な振幅を保証し、それで、レール
対レール入出力電圧振幅能力を電圧転送ブロックに与え
る。本発明のさらに別の実施例では、適応バイアス技術
がＬＶＣＭで使用される。本発明のさらになお別の実施
例では、適応バイアス技術が入力電圧の振幅を増大さ
せ、オフセット電流を減少させる。

【００３４】本発明のもうひとつの実施例では、ＭＯＳ
・ＦＥＴのＭ１とＭ２が１対の差動回路を形成する。本
発明のもうひとつ別の実施例では、Ｙポートにおける電
圧が、１対の差動回路の働きによりＸポートに転送され
ることになる。本発明の一実施例では、電流コンベヤが
さらに、Ｍ１のドレンとＭ２のゲートの間に接続された
キャパシタンスＣからなってよい。

【００３５】本発明の別の実施例では、キャパシタンス
は、補償が得られるように接続される。本発明のさらに
別の実施例では、電流コンベヤがさらに、Ｍ１とＭ２の
両ゲート端子の間に接続された抵抗からなってよい。本
発明のさらになお別の実施例では、抵抗は回路の周波数
応答を強化する。本発明のもうひとつの実施例では、Ｍ
ＯＳ・ＦＥＴのＭ３とＭ４が１個の電流ミラーを形成す
る。本発明のもうひとつ別の実施例では、電流コンベヤ
は±１Ｖの範囲内の電圧で作動する。

【００３６】本願において提案されている電流コンベヤ
は、単純な回路アーキテクチャを有し、コンセプトにお
いてモジュラータイプであり（最近のＶＬＳＩ回路にと
って好ましい要件である）、１００ＭＨｚより良い帯域
幅をもって±１Ｖの供給電圧で作動することができる。
本発明による模擬回路レイアウト設計は、従来型の演算
増幅器に取って代わる高周波、低電圧の単純な回路を提
供する点で大いに有利であることが分かる。

【００３７】よって、かかる回路構造は、様々なアナロ
グ回路構造の開発に使用すべきアナログライブラリのた
めの汎用アナログ電流モードモジュールのひとつを形成
することができる。これは、モジュール型アナログ回路
設計における大きなステップにひとつであり、ディジタ
ル設計に同調した先進的なアナログ回路のために開発さ
れた分野であると言ってよい。

【００３８】（好ましい実施例の説明）提案された構造
について、我々は、特定用途向けのＬＶＣＭと電圧バッ
ファ（ＶＢ）を開発した。

【００３９】低電圧電流ミラー（ＬＶＣＭ） 図２について説明する。ＬＶＣＭの実現のための提案さ
れた回路は、提案された電流ミラーに大きい振幅能力を
分け与えるために従来型のＣＭ構造を入力ポートにおけ
るレベルシフト式トランジスタとともに使用する。容量
性補償および抵抗性補償の技術も、提案されたＣＭの帯
域幅を増大させるのに使用される。レベルシフトアプロ
ーチをベースとしたＣＭは、一般に、低い電流レベルで
の望ましくない電流の流れを受け取る。この電流はオフ
セット電流と呼ばれ、ＬＶＣＭ設計において大きなネッ
クとなる。そこで我々は、提案されたＬＶＣＭのため
に、入力電圧の振幅を増大させ、オフセット電流を減少
させる適応バイアス技術を導入する。

【００４０】設計では、ＰＳＰＩＣＥシミュレーション
に関する技術パラメータを０．８μmと想定する。トラ
ンジスタＭ４は、そのチャネルを通過する電流としてき
わめて低い電流を選択することによって、強制的に下位
閾値領域内で作動させられる。バイアス電流は、Ｍ６、
Ｍ７およびＭ８によって形成されたＣＭから来る。これ
らのコンポーネントのアスペクト比は、トランジスタＭ
８のドレンで得られる電流がＭ４を下位閾値領域に押し
込めるような低いレベルにあるように保たれる。容量Ｃ
は、補償のために使用され、Ｍ１のドレンとＭ２のゲー
トの間に接続される。抵抗も、Ｍ１とＭ２の両ゲート端
子の間の接続される。この抵抗が、回路の周波数応答を
強化する。

【００４１】回路アーキテクチャ 完全な回路を図３に示す。但し、回路の機能を説明する
ために、回路概略図を図４に示す。

【００４２】シミュレーション結果 ＬＶＣＭの性能を評価するのに必要な最重要のパラメー
タは次の通りである。 ・入力抵抗 ・出力抵抗 ・周波数応答 ・電流転送比（直流電流と交流電流の両方）

【００４３】提案された回路の評価は、上記パラメータ
を使って行われた。トランジスタアスペクト比（幅／長
さ）を表１にまとめる。

【表１】

【００４４】１μＡから５００μＡまでの範囲内の入力
電流の注入により介在する入力電圧を図５に示す。低い
電圧レベルで適応バイアスをかける出力電流特性と、低
い電圧レベルで適応バイアスをかけない出力電流特性を
それぞれ図６、図７に示す。図８は、高い電流レベルで
の出力電流特性を示す。

【００４５】入力電流転送特性を図９に示す。図１０
は、ゲート抵抗が構造の周波数応答に及ぼす影響を示
す。様々な補償技術の影響を図１１に示す。ＬＶＣＭの
帯域幅全体にわたっての温度変化の影響を図１２に示
す。図１３は、提案されたＬＶＣＭの帯域幅全体にわた
ってパラメータ変化がほとんど影響を持たないことを示
す。

【００４６】提案された電圧バッファ このブロックの心臓部も、差動入力段階である。入力段
階信号が、ソース結合の１対の差動回路のゲートに１つ
に加えられる。ＭＯＳ・ＦＥＴを通過する電流が同等で
ある場合、電圧は別のゲートに現れる。提案された構造
は、低インピーダンス特性を電圧源に分け与える。しか
しながら、電圧源の最大電流低減能力は、電流源に左右
される。電流低減能力が増大すると、回路構造の電力消
費は増大する。上記アーキテクチャのデメリットは次の
通りである。

【００４７】・予備電流の流れが一定であると、回路構
造の電力消費は増大する。 ・電流ミラーが回路アーキテクチャの出力低減能力を支
配する。 ・電流低減能力が増大すると、電力消費は増大する。 ・この構造は低電流回路に使用できない。

【００４８】回路の詳細な解析は、次の通りである。回路の説明 提案された回路の概略を図１４に示す。１対の差動回路
が、電圧を入力ポートから出力ポートに転送するのに使
用される。回路のテール電流は、ＬＶＣＭを使用するこ
とによって一定に維持される。同様に、ＬＶＣＭは、Ｍ
１とＭ２のドレン電流を一定に維持するのに使用され
る。ＬＶＣＭが、入出力電圧の最大限可能な振幅を保証
し、これで、電圧転送ブロックにレール対レール転送能
力が与えられる。

【００４９】ＭＯＳ・ＦＥＴのＭ１とＭ２の両方が飽和
領域内で作動すると仮定すると、単純な回路解析から次
の関係が得られる。

【数２】

【００５０】電流ミラーＣＭ２は、Ｉ_D1＝Ｉ_D2を維持す
る。よって、次の通りとなる。

【数３】

【００５１】シミュレーション結果 レール対レール電圧転送ブロックにとって重要なパラメ
ータは、次の通りである。 ・きわめて高い入力インピーダンス ・きわめて低い出力インピーダンス ・直流電圧転送特性（入出力電圧範囲を教える） ・交流電圧転送帯域幅（有用周波数応答を教える）

【００５２】これらのパラメータを求めるためにＰＳＰ
ＩＣＥシミュレーションを行った。Ｍ１、Ｍ２およびＭ
３の幅／長さ比をそれぞれ２４μｍ／１．６μｍ、２４
μｍ／１．６μｍ、１２０μｍ／１．６μｍとした。構
造の入力インピーダンスは、１０¹⁸Ωとなったが、これ
は、どんなＣＭＯＳ構造からも予測できる。構造出力イ
ンピーダンスは１０Ωにすぎない。

【００５３】供給電圧が±１．０Ｖである時、直流電圧
入出力特性は図１５に示す通りである。出力電圧は、−
１．０Ｖ〜１．０Ｖの入力電圧範囲に限って該入力電圧
に追従する。−１．０Ｖ〜１．０Ｖの範囲内の入力電圧
に対して、出力電圧の揺れはレール対レールに近い（−
０．７５Ｖ〜０．７５Ｖ）。直流電圧転送比は０．９８
１で、理想値１．００に近いと評価された。交流電圧転
送比の方は１．００で理想的と評価された。電圧バッフ
ァの帯域幅特性を図１６に示す。帯域幅は、３００ＭＨ
ｚを超えていることが分かる。

【００５４】提案されたＣＣII構造 提案されたＣＣII構造を図１７に示す。この構造は、前
節に述べた低電圧電流ミラー（ＬＶＣＭ）と電圧バッフ
ァ（ＶＢ）の利用をベースとしている。回路の動作はま
ったく単純で、かかる構成ブロックの特性と動作を知る
ことによって理解することができる。回路は３個のＬＶ
ＣＭを使用している。そのうちの１つがＰＭＯＳタイ
プ、残りの２つがＮＭＯＳタイプである。ＮＭＯＳ・Ｃ
Ｍは、二重出力ＬＶＣＭと単独出力ＬＶＣＭである。Ｘ
ポートが開状態に保たれていれば、ＬＶＣＭ１によって
セットされた一定のバイアス電流がＭ３を通過する。電
流がＸポートに注入されると、バイアス電流と注入され
た電流との差の分がＭ３を通過する。この電流は、ＬＶ
ＣＭ１およびＭ３とＭ４によって形成されたＣＭの働き
によってＺポートで反射される。同様に、Ｘポートから
引き出された電流がＺポートで反射される。Ｙポートに
加えられた電圧は、１対の差動回路の働きによってＸポ
ートに転送されることになる。

【００５５】提案された回路をＣＣIIとしてその動作に
ついてシミュレーションを行った。Ｍ１、Ｍ２、Ｍ３お
よびＭ４の幅／長さ比をそれぞれ２４μｍ／１．６μ
ｍ、２４μｍ／１．６μｍ、１２０μｍ／１．６μｍ、
１２０μｍ／１．６μｍとした。１５０μＡバイアス電
流について、入力電流転送特性を図１８に示す。提案さ
れた回路の入力転送に対する周波数応答を図１９に示
す。

【００５６】入力電流の注入により入力端子にかけられ
た電圧を図２０に示す。入力電流転送を図２１に示す。
電流転送帯域幅を図２２に示す。入力バイアス電流を２
５０μＡに増大させると、電流転送は、図２３に示す通
り２５０μＡに達するまで行われる。電流転送帯域幅
も、図２４に示す通り増大する。

【００５７】用途： 提案された構造は、下記の設計において使用することが
できる。 １．電流帰還増幅器 ２．移動体通信装置に使用されるアクティブフィルタ ３．エンターテイメント信号および制御信号に使用され
るアナログ信号処理装置 ４．高周波、低電力、低電圧のシステムが要求される宇
宙用電子機器 ５．医療電子器械 ６．電圧／電流変換器のためのトランスコンダクタ ７．数学機能 ８．電流監視用のアナログチップおよびディジタルチッ
プ

【００５８】提案された回路は以下のメリットを有して
いる。 ｉ．低い電力消費（＜２．０ｍＷ） ii．低い動作電圧（±１．０Ｖ） iii．電流転送比 ａ）ＤＣ≒０．９９ ｂ）ＡＣ≒０．９９ ｃ）電流転送帯域幅≒１００ＭＨｚ

【００５９】iv．電圧転送比 ａ）ＤＣ≒０．９９ ｂ）ＡＣ≒０．９９ ｃ）電圧転送帯域幅≒１００ＭＨｚ ｄ）入力電圧転送範囲−０．７Ｖ〜０．７Ｖ

【図面の簡単な説明】

【図１】電流コンベヤ（ＣＣ）を示す。

【図２】ＬＶＣＭの実現のための提案された回路を示
す。

【図３】ＬＶＣＭの完全な回路を示す。

【図４】図３に示すＬＶＣＭ回路のＬＶＣＭの回路概略
図である。

【図５】入力電流の注入により介在する入力電圧を示
す。

【図６】低い電圧レベルで適応バイアスをかける出力電
流特性を示す。

【図７】低い電圧レベルで適応バイアスをかけない出力
電流特性を示す。

【図８】高い電流レベルでの出力電流特性を示す。

【図９】入力電流転送特性を示す。

【図１０】ゲート抵抗が周波数応答に及ぼす影響を示
す。

【図１１】様々な補償技術の影響を示す。

【図１２】ＬＶＣＭの帯域幅全体にわたっての温度変化
の影響を示す。

【図１３】ＬＶＣＭの帯域幅全体にわたってのパラメー
タ変化の影響を示す。

【図１４】提案された回路を示す。

【図１５】直流電圧入出力特性を示す。

【図１６】電圧バッファの帯域幅特性を示す。

【図１７】提案されたＣＣII構造を示す。

【図１８】直流入力電流転送特性を示す。

【図１９】回路転送のための提案された回路の周波数応
答を示す。

【図２０】入力電流の注入により入力端子にかけられた
電圧を示す。

【図２１】直流入力電流転送を示す。

【図２２】電流転送帯域幅を示す。

【図２３】入力バイアス電流と電流転送との関係を表す
グラフを示す。

【図２４】入力バイアス電流と電流転送帯域幅との関係
を表すグラフを示す。

【図２５】帯域幅全体における電流コンべヤ回路の周波
数応答特性を示す。

フロントページの続き (72)発明者 スダンシュ シェカー ジャムアー インド国，ニュー デリー，インディアン インスティテュート オブ テクノロジ ー Ｆターム(参考） 5J091 AA01 AA12 AA43 CA13 CA36 CA37 HA10 HA17 KA09 KA18 MA11 MA22 TA01 TA02 TA03 5J098 AA03 AB03 AB13 AD23 CA01

Claims (19)

【特許請求の範囲】
1. 【請求項１】 きわめて低い電圧で作動することのでき
   る電流コンベヤ回路において、前記回路は３個のＬＶＣ
   Ｍと４個のＭＯＳ・ＦＥＴＳを含み、Ｘポートが開状態
   に保たれている場合ＬＶＣＭ１は一定のバイアス電流を
   Ｍ３に流し、Ｘポートに電流が注入されている場合バイ
   アス電流と注入された電流との差がＭ３を流れ、これ
   が、ＬＶＣＭ１、Ｍ３およびＭ４の働きによってＺポー
   トで反射され、ＬＶＣＭ２がＭ１とＭ２のドレン電流を
   一定に維持し、ＬＶＣＭ３が回路内のテール電流を一定
   に維持する働きをする、電流コンベア回路。
2. 【請求項２】 請求項１に記載の回路において、電流コ
   ンベヤが１個のＰＭＯＳ・ＬＶＣＭを含む、電流コンベ
   ア回路。
3. 【請求項３】 請求項１に記載の回路において、ＬＶＣ
   Ｍ２がＰＭＯＳ・ＬＶＣＭである、電流コンベア回路。
4. 【請求項４】 請求項１に記載の回路において、電流コ
   ンベヤが２個のＮＭＯＳ・ＬＶＣＭを含む、電流コンベ
   ヤ回路。
5. 【請求項５】 請求項１に記載の回路において、ＬＶＣ
   Ｍ１が単独入力、二重出力のＮＭＯＳ・ＬＶＣＭであ
   る、電流コンベヤ回路。
6. 【請求項６】 請求項１に記載の回路において、ＬＶＣ
   Ｍ２が単独入力、単独出力のＮＭＯＳ・ＬＶＣＭであ
   る、電流コンベヤ回路。
7. 【請求項７】 請求項１に記載の回路において、ＬＶＣ
   Ｍが、入力ポートにおいて従来型のＣＭ構造をレベルシ
   フト式トランジスタとともに使用する、電流コンベヤ回
   路。
8. 【請求項８】 請求項１に記載の回路において、ＬＶＣ
   Ｍが高い振幅能力を分け与える、電流コンベヤ回路。
9. 【請求項９】 請求項１に記載の回路において、ＬＶＣ
   Ｍが、入出力電圧の最大限可能な振幅を保証し、レール
   対レール能力を電圧転送ブロックに与える、電流コンベ
   ヤ回路。
10. 【請求項１０】 請求項１に記載の回路において、適応
    バイアス技術がＬＶＣＭで使用される、電流コンベヤ回
    路。
11. 【請求項１１】 請求項１に記載の回路において、適応
    バイアス技術が入力電圧の振幅を増大させ、オフセット
    電流を減少させる、電流コンベヤ回路。
12. 【請求項１２】 請求項１に記載の回路において、ＭＯ
    Ｓ・ＦＥＴのＭ１とＭ２が１対の差動回路を形成する、
    電流コンベヤ回路。
13. 【請求項１３】 請求項１に記載の回路において、Ｙポ
    ートにおけるポート電圧が、１対の差動回路の働きによ
    りＸポートに転送される、電流コンベヤ回路。
14. 【請求項１４】 請求項１に記載の回路において、電流
    コンベヤがさらに、Ｍ１のドレンとＭ２のゲートの間に
    接続された容量Ｃを含む、電流コンベヤ回路。
15. 【請求項１５】 請求項１に記載の回路において、容量
    が、補償を提供するように接続される、電流コンベヤ回
    路。
16. 【請求項１６】 請求項１に記載の回路において、電流
    コンベヤがさらに、Ｍ１とＭ２の両ゲート端子の間に接
    続された抵抗を含む、電流コンベヤ回路。
17. 【請求項１７】 請求項１に記載の回路において、抵抗
    が回路の周波数応答を強化する、電流コンベヤ回路。
18. 【請求項１８】 請求項１に記載の回路において、ＭＯ
    Ｓ・ＦＥＴのＭ３とＭ４が１個の電流ミラーを形成す
    る、電流コンベヤ回路。
19. 【請求項１９】 請求項１に記載の回路において、電流
    コンベヤが±１Ｖの範囲内の電圧で作動する、電流コン
    ベヤ回路。