KR100763038B1 - 저 전압, 저 전력 및 고 성능 타입 ⅱ 전류 컨베이어를위한 시뮬레이팅된 회로 레이아웃 - Google Patents

Abstract

본 발명은 초저 전압에서 동작할 수 있는 전류 컨베이어 회로에 관한 것으로, 그 회로는 세개의 LVCM들과 네개의 MOSFET들을 구비하며, 여기서 LVCM1은 포트 X가 개방된 채로 유지되면 M3를 통해 흐르도록 일정 바이어스 전류를 제공하고, 전류가 포트 X로 주입되면 바이어스 전류와 주입된 전류간의 차는 M3를 통해 흘러, LVCM1, M3 및 M4의 작용으로 인해 포트 Z에 반영되어 지고, LVCM2는 M1과 M2의 드레인 전류를 일정하게 유지하고, LVCM3는 회로에서 일정 테일 전류를 유지한다.

Description

저 전압, 저 전력 및 고 성능 타입 Ⅱ 전류 컨베이어를 위한 시뮬레이팅된 회로 레이아웃{A simulated circuit layout for low voltage, low power and high performance type Ⅱ current conveyor}

도 1은 전류 컨베이어(CC)를 나타낸다.

도 2는 LVCM의 구현을 위해 제안된 회로를 나타낸다.

도 3은 LVCM의 완전한 회로를 나타낸다.

도 4는 도 3에 도시된 LVCM 회로의 회로 개략도를 나타낸다.

도 5는 입력 전류의 주입으로 인해 존재하는 입력 전압을 나타낸다.

도 6은 저 전압 레벨들에서 적응형 바이어싱을 갖는 출력 전류 특성을 나타낸다.

도 7은 저 전압 레벨들에서 적응형 바이어싱을 갖지않는 출력 전류 특성을 나타낸다.

도 8은 고 전류 레벨들에서 출력 전류 특성을 나타낸다.

도 9는 입력 전류 전달 특성을 나타낸다.

도 10은 주파수 응답상에서 게이트 저항의 영향을 나타낸다.

도 11은 다양한 보상 기법들의 영향을 나타낸다.

도 12는 LVCM의 대역폭에 걸쳐 온도 변화의 영향을 나타낸다.

도 13은 LVCM의 대역폭에 걸쳐 매개변수 변화의 영향을 나타낸다.

도 14는 제안된 회로를 나타낸다.

도 15는 dc 전압 입출력 특성을 나타낸다.

도 16은 전압 버퍼의 대역폭 특성을 나타낸다.

도 17은 제안된 CCII 구조를 나타낸다.

도 18은 dc 입력 전류 전달 특성을 나타낸다.

도 19는 전류 전달을 위한 제안된 회로의 주파수 응답을 나타낸다.

도 20은 입력 전류의 주입으로 인해 입력단에서 전개된 전압을 나타낸다.

도 21은 dc 입력 전류 전달을 나타낸다.

도 22는 전류 전달 대역폭을 나타낸다.

도 23은 입력 바이어스 전류와 전류 전달간의 그래프를 나타낸다.

도 24는 입력 바이어스 전류와 전류 전달 대역폭간의 그래프를 나타낸다.

도 25는 전체 대역폭에 걸쳐 전류 컨베이어 회로의 주파수 응답을 나타낸다.

본 발명은 저 전압, 저 전력 및 고 성능 타입II 전류 컨베이어를 위한 시뮬레이팅된 회로 레이아웃에 관한 것이다.

아날로그 세계는 상업상 개발을 위해 큰 잠재력을 갖는 흥미로운 분야이다. 대부분의 일들은 사실상 아날로그 방식으로 발생하고, 아날로그 영역에서의 신호 처리는 신호 처리의 본래 방식이다. 이러한 처리는 임의의 다른 영역으로의 변환을 요구하지 않으므로 자연적이고 빠르다. 이에 반하여, 디지털 영역에서의 신호 처리는 아날로그 영역으로부터 디지털 영역으로의 신호 변환 및 처리후 아날로그 모드로의 역변환을 요구한다. 디지털 영역에서의 처리는 충분히 빠를 수 있지만, 처리 시간은 실제로 아날로그-디지털 및 디지털-아날로그 변환을 위해 사용된 디바이스들에 의해 제어된다. 프로세서에 의해 사용된 시간은 실제로 매우 적다. 이것은 또한 신호 처리를 위한 하드웨어 카운트를 증가시키고, 따라서 그러한 시스템(디지털 신호 처리)은 보다 복잡하고, 차례로 느린 신호 처리로 복귀한다.

그러나, 아날로그 신호 처리는 고주파 동작이고, 전류 모드 신호 처리 구성요소들의 이용에 의해 더 증진되고 있다. 그 완전한 잠재력을 개발하기 위해 이 분야에 부단한 개발 및 지속적인 연구를 가질 필요가 있다. 전류 컨베이어(CC:Current Conveyor)는 미래의 아날로그 신호 처리 응용에 대한 실제 고성능 회로 구조로서 중요성을 얻는 가장 강력한 전류 모드 신호 처리 블록이다. CC의 초기 버젼들은 구성을 위해 종래의 연산 증폭기들을 이용한다. 그러나, CC는 오늘날 단일체 형태로 이용가능하다. 많은 연구자들은 연구 끝에 CCII 구조의 양극/CMOS 구현을 제안하였다. BiCMOS 구현조차도 제안되고 있다. 거의 이들 모두는 ±3.0V 또는 그 이상에서 동작한다. 확실히, ±1.0V에서 동작할 수 있는 단지 하나의 CC가 제안되어 있지만, 너무 낮은 대역폭(< 30 MHz)을 갖는다. 더욱이, 회로 구조가 너무 복잡하다. 많은 CM들와 많은 전류 합 노드들을 이용할수록, 이용된 입력 전압 버퍼가 너무 복잡하다.

전류 컨베이어(CC)는 회로 설계에서 전류 모드 접근에 근거한 고성능 아날로그 회로 구조의 최근 부류를 나타낸다. 전류 모드 접근에서, 아날로그 설계자는 입출력 변수들로서 전류를 고려한다. 따라서, 전류 모드 디바이스는 그 모든 함수들이 입력 전압 및 출력 전압을 전혀 고려하지 않고 그 다양한 부분 회로들로 흐르는 전류를 통해 충분히 설명될 수 있고 이해될 수 있는 회로 구조로서 정의된다. 그러나, 적절한 바이어스 전압들은 회로 구조에서 적합한 동작 조건을 설정해야 한다. 전류 모드 회로들의 장점들은 이용가능한 광 주파수 대역폭, 저 전압에서 동작하는 성능 및 간단한 회로 구조들을 포함한다. 저 전압 동작은 저 전력 회로 구조들을 얻는 한편, 저 전력 회로들로 변환하지 않을 수 있는 가장 선호하는 설계 기법이다.

M/S 아날로그 디바이스들 USA는 전류 궤환 증폭기들의 형태로 몇가지 전류 컨베이어II 구조를 제안하였다. AD 844는 ±3.0 전원공급 전압의 최소치를 요구하고, 10MHz의 대역폭을 갖는 가장 일반적인 전류 컨베이어다. 더욱이 디바이스는 양극 기술을 이용하여 구현되어졌다. 몇가지 다른 칩들이 또한 제조되어졌고, 상업적으로 이용가능하다. 이들 상업적으로 이용가능한 칩들이 고대역폭을 제공할 지라도, 고 전력 소모 및 보다 큰 바이어스 전압에 대한 요구로 인해 나빠진다. 거의 모든 칩들은 양극 기술로 구현된다.

아날로그 설계자들은 이제 휴대용 도구들 및 이동 통신 장치들의 요구를 대처하기 위해 저 전력 및 필수적으로 저 전압 회로의 설계에 집중하고 있다. 저 전력 회로들은 비휴대용 도구들에서도 바람직하다. 전류 컨베이어의 장점들은 저 전 력, 저 전압 및 고성능 전류 모드 회로에서 그 장점들을 이용하도록 장려한다. 이들은 고주파 응용에 대한 산업 표준이 되고 있다. 제안된 CC 구조는 이러한 방향으로 진전하는 다른 주요 스텝이다.

전류 컨베이어들은 매우 다양한 아날로그 신호 처리 블록들이고, 대부분의 신호 처리 응용에서 종래의 연산 증폭기들을 대체시키고 있다. CC의 일부 응용들은 다음과 같다:

아날로그 능동 필터들

이것은 CC에 대한 중요한 응용 종류이다. 아날로그 필터들은 다음을 포함한 많은 이용을 발견한다.

i. 엔터테인먼트 전자공학

ii. 높은 잡음이 있는 산업 환경에 대한 제어 회로. 이러한 형태의 환경은 또한 우주선의 이륙 동안에 존재하고, 회로는 마크까지 수행해야한다.

iii. 이동 휴대용 도구 및 통신 장치

우주 응용

설계자가 우주 탐험을 위한 도구를 설계하려 할때, 네 개의 동일하게 중요한 면들, 즉 전력 소모, 크기, 무게 및 신뢰성에 대한 요구에 직면한다. 따라서, 신뢰성있는 저 전력 고성능 회로를 가질 필요가 높다. 따라서, CCII는 우주 탐험을 위한 저 전압 고 전력 과학 도구 및 전략 군사 응용의 설계에서 이득이 있음을 증명할 수 있다.

의료 전자공학

의료 보조기구들은 생명을 구하는 보조기구들로서 증가적으로 이용되고 있다. 특히, 페이스 메이커들 및 보청기들과 같은 도구들은 증가적으로 이용되고 있다. 의료 보조기구들의 요건은 소량 크기 및 저 전력 소모이다. CCII는 이들 의료 보조기구들의 구조에 성공적으로 이용될 수 있다.

일반 도구들

고 전압에서 동작하고 고 전력을 소모하는 범용 도구들은 팬 또는 수냉식 구성의 형태로 냉각 시스템을 요구한다. 이것은 도구 무게를 증가시키고, 휴대성 및 그에 따라 도구의 최적 활용을 감소시킨다. 저 전압 저 전력 CCII는 휴대성을 증가시키기 위해 이러한 측정 도구들의 설계에 이용될 수 있다.

CCII의 잠재적 응용은 고대역폭 및 저 전력 소모(저 전압 동작)와 같은 고성능에 놓여진 것으로 주목될 수 있다.

도 1에 도시된 바와 같이 CC는 포트 X, 포트 Y 및 포트 Z로 지정된 세 개(또는 그 이상)의 포트 네트워크이다. 포트 X는 출력 신호들 뿐만 아니라 입력에 적합한 이중 포트이다. 전류 신호들에 대해, 초저 입력 임피던스를 갖는 입력 포트로서 작용하지만, 전압 신호들에 대해 출력 포트이다. 포트 Y는 고 입력 임피던스를 갖는 단지 전압 입력 포트이다. 포트 Z는 전류 출력 포트이다. 포트 X로의 주입된 전류에 대해, 출력 포트 Z는 전류를 싱킹 또는 소싱할 수 있다. 더욱이 CC에 대한 연구는 몇가지 새로운 회로 구조의 출현을 유도했다. 따라서, CC의 두가지 형태의 분류가 있으며, 그중 하나는 입력 포트 Y 특성에 근거하고, 다른 하나는 포트 Z 특성에 근거한다. 입력 포트 Y 특성에 근거하여, CC는 CC 타입I(CCI), CC 타입II(CCII) 및 CC 타입III(CCIII)으로서 분류되어졌다. 분류가 포트 Z에 근거할 때, CC는 CC⁺ 및 CC^-로 분류된다. 일반적인 CC 구조의 포트 속성들은 다음과 같이 주어진다:

CCI에 대해, A=1이고, 전압(V_Y)은 포트 Y에 연결될 것이고, 포트 X에서의 전압(V_X)은 포트 X로 주입된 전류에 독립하는 V_Y를 따른다. 포트 Z에서 생성된 전압(V_Z)은 임의적이다. CCII에서, A=0이고, 포트 Y로의 전류는 제로로서, 포트 Y에서 초고 입력 임피던스를 제공한다. CCIII에 대해, A=-1이며, I_Y=-I_X임을 함축한다. 이러한 속성은 회로 경로에서 전류를 감시하는데 이용된다. CC⁺ 구조에 대해 B=1이고, 한편 CC^- 구조에 대해 B=-1이다. 따라서, CC들은 9개의 서브카테고리를 형성한다. 이들은 CC⁺, CC^-, CCI 복합 출력들, CCII⁺, CCII^-, 복합 출력들을 갖는 CCII, CCIII⁺, CCIII^- 및 복합 출력들을 갖는 CCIII이다.

전류 컨베이어의 구성요소들

전류 미러(CM:Current Mirror)는 거의 모든 아날로그 회로 구조들의 정수부이다. 따라서, 저 전압 회로들에 대해 말할 때, 저 전압에서 동작할 수 있는 부분 회로들을 갖는 것이 필요하다. 이러한 요구를 충족시키기 위해 저 전압에서 동작할 수 있는 고성능 CM을 설계할 필요가 있다. 이들 저 전압 전류 미러(LVCM)들은 제안 된 CCII 구조의 설계에 이용된다. LVCM은 도 2에 묘사되어 있다.

CM의 성능이 억세스될 수 있는 LVCM의 성능 인덱스들은 다음과 같다:

i. 이상적으로 제로인 저 입력 임피던스

ii. 이상적으로 무한대인 고 출력 임피던스

iii. 이상적으로 무한대인 고 전류 전달 대역폭

iv. 이상적으로 무한대인 고 dc 전류 전달 범위

v. 레일 대 레일 입출력 전압 스윙 성능

대부분의 아날로그 회로 구조들은 본래 하이드리드로서, 전류 및 전압 모드 신호 처리 구성요소들을 이용한다. 연산 증폭기는 하나의 이러한 예로서, 전류 미러들 등의 전류 모드 회로들 및 전압 모드 개념에 근거한 차동 쌍을 이용한다. 따라서, 임의의 전류 모드 회로의 완전함을 위해, 전류 모드 디바이스들에 이용되는데 적합한 몇가지 저 전압 아날로그 전압 모드 회로들을 시험하는 것이 필수적이다. 저 전압 신호 처리 아날로그 셀들에 대한 이들 응용은 새로운 모습을 요구한다.

극히 막강한 회로들중 하나인 전압 버퍼는 입력 포트로서 보통 알려진 포트에 인가된 입력 전압을 다른 포트(보통 출력 포트라 칭해진)로 전달하는데 가장 널리 이용되어, 고 전류 소싱/싱킹 성능을 갖는다. 이들 아날로그 회로들의 속성들은 다음을 포함한다:

. 임의의 에러없이 정확한 전압 전달을 하게 되는데 필요한 정확한 전압 트래킹

. 이들 회로들의 전류 싱킹/소싱 성능을 증가시키는데 요구된 저 출력 임피던스

. 고 입력 임피던스는 입력 신호 로딩을 감소시킴

. 고 다이나믹 범위는 입력 전압 신호들에 대한 보다 큰 신호 범위를 제공

. 저 전력 소모는 고 배터리 수명 및 보다 작은 크기를 제공

이들 속성들은 아날로그 설계자가 입력 포트와 출력 포트간의 절연을 위해 이들 블록들을 이용하도록 도모한다. 고 입력 임피던스는 입력 신호들의 로딩을 피하는데 필요하다. 이들은 또한 출력 포트에 고 전류 구동 성능을 제공한다. 따라서 이들은 또한 전압 버퍼로서 칭해질 수 있다. 이들 블록들은 넓은 범위의 이용들을 발견한다. 전류 모드 신호 처리 아날로그 셀들에 적합한 이들 이용들중 가장 일반은 전류 컨베이어들, 전류 궤환 증폭기들, 연산 부동 증폭기들 등에서 이들의 이용이다. 이들은 전류 입력 포트에서 전압을 전달하기 위한 전류 컨베이어의 입력 포트에 이용된다. CCII의 출력 포트에 이용될 때, 결과적인 회로 구조는 전류 궤환 증폭기, 일반적으로 고 성능 디바이스로서 작용한다. 네 개의 종단 부동 널러들(FTFN:Four Terminal Floating Nullers)은 범용 전류 모드 블록으로서 이용되는데 적합한 가장 인기있는 전류 모드 회로들이다. 이 블록은 FIFN에서 그 전압 입력 포트를 형성하는데 이용된다. 전압 모드 회로들조차 연산 증폭기들에서 매우 성공적으로 이 블록을 이용한다. 이것은 연산 증폭기들의 입력단에 배치된다.

전압 전달 블록들은 몇가지 회로 구조들을 이용하여 구현되었다. 거의 모든 구현들은 차동 쌍을 이용한다. 차동 쌍은 실세계 문제로 인해 비롯한 많은 회로 응 용들에서 이용되는 매우 중요한 아날로그 셀들중 하나이다. 저 전압 레일 대 레일 전압 전달 셀들의 설계는 이들이 다양한 새로운 회로 구조들에 대한 다른 연구를 요구할 때 매우 중요하다. 이들은 또한 연산 트랜스컨덕터들이라 칭해진다. 이들은 포트로부터 다른 저 임피던스 포트로 입력 전압 신호들을 전달하는데 이용된다.

전압 전달 블록으로 이용되기 위한 몇가지 회로 개략도는 문헌에서 유용하다. 그러나, 모든 이들 블록들은 비교적 높은 공급 전압에서 동작된다. 이들의 입출력 전압 스윙은 또한 제한된다. 이러한 결함들을 극복하기 위해, 레일 대 레일 전압 전달을 제공할 수 있는 몇가지 회로 구조들이 제안되어 있다. 그러나, 소수의 구조들은 저 전압 레벨들에서 동작하는데 적합하다. 따라서, 저 전압에서 동작하고, 레일 대 레일 전압 전달 성능을 제공할 수 있는 새로운 회로 구조들은 극히 중요한 과제이다.

소스 결합 쌍들은 차동 입력단을 형성하는데 가장 일반적으로 이용된다. 단일체 아날로그 회로 구조들에서 가장 인기있는 두 개의 MOSFET 부분 회로들이다. 이러한 회로의 유용성은 소스 결합 MOSFET들의 종속접속이 내부 단 결합 커패시터없이 서로 직접 결합되고, 차동 입력 특성들이 많은 형태의 아날로그 회로들에서 요구된다는 사실로부터 유래한다.

차동 증폭기 설계의 중요한 과제는 회로들의 입력 리드들로 흐르는 dc 바이어스 전류의 최소화 및 차동 입력 저항의 최대화이다. MOSFET들은 저 입력 바이어스 전류를 갖는 구성을 위한 바람직한 디바이스이다.

소프트웨어의 설명

실리콘으로 된 회로의 구현은 시간, 재료 및 비용을 절약하기 위해 회로 구조의 우선 실험을 요구한다. 회로 설계의 우선 실험은 다음과 같이 일부 정확한 방법들로 수행될 수 있다.

. 칩상의 회로 구현에 의해

. 컴퓨터를 통한 시뮬레이션에 의해

회로 실험의 초기 방법들은 실리콘 칩상의 제안된 회로 구조의 구현을 포함한다. 현재 집적 회로의 막대한 복잡성으로 인해, 막대한 비용이 원형 구현에 수반된다. 제안된 회로 구조는 소망의 출력을 전달하는데 실패할 수도 있다. 그러나, 현재 컴퓨터 보조식 회로 분석은 값싸고 빠른 대안을 제공한다. 따라서, 컴퓨터 보조식 회로 분석은 실험용 원형 측정을 얻는 것이 거의 불가능한 이전 회로 성능을 갖는데 필수적이다. 컴퓨터 보조식 회로 분석은 다음을 제공할 수 있다.

. 신뢰 구축을 위한 우선 설계 검증

. 구현 시간 및 최종 제품의 개발에 수반된 비용을 절감하는 이전 수동 성능 분석

이러한 평가를 위해 이용되고, 아날로그 집적 회로들의 개발에서 매우 필수적인 툴로 이용되고 있는 가장 일반적인 소프트웨어는 스파이스(SPICE) 회로 시뮬레이터이다. SPICE는 회로 시뮬레이션 제도에서 산업 표준으로서 고려되고 있다. 두문자어 SPICE는 S imulation P rogram with I ntegrated C ircuit 강조를 나타낸다. SPICE는 칩으로서 또는 브레드보드상에 실제로 조립하지 않고, 전자 회로 성능을 시뮬레이팅할 수 있는 범용 회로 시뮬레이터 프로그램이다. SPICE는 전자 회로의 다양한 분석을 수행할 수 있다(동작점, 시간 영역 응답 및 작은 신호 주파수 응답 등). 산업계 및 대학에서 널리 이용되는 매우 다용도의 프로그램이다. 초기에 SPICE는 메인프레임 컴퓨터들상에서만 설계되어졌다. 이후에 PSPICE라 칭해지고 있는 PC식 버전상에서 발전되었다. PSPICE는 IBM 호환가능 PC상에서 실행할 수 있다. M/S. 마이크로심 USA는 PSPICE를 설계하고, 업그레이드한 회사들중 하나이다.

PSPICE는 SPICE와 동일한 알고리즘을 이용한다. 브레드보드상에서의 이용을 위한 또는 단일체 칩을 설계하기 위한 이산 구성요소들별로, 광범위의 응용에서 아날로그 회로 및 디지털 회로의 모든 형태를 시뮬레이팅하는데 동일하게 유용하다. 필요한 제어 설명들은 회로 파일이라 칭해지는 파일에 저장되어 있다. 이러한 설명들은 회로를 충분히 설명한다. SPICE 시뮬레이터는 회로 파일을 독출한다. 각 설명은 자체로 충족되고, 독립적이다; 설명들은 서로 상호작용하지 않는다. SPICE(또는 PSPICE)는 배우고 이용하기가 용이하다.

본 발명의 주 목적은 아날로그 신호 처리 어플리케이션에 대한 저 전압, 저 전력 및 고성능 컨베이어를 위한 시뮬레이팅된 회로 레이아웃 설계를 제공하는데 있다.

본 발명의 다른 목적은 실리콘상의 원형 IC 칩의 개발에서의 레이아웃 설계의 이용을 제공하는데 있다.

본 발명의 또다른 목적은 전류 궤환 증폭기 또는 연산 부동 전류 컨베이어를 위한 입력 블록으로서 매우 적합하게 이용될 수 있는 대안적인 전압 버퍼를 제공하 는데 있다.

따라서, 본 발명은 초저 전압에서 동작할 수 있는 전류 컨베이어 회로에 관한 것으로, 그 회로는 세개의 LVCM들 및 네개의 MOSFET들을 구비하며, 여기서 LVCM1은 포트 X가 개방된 채로 유지된다면 M3를 통해 흐르도록 일정 바이어스 전류를 제공하고, 전류가 포트 X로 주입되면 바이어스 전류와 주입된 전류간의 차가 M3를 통해 흘러, LVCM1, M3 및 M4의 작용으로 인해 포트 Z에서 반영되어 지고, LVCM2는 M1과 M2의 드레인 전류를 유지하고, LVCM3은 회로에서 일정 테일 전류를 유지한다.

본 발명의 일 실시예에서, 전류 컨베이어는 하나의 PMOS LVCM으로 구성된다.

본 발명의 다른 실시예에서, LVCM2는 PMOS LVCM이다.

본 발명의 또다른 실시예에서, 전류 컨베이어는 두개의 NMOS LVCM으로 구성된다.

본 발명의 또다른 실시예에서, LVCM1은 단일 입력, 이중 출력 NMOS LVCM이다.

본 발명의 또다른 실시예에서, LVCM2는 단일 입력, 단일 출력 NMOS LVCM이다.

본 발명의 또다른 실시예에서, LVCM은 입력 포트에서 레벨 쉬프터 트랜지스터와 관련하여 공지된 CM 구조를 이용한다.

본 발명의 일 실시예에서, LVCM은 고 스윙 성능을 준다.

본 발명의 다른 실시예에서, LVCM은 최대 가능한 입출력 전압 스윙을 보증하여, 전압 전달 블록들에 대한 레일 대 레일 성능을 발생한다.

본 발명의 또다른 실시예에서, 적응형 바이어싱 기법은 LVCM에 이용된다.

본 발명의 또다른 실시예에서, 적응형 바이어싱 기법은 입력 전압 스윙을 증가시키고, 오프셋 전류를 감소시킨다.

본 발명의 또다른 실시예에서, MOSFET의 M1과 M2는 차동 쌍을 형성한다.

본 발명의 또다른 실시예에서, 포트 Y에서의 포트 전압의 전압은 차동 쌍의 작용으로 인해 포트 X로 전달되어 진다.

본 발명의 일 실시예에서, 전류 컨베이어는 M1의 드레인과 M2의 게이트 사이에 연결된 커패시턴스 C를 더 포함할 수 있다.

본 발명의 다른 실시예에서, 커패시턴스는 보상을 제공하도록 연결된다.

본 발명의 또다른 실시예에서, 전류 컨베이어는 M1과 M2의 게이트단들 사이에 연결된 저항을 더 포함할 수 있다.

본 발명의 또다른 실시예에서, 저항은 회로의 주파수 응답을 증진시킨다.

본 발명의 또다른 실시예에서, MOSFET의 M3와 M4는 전류 미러를 형성한다.

본 발명의 또다른 실시예에서, 전류 컨베이어는 ±1V의 전압 범위에서 동작한다.

본 응용에 제안되고 있는 전류 컨베이어는 간단한 회로 구조를 가지며, 개념면에서 모듈적이고(VLSI 회로에 대해 매우 선호할만한 요건임), 100MHz보다 나은 대역폭으로 ±1V 공급 전압에서 동작시키는 성능을 갖는다.

본 시뮬레이팅된 레이아웃 설계는 고주파수, 저 전압 및 종래의 연산 증폭기에 대한 간단한 대안을 제공하는 면에서 큰 효과가 있음을 증명한다.

따라서 이들 회로 구조들은 다양한 아날로그 회로 구조들의 개발에 이용되도록 아날로그 라이브러리용 범용 아날로그 전류 모듈들중 하나를 형성할 수 있다. 이것은 모듈식 아날로그 회로 설계에 있어서 주요 스텝들중 하나임을 증명할 수 있는데, 디지털 설계에 맞춰 개선된 아날로그 회로를 위한 분야가 개발되고 있다.

제안된 구조에 대해, 응용 특정 LVCM 및 전압 버퍼(VB)를 설계하였다.

저 전압 전류 미러(LVCM:Low Voltage Current Mirror)

도 2를 참조하면, LVCM의 구현을 위해 제안된 회로는 입력 포트에서 레벨 쉬프터 트랜지스터와 관련하여 공지된 CM 구조를 이용하여 제안된 CM에 고 스윙 성능을 제공한다. 용량성 및 저항성 보상은 또한 제안된 CM의 대역폭을 증진시키는데 이용되었다. 레벨 쉬프터 접근에 근거한 CM은 전반적으로 저 입력 전류 레벨에서 바람직하지않은 전류의 흐름을 겪는다. 이 전류는 오프셋 전류라 칭해지며, LVCM 설계에서 주요 병목이다. 입력 전압 스윙을 증가시키고, 오프셋 전류를 감소시키는 제안된 LVCM을 위한 적응형 바이어싱 기법을 도입한다.

설계는 피-스파이스(p-Spice) 시뮬레이션에 대해 0.8㎛ 기술 매개변수들을 가정한다. 트랜지스터(M4)는 초저 전류를 선택하여 그 채널을 통해 흐르게 함으로써 부분 문턱 영역에서 동작하게 된다. 바이어싱 전류는 M6, M7 및 M8에 의해 형성된 CM을 형성한다. 이들 구성요소들의 종횡비는 트랜지스터(M8)의 드레인에서 이용가능한 전류가 M4를 부분 문턱 영역으로 만드는 저 레벨에 있는 식으로 유지된다. 커패시턴스(C)는 보상을 위해 이용되고, M1의 드레인과 M2의 게이트 사이에 연결된다. 저항은 또한 M1과 M2의 게이트단들 사이에 연결된다. 이 저항은 회로의 주파수 응답을 증진시킨다.

회로 구조

완전한 회로가 도 3에 도시되어 있다. 그러나, 회로 기능을 설명하기 위해 회로 개략도가 도 4에 도시되어 있다.

시뮬레이션 결과

LVCM의 성능을 평가하는데 필요한 가장 중요한 매개변수들은 다음과 같이 주어진다.

. 입력 저항

. 출력 저항

. 주파수 응답

. 전류 전달 비(dc 전류와 ac 전류)

제안된 회로의 평가는 상기 매개변수들을 염두에 두고 수행되어졌다. 트랜지스터 종횡비(W/L)는 표 1에 주어져 있다.

MOSFETs	타입	종횡비(W/L)
M1, M2	NMOS	48㎛/1.6㎛
M3	NMOS	48㎛/0.8㎛
M4	PMOS	12㎛/0.8㎛
M5	PMOS	12㎛/0.8㎛
M6	NMOS	4.8㎛/1.6㎛
M7, M8	PMOS	48㎛/0.8㎛
M9	PMOS	0.8㎛/16㎛

1㎂ 내지 500㎂의 범위를 갖는 입력 전류의 주입으로 인해 존재하는 입력 전 압은 도 5에 도시되어 있다. 저 전압 레벨에서 적응형 바이어싱을 갖는 출력 전류 특성 및 적응형 바이어싱을 갖지않는 출력 전류 특성은 각각 도 6 및 도 7에 도시되어 있다. 도 8은 고 전류 레벨에서 출력 전류 특성을 나타낸다.

입력 전류 전달 특성은 도 9에 도시되어 있다. 도 10은 구조의 주파수 응답에 대한 게이트 저항의 영향을 묘사한다. 다양한 보상 기법의 영향은 도 11에 도시되어 있다.

LVCM 대역폭에 대한 온도 변화의 영향은 도 12에 도시되어 있다. 도 13은 매개변수 변화가 제안된 LVCM의 대역에 걸쳐 작은 영향을 갖는 것을 도시한다.

제안된 전압 버퍼

이 블록의 핵심은 또한 차동 입력단이다. 입력 전압 신호는 소스 결합 차동 쌍의 게이트중 하나에 인가된다. 전압은 MOSFET들을 통해 흐르는 전류가 동일하다면 다른 게이트에서 나타날 것이다. 제안된 구조는 저 임피던스 특성을 전압원에 제공한다. 그러나, 전압원의 최대 전류 싱킹 용량은 전류원에 의존한다. 전류 싱킹 성능에서의 임의의 증가는 회로 구조의 전력 소모를 증가시킨다. 상기 구조의 단점은 다음과 같다:

. 대기 전류의 일정 흐름은 회로 구조의 전력 소모를 증가시킨다.

. 전류 미러는 회로 구조의 출력 싱킹 성능을 지배한다.

. 더 높은 전류 싱킹 성능은 차례로 전력 소모를 증가시킨다.

. 이 구조는 저 전력 회로에서 이용될 수 없다.

회로의 상세 분석은 다음과 같다.

회로 설명

제안된 개략도의 회로는 도 14에 도시되어 있으며, 여기서 차동 쌍은 입력 포트에서 출력 포트로 전압을 전달하는데 이용된다. 회로의 테일 전류는 LVCM을 이용함으로써 일정하게 유지된다. 마찬가지로, LVCM은 M1와 M2의 드레인 전류를 일정하게 유지하는데 이용된다. LVCM은 최대 가능한 입출력 전압 스윙을 보증하여, 전압 전달 블록에 대한 레일 대 레일 성능을 발생한다.

MOSFET M1과 M2가 포화 영역에서 동작하는 것으로 가정하면, 간단한 회로 분석은 다음을 산출한다:

전류 미러(CM2)는 I_D1=I_D2를 유지하여, 다음을 제공한다:

V_in = V_out

시뮬레이션 결과

레일 대 레일 전압 전달 블록들에 대한 중요한 매개변수들은 다음과 같다:

. 초고 입력 임피던스

. 초저 출력 임피던스

. 입출력 전압 범위를 표현한 DC 전압 전달 특성

. 이용가능한 주파수 응답을 표현한 AC 전압 전달 대역폭

피-스파이스는 이들 매개변수들을 결정하도록 실행되었다. M1, M2 및 M3에 대한 W/L비는 각각 24㎛/1.6㎛, 24㎛/1.6㎛ 및 120㎛/1.6㎛로 얻어진다. 구조의 입력 임피던스는 임의의 CMOS 구조로부터 예상될 수 있는 10¹⁸Ω인 것으로 발견되었다. 구조의 출력 임피던스는 10Ω뿐이다.

공급 전압이 ±1.0V일 때, dc 전압 입출력 특성이 도 15에 도시되어 있다. 출력 전압은 -1.0V에서 1.0V의 범위를 갖는 입력 전압에 대해 입력 전압을 따른다. -1.0V에서 1.0V의 범위를 갖는 입력 전압에 대해, 출력 전압 스윙은 레일 대 레일 부근(-0.75V에서 0.75V)이다. dc 전압 전달 비는 이상적으로 1.00에 대비하여 0.981에서 평가되었다. 그러나, ac 전압 전달 함수는 1.00로서 이상적으로 평가되어졌다. 전압 버퍼의 대역폭 특성은 도 16에 도시되어 있다. 대역폭은 300MHz를 초과한 것으로 발견된다.

제안된 CCII 구조

제안된 CCII 구조는 도 17에 도시되어 있다. 구조는 이전 섹션에서 논의된 LVCM들과 VB들의 이용에 근거한다. 회로의 동작은 상당히 간단하고, 이들 구조 블록들의 속성들 및 동작들을 인식함으로써 이해될 수 있다. 회로는 세개의 LVCM들을 이용한다. 그중 하나는 PMOS이고, 다른 두개는 NMOS 타입이다. NMOS CM들은 이중 출력 및 단일 출력 LVCM들이다. LVCM1에 의해 설정된 일정 바이어스 전류는 포트 X가 개방된 채로 유지되면 M3를 통해 흐른다. 전류가 포트 X로 주입될 때, 바이어스 전류와 주입된 전류간의 차는 M3를 통해 흐른다. 이 전류는 LVCM1 및 M3와 M4에 의해 형성된 CM의 작용으로 인해 포트 Z에 반영되어 진다. 마찬가지로, 포트 X로부터 끌어당겨진 전류는 포트 Z에 반영되어 진다. 포트 Y에 인가된 전압은 차동 쌍들의 작용으로 인해 포트 X로 전달되어 진다.

제안된 회로는 CCII로서의 동작을 위해 시뮬레이팅되어졌다. M1, M2, M3 및 M4에 대한 W/L비들은 각각 24㎛/1.6㎛, 24㎛/1.6㎛, 120㎛/1.6㎛ 및 120㎛/1.6㎛로 얻어진다. 150㎂의 바이어싱 전류에 대해, dc 입력 전류 전달 특성은 도 18에 도시되어 있다. 전류 전달을 위한 제안된 회로의 주파수 응답은 도 19에 도시되어 있다.

입력 전류의 주입으로 인해 입력단에 전개된 전압은 도 20에 도시되어 있다. dc 입력 전류 전달은 도 21에 도시되어 있다. 전류 전달 대역폭은 도 22에 도시되어 있다.

입력 바이어스 전류가 250㎂으로 증가될 때, 전류 전달은 도 23에 도시된 바와 같이 250㎂까지 발생한다. 전류 전달 대역폭은 또한 도 24에 도시된 바와 같이 증가한다.

저주파수 분석

저주파수 분석이 실행되어 제안된 VTB의 특성을 알았다. 저주파수에서, 입력 전류는 제로인 것으로 가정된다. 하이브리드 회로 매개변수들은 동일하게 계산된 다.

다음과 같이 보다 간소될 수 있다.

및

상기 분석에서, g_mp, g_mn, g_dp 및 g_dn는 각각 M5 및 M1의 트랜스컨덕턴스, M5 및 M1의 출력 컨덕턴스를 나타낸다. A_m는 MOSFET M1의 이득을 나타낸다. 출력 임피던스는 구조에 대해 상당히 낮은 것으로 간주될 수 있다. 마찬가지로, 전압 전달 이득은 단일성 보다 약간 높다.

응용:

제안된 구조는 다음의 설계에 이용될 수 있다.

1. 전류 궤환 증폭기들

2. 이동 통신 장비들을 위한 능동 필터들

3. 엔터테인먼트 신호 및 제어 신호를 위한 아날로그 신호 처리 장치의 개발

4. 고주파 저 전력 및 저 전압 시스템이 요구되는 우주 전자공학

5. 의료 전자공학

6. 전압-전류 변환기를 위한 트랜스컨덕터의 설계

7. 수학 함수들

9. 전류 모니터링을 위한 아날로그 칩 및 디지털 칩

제안된 회로는 다음의 장점들을 갖는다:

i. 저 전력 소모(< 2.0㎽)

ii. 저 전압 공급 동작(±1.0V)

iii. 전류 전달 비

a) DC

0.99

b) AC

0.99

c) 전류 전달 대역폭

100MHz

iv. 전압 전달 비

a) DC

0.99

b) AC

0.99

c) 전압 전달 대역폭

100MHz

d) -0.7V에서 0.7V의 입력 전압 전달 범위

Claims (19)

1. 초저 전압에서 동작할 수 있는 전류 컨베이어 회로에 있어서,

   상기 회로는 세 개의 LVCM들(LVCM1~LVCM3) 및 네 개의 MOSFET들(M1~M4)을 구비하며, 여기서 포트 X가 개방된 채로 유지되면 LVCM1은 M3를 통해 흐르도록 일정 바이어스 전류를 제공하고, 전류가 포트 X로 주입되면 바이어스 전류와 주입된 전류간의 차가 M3를 통해 흘러, LVCM1, M3 및 M4의 작용으로 인해 포트 Z에 반영되어지고, LVCM2는 M1과 M2의 드레인 전류를 유지하고, LVCM3는 회로에서 일정 테일 전류를 유지하는 것을 특징으로 하는 전류 컨베이어 회로.
2. 제1항에 있어서, 전류 컨베이어는 하나의 PMOS LVCM으로 구성된 것을 특징으로 하는 전류 컨베이어 회로.
3. 제1항에 있어서, LVCM2는 PMOS LVCM인 것을 특징으로 하는 전류 컨베이어 회로.
4. 제1항에 있어서, 전류 컨베이어는 두 개의 NMOS LVCM들로 구성된 것을 특징으로 하는 전류 컨베이어 회로.
5. 제1항에 있어서, LVCM1은 단일 입력, 이중 출력 NMOS LVCM인 것을 특징으로 하는 전류 컨베이어 회로.
6. 제1항에 있어서, LVCM2는 단일 입력, 단일 출력 NMOS LVCM인 것을 특징으로 하는 전류 컨베이어 회로.
7. 제1항에 있어서, LVCM은 입력 포트에서 레벨 쉬프터 트랜지스터와 관련하여 공지된 CM 구조를 이용하는 것을 특징으로 하는 전류 컨베이어 회로.
8. 제1항에 있어서, LVCM은 고 스윙 성능을 전하는 것을 특징으로 하는 전류 컨베이어 회로.
9. 제1항에 있어서, LVCM은 최대 가능한 입출력 전압 스윙을 보증하여, 전압 전달 블록들에 대한 레일 대 레일 성능을 발생하는 것을 특징으로 하는 전류 컨베이어 회로.
10. 제1항에 있어서, 적응형 바이어싱 기법은 LVCM에 이용되는 것을 특징으로 하는 전류 컨베이어 회로.
11. 제1항에 있어서, 적응형 바이어싱 기법은 입력 전압 스윙을 증가시키고, 오프셋 전류를 감소시키는 것을 특징으로 하는 전류 컨베이어 회로.
12. 제1항에 있어서, MOSFET의 M1과 M2는 차동 쌍을 형성하는 것을 특징으로 하는 전류 컨베이어 회로.
13. 제1항에 있어서, 포트 Y에서의 포트 전압의 전압은 차동 쌍의 작용으로 인해 포트 X로 전달되어진 것을 특징으로 하는 전류 컨베이어 회로.
14. 제1항에 있어서, 전류 컨베이어는 M1의 드레인과 M2의 게이트 사이에 연결된 커패시턴스 C를 더 포함하는 것을 특징으로 하는 전류 컨베이어 회로.
15. 제1항에 있어서, 커패시턴스는 보상을 제공하도록 연결된 것을 특징으로 하는 전류 컨베이어 회로.
16. 제1항에 있어서, 전류 컨베이어는 M1와 M2의 게이트단들 사이에 연결된 저항을 더 포함하는 것을 특징으로 하는 전류 컨베이어 회로.
17. 제1항에 있어서, 저항은 회로의 주파수 응답을 증진시키는 것을 특징으로 하는 전류 컨베이어 회로.
18. 제1항에 있어서, MOSFET의 M3와 M4는 전류 미러를 형성하는 것을 특징으로 하는 전류 컨베이어 회로.
19. 제1항에 있어서, 전류 컨베이어는 ±1의 전압 범위에서 동작하는 것을 특징으로 하는 전류 컨베이어 회로.

Images