JP2002289681A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002289681A
JP2002289681A JP2001087341A JP2001087341A JP2002289681A JP 2002289681 A JP2002289681 A JP 2002289681A JP 2001087341 A JP2001087341 A JP 2001087341A JP 2001087341 A JP2001087341 A JP 2001087341A JP 2002289681 A JP2002289681 A JP 2002289681A
Authority
JP
Japan
Prior art keywords
film
fluorine
trench
semiconductor device
mesoporous silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001087341A
Other languages
English (en)
Inventor
Hirobumi Tanaka
博文 田中
Makoto Aritsuka
眞 在塚
Masami Murakami
雅美 村上
一夫 ▲高▼村
Kazuo Takamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2001087341A priority Critical patent/JP2002289681A/ja
Publication of JP2002289681A publication Critical patent/JP2002289681A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Silicon Polymers (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】低い比誘電率と高い耐熱性を兼ね備えるトレン
チ素子分離構造を提供する。 【解決手段】半導体基板101にトレンチTを形成した
後、その内部にメソポーラスシリカ膜を埋設する。メソ
ポーラスシリカ膜は、フッ素原子またはフッ素含有基が
共有結合により固定化されたシリカ骨格を有し、膜中に
均一に細孔が形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トレンチ分離(Tr
ench Isolation)構造を備えた半導体装置に関する。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、素
子構造の微細化とともに素子分離構造に対しても微細化
が求められている。そこで、従来のLOCOS法に代わ
り、より微細な素子分離構造の形成に適したトレンチ分
離(Trench Isolation)法が提案されている。
【0003】トレンチ分離法は、シリコン基板を素子間
の隔離に必要な深さまでエッチングして凹部、すなわち
トレンチ(trench)を形成し、このトレンチを充填する
ように絶縁膜を形成した後、平坦化処理を行いトレンチ
内以外の絶縁膜を除去する方法である。
【0004】このようなトレンチ分離構造を採用し、微
細化を図った半導体装置においては、トレンチ内に埋め
込まれる絶縁膜の低誘電率化が重要な技術的課題とな
る。微細化された半導体装置においては、トレンチ絶縁
膜およびこれを挟んで配置されるトランジスタ等によっ
て構成される寄生容量が問題となるため、トレンチ絶縁
膜の低誘電率化により寄生容量の低減を図る必要がある
からである。
【0005】一方、最近の半導体装置の製造プロセスに
おいては、600℃以上の高温熱処理工程がしばしば行
われるため、トレンチに埋め込まれる絶縁膜に対して
も、これに耐える程度の高い耐熱性が要求される。
【0006】従来の低誘電率絶縁膜材料として、ポリア
リレンエーテル(PAE)等の有機材料や、ナノポーラ
スシリカ膜等が知られている。ところが、PAEは2.
6程度と低い比誘電率を有するものの、耐熱性は450
℃程度であり、充分な耐熱性は得られない。また、ナノ
ポーラスシリカ膜は強度が不足するため、実際にプロセ
スへ適用する際に種々の課題が生じる。
【0007】
【発明が解決しようとする課題】本発明は上記の問題を
解決するためになされたものであり、低誘電率で、か
つ、耐熱性の高い絶縁膜からなる素子分離構造を備えた
半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明によれば、半導体
基板に形成された凹部に絶縁膜が埋め込まれてなる素子
分離構造を有する半導体装置であって、前記絶縁膜は、
フッ素原子またはフッ素含有基が共有結合により固定化
されたシリカ骨格を有するメソポーラスシリカ膜である
ことを特徴とする半導体装置が提供される。
【0009】本発明で用いられるメソポーラスシリカ膜
は、低い比誘電率と高い耐熱性を兼ね備えている。この
ため、高温プロセスを実施しても低い誘電率を維持する
ことができ、優れた素子分離特性を安定的に実現するこ
とができる。
【0010】本発明で用いられるメソポーラスシリカ膜
は、微細な孔を有するので誘電率を低くすることができ
る。またフッ素を有するため撥水性を備え、半導体装置
を製造するプロセス途上のウエットプロセスにおいて、
微細孔に侵入した水分が残留しない。
【0011】本発明はロジックおよびメモリおよびこれ
らを混載した半導体装置のいずれにも適用できる。この
うち半導体メモリや混載系の半導体装置では、容量を形
成する工程で高温熱処理が必要となることから、高耐熱
性の低誘電率膜を用いる本発明を好ましく適用すること
ができる。
【0012】
【発明の実施の形態】本発明におけるメソポーラスシリ
カ膜は、比誘電率が2.4以下であることが好ましい。
このような比誘電率とすることで、優れた素子分離特性
を安定的に実現することができる。
【0013】本発明におけるメソポーラスシリカ膜は、
第一のアルコキシシラン類と、フッ素含有基を有する第
二のアルコキシシラン類とを共重合して得られたものと
することができる。たとえば、テトラアルコキシシラン
類とフッ素含有トリアルコキシシラン類とを酸性下で部
分的に加水分解し、次いで界面活性剤を混合した溶液を
乾燥後、界面活性剤を除去する工程により得られた膜と
することができる。フッ素含有トリアルコキシシラン類
は、たとえば、 一般式 (ZO)3SiR [式中、Zはメチル基、エチル基、n−プロピル基、i
−プロピル基、n−ブチル基、t−ブチル基、i−ブチ
ル基またはsec−ブチル基を示し、Rはフッ素原子、
(CH2a(CF2b(O(CF2cdX(式中、X
はフッ素原子、OCF3、OCF(CF32、OC(C
33、アルキル基、フェニル基を示し、a=0〜3、
b=0〜3、c=1〜3、d=0〜3である。)または
6e(5-e)(式中、e=0〜4である。)を示
す。]で表される化合物とすることができる。
【0014】本発明において、シリカ骨格内のフッ素含
有率は0.3質量%以上15.0質量%以下とすること
が好ましい。また、メソポーラスシリカ膜の平均細孔径
は、1.3nm以上5nm以下とすることが好ましい。
また、本発明におけるメソポーラスシリカ膜は六方晶系
の周期規則を有することが好ましい。このようにするこ
とで誘電率を充分に低くすることができ、安定した膜特
性が得られる。
【0015】次に、本発明におけるメソポーラスシリカ
膜の形成方法の一例について説明する。
【0016】まず、フッ素含有トリアルコキシシラン類
とテトラアルコキシシラン類との加水分解反応を行う。
この加水分解反応により、フッ素含有トリアルコキシシ
ラン類とテトラアルコキシシラン類が共縮合し、撥水性
を発現するフッ素原子、またはフッ素含有基がシリカフ
ィルムの母体となる共重合体中に高分散化および固定化
される。この加水分解はpH1〜4の範囲で行う。
【0017】フッ素含有トリアルコキシシラン類として
は、トリメトキシフルオロシラン、トリエトキシフルオ
ロシラン、トリイソプロポキシフルオロシラン、トリブ
トキシフルオロシラン等が挙げられる。特にトリエトキ
シフルオロシランの使用が好ましい。また、これらのフ
ッ素含有トリアルコキシシラン類は1種単独でまたは2
種以上の組み合わせで使用できる。
【0018】また、テトラアルコキシシラン類として
は、テトラメトキシシラン、テトラエトキシシラン、テ
トライソプロポキシシラン、テトラブチルシラン等が挙
げられる。特に、テトラエトキシシランの使用が好まし
い。
【0019】加水分解はフッ素含有トリアルコキシシラ
ン類、テトラアルコキシシラン類、pH調製剤および水
によって行うが、添加する水の量はアルコキシシラン1
モル当たり、0.5〜20モルの範囲であり、室温で数分〜
5時間程度行う。
【0020】この時に溶媒を共存させて行うことができ
る。使用可能な溶媒としては、メタノール、エタノー
ル、1−プロパノール等の1級アルコール、2−プロパ
ノール、2−ブタノール等の2級アルコール、ターシャ
リーブチルアルコール等の3級アルコール、アセトン、
アセトニトリル等が挙げられる。溶媒は1種単独でまた
は2種以上の組み合わせで使用できる。
【0021】また、フッ素含有トリアルコキシシラン類
とテトラアルコキシシラン類とのモル比を変えることに
より、シリカ骨格内に固定化できるフッ素量(フッ素含
有基量)を変えることができる。シリカ骨格内のフッ素
含有率は、元素分析によって測定することができる。
【0022】得られた膜の周期構造は、小角X線回折法
により確認することができ、周期構造を有し、細孔の大
きさが揃っている撥水性メソポーラスシリカを得るため
には、フッ素含有トリアルコキシシラン類とテトラアル
コキシシラン類とのモル比は0.01〜1.2の範囲にあるこ
とが好ましいが、0.01〜0.5の範囲がより好ましい。特
に0.05〜0.3の範囲が好ましい。この範囲より小さい
と、撥水性が充分に得られない場合がある。、また、こ
の範囲より大きいと細孔の大きさは不揃いとなり、周期
構造を形成できないことがある。また、上記の範囲内で
あっても配列が短期的に変わるためにミクロ的には周期
構造を形成していても小角X線回折法でははっきりした
ピークが得られない、いわゆる不規則な配列構造も製造
条件によっては得られるが、この場合でも、細孔の大き
さは揃っており、均一な細孔を有している。
【0023】フッ素含有トリアルコキシシラン類とテト
ラアルコキシシラン類との加水分解反応後、界面活性剤
を添加し数分〜5時間程度攪拌する。
【0024】界面活性剤としては、通常、長鎖アルキル
基および親水基を有する化合物を使用する。長鎖アルキ
ル基としては、炭素原子数8〜24のものが好ましい。
また、親水基としては、たとえば、4級アンモニウム
塩、アミノ基、ニトロソ基、ヒドロキシル基、カルボキ
シル基等が挙げられる。
【0025】界面活性剤としては、具体的には、一般式
n2n+1N(CH33X(式中、nは8〜24の整数
であり、Xはハロゲン化物イオン、HSO4または有機
アニオンである。)で表されるアルキルアンモニウム塩
の使用が好ましい。
【0026】使用する界面活性剤とアルコキシシラン類
とのモル比を変えることにより、得られる撥水性メソポ
ーラスシリカの構造を制御することができる。
【0027】界面活性剤を添加して得られた溶液を基材
に塗布して乾燥後、焼成あるいは抽出により界面活性剤
を除去すると撥水性メソポーラスシリカフィルムが得ら
れる。
【0028】乾燥条件は特に限定されず、溶媒が蒸発で
きればよい。また、焼成条件も特に限定されず、界面活
性剤が除去できる温度であればよい。焼成雰囲気も、大
気中、不活性ガス中、真空中のいずれでもよい。
【0029】また、基材に塗布する方法としては、たと
えば、スピンコート法、キャスティング法、ディップコ
ート法等の一般的な方法が挙げられる。スピンコート法
の場合、スピナー上に基材を置き、該基材上に試料を滴
下し500〜10000rpmで回転させることにより、均一な膜
厚の撥水性メソポーラスシリカフィルムが得られる。
【0030】次に、本発明に係るシャロウトレンチ素子
分離構造(STI構造)の形成例について説明する。本
実施形態では、図1に示すように、半導体基板101に
トレンチTを形成した後、その内部にメソポーラスシリ
カ膜を埋設する。メソポーラスシリカ膜は、フッ素原子
またはフッ素含有基が共有結合により固定化されたシリ
カ骨格を有し、膜中に均一に細孔が形成された構造を有
している。以下、この製造プロセスについて図1を参照
して説明する。
【0031】まず、シリコン基板101上にシリコン酸
化膜102及びシリコン窒化膜103を順次形成する。
次いで、トレンチを形成しようとする領域(非活性領
域)上のシリコン窒化膜103が露出するようにレジス
トパターン(不図示)を形成し、このレジストパターン
をマスクとして非活性領域のシリコン基板101表面が
露出するまでシリコン窒化膜103及びシリコン酸化膜
102を順次ドライエッチングする。レジストパターン
を除去した後、シリコン窒化膜103をマスクとして露
出しているシリコン基板101表面をドライエッチング
してトレンチTを形成する(図1(a))。
【0032】次に、トレンチTの内部の壁面に熱酸化膜
104を形成する(図1(b))。この熱酸化膜104
は、トレンチTの形成のために行った前記エッチングに
より発生した基板表面の損傷を補償するためのものであ
る。
【0033】次に、基板主表面の全体に窒化膜ライナー
105を形成し、その上に、トレンチTが充填されるよ
うにメソポーラスシリカからなる埋込絶縁膜106を形
成する(図1(c))。
【0034】窒化膜ライナー105は、後の酸化工程等
において酸素が埋込絶縁膜106を介してトレンチTの
壁内部へ浸入することを防止する、すなわちトレンチ壁
内部の酸化防止のために形成される。酸素がトレンチT
の壁内部へ浸入するとその部分のシリコンが酸化されて
体積が増大し、これに伴う応力によってディスロケーシ
ョン(dislocation)等の欠陥が発生し、素子特性が低
下する。
【0035】本実施形態では、埋込絶縁膜106とし
て、撥水性のメソポーラスシリカ膜ヲ用いている。メソ
ポーラスシリカ膜は、たとえば以下のようにして形成す
ることができる。まずフッ素含有トリアルコキシシラン
類とテトラアルコキシシラン類との加水分解反応を行
う。この加水分解反応により、フッ素含有トリアルコキ
シシラン類とテトラアルコキシシラン類が共縮合し、撥
水性を発現するフッ素原子、またはフッ素含有基がシリ
カフィルムの母体となる共重合体中に高分散化および固
定化される。この加水分解はpH1〜4の範囲で行うこ
とが好ましく、室温で数分〜5時間程度行う。加水分解
反応後、界面活性剤を添加し数分〜5時間程度攪拌す
る。得られた溶液をスピンコート法等により基材に塗布
し、乾燥後、焼成あるいは抽出により界面活性剤を除去
する。以上によりメソポーラスシリカ膜が形成される。
この工程において、乾燥条件は特に限定されず、溶媒が
蒸発できればよい。また、焼成条件も特に限定されず、
界面活性剤が除去できる温度であればよい。焼成雰囲気
も、大気中、不活性ガス中、真空中のいずれでもよい。
【0036】つづいて図1(d)のように、シリコン窒
化膜103が露出するまで、化学的機械的研磨(CM
P:Chemical Mechanical Polishing)を行い、基板の
主表面の平坦化を行う。
【0037】次に、ウェットエッチングにより、基板の
非活性領域以外の領域(活性領域)上のシリコン窒化膜
103を除去し、次いで、湿式洗浄工程(ウェットエッ
チング)により、活性領域上のシリコン酸化膜102お
よび非活性領域にある埋込絶縁膜106の突出部を除去
して、目的とするトレンチ分離構造を形成する(図1
(e))。
【0038】従来の半導体装置の製造においては、埋込
絶縁膜106の成膜方法として、CVD(Chemical Vap
or Deposition:化学気相成長)法が用いられ、特に、段
差の被覆性が高い高密度プラズマCVD法が広く利用さ
れてきた。
【0039】しかしながら、これらの成膜法によるプラ
ズマ酸化膜では充分に低い誘電率を得ることは困難であ
った。また、プラズマCVD法による成膜の際、トレン
チ内部がプラズマによる損傷を受け、素子分離性能が劣
化する場合があった。
【0040】これに対して本実施形態では、低誘電率か
つ耐熱性の高いメソポーラスシリカ膜をトレンチに埋め
込んだ構造を採用するため、素子間寄生容量を低減でき
るとともに、成膜時のプラズマによる損傷の問題も解決
できる。したがって、従来にない高い信頼性の素子分離
構造を実現することができる。
【0041】このようなメソポーラスシリカ膜の耐熱性
は、500℃以上が好ましい。ここで耐熱性は空気中で
加熱したときの質量減少が5%になるときの温度をい
う。
【0042】
【実施例】実施例1 テトラエトキシシラン7.0g、トリエトキシフルオロシラ
ン0.3gおよび1-プロパノール17mLを混合し攪拌した後、
1N塩酸0.4mLおよび水2.0mLを添加し、さらに攪拌し
た。次いで、2-ブタノール9.0mLを添加し、水4.5mLに溶
解した塩化セチルトリメチルアンモニウム0.95gを混合
した。2時間攪拌後、透明、均一な前駆体溶液が得られ
た。この前駆体溶液をトレンチ加工されたシリコンウェ
ハー表面上に数滴のせ、10秒間、2000rpmで回転させ、
塗布を行なった。その後、窒素雰囲気化で、400℃、1
時間加熱キュアーを行ない、トレンチ内および、非トレ
ンチ部表面に空孔を有するフッ素化シリカ膜の形成を行
なった。
【0043】トレンチ内部に充填形成されたフッ素化シ
リカ膜を、断面TEM法により観察した。その結果、面
間隔約3nmの六方最密構造メソポーラスシリカ膜が形成
されていることがわかった。
【0044】また、同様の方法で、誘電率測定用の平坦
な表面を有する低抵抗p型シリコンウェハー上にフッ素
化シリカ膜を形成した。この膜を断面TEM観察したと
ころ、トレンチ形成シリコンウェハー上に形成した場合
と同様、面間隔約3nmのメソポーラスシリカ膜が形成さ
れていた。この膜を小角X線回折法により面間隔を測定
したところ、約3nmの位置に相当する角度にピークが観
測された。また、この膜の元素分析を行なったところ、
約1wt%フッ素が含まれていた。さらに、表および裏面
電極を蒸着形成して窒素雰囲気中で比誘電率を測定した
ところ10点測定平均で2.0という値が得られた。
【0045】また、この膜を約800℃、1時間、加熱
アニールして小角X線回折法、および、フッ素含有量の
値を測定したところ、平均値はほぼ同じであった。ま
た、さらに表および裏面電極を蒸着形成して窒素雰囲気
中で比誘電率を測定したところ、約1.9であった。
【0046】
【発明の効果】以上説明したように本発明は、低い比誘
電率と高い耐熱性を兼ね備えるメソポーラスシリカ膜を
埋設した素子分離構造を有しているため、高温プロセス
を実施しても低い誘電率を維持することができ、優れた
素子分離特性を安定的に実現することができる。
【図面の簡単な説明】
【図1】本発明に係るシャロウトレンチ構造の製造方法
を示す工程断面図である。
【符号の説明】
101 シリコン基板 102 シリコン酸化膜 103 シリコン窒化膜 104 熱酸化膜 105 窒化膜ライナー 106 埋込絶縁膜
フロントページの続き (72)発明者 村上 雅美 千葉県袖ヶ浦市長浦580−32 三井化学株 式会社内 (72)発明者 ▲高▼村 一夫 千葉県袖ヶ浦市長浦580−32 三井化学株 式会社内 Fターム(参考) 4J035 AA02 LB20 5F032 AA37 AA45 AA46 AA54 AA77 DA10 DA23 DA24 DA33 DA74 DA78 5F058 AA10 AC03 AC06 AF04 AG01 AH06 BA20 BD01 BD07 BD09 BF46 BH01 BJ06

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に形成された凹部に絶縁膜が
    埋め込まれてなる素子分離構造を有する半導体装置であ
    って、前記絶縁膜は、フッ素原子またはフッ素含有基が
    共有結合により固定化されたシリカ骨格を有するメソポ
    ーラスシリカ膜であることを特徴とする半導体装置。
  2. 【請求項2】 前記メソポーラスシリカ膜の比誘電率が
    2.4以下であることを特徴とする請求項1に記載の半
    導体装置。
  3. 【請求項3】 前記メソポーラスシリカ膜は、第一のア
    ルコキシシラン類と、フッ素含有基を有する第二のアル
    コキシシラン類とを共重合して得られる膜であることを
    特徴とする請求項1または2に記載の半導体装置。
  4. 【請求項4】 前記シリカ骨格内のフッ素含有率が0.
    3質量%以上15.0質量%以下であることを特徴とす
    る請求項1乃至3いずれかに記載の半導体装置。
  5. 【請求項5】 前記メソポーラスシリカ膜の平均細孔径
    が1.3nm以上5nm以下であることを特徴とする請
    求項1乃至4いずれかに記載の半導体装置。
  6. 【請求項6】 前記メソポーラスシリカ膜は、六方晶系
    の周期規則を有することを特徴とする請求項1乃至5い
    ずれかに記載の半導体装置。
JP2001087341A 2001-03-26 2001-03-26 半導体装置 Pending JP2002289681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001087341A JP2002289681A (ja) 2001-03-26 2001-03-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001087341A JP2002289681A (ja) 2001-03-26 2001-03-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2002289681A true JP2002289681A (ja) 2002-10-04

Family

ID=18942596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001087341A Pending JP2002289681A (ja) 2001-03-26 2001-03-26 半導体装置

Country Status (1)

Country Link
JP (1) JP2002289681A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006135234A (ja) * 2004-11-09 2006-05-25 Seiko Epson Corp 半導体装置の製造方法
JP2011114165A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114166A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114163A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114164A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2012138562A (ja) * 2010-12-06 2012-07-19 Toshiba Corp 基板処理装置、及び成膜システム
JP5555225B2 (ja) * 2009-03-12 2014-07-23 三井化学株式会社 金属酸化物多孔質体の製造方法
JP2015048417A (ja) * 2013-09-02 2015-03-16 国立大学法人京都大学 ポリシロキサン多孔体とその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732647B1 (ko) 2004-05-25 2007-06-27 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조 방법
US7279769B2 (en) 2004-05-25 2007-10-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2005340327A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006135234A (ja) * 2004-11-09 2006-05-25 Seiko Epson Corp 半導体装置の製造方法
JP4609041B2 (ja) * 2004-11-09 2011-01-12 セイコーエプソン株式会社 半導体装置の製造方法
JP5555225B2 (ja) * 2009-03-12 2014-07-23 三井化学株式会社 金属酸化物多孔質体の製造方法
US9150422B2 (en) 2009-03-12 2015-10-06 Mitsui Chemicals, Inc. Porous metal oxide, method for producing the same, and use of the same
JP2011114166A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114164A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114163A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114165A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2012138562A (ja) * 2010-12-06 2012-07-19 Toshiba Corp 基板処理装置、及び成膜システム
JP2015048417A (ja) * 2013-09-02 2015-03-16 国立大学法人京都大学 ポリシロキサン多孔体とその製造方法

Similar Documents

Publication Publication Date Title
JP4235379B2 (ja) エアギャップを有するsti構造体の製造方法
US7030034B2 (en) Methods of etching silicon nitride substantially selectively relative to an oxide of aluminum
TWI797396B (zh) 氮化矽蝕刻組合物及方法
US20060289849A1 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
US20090036629A1 (en) Polysilazane perhydride solution and method of manufacturing a semiconductor device using the same
TWI389844B (zh) Modified porous silicon dioxide film, a modified porous silicon dioxide film obtained by the manufacturing method, and a semiconductor device formed by modifying the porous silicon dioxide film
JPH09137121A (ja) シリカ系被膜形成用塗布液及びその製造方法
EP2154710B1 (en) Substrate joining method and 3-D semiconductor device
JP2002289681A (ja) 半導体装置
JP2002524849A (ja) ナノ細孔シリカの機械的強度を最適化する方法
KR100839360B1 (ko) 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
US20180033688A1 (en) Gap-fill polymer for filling fine pattern gaps and method for fabricating semiconductor device using the same
JP2000077410A (ja) 多層配線構造の形成方法
JP2007134420A (ja) 疎水性多孔質シリカ材料による構造物内部の埋め込み方法
US6670022B1 (en) Nanoporous dielectric films with graded density and process for making such films
US20060276053A1 (en) Spin-on glass composition, method of preparing the spin-on glass composition and method of forming a porous silicon oxide layer using the spin-on glass composition
KR101260945B1 (ko) 실록산 폴리머 조성물 및 이를 이용한 커패시터 제조 방법
KR100870746B1 (ko) 패턴 형성 방법 및 이를 이용한 커패시터 제조 방법
US6455130B1 (en) Nanoporous dielectric films with graded density and process for making such films
KR20190090210A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
JP3228714B2 (ja) シリカ系被膜及びその製造方法
JP2009004438A (ja) トレンチ埋め込み用組成物
JP2001131479A (ja) シリカ系被膜形成用塗布液
US5804492A (en) Method of fabricating an isolation region for semiconductor device