JP2002287684A - 電気光学装置の駆動方法、電気光学装置、電気光学装置の駆動回路および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 チャージポンプ式昇圧回路を電源回路として
用いるサブフィールド駆動型の電気光学装置において、
消費電力を低減する。 【解決手段】 各サブフィールドのうち、比較的短い
（当該サブフィールド内でチャージポンプ式昇圧回路の
出力電圧Ｖ34が回復しない）サブフィールドＳＦ０，Ｓ
Ｆ１を、フレーム内で分散させた。これにより、電圧Ｖ
34の電圧降下が小さくなる。従って、許容される電圧降
下が同一であるならば、チャージポンプ式昇圧回路のク
ロック周波数を下げたり、該昇圧回路を構成するスイッ
チング素子として小型のものを用いることができるよう
になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種情報の表示に
用いて好適な電気光学装置の駆動方法、電気光学装置、
電気光学装置の駆動回路および電子機器に関する。

【０００２】

【背景技術】(１)サブフィールド駆動型電気光学装置 電気光学装置、例えば、電気光学材料として液晶を用い
た液晶表示装置は、陰極線管（ＣＲＴ）に代わるディス
プレイデバイスとして、各種情報処理機器の表示部や液
晶テレビなどに広く用いられている。ここで、従来の電
気光学装置は、例えば、次のように構成されている。す
なわち、従来の電気光学装置は、マトリクス状に配列し
た画素電極と、この画素電極に接続されたＴＦＴ（Thin
Film Transistor：薄膜トランジスタ）のようなスイッ
チング素子などが設けられた素子基板と、画素電極に対
向する対向電極が形成された対向基板と、これら両基板
との問に充填された電気光学材料たる液晶とから構成さ
れる。

【０００３】そして、このような構成において、走査線
を介してスイッチング素子に走査信号を印加すると、当
該スイッチング素子が導通状態となる。この導通状態の
際に、データ線を介して画素電極に、階調に応じた電圧
の画像信号を印加すると、当該画素電極および対向電極
の間の液晶層に画像信号の電圧に応じた電荷が蓄積され
る。電荷蓄積後、当該スイッチング素子をオフ状態とし
ても、当該液晶層における電荷の蓄積は、画素電極およ
び対向電極の容量性や蓄積容量などによって維持され
る。このように、各スイッチング素子を駆動させ、蓄積
させる電荷量を階調に応じて制御すると、画素毎に光が
変調され表示される濃度が変化することになる。このた
め、階調を表示することが可能となるのである。

【０００４】この際、各画素の電極に電荷を蓄積させる
のは１画面を表示するための期間に対して、その一部の
期間で良いため、第１に、走査線駆動回路によって、各
走査線を順次選択するとともに、その走査線の選択期間
において、第２に、データ線駆動回路によってデータ線
を順次選択し、第３に、選択されたデータ線に、階調に
応じた電圧の画像信号をサンプリングする構成により、
走査線およびデータ線を複数の画素について共通化した
時分割マルチプレックス駆動が可能となる。

【０００５】しかしながら、データ線に印加される画像
信号は、階調に対応する電圧、すなわちアナログ信号で
ある。このため、電気光学装置の周辺回路には、Ｄ／Ａ
変換回路やオペアンプなどが必要となるので、装置全体
のコスト高を招致してしまう。くわえて、これらのＤ／
Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗
などの不均一性に起因して、表示ムラが発生するので、
高品質な表示が極めて困難である、という問題があり、
特に、高精細な表示を行う場合に顕著となる。さらに、
液晶等の電気光学物質において、印加電圧と透過率との
関係は、電気光学物質の種類に応じて相違する。このた
め、電気光学装置を駆動する駆動回路としては、各種の
電気光学装置に対応できる汎用のものが望まれる。

【０００６】上述した事情により、本出願人は、１フレ
ームを複数のサブフィールドに分割し、サブフィールド
毎に各画素をオン／オフする技術を開発している。この
技術によれば、各サブフィールド内で画素がオン／オフ
される際の印加電圧は階調に拘らず一定であり、１フレ
ーム内で画素がオン状態になるデューティ比（または電
圧実効値）によって画素の階調が決定される。

【０００７】ここで、デューティ比を０〜１００％の間
で変化させながら電気光学装置の階調特性を観察する
と、デューティ比０％付近において、デューティ比が変
化しているにもかかわらず階調が変化しない領域が存在
する。ここで、階調特性が立ち上がるポイントにおける
電圧実効値を閾値電圧Ｖthと呼ぶ。閾値電圧Ｖthの値は
液晶の組成に応じて異なるが、階調データの値に拘らず
この閾値電圧Ｖthを与えるために、常にオン状態に設定
されるサブフィールドを設ける必要がある。

【０００８】電気光学装置において必要とされる画像の
階調数を２^Nとした時、１フレーム内に２^N＋１個のサブ
フィールドを設ける方式と、Ｎ＋１個のサブフィールド
を設ける方式とが考えられる。前者の方式においては、
各サブフィールド期間はほぼ等しい長さを有するが、電
気光学装置の非線形特性を補償するために、必要に応じ
てサブフィールド期間は若干づつ増減される。これによ
り、前者の方式は電気光学装置の非線形特性を精密に補
償できる点で有利である。

【０００９】一方、後者の方式においては、Ｎ＋１個の
サブフィールド期間のうちＮ個は、階調データの各ビッ
トに対応付けられる。ここで２⁰桁に対応付けられるサ
ブフィールド期間は最短になり、他のサブフィールド
は、対応するビットの桁数Ｍに応じて、最短サブフィー
ルド長のほぼ２^M倍の長さを有する。後者の方式は前者
の方式と比較して、１フレーム内における画素のオン／
オフ回数を少なくすることができ、消費電力を低く抑え
られる点で有利であるため、多用されている。。

【００１０】(２)電気光学装置の電源回路について 上記電気光学装置は、携帯電話等、携帯用の小型電子機
器の液晶表示装置としてしばしば用いられる。これら小
型電子機器は主としてバッテリによって駆動され、液晶
表示装置は消費電力があまり大きくないがバッテリ電圧
よりも高い電圧を要する場合が多い。このような場合
に、チャージポンプ式昇圧回路がしばしば用いられてい
る。ここで、チャージポンプ式２倍昇圧回路の原理を図
９(a)を参照し説明する。図において６０はバッテリで
あり、所定の電源電圧ＶCCを出力する。ここで、所定周
期で交互に生じる「Ａ期間」および「Ｂ期間」を想定す
る。スイッチ６２，６６はＡ期間においてオン状態にな
り、Ｂ期間においてオフ状態になる。逆に、スイッチ６
４，６８はＡ期間においてオフ状態になり、Ｂ期間にお
いてオン状態になる。

【００１１】７０，７１はコンデンサであり、それぞれ
静電容量ＣＰ，ＣＢを有する。Ａ期間（図示の状態）に
おいては、スイッチ６２，６６を介してバッテリ６０と
コンデンサ７０とが並列接続されるから、コンデンサ７
０は電圧ＶCCに充電される。次に、Ｂ期間においては、
スイッチ６４を介してバッテリ６０とコンデンサ７０と
が直列接続され、この直列回路の端子電圧がスイッチ６
８を介してコンデンサ７１に印加され、コンデンサ７１
が充電される。このように、Ａ期間およびＢ期間が交互
に繰り返されると、やがてコンデンサ７１の端子電圧
は、電源電圧ＶCCの２倍に達する。コンデンサ７０をポ
ンピング・コンデンサと呼ぶこととする。

【００１２】実際のチャージポンプ式昇圧回路は、図９
(b)に示すように、スイッチ６２〜６８に代えてトラン
ジスタ７２〜７８のようなスイッチング素子が用いられ
る。また、Ａ期間およびＢ期間は一瞬でも重なると回路
がショートするため、両期間の間には全てのトランジス
タをオフにするオフ期間も設ける必要がある。ここで、
Ａ，Ｂ期間の繰り返し周波数をｆとし、各トランジスタ
のオン抵抗をｒとすると、図９(b)の回路の出力抵抗値
Ｒoutは近似的に「１／（ｆ・ＣＰ）＋８ｒ」になる。
換言すれば、昇圧回路の出力電流能力を上げるために
は、「ｆ・ＣＰ」を大きくし、かつ、オン抵抗ｒを小さ
くする必要がある。なお、図９(b)においてＡ'，Ｂ'
は、論理値としてはそれぞれＡ，Ｂと同位相の信号であ
るが、オンオフ制御を行うための電圧レベルが異なる。

【００１３】また、図９はスイッチング素子とポンピン
グ・コンデンサが１組のみの最も単純な２倍昇圧回路に
ついて示した図であるが、スイッチング素子とポンピン
グ・コンデンサを複数組用いて昇圧回路の出力電流能力
を上げることが出来る。それらの具体例を図１０に示
す。図１０(a)においては、図９(a)におけるスイッチ６
２〜６８およびコンデンサ７０に相当する構成が２系統
設けられており、両系統のスイッチは、逆位相でオン・
オフされる。同図(b)においては、スイッチ６２〜６８
およびコンデンサ７０に相当する構成がさらに２系統追
加され、各系統のスイッチは９０度ずつずれた位相でオ
ン・オフされる。両昇圧回路におけるタイミングチャー
トを図１０(c)に示す。

【００１４】次に、このようなチャージポンプ式昇圧回
路を用いた、液晶表示装置用の電源回路の一例を図１１
に示す。図において３４は前段昇圧回路であり、図示せ
ぬバッテリから供給される電源電圧ＶCCを約２倍に昇圧
し出力する。３５はレギュレータであり、この昇圧され
た電圧を平滑化し、電圧ＶCを出力する。また、３６は
後段昇圧回路であり、電圧ＶCを約２倍に昇圧し、電圧
ＶHを出力する。前段昇圧回路３４および後段昇圧回路
３６の基本構成は前述した従来の２倍昇圧回路と同様で
あり、図１０(a)〜(c)において説明したように必要に応
じてスイッチング素子とポンピング・コンデンサを複数
組用いて互いに異なる位相で動作させ、電流供給能力を
強化する。

【００１５】この電圧ＶH，ＶCが上記液晶表示装置の駆
動電圧として使用されるのである。なお、液晶表示装置
は、液晶の劣化を抑えるために交流駆動されることが一
般的である。そこで、レギュレータ１２の出力電位（接
地電位ＧＮＤ＋電圧ＶC）が中心電位になり、レギュレ
ータ３５の出力電位（接地電位ＧＮＤ＋電圧ＶH）が正
側駆動電位、接地電位ＧＮＤが負側駆動電位として用い
られる。

【００１６】

【発明が解決しようとする課題】ところで、サブフィー
ルド駆動を行う場合には、各サブフィールドの先頭部分
に集中して画素電極に対する書込みが行われ、その度に
大電流が消費される。上記チャージポンプ式昇圧回路に
おいては、大電流が消費されると、コンデンサ７１が急
速に放電されるため、その端子電圧が低下し、その後に
徐々にコンデンサ７１が充電される。その様子を図１２
(a)に示す。同図(a)において、Ｇ1〜Ｇmは走査信号であ
り、各サブフィールドの開始時に連続的に出力される。
この走査信号Ｇ1〜Ｇmが出力されている期間内において
各画素に書込みが行われ、その際に電流が消費される。

【００１７】これにより、走査信号Ｇ1〜Ｇmが出力され
ている期間内において前段昇圧回路３４の出力電圧Ｖ34
が降下し、走査信号Ｇ1〜Ｇmの出力が終了すると、当該
サブフィールド内で出力電圧Ｖ34が徐々に最大値に回復
する。図示の例においては、最初に比較的短いサブフィ
ールドＳＦ０が発生し、出力電圧Ｖ34が降下している。
そして、出力電圧Ｖ34が最大値に回復する前にサブフィ
ールドＳＦ１が開始され、再び出力電圧Ｖ34が降下して
いる。さらに、次にサブフィールドＳＦ２が開始され、
出力電圧Ｖ34が一層降下している。

【００１８】このように、図１２(a)によれば、走査信
号Ｇ1〜Ｇmを出力する期間が３回に渡って、ほぼ連続的
に発生するため、出力電圧Ｖ34の電圧降下幅が非常に大
きくなることが解る。この点は後段昇圧回路３６におい
ても同様である。かかる状態を放置すると表示不良が発
生する等の種々の不具合が生じるため、昇圧回路３４，
３６のクロック周波数を大きくし、あるいはトランジス
タ７２〜７８として定格電流の大きいものを用いること
により、電圧降下を抑制していた。

【００１９】しかし、かかる対処方法では、電源回路内
部における損失が必然的に大きくなり、消費電力が増大
するという問題があった。この発明は上述した事情に鑑
みてなされたものであり、低消費電力で高品質な画像を
表示できる電気光学装置の駆動方法、電気光学装置、電
気光学装置の駆動回路および電子機器を提供することを
目的としている。

【００２０】

【課題を解決するための手段】上記課題を解決するため
本発明にあっては、下記構成を具備することを特徴とす
る。なお、括弧内は例示である。請求項１記載の構成に
あっては、１フレームを複数のサブフィールドに分割
し、マトリクス状に配設された複数の画素を該サブフィ
ールド毎にオンまたはオフすることによって階調表示を
行う電気光学装置の駆動方法であって、一のフレーム内
で第１のサブフィールド（ＳＦ１）を発生させる過程
と、前記フレーム内において前記第１のサブフィールド
の後に、前記第１のサブフィールドよりも長い第２のサ
ブフィールド（ＳＦ４）を発生させる過程と、前記フレ
ーム内において前記第２のサブフィールドの後に、前記
第２のサブフィールドよりも短い第３のサブフィールド
（ＳＦ２）を発生させる過程と前記フレーム内において
前記第３のサブフィールドの後に、前記第１および第３
のサブフィールドよりも長い第４のサブフィールド（Ｓ
Ｆ３）を発生させる過程とを有することを特徴とする。
また、請求項２記載の構成にあっては、１フレームを複
数のサブフィールドに分割し、マトリクス状に配設され
た複数の画素を該サブフィールド毎にオンまたはオフす
ることによって階調表示を行う電気光学装置の駆動方法
であって、前記各サブフィールドのうち最も長いサブフ
ィールドを第５のサブフィールド（ＳＦ５）、２番目に
長いサブフィールドを第６のサブフィールド（ＳＦ
４）、前記第５および第６のサブフィールドよりも短い
サブフィールドを第７のサブフィールド（ＳＦ０，ＳＦ
２，ＳＦ３のうち何れか）とし、一のフレーム内で前記
第５のサブフィールド（ＳＦ５）または前記第６のサブ
フィールド（ＳＦ４）のうち一方（ＳＦ４）を発生させ
る過程と、しかる後に、前記第７のサブフィールド（Ｓ
Ｆ０，ＳＦ２，ＳＦ３）を発生させる過程と、しかる後
に、前記第５のサブフィールドまたは前記第６のサブフ
ィールドのうち他方（ＳＦ５）を発生させる過程と、を
有することを特徴とする。また、請求項３記載の構成に
あっては、消費電流が増大すると出力電圧が低下すると
ともに消費電流が低下すると所定値にまで出力電圧が増
加する非安定電圧発生部（昇圧回路３４，３６）と該非
安定電圧発生部の出力電圧を一定値に平滑化するレギュ
レータ（３５，３７）とを有する電源回路によって駆動
され、１フレームを複数のサブフィールドに分割し、マ
トリクス状に配設された複数の画素を該サブフィールド
毎にオンまたはオフすることによって階調表示を行う電
気光学装置の駆動方法であって、前記非安定電圧発生部
の出力電圧が前記所定値に回復する以前に終了する第８
のサブフィールド（ＳＦ１）を発生させる過程と、引き
続いて、前記非安定電圧発生部の出力電圧が前記所定値
に回復した後に終了する第９のサブフィールド（ＳＦ
４）を発生させる過程と、しかる後に、前記非安定電圧
発生部の出力電圧が前記所定値に回復する以前に終了す
る第１０のサブフィールド（ＳＦ０）を発生させる過程
とを有することを特徴とする。また、請求項４記載の構
成にあっては、複数の走査線（１１２）と、複数のデー
タ線（１１４）と、これら走査線およびデータ線の各交
差に対応して配設され画素を構成する画素電極（１１
８）と、前記画素電極毎に設けられ、当該走査線を介し
て供給される走査信号によって、当該データ線と当該画
素電極との導通を制御するスイッチング素子とを備えた
素子基板（１０１）と、前記画素電極に対して対向配置
された対向電極を備える対向基板と、前記素子基板と前
記対向基板との問に挟持された電気光学材料（液晶１０
５）と、１フレームを分割したサブフィールド毎に前記
走査信号を前記走査線の各々に順次供給する走査線駆動
回路（１３０）と、前記各画素の階調に応じて、前記各
画素のオンまたはオフ状態にするデータ信号を、それぞ
れ当該画素に対応する走査線に前記走査信号が供給され
る期間に、当該画素に対応するデータ線に供給するデー
タ線駆動回路（１４０）とを具備し、前記各サブフィー
ルドは、少なくとも、第１のサブフィールドと、前記第
１のサブフィールドの後に発生し前記第１のサブフィー
ルドよりも長い第２のサブフィールドと、前記第２のサ
ブフィールドの後に発生し前記第２のサブフィールドよ
りも短い第３のサブフィールドと、前記第３のサブフィ
ールドの後に発生し前記第１および第３のサブフィール
ドよりも長い第４のサブフィールドとを含むことを特徴
とする。また、請求項５記載の構成にあっては、複数の
走査線（１１２）と、複数のデータ線（１１４）と、こ
れら走査線およびデータ線の各交差に対応して配設され
画素を構成する画素電極（１１８）と、前記画素電極毎
に設けられ、当該走査線を介して供給される走査信号に
よって、当該データ線と当該画素電極との導通を制御す
るスイッチング素子とを備えた素子基板（１０１）と、
前記画素電極に対して対向配置された対向電極を備える
対向基板と、前記素子基板と前記対向基板との問に挟持
された電気光学材料（液晶１０５）と、１フレームを分
割したサブフィールド毎に前記走査信号を前記走査線の
各々に順次供給する走査線駆動回路（１３０）と、前記
各画素の階調に応じて、前記各画素のオンまたはオフ状
態にするデータ信号を、それぞれ当該画素に対応する走
査線に前記走査信号が供給される期間に、当該画素に対
応するデータ線に供給するデータ線駆動回路（１４０）
とを具備し、前記各サブフィールドは、少なくとも、最
も長い第５のサブフィールドと、２番目に長い第６のサ
ブフィールドと、前記第５および第６のサブフィールド
よりも短い第７のサブフィールドとを含み、一のフレー
ム内で前記第５のサブフィールドまたは前記第６のサブ
フィールドのうち一方を発生させ、しかる後に前記第７
のサブフィールドを発生させ、しかる後に前記第５のサ
ブフィールドまたは前記第６のサブフィールドのうち他
方を発生させることを特徴とする。また、請求項６記載
の構成にあっては、複数の走査線（１１２）と、複数の
データ線（１１４）と、これら走査線およびデータ線の
各交差に対応して配設され画素を構成する画素電極（１
１８）と、前記画素電極毎に設けられ、当該走査線を介
して供給される走査信号によって、当該データ線と当該
画素電極との導通を制御するスイッチング素子とを備え
た素子基板（１０１）と、前記画素電極に対して対向配
置された対向電極を備える対向基板と、前記素子基板と
前記対向基板との問に挟持された電気光学材料（液晶１
０５）と、１フレームを分割したサブフィールド毎に前
記走査信号を前記走査線の各々に順次供給する走査線駆
動回路（１３０）と、消費電流が増大すると出力電圧が
低下するとともに消費電流が低下すると所定値にまで出
力電圧が増加する非安定電圧発生部と、該非安定電圧発
生部の出力電圧を一定値に平滑化するレギュレータとを
有する電源回路と、該電源回路によって駆動され、前記
各画素の階調に応じて前記各画素のオンまたはオフ状態
にするデータ信号を、それぞれ当該画素に対応する走査
線に前記走査信号が供給される期間に、当該画素に対応
するデータ線に供給するデータ線駆動回路（１４０）
と、を具備し、前記各サブフィールドは、少なくとも、
前記非安定電圧発生部の出力電圧が前記所定値に回復す
る以前に終了する第８のサブフィールドと、これに引き
続き、前記非安定電圧発生部の出力電圧が前記所定値に
回復した後に終了する第９のサブフィールドと、その後
に、前記非安定電圧発生部の出力電圧が前記所定値に回
復する以前に終了する第１０のサブフィールドとを有す
ることを特徴とする。また、請求項７記載の構成にあっ
ては、請求項１乃至３のいずれかに記載の電気光学装置
の駆動方法を実行することを特徴とする。また、請求項
８記載の構成にあっては、請求項４乃至６のいずれかに
記載の電気光学装置を有することを特徴とする。

【００２１】

【発明の実施の形態】１．実施形態の構成 次に、本発明の一実施形態の電気光学装置の構成を図１
を参照し説明する。図において、タイミング信号生成回
路２００には、図示せぬ上位装置から垂直同期信号Ｖ
ｓ、水平同期信号Ｈｓおよび入力階調データＤ０〜Ｄ４
のドットクロック信号ＤＣＬＫが供給される。また、発
振回路１５０は、読み出しタイミングの基本クロックＲ
ＣＬＫをタイミング信号生成回路２００に供給する。タ
イミング信号生成回路２００は、これらの信号にしたが
って、次に説明する各種のタイミング信号やクロック信
号などを生成するものである。まず、交流化信号ＦＲ
は、１フレーム毎に極性反転する信号である。

【００２２】駆動信号ＬＣＯＭは、対向基板の対向電極
に印加される信号であり、本実施形態においては一定電
位（零電位）になる。また、本実施形態においては、１
フレームが複数のサブフィールドＳＦ０〜ＳＦ５に分割
され、画素がサブフィールド毎にオンオフされることに
よって階調表示が行われる。スタートパルスＤＹは、各
サブフィールドにおいて最初に出力されるパルス信号で
ある。クロック信号ＣＬＹは、走査側（Ｙ側）の水平走
査期間を規定する信号である。ラッチパルスＬＰは、水
平走査期間の最初に出力されるパルス信号であって、ク
ロック信号ＣＬＹのレベル遷移（すなわち、立ち上がり
および立ち下がり）時に出力されるものである。クロッ
ク信号ＣＬＸは、表示用のドットクロック信号である。

【００２３】ここで、サブフィールド駆動の概要を、図
１２(b)のスタートパルスＤＹの波形を参照しつつ説明
しておく。まず、本実施形態においては、１フレーム内
の最初から順にサブフィールドＳＦ１，ＳＦ４，ＳＦ
２，ＳＦ３，ＳＦ０およびＳＦ５の順に各サブフィール
ドが発生する。ここで、サブフィールドＳＦ０の長さ
は、液晶の透過率が０％（ノーマリーブラックの場合）
から立ち上がる境界となる長さに設定される。

【００２４】また、サブフィールドＳＦ１〜ＳＦ５は、
入力階調データＤ０〜Ｄ４の各ビットに対応した重み付
けを有する長さに設定されている。すなわち、サブフィ
ールドＳＦ１は、最下位ビットである階調データＤ０に
対応し、そのオンオフによって、階調データＤ０のオン
オフに対応する透過率の変化を起こす長さに設定されて
いる。サブフィールドＳＦ２〜ＳＦ５も、それぞれのオ
ンオフによって階調データＤ１〜Ｄ４のオンオフに対応
する透過率の変化を起こす長さに設定されている。すな
わち、サブフィールドＳＦｋ（ｋ＞１）は、各々サブフ
ィールドＳＦ１の２k倍程度の長さを有している。

【００２５】−方、素子基板１０１上における表示領域
１０１ａには、図においてＸ（行）方向に延在して複数
本の走査線１１２が形成されている。また、複数本のデ
ータ線１１４が、Ｙ（列）方向に沿って延在して形成さ
れている。そして、画素１１０は、走査線１１２とデー
タ線１１４との各交差に対応して設けられて、マトリク
ス状に配列されている。ここで、走査線１１２の総本数
をｍ本とし、データ線１１４の総本数をｎ本とする
（ｍ、ｎはそれぞれ２以上の整数）。

【００２６】１．１．＜画素の構成＞ 画素１１０の具体的な構成としては、例えば、図２
（ａ）に示されるものが挙げられる。この構成では、薄
膜トランジスタ（ＴＦＴ）１１６のゲートが走査線１１
２に、ソースがデータ線１１４に、ドレインが画素電極
１１８に、それぞれ接続されるとともに、画素電極１１
８と対向電極１０８との間に電気光学材料たる液晶１０
５が挟持されて液晶層が形成されている。ここで、対向
電極１０８は、画素電極１１８と対向するように対向基
板に一面に形成される透明電極である。また、画素電極
１１８と対向電極１０８とに並列して蓄積容量１１９が
形成され、画素電極１１８から電荷がリークすることに
よる表示への影響を小さくしている。なお、この実施形
態では、蓄積容量１１９の一方の電位を対向電極１０８
と同電位としたが、接地電位ＧＮＤやゲート線の電位と
同電位としても良い。

【００２７】ここで、図２（ａ）に示される構成では、
トランジスタ１１６として一方のチャネル型のみが用い
られているために、オフセット電圧が必要となるが、図
２（ｂ）に示されるように、Ｐチャネル型トランジスタ
とＮチャネル型トランジスタとを相補的に組み合わせた
構成とすれば、オフセット電圧の影響をキャンセルする
ことができる。ただし、この相補型構成では、走査信号
として互いに排他的レベルを供給する必要が生じるた
め、１行の画素１１０に対して走査線１１２ａ，１１２
ｂの２本の走査線が必要となる。

【００２８】１．２．＜走査線駆動回路１３０＞ 説明を再び図１に戻す。走査線駆動回路１３０は、サブ
フィールドの最初に供給されるスタートパルスＤＹをク
ロック信号ＣＬＹにしたがって転送し、走査線１１２の
各々に走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmとして順次排他
的に供給するものである。

【００２９】１．３．＜データ変換回路３００＞ データ変換回路３００は、ドットクロック信号ＤＣＬＫ
に同期して入力される入力階調データＤ０〜Ｄ４を、ク
ロック信号ＣＬＸに同期する二値信号Ｄｓに変換し出力
するものである。ここで、データ変換回路３００の詳細
構成を図３を参照し説明する。図において３２０〜３２
４はメモリブロックであり、各々入力階調データＤ０〜
Ｄ４を記憶するために設けられ、素子基板１０１の表示
領域（ｍ行×ｎ列）に対応して各々ｍ×ｎビットのメモ
リ空間を有する。

【００３０】メモリブロック３２０〜３２４は、書込み
および読出し動作を非同期に、かつ独立して実行できる
ように構成されている。３１０は書込みアドレス制御部
であり、垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびド
ットクロック信号ＤＣＬＫに同期して、ライトイネーブ
ル信号ＷＥおよび書込みアドレスＷＡＤをメモリブロッ
ク３２０〜３２４に供給する。

【００３１】すなわち、書込みアドレス制御部３１０は
ドットクロック信号ＤＣＬＫをカウントアップし、この
カウント結果を書込みアドレスＷＡＤとして出力すると
ともに、書込みアドレスＷＡＤの値が確定する毎にライ
トイネーブル信号ＷＥを出力する。また、書込みアドレ
ス制御部３１０におけるカウント結果は、垂直同期信号
Ｖｓが入力される毎にリセットされる。これにより、各
メモリブロック３２０〜３２４には、そのｍ×ｎビット
のメモリ空間を順次アクセスする書込みアドレスＷＡＤ
が供給され、階調データＤ０〜Ｄ４は対応するメモリブ
ロックの表示位置に応じたアドレスに順次格納されてゆ
くことになる。

【００３２】表示アドレス制御部３３０は、上記各サブ
フィールド期間が開始されると、対応する表示行のビッ
トデータをアクセスするアドレス信号ＲＡＤを出力す
る。アドレス信号ＲＡＤは、クロック信号ＣＬＸに同期
し表示列数に応じて「ｎ−１」回インクリメントされ
る。これにより、対応する表示行に対して第１列〜第ｎ
列のビットを順次アクセスするようなアドレス信号ＲＡ
Ｄが出力される。

【００３３】また、読出し信号ＲＤ０は、サブフィール
ドＳＦ１の間、常にイネーブル状態になる。但し、読出
し信号ＲＤ１〜ＲＤ４はサブフィールドＳＦ１において
は常にオフ状態にされる。これにより、メモリブロック
３２０のみが読出し可能な状態になり、他のメモリブロ
ックは読出し禁止状態になる。そして、メモリブロック
３２０から、対応する表示行の第１列〜第ｎ列における
階調データの最下位ビットの階調データＤ０が読み出さ
れる。

【００３４】また、読出し信号ＲＤ１は、サブフィール
ドＳＦ２の間、常にイネーブル状態になる。但し、読出
し信号ＲＤ０，ＲＤ２〜ＲＤ４はサブフィールドＳＦ２
においては常にオフ状態にされる。これにより、メモリ
ブロック３２１のみがアクセスされ、階調データの下位
より第２ビットの階調データＤ１が読み出される。同様
に、読出し信号ＲＤ２，ＲＤ３，ＲＤ４は、各々サブフ
ィールドＳＦ３，ＳＦ４，ＳＦ５の間イネーブル状態に
なり、何れかの読出し信号がイネーブル状態であるとき
は他の読出し信号はオフ状態になる。

【００３５】このように、本実施形態においては、各サ
ブフィールドＳＦ１〜ＳＦ５においてメモリブロック３
２０〜３２４の何れか一つのみが択一的に読み出され
る。つまり、当該サブフィールド期間に必要なデータの
みが読み出される。よって、余分なデータが読み出され
ないため、データ読み出しに必要な電力を低減できるの
である。さらに、本実施形態のように各サブフィールド
に対応したメモリブロックを設けることにより、対象と
なるサブフィールドに関連しないメモリブロックが読み
出されることが防止され、メモリブロック３２０〜３２
４をアクセスするための電力が著しく低減されることが
解る。

【００３６】また、サブフィールドＳＦ０が開始される
と、クロック信号ＣＬＸのｎ周期の期間、オン信号Ｓ_o
nがＨレベルに固定される。そして、オア回路３３２
は、これら入力階調データＤ０〜Ｄ４およびオン信号Ｓ
_onの論理和を二値信号Ｄｓとして出力する。

【００３７】１．４．＜データ線駆動回路１４０＞ 次に、データ線駆動回路１４０は、ある水平走査期間に
おいて二値信号Ｄｓをデータ線１１４の本数に相当する
ｎ個順次ラッチした後、ラッチしたｎ個の二値信号Ｄｓ
を、次の水平走査期間において、電位選択回路１４４０
を介して、それぞれ対応するデータ線１１４にデータ信
号ｄ1, ｄ2, ｄ3, …ｄnとして一斉に供給するものであ
る。ここで、データ線駆動回路１４０の具体的な構成
は、図４に示される通りである。すなわち、データ線駆
動回路１４０は、Ｘシフトレジスタ１４１０と、第１の
ラッチ回路１４２０と、第２のラッチ回路１４３０と、
電位選択回路１４４０とから構成されている。

【００３８】このうちＸシフトレジスタ１４１０は、水
平走査期間の最初に供給されるラッチパルスＬＰをクロ
ック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,
Ｓ2,Ｓ3, …, Ｓnとして順次排他的に供給するものであ
る。次に、第１のラッチ回路１４２０は、二値信号Ｄｓ
をラッチ信号Ｓ1, Ｓ2, Ｓ3, …, Ｓnの立ち下がりにお
いて順次ラッチするものである。そして、第２のラッチ
回路１４３０は、第１のラッチ回路１４２０によりラッ
チされた二値信号Ｄｓの各々をラッチパルスＬＰの立ち
下がりにおいて一斉にラッチし、電位選択回路１４４０
に転送する。

【００３９】電位選択回路１４４０は、交流化信号ＦＲ
に基づいてこれらのラッチした二値信号を電位に変換
し、データ信号ｄ1, ｄ2, ｄ3, …,ｄnとしてデータ線
１１４に印加するものである。すなわち、交流化信号Ｆ
ＲがＬレベルであれば、データ信号ｄ1, ｄ2, ｄ3, …
ｄnのＨレベルは電位Ｖ1に、Ｌレベルは零電位に変換さ
れる。一方、交流化信号ＦＲがＨレベルであれば、デー
タ信号ｄ1, ｄ2, ｄ3,…ｄnのＨレベルは電位−Ｖ1に、
Ｌレベルは零電位に変換される。

【００４０】１．５．＜液晶装置の構成＞ 上述した電気光学装置の構造について、図６(a)，(b)を
参照して説明する。ここで、同図(a)は、電気光学装置
１００の構成を示す平面図であり、同図(b)は、同図(a)
におけるＡ−Ａ´線の断面図である。これらの図に示さ
れるように、電気光学装置１００は、画素電極１１８な
どが形成された素子基板１０１と、対向電極１０８など
が形成された対向基板１０２とが、互いにシール材１０
４によって一定の間隙を保って貼り合わせられるととも
に、この間隙に電気光学材料としての液晶１０５が挟持
された構造となっている。なお、実際には、シール材１
０４には切欠部分があって、ここを介して液晶１０５が
封入された後、封止材により封止されるが、これらの図
においては省略されている。ここで、素子基板１０１お
よび対向基板１０２はガラスや石英などの非晶質基板で
ある。そして、画素電極１１８等は、素子基板１０１に
半導体簿膜を堆積して成るＴＦＴによって形成されてい
る。すなわち、電気光学装置１００は、透過型として用
いられることになる。

【００４１】さて、素子基板１０１において、シール材
１０４の内側かつ表示領域１０１ａの外側領域には、遮
光膜１０６が設けられている。この遮光膜１０６が形成
される領域内のうち、領域１３０ａには走査線駆動回路
１３０が形成され、また領域１４０ａにはデータ線駆動
回路１４０が形成されている。すなわち、遮光膜１０６
は、この領域に形成される駆動回路に光が入射するのを
防止している。この遮光膜１０６には、対向電極１０８
とともに、駆動信号ＬＣＯＭが印加される構成となって
いる。このため、遮光膜１０６が形成された領域では、
液晶層への印加電圧がほほゼロとなるので、画素電極１
１８の電圧無印加状態と同じ表示状態となる。

【００４２】また、素子基板１０１において、データ線
駆動回路１４０が形成される領域１４０ａ外側であっ
て、シール材１０４を隔てた領域１０７には、複数の接
続端子が形成されて、外側からの制御信号や電源などを
入力する構成となっている。一方、対向基板１０２の対
向電極１０８は、基板貼合部分における４隅のうち、少
なくとも１箇所において設けられた導通材（図示省略）
によって、素子基板１０１における遮光膜１０６および
接続端子と電気的な導通が図られている。すなわち、駆
動信号ＬＣＯＭは、素子基板１０１に設けられた接続端
子を介して、遮光膜１０６に、さらに、導通材を介して
対向電極１０８に、それぞれ印加される構成となってい
る。

【００４３】ほかに、対向基板１０２には、電気光学装
置１００の用途に応じて、例えば、直視型であれば、第
１に、ストライプ状や、モザイク状、トライアングル状
等に配列したカラーフィルタが設けられ、第２に、例え
ば、金属材料や樹脂などからなる遮光膜（ブラックマト
リクス）が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、電気光学装置１００に光を対向基板
１０２側から照射するフロントライト、もしくは素子基
板１０１側から光を照射するバックライトが必要に応じ
て設けられる。くわえて、素子基板１０１およげ対向基
板１０２の電極形成面には、それぞれ所定の方向にラビ
ング処理された配向膜（図示省略）など設けられて、電
圧無印加状態における液晶分子の配向方向を規定する一
方、対向基板１０２の側には、配向方向に応じた偏光子
（図示省略）が設けられる。ただし、液晶１０５とし
て、高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、前述の配向膜や偏光子などが不要となる
結果、光利用効率が高まるので、高輝度化や低消費電力
化などの点において有効である。

【００４４】１．６．＜電源回路１２０＞ 図１に戻り、１２０は電源回路であり、上述した各構成
要素に電源を供給する。ここで、電源回路１２０の詳細
構成を図５を参照し説明する。図５の構成は、先に図１
１において説明した従来の電源回路の構成を全て具備し
ており、さらに後段昇圧回路３６の後段にレギュレータ
３７が設けられている。本実施形態においては、レギュ
レータ３７は後段昇圧回路３６の出力電圧を平滑化し、
この平滑された電圧が電圧ＶHとして出力されることに
なる。

【００４５】２．実施形態の動作 次に、上述した実施形態に係る電気光学装置の動作につ
いて説明する。図７は、この電気光学装置の動作を説明
するためのタイミングチャートである。まず、交流化信
号ＦＲは、１フレーム（１Ｆ）ごとに極性反転する信号
である。一方、スタートパルスＤＹは、各サブフィール
ドの開始時に供給される。ここで、交流化信号ＦＲがＬ
レベルとなる１フレーム（１Ｆ）において、スタートパ
ルスＤＹが供給されると、走査線駆動回路１３０（図１
参照）におけるクロック信号ＣＬＹにしたがった転送に
よって、走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmが期間（ｔ）
に順次排他的に出力される。なお、期間（ｔ）は、最も
短いサブフィールドＳＦ１よりもさらに短い期間に設定
されている。

【００４６】さて走査信号Ｇ1, Ｇ2, Ｇ3, … ,Ｇmは、
それぞれクロック信号ＣＬＹの半周期に相当するパルス
幅を有し、また、上から数えて１本目の走査線１１２に
対応する走査信号Ｇ1は、スタートパルスＤＹが供給さ
れた後、クロック信号ＣＬＹが最初に立ち上がってか
ら、少なくともクロック信号ＣＬＹの半周期だけ遅延し
て出力される構成となっている。したがって、スタート
パルスＤＹが供給されてから、走査信号Ｇ1が出力され
るまでに、ラッチパルスＬＰの１ショット（Ｇ0）がデ
ータ線駆動回路１４０に供給されることになる。

【００４７】そこで、このラッチパルスＬＰの１ショッ
ト（Ｇ0）が供給された場合について検討してみる。ま
ず、このラッチパルスＬＰの１ショット（Ｇ0）がデー
タ線駆動回路１４０に供給されると、データ線駆動回路
１４０（図４参照）におけるクロック信号ＣＬＸにした
がった転送によって、ラッチ信号Ｓ1, Ｓ2, Ｓ3, …,Ｓ
nが水平走査期間（１Ｈ）に順次排他的に出力される。
なお、ラッチ信号Ｓ1,Ｓ2, Ｓ3, …, Ｓnは、それぞれ
クロック信号ＣＬＸの半周期に相当するパルス幅を有し
ている。

【００４８】この際、図４における第１のラッチ回路１
４２０は、ラッチ信号Ｓ1の立ち下がりにおいて、上か
ら数えて１本目の走査線１１２と、左から数えて１本目
のデータ線１１４との交差に対応する画素１１０への二
値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下
がりにおいて、上から数えて１本目の走査線１１２と、
左から数えて２本目のデータ線１１４との交差に対応す
る画素１１０への二値信号Ｄｓをラッチし、以下、同様
に、上から数えて１本目の走査線１１２と、左から数え
てｎ本目のデータ線１１４との交差に対応する画素１１
０への二値信号Ｄｓをラッチする。

【００４９】これにより、まず、図１において上から１
本目の走査線１１２との交差に対応する画素１行分の二
値信号Ｄｓが、第１のラッチ回路１４２０により点順次
的にラッチされることになる。なお、データ変換回路３
００は、第１のラッチ回路１４２０によるラッチのタイ
ミングに合わせて、各画素の階調データＤ０〜Ｄ４を二
値信号Ｄｓに変換して出力することはいうまでもない。

【００５０】次に、クロック信号ＣＬＹが立ち下がっ
て、走査信号Ｇ1が出力されると、図１において上から
数えて１本目の走査線１１２が選択される結果、当該走
査線１１２との交差に対応する画素１１０のトランジス
タ１１６がすべてオンとなる。一方、当該クロック信号
ＣＬＹの立ち下がりによってラッチパルスＬＰが出力さ
れる。そして、このラッチパルスＬＰの立ち下がりタイ
ミングにおいて、第２のラッチ回路１４３０は、第１の
ラッチ回路１４２０によって点順次的にラッチされた二
値信号Ｄｓを、電位選択回路１４４０を介して、対応す
るデータ線１１４の各々にデータ信号ｄ1, ｄ2, ｄ3,
…,ｄnとして一斉に供給する。このため、上から数えて
１行目の画素１１０においては、データ信号ｄ1, ｄ2,
ｄ3, …,ｄnの書込が同時に行われることとなる。

【００５１】この書込と並行して、図１において上から
２本目の走査線１１２との交差に対応する画素１行分の
二値信号Ｄｓが、第１のラッチ回路１４２０により点順
次的にラッチされる。そして、以降同様な動作が、ｍ本
目の走査線１１２に対応する走査信号Ｇｍが出力される
まで繰り返される。すなわち、ある走査信号Ｇｉ（ｉ
は、１≦ｉ≦ｍを満たす整数）が出力される１水平走査
期間（１Ｈ）においては、ｉ本目の走査線１１２に対応
する画素１１０の１行分に対するデータ信号ｄ1,ｄ2,
ｄ3, …,ｄnの書込と、（ｉ＋１）本目の走査線１１２
に対応する画素１１０の１行分に対する二値信号Ｄｓの
点順次的なラッチとが並行して行われることになる。な
お、画素１１０に書き込まれたデータ信号は、次のサブ
フィールドＳf2における書込まで保持される。

【００５２】以下同様な動作が、サブフィールドの開始
を規定するスタートパルスＤＹが供給される毎に繰り返
される。但し、サブフィールドＳＦ０においては、二値
信号Ｄｓのレベルは常にＨレベルである。さらに、１フ
レーム経過後、交流化信号ＦＲがＨレベルに反転した場
合においても、各サブフィールドにおいて同様な動作が
繰り返される。

【００５３】ここで、本実施形態の１フレーム内におけ
る走査信号Ｇ1〜Ｇmの波形と、電源回路１２０内の前段
昇圧回路３４の出力電圧Ｖ34とを図１２(b)に示す。こ
の図に示すように、サブフィールドＳＦ１において走査
信号Ｇ1〜Ｇmが出力されると出力電圧Ｖ34は降下する。
そして、出力電圧Ｖ34が完全に最大値に回復する前にサ
ブフィールドＳＦ４が開始され、電圧Ｖ34はさらに降下
する。しかし、次のサブフィールドＳＦ２が開始される
までには、電圧Ｖ34は完全に回復している。サブフィー
ルドＳＦ０およびサブフィールドＳＦ５についても同様
であり、走査信号Ｇ1〜Ｇmが２回、ほぼ連続的に出力さ
れる。

【００５４】しかし、本実施形態においては、走査信号
Ｇ1〜Ｇmがほぼ連続的に出力される回数は２回までであ
り、同図(a)の電圧Ｖ34の波形と比較すると、電圧降下
の最大値が小さくなることが解る。これは、本実施形態
においては、電圧Ｖ34が完全に回復しないサブフィール
ドＳＦ０，ＳＦ１の後には、必ず電圧Ｖ34が完全に回復
するサブフィールドＳＦ４，ＳＦ５が配置されているか
らである。以上、昇圧回路３４について説明したが、後
段昇圧回路３６についても同様である。

【００５５】このように、本実施形態によれば、従来技
術と同等の性能を有する昇圧回路３４，３６を用いたと
すると、両者の出力電圧Ｖ34，Ｖ36の電圧降下の最大値
を小さくすることができる。換言すれば、出力電圧Ｖ3
4，Ｖ36に許容される電圧降下を従来技術と同等まで許
容するならば、昇圧回路３４，３６のクロック周波数を
下げたり、定格電流の小さいトランジスタ７２〜７８を
用いることが可能になる。これにより、本実施形態によ
れば、低消費電力で高品質な画像を電気光学装置１００
に表示させることが可能になる。

【００５６】３．電子機器の具体例 ３．１．＜モバイル型コンピュータ＞ 次に、上述した電気光学装置を具体的な電子機器に用い
た例のいくつかについて説明する。まず、上記電気光学
装置を、モバイル型のパーソナルコンピュータに適用し
た例について説明する。図８(a)は、このパーソナルコ
ンピュータの構成を示す正面図である。図において、モ
バイル型コンピュータ５２００は、キーボード５２０２
を備えた本体部５２０４と、表示ユニット５２０６とか
ら構成されている。この表示ユニット５２０６は、先に
述べた電気光学装置１００の後方にバックライトを付加
することにより構成されている。

【００５７】３．２．＜携帯電話器＞ さらに、上記電気光学装置を、携帯電話器に適用した例
について説明する。図８(b)は、この携帯電話器の構成
を示す斜視図である。図において、携帯電話器５３００
は、複数の操作ボタン５３０２のほか、受話口５３０
４、送話口５３０６とともに、電気光学装置１００を備
えるものである。この電気光学装置１００にも、必要に
応じてその後方にバックライトが設けられる。

【００５８】３．３．＜その他＞ 電子機器としては、以上説明した他にも、液晶テレビ
や、ビューファインダ型、モニタ直視型のビデオテープ
レコーダ、カーナビゲーション装置、ページャ、電子手
帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、ＰＯＳ端末、タッチパネルを備えた機器等な
どが挙げられる。そして、これらの各種電子機器に対し
て、上述した電気光学装置が適用可能なのは言うまでも
ない。

【００５９】４．変形例 本発明は上述した実施形態に限定されるものではなく、
例えば以下のように種々の変形が可能である。 （１）上述した実施形態にあっては、交流化信号ＦＲを
１フレームの周期で極性反転することとしたが、本発明
は、これに限られず、例えば、２フレーム以上の周期で
極性反転する構成としても良い。ただし、上述した実施
形態において、データ変換回路３００は、スタートパル
スＤＹをカウントするとともに、当該カウント結果を交
流化信号ＦＲの遷移によってリセットすることで、現状
のサブフィールドを認識する構成としたので、交流化信
号ＦＲを２フレーム以上の周期で極性反転する場合に
は、フレームを規定するための何らかの信号を与える必
要が生じる。

【００６０】（２）上記実施形態においては、チャージ
ポンプ式昇圧回路による電源回路１２０を用いたが、本
発明はこれに限定されるわけではない。すなわち、他の
方式の電源回路を用いた場合においても、１フレーム内
で消費電流が分散される結果、電源回路の負担を減ら
し、電源回路の内部損失を軽減することができる。

【００６１】（３）上記実施形態においては、画素が常
時オンになるオン区間はサブフィールドＳＦ０として１
フレーム期間内に１回設けているが、複数回に分割して
設けてもよい。また、オン区間だけでなく、画素が常に
オフになるオフ区間を併せて設けても良い。このように
オン区間とオフ区間を両方設けることにより、１フレー
ム期間の長さを固定したままでオン区間の長さを調整す
ることができるようになる。

【００６２】（４）上記実施形態において対向電極１０
８に印加する駆動信号ＬＣＯＭは零電位であったが、各
画素に印加される電圧はトランジスタ１１６の特性、蓄
積容量１１９や液晶の容量等によって、電圧がシフトす
る場合がある。この様な場合には、対向電極１０８に印
加する駆動信号ＬＣＯＭのレベルを電圧のシフト量に応
じてずらしてもよい。

【００６３】（５）また、上記実施形態においては、電
気光学装置を構成する素子基板１０１をガラスや石英な
どの非晶質基板とし、ここに半導体簿膜を堆積してＴＦ
Ｔを形成したが、本発明は、これに限られない。例え
ば、素子基板１０１を不透明な半導体基板によって構成
し、画素電極１１８をアルミニウムなどの反射性金属か
ら形成し、対向基板１０２をガラスなどから構成する
と、電気光学装置１００を反射型として用いることがで
きる。

【００６４】（６）さらに、上記実施形態は本発明を液
晶を用いた電気光学装置に適用した例を説明したが、他
の電気光学装置、特に、オンまたはオフの２値的な表示
を行う画素を用いて、階調表示を行う電気光学装置のす
べてに適用可能である。このような電気光学装置として
はエレクトロルミネッセンス装置やプラズマディスプレ
イなどが考えられる。特に有機エレクトロルミネッセン
ス装置の場合は、液晶のような交流駆動をする必要が無
く、極性反転をしなくて良い。

【００６５】（７）上記実施形態においては、走査信号
Ｇ1, Ｇ2, Ｇ3, … ,Ｇmを順次排他的に出力することに
よって走査線１１２を上から順に選択する例を挙げた
が、走査線１１２の選択順序はこれに限定されるもので
はなく、例えば走査信号を「Ｇ1,Ｇ11, Ｇ21, … ,Ｇ
2, Ｇ12, Ｇ22, … ,Ｇ3, Ｇ13, Ｇ23, … 」の如く、
複数ライン毎に飛ばしながら出力し、１サブフィールド
内で全ラインの走査線１１２を選択するようにしてもよ
い。

【００６６】

【発明の効果】以上説明したように本発明によれば、例
えば比較的短い第１および第３のサブフィールドの間に
比較的長い第２のサブフィールドを発生させるような構
成を採用したから、電源回路に対する負荷を時間的に分
散させることができ、低消費電力で高品質な画像を表示
することが可能になる。

【図面の簡単な説明】

【図１】 本発明の一実施形態の電気光学装置の電気的
構成を示すブロック図である。

【図２】 上記実施形態における画素の構成例を示す図
である。

【図３】 上記実施形態におけるデータ変換回路３００
のブロック図である。

【図４】 上記実施形態におけるデータ線駆動回路１４
０のブロック図である。

【図５】 上記実施形態における電源回路１２０の回路
図である。

【図６】 上記実施形態における電気光学装置の構造図
である。

【図７】 上記実施形態の電気光学装置のタイミングチ
ャートである。

【図８】 同電気光学装置を適用した各種電子機器の例
を示す図である。

【図９】 チャージポンプ式昇圧回路の原理図および回
路図である。

【図１０】 他のチャージポンプ式昇圧回路の回路図お
よびタイミングチャートである。

【図１１】 従来の電源回路の回路図である。

【図１２】 従来技術および上記実施形態における前段
昇圧回路３４の出力電圧Ｖ34等の波形図である。

【符号の説明】

３４……前段昇圧回路 ３４，３６……昇圧回路（非安定電圧発生部） ３５……レギュレータ ３６……後段昇圧回路 ３７……レギュレータ ６０……バッテリ ６２〜６８……スイッチ ７０，７１……コンデンサ ７２〜７８……トランジスタ １００……電気光学装置 １０１……素子基板 １０１ａ……表示領域 １０２……対向基板 １０４……シール材 １０５……液晶 １０６……遮光膜 １０７……領域 １０８……対向電極 １１０……画素 １１２……走査線 １１４……データ線 １１６……薄膜トランジスタ １１８……画素電極 １１９……蓄積容量 １２０……電源回路 １３０……走査線駆動回路 １４０……データ線駆動回路 １５０……発振回路 ２００……タイミング信号生成回路 ３００……データ変換回路 ３１０……書込みアドレス制御部 ３２０〜３２４……メモリブロック ３３０……表示アドレス制御部 ３３２……オア回路 １４１０……シフトレジスタ １４２０……第１のラッチ回路 １４３０……第２のラッチ回路 １４４０……電位選択回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA55 NC01 NC02 NC09 NC11 ND39 5C006 AA14 AF44 BB16 BC16 BF46 FA47 5C080 AA05 AA06 AA10 BB05 DD26 EE29 FF11 FF12 JJ02 JJ03 JJ04 JJ06

Claims (8)

【特許請求の範囲】
1. 【請求項１】 １フレームを複数のサブフィールドに分
   割し、マトリクス状に配設された複数の画素を該サブフ
   ィールド毎にオンまたはオフすることによって階調表示
   を行う電気光学装置の駆動方法であって、 一のフレーム内で第１のサブフィールドを発生させる過
   程と、 前記フレーム内において前記第１のサブフィールドの後
   に、前記第１のサブフィールドよりも長い第２のサブフ
   ィールドを発生させる過程と、 前記フレーム内において前記第２のサブフィールドの後
   に、前記第２のサブフィールドよりも短い第３のサブフ
   ィールドを発生させる過程と前記フレーム内において前
   記第３のサブフィールドの後に、前記第１および第３の
   サブフィールドよりも長い第４のサブフィールドを発生
   させる過程とを有することを特徴とする電気光学装置の
   駆動方法。
2. 【請求項２】 １フレームを複数のサブフィールドに分
   割し、マトリクス状に配設された複数の画素を該サブフ
   ィールド毎にオンまたはオフすることによって階調表示
   を行う電気光学装置の駆動方法であって、前記各サブフ
   ィールドのうち最も長いサブフィールドを第５のサブフ
   ィールド、２番目に長いサブフィールドを第６のサブフ
   ィールド、前記第５および第６のサブフィールドよりも
   短いサブフィールドを第７のサブフィールドとし、 一のフレーム内で前記第５のサブフィールドまたは前記
   第６のサブフィールドのうち一方を発生させる過程と、 しかる後に、前記第７のサブフィールドを発生させる過
   程と、 しかる後に、前記第５のサブフィールドまたは前記第６
   のサブフィールドのうち他方を発生させる過程と、 を有することを特徴とする電気光学装置の駆動方法。
3. 【請求項３】 消費電流が増大すると出力電圧が低下す
   るとともに消費電流が低下すると所定値にまで出力電圧
   が増加する非安定電圧発生部と該非安定電圧発生部の出
   力電圧を一定値に平滑化するレギュレータとを有する電
   源回路によって駆動され、１フレームを複数のサブフィ
   ールドに分割し、マトリクス状に配設された複数の画素
   を該サブフィールド毎にオンまたはオフすることによっ
   て階調表示を行う電気光学装置の駆動方法であって、 前記非安定電圧発生部の出力電圧が前記所定値に回復す
   る以前に終了する第８のサブフィールドを発生させる過
   程と、 引き続いて、前記非安定電圧発生部の出力電圧が前記所
   定値に回復した後に終了する第９のサブフィールドを発
   生させる過程と、 しかる後に、前記非安定電圧発生部の出力電圧が前記所
   定値に回復する以前に終了する第１０のサブフィールド
   を発生させる過程とを有することを特徴とする電気光学
   装置の駆動方法。
4. 【請求項４】 複数の走査線と、複数のデータ線と、こ
   れら走査線およびデータ線の各交差に対応して配設され
   画素を構成する画素電極と、前記画素電極毎に設けら
   れ、当該走査線を介して供給される走査信号によって、
   当該データ線と当該画素電極との導通を制御するスイッ
   チング素子とを備えた素子基板と、 前記画素電極に対して対向配置された対向電極を備える
   対向基板と、 前記素子基板と前記対向基板との問に挟持された電気光
   学材料と、 １フレームを分割したサブフィールド毎に前記走査信号
   を前記走査線の各々に順次供給する走査線駆動回路と、 前記各画素の階調に応じて、前記各画素のオンまたはオ
   フ状態にするデータ信号を、それぞれ当該画素に対応す
   る走査線に前記走査信号が供給される期間に、当該画素
   に対応するデータ線に供給するデータ線駆動回路とを具
   備し、前記各サブフィールドは、少なくとも、第１のサ
   ブフィールドと、前記第１のサブフィールドの後に発生
   し前記第１のサブフィールドよりも長い第２のサブフィ
   ールドと、前記第２のサブフィールドの後に発生し前記
   第２のサブフィールドよりも短い第３のサブフィールド
   と、前記第３のサブフィールドの後に発生し前記第１お
   よび第３のサブフィールドよりも長い第４のサブフィー
   ルドとを含むことを特徴とする電気光学装置。
5. 【請求項５】 複数の走査線と、複数のデータ線と、こ
   れら走査線およびデータ線の各交差に対応して配設され
   画素を構成する画素電極と、前記画素電極毎に設けら
   れ、当該走査線を介して供給される走査信号によって、
   当該データ線と当該画素電極との導通を制御するスイッ
   チング素子とを備えた素子基板と、 前記画素電極に対して対向配置された対向電極を備える
   対向基板と、 前記素子基板と前記対向基板との問に挟持された電気光
   学材料と、 １フレームを分割したサブフィールド毎に前記走査信号
   を前記走査線の各々に順次供給する走査線駆動回路と、 前記各画素の階調に応じて、前記各画素のオンまたはオ
   フ状態にするデータ信号を、それぞれ当該画素に対応す
   る走査線に前記走査信号が供給される期間に、当該画素
   に対応するデータ線に供給するデータ線駆動回路とを具
   備し、前記各サブフィールドは、少なくとも、最も長い
   第５のサブフィールドと、２番目に長い第６のサブフィ
   ールドと、前記第５および第６のサブフィールドよりも
   短い第７のサブフィールドとを含み、一のフレーム内で
   前記第５のサブフィールドまたは前記第６のサブフィー
   ルドのうち一方を発生させ、しかる後に前記第７のサブ
   フィールドを発生させ、しかる後に前記第５のサブフィ
   ールドまたは前記第６のサブフィールドのうち他方を発
   生させることを特徴とする電気光学装置。
6. 【請求項６】 複数の走査線と、複数のデータ線と、こ
   れら走査線およびデータ線の各交差に対応して配設され
   画素を構成する画素電極と、前記画素電極毎に設けら
   れ、当該走査線を介して供給される走査信号によって、
   当該データ線と当該画素電極との導通を制御するスイッ
   チング素子とを備えた素子基板と、 前記画素電極に対して対向配置された対向電極を備える
   対向基板と、 前記素子基板と前記対向基板との問に挟持された電気光
   学材料と、 １フレームを分割したサブフィールド毎に前記走査信号
   を前記走査線の各々に順次供給する走査線駆動回路と、 消費電流が増大すると出力電圧が低下するとともに消費
   電流が低下すると所定値にまで出力電圧が増加する非安
   定電圧発生部と、該非安定電圧発生部の出力電圧を一定
   値に平滑化するレギュレータとを有する電源回路と、 該電源回路によって駆動され、前記各画素の階調に応じ
   て前記各画素のオンまたはオフ状態にするデータ信号
   を、それぞれ当該画素に対応する走査線に前記走査信号
   が供給される期間に、当該画素に対応するデータ線に供
   給するデータ線駆動回路と、 を具備し、前記各サブフィールドは、少なくとも、前記
   非安定電圧発生部の出力電圧が前記所定値に回復する以
   前に終了する第８のサブフィールドと、これに引き続
   き、前記非安定電圧発生部の出力電圧が前記所定値に回
   復した後に終了する第９のサブフィールドと、その後
   に、前記非安定電圧発生部の出力電圧が前記所定値に回
   復する以前に終了する第１０のサブフィールドとを有す
   ることを特徴とする電気光学装置の駆動方法。
7. 【請求項７】 請求項１乃至３のいずれかに記載の電気
   光学装置の駆動方法を実行することを特徴とする電気光
   学装置の駆動回路。
8. 【請求項８】 請求項４乃至６のいずれかに記載の電気
   光学装置を有することを特徴とする電子機器。