JP2002262560A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 整流トランジスタのゲート容量を充放電する
ことによる損失を低減しつつ、整流トランジスタのゲー
トに蓄積された電荷を確実に放出することにより正常な
整流動作を行うことができるスイッチング電源装置を提
供する。 【解決手段】 トランス２５と、スイッチング動作によ
りトランス２５の１次巻線を励磁する入力スイッチング
回路２１〜２４と、トランス２５の２次巻線に直列に接
続された整流トランジスタ２６、２７と、２次巻線に直
列に接続された平滑インダクタ２８と、２次巻線に並列
に接続された平滑コンデンサ２９と、入力スイッチング
回路２１〜２４のスイッチング動作に同期して整流トラ
ンジスタ２６、２７をオンさせる手段と、整流トランジ
スタ２６、２７のゲート−ソース間を短絡することによ
り整流トランジスタ２６、２７をオフさせる手段とを備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、さらに詳細には、変換効率が改良されたス
イッチング電源装置に関する。

【０００２】

【従来の技術】入力電圧を所定の出力電圧に変換するス
イッチング電源装置の一種として、トランスの２次側に
トランジスタを用いた同期整流型のスイッチング電源装
置が知られている。この種のスイッチング電源装置とし
ては、例えば、特開平１０−２１０７４０号公報に記載
されたスイッチング電源装置がある。

【０００３】図８は、同公報に記載された従来の同期整
流型のスイッチング電源装置の回路図である。

【０００４】図８に示されるように、同公報に記載され
た従来の同期整流型のスイッチング電源装置は、トラン
ス１の１次巻線Ｎ１に流れる電流を制御するトランジス
タＱ０と、トランス１の２次巻線Ｎ２に直列に接続され
た整流トランジスタ４と、トランス１の２次巻線Ｎ２に
並列に接続された整流ダイオード５とを備え、トランス
１の３次巻線Ｎ３に発生する電圧を用いて整流トランジ
スタ４のオン／オフを制御することにより同期整流を行
っている。

【０００５】さらに、同公報に記載された従来の同期整
流型のスイッチング電源装置は、整流トランジスタ４の
ゲートと出力端との間にダイオードＤ２を備えており、
これによって整流トランジスタ４のゲートに蓄積されて
いる電荷を出力に回生している。これにより、整流トラ
ンジスタ４のゲート容量を充放電することによる損失が
低減されている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
同期整流型のスイッチング電源装置においては、出力端
に接続された負荷が軽く出力電圧が低下しない場合、整
流トランジスタ４のゲートと出力端との間に設けられた
ダイオードＤ２が順バイアスされないため、整流トラン
ジスタ４のゲートに蓄積された電荷が放出できないおそ
れがあった。整流トランジスタ４のゲートに蓄積された
電荷が放出できない場合、整流トランジスタ４は、オフ
すべき期間においてもオン状態となるので、正常な整流
動作が行われないという問題が生じる。

【０００７】したがって、本発明の目的は、整流トラン
ジスタのゲート容量を充放電することによる損失を低減
しつつ、整流トランジスタのゲートに蓄積された電荷を
確実に放出することにより正常な整流動作を行うことが
できるスイッチング電源装置を提供することである。

【０００８】

【課題を解決するための手段】本発明のかかる目的は、
トランスと、スイッチング動作により前記トランスの１
次巻線を励磁する入力スイッチング回路と、前記トラン
スの２次巻線に直列に接続された整流トランジスタと、
前記トランスの前記２次巻線に直列に接続された平滑イ
ンダクタと、前記トランスの前記２次巻線に並列に接続
された平滑コンデンサと、前記入力スイッチング回路の
前記スイッチング動作に同期して前記整流トランジスタ
をオンさせる手段と、前記整流トランジスタのゲート−
ソース間を短絡することにより前記整流トランジスタを
オフさせる手段とを備えるスイッチング電源装置によっ
て達成される。

【０００９】本発明によれば、整流トランジスタのゲー
ト−ソース間を短絡することにより整流トランジスタを
確実にオフすることができるので、正常な整流動作を行
うことが可能となる。

【００１０】本発明の好ましい実施態様においては、前
記入力スイッチング回路がハーフブリッジ回路からな
る。

【００１１】本発明のさらに好ましい実施態様において
は、前記入力スイッチング回路の前記スイッチング動作
にデッドタイムが設けられている。

【００１２】本発明のさらに好ましい実施態様において
は、前記オフさせる手段が、前記デッドタイムの後に前
記整流トランジスタの前記ゲート−ソース間を短絡させ
る。

【００１３】本発明のさらに好ましい実施態様において
は、前記トランスの前記２次巻線が、互いに一端が接続
された第１及び第２の部分を含み、前記整流トランジス
タが、前記２次巻線の前記第１の部分の他端に接続され
た第１の整流トランジスタ及び前記２次巻線の前記第２
の部分の他端に接続された第２の整流トランジスタを含
み、前記平滑インダクタが、前記２次巻線の前記第１の
部分の前記一端と前記第２の部分の前記一端の節点に接
続されている。

【００１４】本発明のさらに好ましい実施態様において
は、前記第１の整流トランジスタのゲートと前記第２の
整流トランジスタのゲートを短絡する手段をさらに備え
る。

【００１５】本発明のさらに好ましい実施態様によれ
ば、第１の整流トランジスタ及び第２の整流トランジス
タの一方のゲートに蓄積されている電荷が他方のゲート
に与えられるので、整流トランジスタのゲート容量を充
放電することによる損失を低減することができる。

【００１６】本発明のさらに好ましい実施態様において
は、前記第１の整流トランジスタのゲートと前記節点を
短絡する手段と、前記第２の整流トランジスタのゲート
と前記節点を短絡する手段とをさらに備える。

【００１７】本発明のさらに好ましい実施態様によれ
ば、第１の整流トランジスタ及び第２の整流トランジス
タのゲートに蓄積されている電荷が出力に回生されるの
で、第１及び第２の整流トランジスタのゲート容量を充
放電することによる損失を低減することができる。

【００１８】本発明の前記目的はまた、１次巻線、第１
の２次巻線及び第２の２次巻線を有するトランスと、前
記１次巻線に接続されたハーフブリッジ回路と、平滑コ
ンデンサと、前記第１の２次巻線の一端及び前記第２の
２次巻線の一端の共通節点と前記平滑コンデンサの一端
との間に接続された平滑インダクタと、前記第１の２次
巻線の他端と前記平滑コンデンサの他端との間に接続さ
れた第１の整流トランジスタと、前記第２の２次巻線の
他端と前記平滑コンデンサの他端との間に接続された第
２の整流トランジスタと、前記第１の整流トランジスタ
のゲートと前記第２の整流トランジスタのゲートとを短
絡する第１の補助スイッチとを備えるスイッチング電源
装置によって達成される。

【００１９】本発明によれば、第１の整流トランジスタ
及び第２の整流トランジスタの一方のゲートに蓄積され
ている電荷が他方のゲートに与えられるので、整流トラ
ンジスタのゲート容量を充放電することによる損失を低
減することができる。

【００２０】本発明の好ましい実施態様においては、前
記第１の補助スイッチが、前記ハーフブリッジ回路のデ
ッドタイム期間の少なくとも一部においてオンする。

【００２１】本発明の好ましい実施態様によれば、デッ
ドタイム期間において第１の整流トランジスタ及び第２
の整流トランジスタの両方をオンさせることができるの
で、出力電流が第１の整流トランジスタ及び第２の整流
トランジスタが有するボディダイオードを流れることが
なくなる。これにより、デッドタイムにおいて発生する
損失が大幅に低減される。

【００２２】本発明のさらに好ましい実施態様において
は、前記第１の整流トランジスタのゲート−ソース間を
短絡する第２の補助スイッチと、前記第２の整流トラン
ジスタのゲート−ソース間を短絡する第３の補助スイッ
チとをさらに備える。

【００２３】本発明のさらに好ましい実施態様によれ
ば、第１及び第２の整流トランジスタのゲート−ソース
間を短絡することによりこれら第１及び第２の整流トラ
ンジスタを確実にオフすることができるので、正常な整
流動作を行うことが可能となる。

【００２４】本発明のさらに好ましい実施態様において
は、前記第２の補助スイッチは、前記第１の補助スイッ
チがオフした後、前記トランスの前記１次巻線に第１の
方向に電流が流れている期間の少なくとも一部において
オンし、前記第３の補助スイッチは、前記第１の補助ス
イッチがオフした後、前記トランスの前記１次巻線に第
２の方向に電流が流れている期間の少なくとも一部にお
いてオンする。

【００２５】本発明の前記目的はまた、１次巻線、第１
の２次巻線及び第２の２次巻線を有するトランスと、前
記１次巻線に接続されたハーフブリッジ回路と、平滑コ
ンデンサと、前記第１の２次巻線の一端及び前記第２の
２次巻線の一端の共通節点と前記平滑コンデンサの一端
との間に接続された平滑インダクタと、前記第１の２次
巻線の他端と前記平滑コンデンサの他端との間に接続さ
れた第１の整流トランジスタと、前記第２の２次巻線の
他端と前記平滑コンデンサの他端との間に接続された第
２の整流トランジスタと、前記第１の整流トランジスタ
のゲートと前記共通節点を短絡する第１の補助スイッチ
と、前記第２の整流トランジスタのゲートと前記共通節
点を短絡する第２の補助スイッチと、前記第１の整流ト
ランジスタのゲート−ソース間を短絡する第３の補助ス
イッチと、前記第２の整流トランジスタのゲート−ソー
ス間を短絡する第４の補助スイッチとを備えるスイッチ
ング電源装置によって達成される。

【００２６】本発明によれば、第１の整流トランジスタ
及び第２の整流トランジスタのゲートに蓄積されている
電荷が出力に回生されるので、第１及び第２の整流トラ
ンジスタのゲート容量を充放電することによる損失を低
減することができるとともに、これら第１及び第２の整
流トランジスタを確実にオフすることができるので、正
常な整流動作を行うことが可能となる。

【００２７】本発明の好ましい実施態様においては、前
記第１の補助スイッチは、前記トランスの前記１次巻線
に第１の方向に電流が流れている期間と前記トランスの
前記１次巻線に第２の方向に電流が流れている期間との
間のデッドタイムの少なくとも一部においてオンし、前
記第２の補助スイッチは、前記トランスの前記１次巻線
に前記第２の方向に電流が流れている期間と前記トラン
スの前記１次巻線に前記第１の方向に電流が流れている
期間との間のデッドタイムの少なくとも一部においてオ
ンする。

【００２８】本発明の好ましい実施態様によれば、トラ
ンスの１次巻線に第１の方向に電流が流れている期間と
トランスの１次巻線に第２の方向に電流が流れている期
間との間のデッドタイムにおいては、第１の整流トラン
ジスタのゲートに蓄積された電荷が徐々に出力側に放出
され、トランスの１次巻線に第２の方向に電流が流れて
いる期間とトランスの１次巻線に第１の方向に電流が流
れている期間との間のデッドタイムにおいては、第２の
整流トランジスタのゲートに蓄積された電荷が徐々に出
力側に放出されることから、デッドタイム期間において
第１の整流トランジスタ及び第２の整流トランジスタの
両方をオンさせることができる。これにより、出力電流
が第１の整流トランジスタ及び第２の整流トランジスタ
が有するボディダイオードを流れることがなくなり、デ
ッドタイムにおいて発生する損失が大幅に低減される。

【００２９】本発明のさらに好ましい実施態様において
は、前記第３の補助スイッチは、前記第１の補助スイッ
チがオフした後、前記トランスの前記１次巻線に前記第
２の方向に電流が流れている期間の少なくとも一部にお
いてオンし、前記第４の補助スイッチは、前記第２の補
助スイッチがオフした後、前記トランスの前記１次巻線
に前記第１の方向に電流が流れている期間の少なくとも
一部においてオンする。

【００３０】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。

【００３１】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置２０の回路図である。

【００３２】図１に示されるように、本実施態様にかか
るスイッチング電源装置２０は、直流電源の両端間に直
列に接続された第１の入力スイッチ２１及び第２の入力
スイッチ２２と、直流電源の両端間に直列に接続された
第１の入力コンデンサ２３及び第２の入力コンデンサ２
４と、第１の入力スイッチ２１及び第２の入力スイッチ
２２の節点と第１の入力コンデンサ２３及び第２の入力
コンデンサ２４の節点との間に１次巻線Ｎ１が接続さ
れ、第１及び第２の２次巻線Ｎ２、Ｎ３を有するトラン
ス２５と、ドレインがトランス２５の第１の２次巻線Ｎ
２に接続された第１の整流トランジスタ２６と、ドレイ
ンがトランス２５の第２の２次巻線Ｎ３に接続された第
２の整流トランジスタ２７と、トランス２５の第１の２
次巻線Ｎ２及び第２の２次巻線Ｎ３の節点と負荷の一端
との間に接続された平滑インダクタ２８と、負荷に並列
に接続された平滑コンデンサ２９と、第１の入力スイッ
チ２１及び第２の入力スイッチ２２のオン／オフを制御
する１次制御回路３０と、第１の整流トランジスタ２６
のゲートと第２の整流トランジスタ２７のゲートとの間
に設けられた第１の補助スイッチ３１と、第１の整流ト
ランジスタ２６のゲート−ソース間に設けられた第２の
補助スイッチ３２と、第２の整流トランジスタ２７のゲ
ート−ソース間に設けられた第３の補助スイッチ３３
と、トランス２５の２次側電圧Ｖ１〜Ｖ３を監視しこれ
に基づいて第１の整流トランジスタ２６、第２の整流ト
ランジスタ２７、第１の補助スイッチ３１、第２の補助
スイッチ３２及び第３の補助スイッチ３３のオン／オフ
を制御する２次制御回路３４とを備える。第１及び第２
の整流トランジスタ２６、２７のソースは、負荷の他端
に共通に接続されている。また、特に限定されないが、
負荷としては、サーバやルータのように低電圧（例え
ば、数Ｖ）且つ大電流（例えば、６０Ａ〜１５０Ａ）が
必要な負荷を接続することが好適である。

【００３３】かかる構成により、本実施態様にかかるス
イッチング電源装置２０の１次側は、ハーフブリッジ回
路からなる入力スイッチング回路を構成し、２次側は同
期整流回路を構成している。また、図１に示されるよう
に、第１及び第２の整流トランジスタ２６、２７は、Ｍ
ＯＳＦＥＴ（電界効果トランジスタ）によって構成され
ている。

【００３４】図２は、第１及び第２の整流トランジスタ
２６、２７を構成するＭＯＳＦＥＴの等価回路である。

【００３５】図２に示されるように、ＭＯＳＦＥＴは、
ゲート−ソース間容量Ｃｇｓ及びゲート−ドレイン間容
量Ｃｇｄからなるゲート容量を有している他、ソース−
ドレイン間には逆方向接続されたボディダイオードＤを
有している。一般に、ゲート容量は駆動能力の大きいＭ
ＯＳＦＥＴほど大きいため、大電流が必要な負荷が接続
される場合には、かかるＭＯＳＦＥＴのゲート容量はか
なり大きくなる。また、ボディーダイオードは通常のダ
イオードと同様、所定のしきい値電圧（典型的には、
０．８〜１．０Ｖ）を有しており、順方向にバイアスさ
れるとかかるしきい値電圧分の電圧降下を伴って導通す
る。

【００３６】次に、本実施態様にかかるスイッチング電
源装置２０の動作について説明する。

【００３７】図３は、本実施態様にかかるスイッチング
電源装置２０の動作波形図である。図３において、Ｓ２
１、Ｓ２２、Ｓ３１、Ｓ３２及びＳ３３は、それぞれ第
１の入力スイッチ２１、第２の入力スイッチ２２、第１
の補助スイッチ３１、第２の補助スイッチ３２及び第３
の補助スイッチ３３のオン／オフを制御する信号であ
り、ハイレベルであれば対応するスイッチはオン状態と
なり、ローレベルであれば対応するスイッチはオフ状態
となる。また、Ｖ２６及びＶ２７は、それぞれ第１の整
流トランジスタ２６のゲート−ソース間電圧及び第２の
整流トランジスタ２７のゲート−ソース間電圧である。
さらに、Ｉ２６、Ｉ２７及びＩ２８は、それぞれ第１の
整流トランジスタ２６、第２の整流トランジスタ２７及
び平滑インダクタ２８を流れる電流である。

【００３８】図３に示されるように、第１の入力スイッ
チ２１及び第２の入力スイッチ２２は、１次制御回路３
０による制御のもと交互にオンされるが、オン状態とな
る入力スイッチが第１の入力スイッチ２１から第２の入
力スイッチ２２に切り替わる際及び第２の入力スイッチ
２２から第１の入力スイッチ２１に切り替わる際に、第
１の入力スイッチ２１及び第２の入力スイッチ２２の両
方がオフとなるデッドタイムが挿入されている。

【００３９】２次制御回路３４は、トランス２５の２次
側電圧Ｖ１〜Ｖ３に基づき、かかるデッドタイムにおい
て第１の補助スイッチ３１をオンさせるとともに、第１
の入力スイッチ２１がオンしている期間において第２の
整流トランジスタ２７のゲートにハイレベルの信号を供
給し、第２の入力スイッチ２２がオンしている期間にお
いて第１の整流トランジスタ２６のゲートにハイレベル
の信号を供給する。

【００４０】これにより、第１の入力スイッチ２１がオ
ンしている期間においては第２の整流トランジスタ２７
のゲートはハイレベルとなって第２の整流トランジスタ
２７はオン状態となり、第２の入力スイッチ２２がオン
している期間においては第１の整流トランジスタ２６の
ゲートはハイレベルとなって第１の整流トランジスタ２
６はオン状態となる。さらに、第１の入力スイッチ２１
及び第２の入力スイッチ２２がいずれもオフしている期
間（デッドタイム）においては、第１の整流トランジス
タ２６のゲートと第２の整流トランジスタ２７のゲート
は、第１の補助スイッチ３１によって短絡されることに
なる。

【００４１】具体的には、第１の入力スイッチ２１がオ
フするタイミングを時刻ｔ０とし、第２の入力スイッチ
２２がオンするタイミングを時刻ｔ１とした場合、時刻
ｔ０〜時刻ｔ１（デッドタイム）において第１の補助ス
イッチ３１がオン状態となる。この場合、時刻ｔ０以前
においては、第２の整流トランジスタ２７のゲートはハ
イレベルであり、第１の整流トランジスタ２６のゲート
はローレベルとなっていることから、第１の補助スイッ
チ３１がオンすると、これらゲートの電位はその中間電
位となる。図４に、時刻ｔ０及びｔ１付近におけるスイ
ッチング電源装置２０の動作をより詳細に示す。

【００４２】同様に、第２の入力スイッチ２２がオフす
るタイミングを時刻ｔ２とし、第１の入力スイッチ２１
がオンするタイミングを時刻ｔ３とした場合、時刻ｔ２
〜時刻ｔ３（デッドタイム）において第１の補助スイッ
チ３１がオン状態となる。この場合、時刻ｔ２以前にお
いては、第１の整流トランジスタ２６のゲートはハイレ
ベルであり、第２の整流トランジスタ２７のゲートはロ
ーレベルとなっていることから、第１の補助スイッチ３
１がオンすると、これらゲートの電位はその中間電位と
なる。

【００４３】これにより、デッドタイムにおいては、第
１の整流トランジスタ２６と第２の整流トランジスタ２
７の両方がオン状態となるので、従来のスイッチング電
源装置のようにデッドタイムにおいて第１の整流トラン
ジスタ２６や第２の整流トランジスタ２７が有するボデ
ィーダイオードにインダクタ電流が流れることはない。
より詳細には、図４においてハッチングが施されている
部分が、従来のスイッチング電源装置ではボディーダイ
オードに流れていた電流であり、これが本実施態様にか
かるスイッチング電源装置２０では第１の整流トランジ
スタ２６及び第２の整流トランジスタ２７に流れている
ことが分かる。

【００４４】また、時刻ｔ１において第１の補助スイッ
チ３１がオフされた後は、２次制御回路３４による制御
のもと第３の補助スイッチ３３が所定の期間だけオンさ
れる。これによって第２の整流トランジスタ２７のゲー
ト−ソース間が短絡されるので、第２の整流トランジス
タ２７は完全にオフ状態となる。同様に、時刻ｔ３にお
いて第１の補助スイッチ３１がオフされた後は、２次制
御回路３４による制御のもと第２の補助スイッチ３２が
所定の期間だけオンされる。これによって第１の整流ト
ランジスタ２６のゲート−ソース間が短絡されるので、
第１の整流トランジスタ２６は完全にオフ状態となる。

【００４５】以上の動作により、第１の入力スイッチ２
１がオンしている期間においては、平滑インダクタ２８
を流れるインダクタ電流は、平滑インダクタ２８、負
荷、第２の整流トランジスタ２７及びトランス２５の第
２の２次巻線Ｎ３からなる第１のループを循環し、第２
の入力スイッチ２２がオンしている期間においては、平
滑インダクタ２８、負荷、第１の整流トランジスタ２６
及びトランス２５の第１の２次巻線Ｎ２からなる第２の
ループを循環する。そして、デッドタイムにおいては、
これら第１のループ及び第２のループの両方に電流が流
れることになる。

【００４６】このように、本実施態様によるスイッチン
グ電源装置２０においては、デッドタイムにおいて第１
の補助スイッチ３１をオンさせることにより第１の整流
トランジスタ２６のゲートと第２の整流トランジスタ２
７のゲートを短絡しているので、デッドタイムにおいて
これら第１の整流トランジスタ２６及び第２の整流トラ
ンジスタ２７の両方をオン状態とすることができ、ボデ
ィーダイオードにインダクタ電流が流れるのを防止する
ことができる。

【００４７】しかも、第１の補助スイッチ３１がオンす
ることにより、第１の整流トランジスタ２６のゲート及
び第２の整流トランジスタ２７のゲートの一方に蓄積さ
れている電荷が他方のゲートに供給されるので、ゲート
容量を充放電することによる損失を低減することができ
る。

【００４８】さらに、デッドタイムの経過後は、第２の
補助スイッチ３２又は第３の補助スイッチ３３がオンす
ることにより、第１の整流トランジスタ２６又は第２の
整流トランジスタ２７のゲート−ソース間が短絡される
ので、第１の整流トランジスタ２６又は第２の整流トラ
ンジスタ２７がオフすべき期間においてこれらを確実に
オフすることができる。

【００４９】次に、本発明の好ましい他の実施態様につ
いて説明する。

【００５０】図５は、本発明の好ましい他の実施態様に
かかるスイッチング電源装置４０の回路図である。

【００５１】図５に示されるように、本実施態様にかか
るスイッチング電源装置４０は、上記実施態様にかかる
スイッチング電源装置２０において備えられていた第１
の補助スイッチ３１が削除されている代わりに、第１の
整流トランジスタ２６のゲートと平滑インダクタ２８の
一端との間に設けられた第４の補助スイッチ４１と、第
２の整流トランジスタ２７のゲートと平滑インダクタ２
８の一端との間に設けられた第５の補助スイッチ４２と
が設けられている。これら第４の補助スイッチ４１及び
第５の補助スイッチ４２のオン／オフ制御は、２次制御
回路３４によって行われる。

【００５２】次に、本実施態様にかかるスイッチング電
源装置４０の動作について説明する。

【００５３】図６は、本実施態様にかかるスイッチング
電源装置４０の動作波形図である。図６において、Ｓ４
１及びＳ４２は、それぞれ第４の補助スイッチ４１及び
第５の補助スイッチ４２のオン／オフを制御する信号で
あり、ハイレベルであれば対応するスイッチはオン状態
となり、ローレベルであれば対応するスイッチはオフ状
態となる。その他は、図３と同様である。

【００５４】図６に示されるように、本実施態様におい
ても、第１の入力スイッチ２１及び第２の入力スイッチ
２２は、１次制御回路３０による制御のもと交互にオン
されるが、オン状態となる入力スイッチが第１の入力ス
イッチ２１から第２の入力スイッチ２２に切り替わる際
及び第２の入力スイッチ２２から第１の入力スイッチ２
１に切り替わる際に、第１の入力スイッチ２１及び第２
の入力スイッチ２２の両方がオフとなるデッドタイムが
挿入されている。

【００５５】２次制御回路３４は、第１の入力スイッチ
２１がオフしてから第２の入力スイッチ２２がオフする
までの期間において第１の整流トランジスタ２６のゲー
トにハイレベルの信号を供給し、第２の入力スイッチ２
２がオフしてから第１の入力スイッチ２１がオフするま
での期間において第２の整流トランジスタ２７のゲート
にハイレベルの信号を供給する。これにより、第１の入
力スイッチ２１がオフしてから第２の入力スイッチ２２
がオフするまでの期間においては第１の整流トランジス
タ２６のゲートはハイレベルとなって第１の整流トラン
ジスタ２６はオン状態となり、第２の入力スイッチ２２
がオフしてから第１の入力スイッチ２１がオフするまで
の期間においては第２の整流トランジスタ２７のゲート
はハイレベルとなって第２の整流トランジスタ２７はオ
ン状態となる。

【００５６】２次制御回路３４は、さらに、オン状態と
なる入力スイッチが第１の入力スイッチ２１から第２の
入力スイッチ２２に切り替わる際のデッドタイムにおい
て第５の補助スイッチ４２をオン状態とし、オン状態と
なる入力スイッチが第２の入力スイッチ２２から第１の
入力スイッチ２１に切り替わる際のデッドタイムにおい
て第４の補助スイッチ４１をオン状態とする。これによ
り、オン状態となる入力スイッチが第１の入力スイッチ
２１から第２の入力スイッチ２２に切り替わる際のデッ
ドタイムにおいて、第２の整流トランジスタ２７のゲー
トが平滑インダクタ２８の一端に接続され、オン状態と
なる入力スイッチが第２の入力スイッチ２２から第１の
入力スイッチ２１に切り替わる際のデッドタイムにおい
て、第１の整流トランジスタ２６のゲートが平滑インダ
クタ２８の一端に接続されることになる。

【００５７】具体的には、第１の入力スイッチ２１がオ
フするタイミングを時刻ｔ１０とし、第２の入力スイッ
チ２２がオンするタイミングを時刻ｔ１１とした場合、
時刻ｔ１０〜時刻ｔ１１（デッドタイム）において第５
の補助スイッチ４２がオン状態となる。この場合、時刻
ｔ１０以前においては、第２の整流トランジスタ２７の
ゲートはハイレベルとなっていることから、第５の補助
スイッチ４２がオンすると、第２の整流トランジスタ２
７のゲートに蓄えられている電荷は出力へ回生され、第
２の整流トランジスタ２７のゲート−ソース間電圧は徐
々に低下する。本実施態様においては、第２の整流トラ
ンジスタ２７のゲートに蓄えられている電荷を十分に出
力へ回生させるため、デッドタイム以上の期間に亘って
第５の補助スイッチ４２をオンさせている。図７に、時
刻ｔ１０及びｔ１１付近におけるスイッチング電源装置
４０の動作をより詳細に示す。

【００５８】同様に、第２の入力スイッチ２２がオフす
るタイミングを時刻ｔ１２とし、第１の入力スイッチ２
１がオンするタイミングを時刻ｔ１３とした場合、時刻
ｔ１２〜時刻ｔ１３（デッドタイム）において第４の補
助スイッチ４１がオン状態となる。この場合、時刻ｔ１
２以前においては、第１の整流トランジスタ２６のゲー
トはハイレベルとなっていることから、第４の補助スイ
ッチ４１がオンすると、第１の整流トランジスタ２６の
ゲートに蓄えられている電荷は出力へ回生され、第１の
整流トランジスタ２６のゲート−ソース間電圧は徐々に
低下する。本実施態様においては、第１の整流トランジ
スタ２６のゲートに蓄えられている電荷を十分に出力へ
回生させるため、デッドタイム以上の期間に亘って第４
の補助スイッチ４１をオンさせている。

【００５９】これにより、デッドタイムにおいては、第
１の整流トランジスタ２６と第２の整流トランジスタ２
７の両方がオン状態となるので、上記実施態様と同様
に、デッドタイムにおいて第１の整流トランジスタ２６
や第２の整流トランジスタ２７が有するボディーダイオ
ードにインダクタ電流が流れることはない。より詳細に
は、図７においてハッチングが施されている部分が、従
来のスイッチング電源装置ではボディーダイオードに流
れていた電流であり、これが本実施態様にかかるスイッ
チング電源装置４０では第１の整流トランジスタ２６及
び第２の整流トランジスタ２７に流れていることが分か
る。

【００６０】また、第５の補助スイッチ４２がオフされ
た後は、２次制御回路３４による制御のもと第３の補助
スイッチ３３が所定の期間だけオンされる。これによっ
て第２の整流トランジスタ２７のゲート−ソース間が短
絡されるので、第２の整流トランジスタ２７は完全にオ
フ状態となる。同様に、第４の補助スイッチ４１がオフ
された後は、２次制御回路３４による制御のもと第２の
補助スイッチ３２が所定の期間だけオンされる。これに
よって第１の整流トランジスタ２６のゲート−ソース間
が短絡されるので、第１の整流トランジスタ２６は完全
にオフ状態となる。

【００６１】このように、本実施態様によるスイッチン
グ電源装置４０においては、オン状態となる入力スイッ
チが第１の入力スイッチ２１から第２の入力スイッチ２
２に切り替わる際のデッドタイムにおいて第１の整流ト
ランジスタ２６をオンさせるとともに第５の補助スイッ
チ４２をオンさせることによって第２の整流トランジス
タ２７のゲート−ソース間電圧を徐々に低下させ、第２
の入力スイッチ２２から第１の入力スイッチ２１に切り
替わる際のデッドタイムにおいて第２の整流トランジス
タ２７をオンさせるとともに第４の補助スイッチ４１を
オンさせることによって第１の整流トランジスタ２６の
ゲート−ソース間電圧を徐々に低下させているので、デ
ッドタイムにおいてこれら第１の整流トランジスタ２６
及び第２の整流トランジスタ２７の両方をオン状態とす
ることができ、ボディーダイオードにインダクタ電流が
流れるのを防止することができる。

【００６２】しかも、デッドタイムにおいて第４の補助
スイッチ４１又は第５の補助スイッチ４２をオンさせる
ことにより、第１の整流トランジスタ２６又は第２の整
流トランジスタ２７のゲートに蓄えられている電荷は出
力へ回生されるので、ゲート容量を充放電することによ
る損失を低減することができる。

【００６３】さらに、デッドタイムの経過後は、第２の
補助スイッチ３２又は第３の補助スイッチ３３がオンす
ることにより、第１の整流トランジスタ２６又は第２の
整流トランジスタ２７のゲート−ソース間が短絡される
ので、第１の整流トランジスタ２６又は第２の整流トラ
ンジスタ２７がオフすべき期間においてこれらを確実に
オフすることができる。

【００６４】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。

【００６５】例えば、上記実施態様にかかるスイッチン
グ電源装置２０においては、デッドタイムの全期間に亘
って第１の補助スイッチ３１をオンさせているが、この
ようにデッドタイムの全期間に亘って第１の補助スイッ
チ３１をオンさせることは必須でなく、少なくともデッ
ドタイムの初期において第１の補助スイッチ３１をオン
させればよい。

【００６６】また、上記実施態様にかかるスイッチング
電源装置４０においては、デッドタイム以上の期間に亘
って第４の補助スイッチ４１又は第５の補助スイッチ４
２をオンさせているが、このようにデッドタイム以上の
期間に亘って第４の補助スイッチ４１又は第５の補助ス
イッチ４２をオンさせることは必須でなく、少なくとも
デッドタイムの初期において第４の補助スイッチ４１又
は第５の補助スイッチ４２をオンさせればよい。但し、
第１の整流トランジスタ２６又は第２の整流トランジス
タ２７のゲートに蓄えられた電荷が、第４の補助スイッ
チ４１又は第５の補助スイッチ４２を介して出力に放出
される速度は出力電流に依存するので、かかる電荷が十
分に放出可能な期間に亘って第４の補助スイッチ４１又
は第５の補助スイッチ４２をオンさせることが好まし
い。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
変換効率が改良されたスイッチング電源装置が提供され
る。

【図面の簡単な説明】

【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置２０の回路図である。

【図２】第１及び第２の整流トランジスタ２６、２７を
構成するＭＯＳＦＥＴの等価回路である。

【図３】本発明の好ましい実施態様にかかるスイッチン
グ電源装置２０の動作波形図である。

【図４】図３に示される動作波形図を拡大した図であ
る。

【図５】本発明の好ましい他の実施態様にかかるスイッ
チング電源装置４０の回路図である。

【図６】本発明の好ましい他の実施態様にかかるスイッ
チング電源装置４０の動作波形図である。

【図７】図６に示される動作波形図を拡大した図であ
る。

【図８】従来の同期整流型のスイッチング電源装置の回
路図である。

【符号の説明】

１０，３０ １次制御回路 ２０，４０ スイッチング電源装置 ２１ 第１の入力スイッチ ２２ 第２の入力スイッチ ２３ 第１の入力コンデンサ ２４ 第２の入力コンデンサ ２５ トランス ２６ 第１の整流トランジスタ ２７ 第２の整流トランジスタ ２８ 平滑インダクタ ２９ 平滑コンデンサ ３１ 第１の補助スイッチ ３２ 第２の補助スイッチ ３３ 第３の補助スイッチ ３４ ２次制御回路 ４１ 第４の補助スイッチ ４２ 第５の補助スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 克彦 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5H006 CA02 CB05 CB07 DB03 FA02 5H730 AA20 BB27 DD04 DD41 EE03 EE13 FG01

Claims (14)

【特許請求の範囲】
1. 【請求項１】 トランスと、スイッチング動作により前
   記トランスの１次巻線を励磁する入力スイッチング回路
   と、前記トランスの２次巻線に直列に接続された整流ト
   ランジスタと、前記トランスの前記２次巻線に直列に接
   続された平滑インダクタと、前記トランスの前記２次巻
   線に並列に接続された平滑コンデンサと、前記入力スイ
   ッチング回路の前記スイッチング動作に同期して前記整
   流トランジスタをオンさせる手段と、前記整流トランジ
   スタのゲート−ソース間を短絡することにより前記整流
   トランジスタをオフさせる手段とを備えるスイッチング
   電源装置。
2. 【請求項２】 前記入力スイッチング回路がハーフブリ
   ッジ回路からなることを特徴とする請求項１に記載のス
   イッチング電源装置。
3. 【請求項３】 前記入力スイッチング回路の前記スイッ
   チング動作にデッドタイムが設けられていることを特徴
   とする請求項２に記載のスイッチング電源装置。
4. 【請求項４】 前記オフさせる手段が、前記デッドタイ
   ムの後に前記整流トランジスタの前記ゲート−ソース間
   を短絡することを特徴とする請求項３に記載のスイッチ
   ング電源装置。
5. 【請求項５】 前記トランスの前記２次巻線が、互いに
   一端が接続された第１及び第２の部分を含み、前記整流
   トランジスタが、前記２次巻線の前記第１の部分の他端
   に接続された第１の整流トランジスタ及び前記２次巻線
   の前記第２の部分の他端に接続された第２の整流トラン
   ジスタを含み、前記平滑インダクタが、前記２次巻線の
   前記第１の部分の前記一端と前記第２の部分の前記一端
   の節点に接続されていることを特徴とする請求項１乃至
   ４に記載のスイッチング電源装置。
6. 【請求項６】 前記第１の整流トランジスタのゲートと
   前記第２の整流トランジスタのゲートを短絡する手段を
   さらに備えることを特徴とする請求項５に記載のスイッ
   チング電源装置。
7. 【請求項７】 前記第１の整流トランジスタのゲートと
   前記節点を短絡する手段と、前記第２の整流トランジス
   タのゲートと前記節点を短絡する手段とをさらに備える
   ことを特徴とする請求項５に記載のスイッチング電源装
   置。
8. 【請求項８】 １次巻線、第１の２次巻線及び第２の２
   次巻線を有するトランスと、前記１次巻線に接続された
   ハーフブリッジ回路と、平滑コンデンサと、前記第１の
   ２次巻線の一端及び前記第２の２次巻線の一端の共通節
   点と前記平滑コンデンサの一端との間に接続された平滑
   インダクタと、前記第１の２次巻線の他端と前記平滑コ
   ンデンサの他端との間に接続された第１の整流トランジ
   スタと、前記第２の２次巻線の他端と前記平滑コンデン
   サの他端との間に接続された第２の整流トランジスタ
   と、前記第１の整流トランジスタのゲートと前記第２の
   整流トランジスタのゲートとを短絡する第１の補助スイ
   ッチとを備えるスイッチング電源装置。
9. 【請求項９】 前記第１の補助スイッチが、前記ハーフ
   ブリッジ回路のデッドタイム期間の少なくとも一部にお
   いてオンすることを特徴とする請求項８に記載のスイッ
   チング電源装置。
10. 【請求項１０】 前記第１の整流トランジスタのゲート
    −ソース間を短絡する第２の補助スイッチと、前記第２
    の整流トランジスタのゲート−ソース間を短絡する第３
    の補助スイッチとをさらに備えることを特徴とする請求
    項９に記載のスイッチング電源装置。
11. 【請求項１１】 前記第２の補助スイッチは、前記第１
    の補助スイッチがオフした後、前記トランスの前記１次
    巻線に第１の方向に電流が流れている期間の少なくとも
    一部においてオンし、前記第３の補助スイッチは、前記
    第１の補助スイッチがオフした後、前記トランスの前記
    １次巻線に第２の方向に電流が流れている期間の少なく
    とも一部においてオンすることを特徴とする請求項１０
    に記載のスイッチング電源装置。
12. 【請求項１２】 １次巻線、第１の２次巻線及び第２の
    ２次巻線を有するトランスと、前記１次巻線に接続され
    たハーフブリッジ回路と、平滑コンデンサと、前記第１
    の２次巻線の一端及び前記第２の２次巻線の一端の共通
    節点と前記平滑コンデンサの一端との間に接続された平
    滑インダクタと、前記第１の２次巻線の他端と前記平滑
    コンデンサの他端との間に接続された第１の整流トラン
    ジスタと、前記第２の２次巻線の他端と前記平滑コンデ
    ンサの他端との間に接続された第２の整流トランジスタ
    と、前記第１の整流トランジスタのゲートと前記共通節
    点を短絡する第１の補助スイッチと、前記第２の整流ト
    ランジスタのゲートと前記共通節点を短絡する第２の補
    助スイッチと、前記第１の整流トランジスタのゲート−
    ソース間を短絡する第３の補助スイッチと、前記第２の
    整流トランジスタのゲート−ソース間を短絡する第４の
    補助スイッチとを備えるスイッチング電源装置。
13. 【請求項１３】 前記第１の補助スイッチは、前記トラ
    ンスの前記１次巻線に第１の方向に電流が流れている期
    間と前記トランスの前記１次巻線に第２の方向に電流が
    流れている期間との間のデッドタイムの少なくとも一部
    においてオンし、前記第２の補助スイッチは、前記トラ
    ンスの前記１次巻線に前記第２の方向に電流が流れてい
    る期間と前記トランスの前記１次巻線に前記第１の方向
    に電流が流れている期間との間のデッドタイムの少なく
    とも一部においてオンすることを特徴とする請求項１２
    に記載のスイッチング電源装置。
14. 【請求項１４】 前記第３の補助スイッチは、前記第１
    の補助スイッチがオフした後、前記トランスの前記１次
    巻線に前記第２の方向に電流が流れている期間の少なく
    とも一部においてオンし、前記第４の補助スイッチは、
    前記第２の補助スイッチがオフした後、前記トランスの
    前記１次巻線に前記第１の方向に電流が流れている期間
    の少なくとも一部においてオンすることを特徴とする請
    求項１３に記載のスイッチング電源装置。