JP2002261283A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002261283A
JP2002261283A JP2001052434A JP2001052434A JP2002261283A JP 2002261283 A JP2002261283 A JP 2002261283A JP 2001052434 A JP2001052434 A JP 2001052434A JP 2001052434 A JP2001052434 A JP 2001052434A JP 2002261283 A JP2002261283 A JP 2002261283A
Authority
JP
Japan
Prior art keywords
insulating film
field plate
interlayer insulating
eqr
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001052434A
Other languages
English (en)
Inventor
Haruo Kawakita
晴夫 川北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001052434A priority Critical patent/JP2002261283A/ja
Publication of JP2002261283A publication Critical patent/JP2002261283A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 コストおよび部品点数が増大することなく、
高電圧ノイズに対する耐久性が高い半導体装置を提供す
る。 【解決手段】 チップ本体１０のＮ＋型半導体領域１３
１に接続されている等電位リング（ＥＱＲ）２１のチッ
プ本体１０内周側の端部は、チップ本体１０の内周側ま
で延伸して形成されている。ＥＱＲ２１の端部は、層間
絶縁膜２５を挿んでフィールドプレート２２と重ねられ
ている。そのため、導電体であるＥＱＲ２１とフィール
ドプレート２２との間に絶縁体である層間絶縁膜２５が
挿入された状態となり、層間絶縁膜２５は誘電体として
機能する。その結果、ＥＱＲ２１、層間絶縁膜２５およ
びフィールドプレート２２からコンデンサが形成され
る。これにより、ＩＧＢＴ１のソース電極２３とドレイ
ン電極１１との間の等価な位置にコンデンサが挿入され
た状態となり、ＩＧＢＴ１の外部にコンデンサを設ける
必要がない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
る。
【０００２】
【従来の技術】従来より、図２に示すように絶縁ゲート
型のバイポーラトランジスタ（以下、絶縁ゲート型バイ
ポーラトランジスタを「ＩＧＢＴ」という。）１００が
公知である。図２に示すようなＩＧＢＴ１００では、半
導体のチップ本体１０１の周縁部に設置されている等電
位リング（以下、等電位リングを「ＥＱＲ」という。）
１０２とドレイン電極１０３とをチップ本体１０１の外
部でワイヤ１１０により電気的に接続している。これに
より、ＥＱＲ１０２とドリフト層１０４とを電気的に導
通している。図２に示すようなＩＧＢＴ１００は、近年
例えばエンジンに用いられる点火コイルのドライブ用あ
るいは放電点灯装置（バラスト）のＨブリッジ用など比
較的高電圧の用途で市場が拡大している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ように比較的高電圧な用途では、高電圧を発生し各部材
に放電を発生させるという機能上、ドレイン電極１０３
に定格を超える高周波の高電圧ノイズが印加されること
がある。ドレイン電極１０３に定格を超える高周波およ
び高電圧のノイズが印加された場合、耐ノイズ性能を確
保するための設計が不十分であると、ＩＧＢＴ１００の
破壊を招くおそれがある。
【０００４】そのため、例えば上述のバラストにおいて
は、ドレイン電極１０３とソース電極１０５との間の等
価な位置にコンデンサ１０６を挿入し、発生する高電圧
のノイズを低減する方法が採用されている。しかし、コ
ンデンサ１０６を挿入する場合、ＩＧＢＴ１のコストの
上昇、部品点数の増加ならびに製品の大型化を招くとい
う問題がある。そこで、本発明の目的は、コストおよび
部品点数が増大することなく、高電圧ノイズに対する耐
久性が高い半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置によると、ＥＱＲはチップ本体の内周側へ延
伸して形成されている。延伸して形成されているＥＱＲ
は、層間絶縁膜を挿んでフィールドプレートと重ねられ
ている。すなわち、ＥＱＲとフィールドプレートとの間
には絶縁体である層間絶縁膜が挿入されている。そのた
め、層間絶縁膜は誘電体として機能し、ＥＱＲ、層間絶
縁膜およびフィールドプレートによりコンデンサが形成
される。その結果、高電圧ノイズに対する耐久性を向上
するために別にコンデンサを接続する必要がない。した
がって、部品点数およびコストが増大することなく、高
電圧ノイズに対する耐久性を高めることができる。
【０００６】本発明の請求項２記載の半導体装置による
と、ＥＱＲはチップ本体の内周側へ延伸して形成されて
いる。延伸して形成されているＥＱＲは、層間絶縁膜を
挿んでフィールドプレートと重ねられている。すなわ
ち、ＥＱＲとフィールドプレートとの間には絶縁体であ
る層間絶縁膜が挿入されている。そのため、層間絶縁膜
は誘電体として機能し、ＥＱＲ、層間絶縁膜およびフィ
ールドプレートによりコンデンサが形成される。また、
ＥＱＲとソース電極との間にそれらを被覆する被覆部材
が充填されている。これにより、ＥＱＲとソース電極と
の間には、絶縁体である被覆部材が挿入され、ＥＱＲ、
被覆部材およびソース電極によりコンデンサが形成され
る。その結果、高電圧ノイズに対する耐久性を向上する
ために別にコンデンサを接続する必要がない。したがっ
て、部品点数およびコストが増大することなく、高電圧
ノイズに対する耐久性を高めることができる。
【０００７】
【発明の実施の形態】本発明の実施の形態を示す一実施
例を図面に基づいて説明する。図１は本発明の一実施例
による半導体装置としてのＩＧＢＴ１を示している。図
１に示すように本実施例のＩＧＢＴ１は、ヒートシンク
４０に搭載されている。ＩＧＢＴ１は、ヒートシンク４
０に搭載されるチップ本体１０を備えている。チップ本
体１０は、ドレイン電極１１、Ｐ+型半導体層１２およ
びドリフト層１３を有している。ドレイン電極１１はヒ
ートシンク４０に接しており、ドレイン電極１１の反ヒ
ートシンク側にＰ+型半導体層１２が形成されている。
ドリフト層１３は、Ｐ+型半導体層１２の反ドレイン電
極側に形成されている。ドリフト層１３はＮ-型半導体
層により構成されており、このドリフト層１３内にＮ+
型半導体領域１３１およびＰ型半導体領域１３２が形成
されている。
【０００８】チップ本体１０の反ヒートシンク側には、
ＥＱＲ２１、フィールドプレート２２、ソース電極２
３、フィールド絶縁膜２４および層間絶縁膜２５が形成
されている。ＥＱＲ２１は、アルミニウムなどの導電性
の金属材料により形成され、チップ本体１０の周縁部１
０ａからチップ本体１０の内周方向へ延伸して形成され
ている。ＥＱＲ２１は、ドリフト層１３のＮ+型半導体
領域１３１に接続されている。ＥＱＲ２１とチップ本体
１０との間には、フィールド絶縁膜２４および層間絶縁
膜２５が形成されている。フィールドプレート２２は、
拡散部であるＰ型半導体領域１３２の外周側からチップ
本体１０の外周方向すなわち周縁部１０ａ方向へ延伸し
て形成されている。フィールドプレート２２は、Ｐ型半
導体領域１３２に接続され、その接続部以外の部分では
チップ本体１０との間にフィールド絶縁膜２４が形成さ
れている。ソース電極２３は、Ｐ型半導体領域１３２に
接続されている。ソース電極２３とフィールドプレート
２２との間には、層間絶縁膜２５が形成されている。
【０００９】フィールド絶縁膜２４および層間絶縁膜２
５は、それぞれチップ本体１０、ＥＱＲ２１、フィール
ドプレート２２およびソース電極２３などの導電部材間
を絶縁するために設けられている。フィールド絶縁膜２
４はチップ本体１０と他の導電部材間を絶縁し、層間絶
縁膜２５は各導電部材間を絶縁している。
【００１０】ＥＱＲ２１には、導電性のワイヤ部材３０
が接続されている。これにより、ＥＱＲ２１とドレイン
電極１１とが電気的に接続される。ワイヤ部材３０は例
えばアルミニウムなどの導電性の金属材料から形成され
ている。
【００１１】ＥＱＲ２１およびソース電極２３の反チッ
プ本体側には絶縁材料からなる被覆部材２６が形成され
ている。被覆部材２６は、ＥＱＲ２１およびソース電極
２３などＩＧＢＴ１の表面を保護するために形成されて
いる。また、被覆部材２６は、ＥＱＲ２１とソース電極
２３とが対向している部分にも充填されている。
【００１２】次に、上記のＩＧＢＴ１の回路構成につい
て説明する。ＥＱＲ２１は、フィールドプレート２２の
チップ本体１０外周側において層間絶縁膜２５を挿んで
フィールドプレート２２と重なるように延伸して形成さ
れている。すなわち、ＥＱＲ２１のチップ本体１０内周
側では、層間絶縁膜２５を挿んでＥＱＲ２１およびフィ
ールドプレート２２が形成されている。ＥＱＲ２１およ
びフィールドプレート２２は導電体であるのに対し、層
間絶縁膜２５は絶縁体であるため、層間絶縁膜２５は誘
電体として機能する。その結果、ＥＱＲ２１、層間絶縁
膜２５およびフィールドプレート２２によりコンデンサ
が形成される。これにより、ドレイン電極１１とソース
電極２３との間にコンデンサを挿入した状態となる。そ
のため、ＩＧＢＴ１の形成段階においてコンデンサが形
成される。
【００１３】また、ＥＱＲ２１とソース電極２３との間
には被覆部材２６が充填されている。ＥＱＲ２１および
ソース電極２３は導電体であるのに対し、被覆部材２６
は絶縁体であるため、被覆部材２６は誘電体として機能
する。その結果、ＥＱＲ２１、被覆部材２６およびソー
ス電極２３によりコンデンサが形成される。これによ
り、ＥＱＲ２１、層間絶縁膜２５およびフィールドプレ
ート２２からコンデンサが形成された場合と同様にコン
デンサを挿入した状態となる。
【００１４】以上説明したように、本実施例のＩＧＢＴ
１によると、ＥＱＲ２１が層間絶縁膜２５を挿んでフィ
ールドプレート２２と重なるように形成されている。そ
のため、ＥＱＲ２１、層間絶縁膜２５およびフィールド
プレート２２によりコンデンサが形成される。したがっ
て、ドレイン電極１１とソース電極２３との間にコンデ
ンサを挿入した状態と等価になり、高電圧ノイズに対す
る耐久性を向上することができる。また、ＥＱＲ２１、
層間絶縁膜２５およびフィールドプレート２２により形
成されるコンデンサは、チップ本体１０にフィールド絶
縁膜２４、フィールドプレート２２、層間絶縁膜２５、
ＥＱＲ２１およびソース電極２３を順に形成すると同時
に形成することができる。したがって、工数の増大およ
び部品点数の増加を防止することができ、ＩＧＢＴ１の
大型化を防止することができる。
【００１５】さらに、ＥＱＲ２１とソース電極２３との
間にそれらを保護するために形成される被覆部材２６を
充填することにより、ＥＱＲ２１、被覆部材２６および
ソース電極２３によってもコンデンサを形成することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＩＧＢＴを示す模式的
な断面図である。
【図２】従来の半導体装置を示す模式的な断面図であ
る。
【符号の説明】
１ ＩＧＢＴ（半導体装置） １０ チップ本体 １１ ドレイン電極 ２１ ＥＱＲ ２２ フィールドプレート ２３ ソース電極 ２４ フィールド絶縁膜 ２５ 層間絶縁膜 ２６ 被覆部材

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 チップ本体の周縁部に設置されている等
    電位リングとドレイン電極とが前記チップ本体の外部で
    電気的に接続されている絶縁ゲート型バイポーラトラン
    ジスタであって、 前記チップ本体に形成されている拡散部から前記チップ
    本体の外周方向へ延伸して形成されているフィールドプ
    レートと、 前記フィールドプレートを被覆する層間絶縁膜とを備
    え、 前記等電位リングは前記チップ本体の内周側へ延伸して
    形成され、前記層間絶縁膜を挿んで前記フィールドプレ
    ートと重ねられていることを特徴とする半導体装置。
  2. 【請求項２】 チップ本体の周縁部に設置されている等
    電位リングとドレイン電極とが前記チップ本体の外部で
    電気的に接続されている絶縁ゲート型バイポーラトラン
    ジスタであって、 前記チップ本体に形成されている拡散部から前記チップ
    本体の外周方向へ延伸して形成されているフィールドプ
    レートと、 前記フィールドプレートを被覆する層間絶縁膜と、 前記チップ本体に接続され、前記等電位リングのチップ
    本体内周側の端部と対向しているソース電極部と、 前記等電位リングおよび前記ソース電極部を被覆する絶
    縁材料からなる被覆部材とを備え、 前記等電位リングは前記チップ本体の内周側へ延伸して
    形成され、前記層間絶縁膜を挿んで前記フィールドプレ
    ートと重ねられ、前記等電位リングと前記ソース電極部
    との間には前記被覆部材が充填されていることを特徴と
    する半導体装置。
JP2001052434A 2001-02-27 2001-02-27 半導体装置 Pending JP2002261283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001052434A JP2002261283A (ja) 2001-02-27 2001-02-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001052434A JP2002261283A (ja) 2001-02-27 2001-02-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2002261283A true JP2002261283A (ja) 2002-09-13

Family

ID=18913069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001052434A Pending JP2002261283A (ja) 2001-02-27 2001-02-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2002261283A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994141B2 (en) 2009-04-06 2015-03-31 Mitsubishi Electric Corporation Semiconductor device and method for fabricating the same
US9196488B2 (en) 2013-04-08 2015-11-24 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US9349811B2 (en) 2011-12-26 2016-05-24 Mitsubishi Electric Corporation Field plate configuration of a semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994141B2 (en) 2009-04-06 2015-03-31 Mitsubishi Electric Corporation Semiconductor device and method for fabricating the same
US9741788B2 (en) 2009-04-06 2017-08-22 Mitsubishi Electric Corporation Semiconductor device and method for fabricating the same
US9349811B2 (en) 2011-12-26 2016-05-24 Mitsubishi Electric Corporation Field plate configuration of a semiconductor device
US9196488B2 (en) 2013-04-08 2015-11-24 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100535062B1 (ko) 고내압 반도체장치
JP2003224278A5 (ja)
KR100749230B1 (ko) 반도체 장치
JP2001168329A (ja) トレンチ型ｍｏｓ半導体装置
JP2003174169A (ja) 半導体装置
JP2001217419A (ja) 半導体装置
US6525383B1 (en) Power MOSFET
US6873012B2 (en) SOI component
US9048111B2 (en) Semiconductor device
JP2002261283A (ja) 半導体装置
JPH10163482A (ja) 絶縁分離型半導体装置
JP2008529307A (ja) エンドレスゲートトレンチを備える電力半導体素子
JP3328305B2 (ja) 高逆電圧用半導体デバイス
JP2019140152A (ja) 半導体装置
JP7002993B2 (ja) パワー半導体モジュール
JP2010062331A (ja) 電力用半導体装置
US20020167044A1 (en) Semiconductor component with an edge termination that is suitable for high voltage
JPH0846198A (ja) 半導体装置
JP2003115590A (ja) 半導体装置
JP3779278B2 (ja) 半導体装置およびその製造方法
JP7487411B2 (ja) 電気接点構成、パワー半導体モジュール、電気接点構成の製造方法、およびパワー半導体モジュールの製造方法
JPH0328836B2 (ja)
JP7139673B2 (ja) 半導体装置
JPH10125934A (ja) Ｓｉトランジスタ
JP2000164854A (ja) 半導体装置及びその製造方法