JP2002261191A - 絶縁樹脂シートおよび半導体装置の製造方法 - Google Patents
絶縁樹脂シートおよび半導体装置の製造方法Info
- Publication number
- JP2002261191A JP2002261191A JP2001060173A JP2001060173A JP2002261191A JP 2002261191 A JP2002261191 A JP 2002261191A JP 2001060173 A JP2001060173 A JP 2001060173A JP 2001060173 A JP2001060173 A JP 2001060173A JP 2002261191 A JP2002261191 A JP 2002261191A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- insulating resin
- resin sheet
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
ートを支持基板として採用し、この上に半導体素子を実
装し、全体をモールドした半導体装置が開発されてい
る。この場合、絶縁樹脂の両面に電極や配線がパターニ
ングされた絶縁樹脂シートとして用意される。よってこ
の絶縁樹脂シートの反りが顕著であると、作業性の低
下、パッケージの反り等の問題を発生させる。 【解決手段】 絶縁樹脂2の表面は、第1の導電膜3が
全面に形成されるか、またはパターニングされて形成さ
れる。しかし絶縁樹脂の裏面は、第1の導電膜3よりも
厚く形成された第2の導電膜4が形成される。この様
に、絶縁樹脂シート1の裏面には、厚く形成された第2
の導電膜4があるため、熱膨張係数の違いにより発生す
る反りを防止する事ができる。
Description
よび半導体装置の製造方法に関し、例えば、少なくとも
表面に電極が形成された絶縁樹脂シートの作業性を向上
し、この絶縁樹脂シートを支持基板として半導体素子を
封止する半導体装置の製造方法に関するものである。
・高密度実装機器への採用が進み、従来のICパッケー
ジとその実装概念が大きく変わろうとしている。例えば
特開2000−133678号公報に述べられている。
これは、絶縁樹脂シートの一例としてフレキシブルシー
トであるポリイミド樹脂シートを採用した半導体装置に
関する技術である。
0をインターポーザー基板として採用するものである。
尚、各図の上に示す図面は、平面図、下に示す図面は、
A−A線の断面図である。
の上には、接着剤を介して銅箔パターン51が貼り合わ
されて用意されている。この銅箔パターン51は、実装
される半導体素子がトランジスタ、ICにより、そのパ
ターンが異なるが、一般には、ボンディングパッド51
A、アイランド51Bが形成されている。また符号52
は、フレキシブルシート50の裏面から電極を取り出す
ための開口部であり、前記銅箔パターン51が露出して
いる。
ダイボンダーに搬送され、図15の如く、半導体素子5
3が実装される。その後、このフレキシブルシート50
は、ワイヤーボンダーに搬送され、ボンディングパッド
51Aと半導体素子53のパッドが金属細線54で電気
的に接続されている。
ト50の表面に封止樹脂55が設けられて封止される。
ここでは、ボンディングパッド51A、アイランド51
B、半導体素子53および金属細線54を被覆するよう
にトランスファーモールドされる。その後、図16Bに
示すように、半田や半田ボール等の接続手段56が設け
られ、半田リフロー炉を通過することで開口部52を介
してボンディングパッド51Aと融着した球状の半田5
6が形成される。しかもフレキシブルシート50には、
半導体素子53がマトリックス状に形成されるため、図
16の様にダイシングされ、個々に分離される。
ルシート50の両面に電極として51Aと51Dが形成
されているものである。このフレキシブルシート50
は、一般に、両面がパターニングされてメーカーから供
給されている。
えばダイボンター、ワイヤーボンダー、トランスファー
モールド装置、リフロー炉等に於いて、フレキシブルシ
ート50が搬送されて、ステージまたはテーブルと言わ
れる部分に装着されたものを図17に示す。
なる絶縁樹脂の厚みは50μm程度と薄く、また表面に
形成される銅箔パターン51の厚みも9〜35μmと薄
いため、図18に示すように反ったりして搬送性が非常
に悪く、また前述したステージやテーブルへの装着性が
悪い欠点があった。これは、絶縁樹脂自身が非常に薄い
ために依る反り、銅箔パターン51と絶縁樹脂との熱膨
張係数との差による反りが考えられる。特に堅い絶縁材
料が、図18に示すように反っていると、上からの加圧
で簡単に割れてしまう問題があった。
上から加圧されるため、ボンディングパッド51Aの周
辺を上に反らせる力が働き、ボンディングパッド51A
の接着性を悪化させることもあった。
脂材料自身にフレキシブル性が無かったり、熱伝導性を
高めるためにフィラーを混入すると、堅くなる。この状
態でワイヤーボンダーでボンディングするとボンディン
グ部分にクラックが入る場合がある。またトランスファ
ーモールドの際も、金型が当接する部分でクラックが入
る場合がある。これは図18に示すように反りがあると
より顕著に現れる。
は、裏面に電極が形成されないものであったが、図16
Cに示すように、フレキシブルシート50の裏面にも電
極51Dが形成される場合もある。この時、電極51D
が前記製造装置と当接したり、この製造装置間の搬送手
段の搬送面と当接するため、電極51Dの裏面に損傷が
発生する問題があった。この損傷が入ったままで電極と
して成るため、後に熱が加わったりすることにより電極
51D自身にクラックが入る問題もあった。
51Dが設けられると、トランスファーモールドの際、
ステージに面接触できない問題が発生する。この場合、
前述したようにフレキシブルシート50が堅い材料で成
ると、電極51Dが支点となり、電極51Dの周囲が下
方に加圧されるため、フレキシブルシート50にクラッ
クを発生させる問題があった。
みてなされ、第1に、表面に形成された第1の導電膜
と、裏面の実質全面に設けられ、前記第1の導電膜より
も厚く形成された第2の導電膜と、前記第1の導電膜と
前記第2の導電膜との間に設けられたシート状の絶縁樹
脂とから成る絶縁樹脂シートで解決するものである。
で被覆されていても、またパターニングされていても、
第2の導電膜が厚く形成されているため、絶縁樹脂シー
トとしてその反りに対して強くなり、搬送性を向上させ
ることができる。
下で、第2の導電膜は、70μm以上であり、前記絶縁
樹脂は、100μm以下であることで解決するものであ
る。
を薄くするため、できる限り薄いことが望まれる。しか
し第2の導電膜が、70μm以上と第1の導電膜よりも
厚く形成されるため、反りを防止できる。
またはエポキシ樹脂を主成分とすることで解決するもの
である。
グ加工領域の実質全面に設けられ、前記第2の導電膜
は、少なくとも下金型の封止領域に対応する全面に形成
されることで解決するものである。
ーが混入されて堅くなったものでも、両面が導電膜でカ
バーされている絶縁樹脂シートとなる。よってメーカー
から供給され、製造装置に実装されるまでの間で発生す
るクラックが抑止できる。
と電気的に接続するためにパターニングされ、前記第2
の導電膜は、少なくとも下金型の封止領域に対応する全
面に形成されることで解決するものである。
渡り導電膜が厚く形成されるため、チップのダイボンデ
ィング、ワイヤーボンダー、半導体素子の封止のための
支持基板として利用できる。しかも、絶縁樹脂材料自身
が柔らかい場合、ワイヤーボンダー時のエネルギーを金
属細線に伝えづらいが、裏面に導電膜が形成されるた
め、エネルギーの伝搬を向上できワイヤーボンディング
性を向上できる。
と、裏面の実質全面に設けられ、前記第1の導電膜より
も厚く形成された第2の導電膜と、前記第1の導電膜と
前記第2の導電膜との間に設けられたシート状の絶縁樹
脂とを有する絶縁樹脂シートを用意し、前記第1の導電
膜を第1の電極または/および第1の配線に加工し、前
記第1の電極または/および第1の配線と電気的に接続
した半導体素子を固着し、前記絶縁樹脂シートを封止金
型に搬送し、前記第2の導電膜を金型に当接して、前記
半導体素子を封止し、前記第2の導電膜をパターニング
し、前記第1の電極または/および第1の配線と電気的
に接続される第2の電極または/および第2の配線を形
成することで解決するものである。
ートのフラット性が維持でき、またトランスファーモー
ルド装置の下金型と面で接触できるため、局部的な加圧
が無くなりクラック発生を抑止することができる。同様
にワイヤーボンダー時に加わるエネルギーは、第2の導
電膜を採用することにより、金属細線につたわり易く成
る。
の導電膜が前記第1の電極または/および第1の配線に
加工された状態で用意されることで解決するものであ
る。
し、前記絶縁樹脂シートの搬送性を高め、製造工程で取
り扱い性を向上させた。
を薄くして、前記第2の電極または/および第2の配線
を形成することで解決するものである。
の電極または/および第2の配線をファインパターンと
することができる。しかも第2の導電膜の裏面をエッチ
ングしたり、研磨/研削することにより薄くできるた
め、各製造工程で受けた損傷の部分を取り除くことがで
きる。特に、研磨/研削工程で薄くした場合、この工程
での損傷が入る場合がある。この時は、再度ライトエッ
チングをすれば良い。
と、裏面の実質全面に形成された第2の導電膜とを有
し、間には絶縁樹脂が設けられた絶縁樹脂シートであ
り、前記第1の導電膜と前記第2の導電膜との間に設け
られた少なくとも一層の第3の配線または/および第3
の電極と、前記第3の配線または/第3の電極を絶縁す
る少なくとも2層の絶縁樹脂とを有し、前記第2の導電
膜が前記第1の導電膜よりも厚く形成されることで解決
するものである、請求項1〜請求項9に於いて、絶縁樹
脂シートは、表裏に電極が設けられているが、請求項1
0〜は、表裏電極の間にも電極や配線が設けられたもの
であり、一般には多層基板と言われるものである。
ているため、絶縁樹脂シートとしてその反りに対して強
くなり、搬送性を向上させることができる。
以下で、第2の導電膜は、70μm以上であり、前記絶
縁樹脂は、100μm以下であることで解決するもので
ある。
たはエポキシ樹脂を主成分とすることで解決するもので
ある。
ング加工領域の実質全面に設けられ、前記第2の導電膜
は、少なくとも下金型の封止領域に対応する部分に形成
されることで解決するものである。
子と電気的に接続するためにパターニングされ、前記第
2の導電膜は、少なくとも下金型の封止領域に対応する
部分に形成されることで解決するものである。
混入されることで解決するものである。
り、剛性が高まり、クラックが発生しやすくなる。しか
し両面に導電膜が形成されることでクラックが発生しに
くくなる。また裏面に第2の導電膜を厚く形成すれば、
絶縁樹脂シート自体のフラット性が高まり、クラックの
発生を防止できる。
と、裏面の実質全面に形成された第2の導電膜とを有
し、間には絶縁樹脂が設けられ、前記第1の導電膜と前
記第2の導電膜との間に設けられた少なくとも一層の第
3の配線または/および第3の電極と、前記第3の配線
または/および第3の電極を絶縁する少なくとも2層の
絶縁樹脂とを有し、前記第2の導電膜が前記第1の導電
膜よりも厚く形成された絶縁樹脂シートを用意し、前記
第1の導電膜を第1の電極または/および第1の配線に
加工すると共に、前記第1の電極または/および第1の
配線と前記第2の導電膜とを電気的に接続する接続部を
形成し、前記第1の電極または/および第1の配線と電
気的に接続した半導体素子を固着し、前記絶縁樹脂シー
トを封止金型に搬送し、前記第2の導電膜を金型に当接
して、前記半導体素子を封止し、前記第2の導電膜をパ
ターニングし、前記第1の電極または/および第1の配
線と電気的に接続される第2の電極または/および第2
の配線を形成することで解決するものである。
ートのフラット性が維持でき、またトランスファーモー
ルド装置の下金型と面で接触できるため、局部的な加圧
が無くなりクラック発生を抑止することができる。同様
にワイヤーボンダー時に加わるエネルギーは、第2の導
電膜を採用することにより、金属細線につたわり易く成
る。
1の導電膜が前記第1の電極または/および第1の配線
に加工された状態で用意することで解決するものであ
る。
し、前記絶縁樹脂シートの搬送性を高め、しかも絶縁樹
脂シートの平坦性を維持することにより、製造工程の簡
素化、歩留まり工場を可能とするものである。
膜を薄くして、前記第2の電極または/および第2の配
線を形成することで解決するものである。
実施の形態 まず絶縁樹脂シートについて、図1および図2を参照し
て説明する。両図とも、表と裏に導電膜が形成されたも
のである。
り、中間には絶縁樹脂2が設けられている。この絶縁樹
脂2の表には、第1の導電膜3が形成され、裏面には第
2の導電膜4が形成される。また第1の導電膜3は、絶
縁樹脂2の表面全域に形成されるものであり、後の工程
によって、点線で示したボンディングパッド5、アイラ
ンド6および開口部7が形成されるものである。
域に第1の導電膜3が形成され、裏面にも実質全域に第
2の導電膜4が形成されるものである。また絶縁樹脂2
の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分
子から成る絶縁材料で成る。また、第1の導電膜3およ
び第2の導電膜4は、好ましくは、Cuを主材料とする
もの、または公知のリードフレームの材料であり、メッ
キ法、蒸着法またはスパッタ法で絶縁樹脂2に被覆され
たり、圧延法やメッキ法により形成された金属箔が貼着
されても良い。貼着する際、糊を採用するため、全体の
厚みは増加する。
法で形成されても良い。以下に簡単にその製造方法を述
べる。まず平膜状の第1の導電膜の上に糊状のポリイミ
ドを塗布し、また平膜状の第2の導電膜の上にも糊状の
ポリイミドを塗布する。そして両者のポリイミドを半硬
化させた後に貼り合わせると絶縁樹脂シートができあが
る。
の全域でなくても良い。これを示すものが、図1Bであ
る。ここには3つのパターンが形成されている。左のパ
ターンは、パターン加工領域8Bと封止用の樹脂の注入
孔、つまりゲート9を示す。また中央のパターンは、上
金型と絶縁樹脂シート1との当接領域10を示す。ここ
で上金型は、第1の導電膜3と当接した方が、絶縁樹脂
3に欠陥やクラックを与えない。よって少なくともパタ
ーン加工領域または当接領域を含めた樹脂封止領域に第
1の導電膜3が形成されて、絶縁樹脂シート1として供
給されても良い。尚、樹脂封止領域8Aを右側のパター
ンで示した。尚、本実施例では、下金型と絶縁樹脂シー
ト1は、全域で面で接触している。よって第2の導電膜
4は、絶縁樹脂2にクラック等の欠陥が発生しないよう
に全面に形成される。しかし図1Bの右側のように、当
接領域を含めた樹脂封止領域に第2の導電膜4が形成さ
れて絶縁樹脂シート1として供給されても良い。
工程によりエッチングされ、図2の様なパターンが形成
され、素子の実装、電気的接続、封止工程を経て半導体
装置として完成する。尚、符号11は、ガイド孔であ
る。
態 図2は、全体が絶縁樹脂シート1であり、絶縁樹脂2の
裏面には、第1の実施の形態と同様に第2の導電膜4が
全面に形成されている。しかし第1の導電膜は、前もっ
てパターニングされ、ボンディングパッド5、アイラン
ド6、開口部7が形成され絶縁樹脂シート1として供給
されるものである。尚、ボンディングパッド5と第2の
導電膜4は、電気的に接続されている。
はエポキシ樹脂等の高分子から成る絶縁材料で成る。ま
た、第1の導電膜3および第2の導電膜4は、好ましく
は、Cuを主材料とするもの、または公知のリードフレ
ーム材等であり、メッキ法、蒸着法またはスパッタ法で
絶縁樹脂2に被覆されたり、圧延法やメッキ法により形
成された金属箔が貼着されても良い。貼着する際、糊を
採用するため、全体の厚みは増加する。
1Bに示す。ここには3つのパターンが形成されてい
る。左のパターンは、パターン加工領域8Aとゲート9
を示す。また中央のパターンは、上金型と絶縁樹脂シー
ト1との当接領域10、ボンディングパッド5、アイラ
ンド6を示す。つまり、第1の導電膜は、中央のパター
ンの様に、少なくとも第1の電極または/および第1の
配線がエッチングにより形成されていればよい。前述し
たように、上金型は、第1の導電膜3と当接した方が、
絶縁樹脂3に欠陥やクラックを与えない。よってこの当
接領域もパターニングされた方が良い。尚、第2の導電
膜は、第1の実施の形態と同様に、絶縁樹脂シート1の
全面に形成されるが、右側のパターンのように少なくと
も樹脂封止領域、または少なくとも当接領域10も含め
た領域に形成されても良い。この封止領域8は、ダイボ
ンディング、ワイヤーボンディング、トランスファーモ
ールド時に外力が加わるところであるため、少なくとも
この部分を含んだ領域に第2の導電膜4が形成されるこ
とが好ましい。
ーカーから供給され、素子の実装、電気的接続、封止工
程を経て半導体装置として完成する。
本発明の特徴とする所は、第2の導電膜4を第1の導電
膜3よりも厚く形成するところにある。
により、絶縁樹脂シート1の平坦性を維持でき、後の工
程の作業性を向上させ、絶縁樹脂2への欠陥、クラック
等の誘発を防止することができる。更には、第2の導電
膜4は、色々な工程を経るために傷が入ってしまう。し
かし厚い第2の導電膜4全面を薄くしてからパターニン
グするため、この傷を取り除くことができる。また平坦
性を維持しながら封止樹脂を硬化できるので、パケッジ
の裏面も平坦にでき、絶縁樹脂シート1の裏面に形成さ
れる電極もフラットに配置できる。よって、実装基板上
の電極と絶縁樹脂シート裏面の電極とを当接でき、半田
不良を防止することができる。更には、第2の導電膜4
を薄くしてからパターニングすると、再度エッチングを
減らせ、微細パターンが可能となる。
〜35μm程度が好ましい。これは、エッチングにより
第1のボンディングパッド5、アイランド6を形成する
からである。ここでは、ボンディングパッド5、アイラ
ンド6を示したが、ICのパッド数が多くなれば成るほ
どファインパターンで形成する必要がある。また複数の
半導体素子が平面的に実装される場合、半導体素子と受
動素子を組み合わせてハイブリッドICを構成する場合
等を考慮すると、アイランド、ボンディングパッド以外
に配線も必用となる。この一例を図10〜図13に符号
12で示した。つまり電極または配線等の少なくとも一
つが選択されて、導電パターンが形成される。よってこ
の導電パターンが密に成れば成るほど、ファインパター
ンが必用となる。しかしエッチングにおいて、絶縁樹脂
が完全に顔を出すまでフルエッチングすると、異方性で
も等方性でも横方向にサイドエッチングが進む。これ
は、膜厚が厚ければ厚いほど顕著であり、膜厚が薄けれ
ば薄いほどサイドエッチングが抑制されてファインパタ
ーンが可能となる。
リイミド樹脂、エポキシ樹脂等が好ましい。ペースト状
のものを塗ってシートとするキャスティング法の場合、
その膜厚は、10μm〜100μm程度である。またシ
ートとして形成する場合、市販のものは25μmが最小
の膜厚である。また熱伝導性が考慮され、中にフィラー
が混入されても良い。材料としては、ガラス、酸化S
i、酸化アルミニウム、窒化Al、Siカーバイド、窒
化ボロン等が考えられる。
200μm程度が良い。好ましくは、70〜125μm
程度が良い。この厚みであれば、第1の導電膜3が5〜
35μm程度であっても平坦性を維持できる。
導電膜3よりも厚く形成すれば、絶縁樹脂シート1の平
坦性が維持できる。
ワイヤーボンディング装置のテーブルおよびトランスフ
ァーモールド装置のステージに絶縁樹脂シートを配置し
た時にメリットを有する。
ンディングの時のメリットを述べる。例えばSiの半導
体素子の裏面には一般にはAuが被覆され、アイランド
6の表面に形成されたAuと固着される。この時、約4
00度Cに加熱されて加圧される。そしてチップ裏面と
アイランドのAuが融着すると同時にAuとSiの共晶
が形成される。この時、第2の導電膜4が薄いと、この
熱により反りが発生し、絶縁樹脂の表面に形成された電
極、アイランドまたは配線に亀裂が形成される可能性が
ある。しかし第2の導電膜4自身が厚いために、反りを
抑制でき、この亀裂も防止できる。また第2の導電膜4
が厚ければ、ヒートシンクとしての機能も高まる。つま
り絶縁樹脂2に加わる熱を第2の導電膜4が吸収するた
め、絶縁樹脂自体の劣化も防止でき、更にはダイボンデ
ィングのテーブルが金属等で成れば、外部にその熱を放
出することも可能となる。
ットについて述べる。一般にAu線のワイヤーボンディ
ングの際は、250度C〜300度Cに加熱される。こ
の時、第2の導電膜が薄いと、絶縁樹脂シート1が反
り、この状態でボンディングヘッドを介して絶縁樹脂シ
ートが加圧される。よって、亀裂の発生する可能性があ
る。これは、絶縁樹脂にフィラーが混入されると、材料
自体が堅くなり柔軟性を失うため、より顕著に現れる。
また樹脂は金属から比べると柔らかいので、AuやAl
のボンディングでは、加圧や超音波のエネルギーが伝わ
りづらい。しかし第2の導電膜4自体が厚く形成される
ことでこれらの問題を解決することができる。
ットを述べる。例えば図5の様に、絶縁樹脂で封止した
後、樹脂は冷却される。この時、絶縁樹脂と導電膜の熱
膨張係数の違いにより、収縮率に差が出て、半導体装置
全体が反る。しかし第2の導電膜4自体が厚く形成され
ることにより、完全に室温に戻るまで、パッケージ全体
の平坦性を維持することができる。特に、絶縁樹脂シー
ト1の裏面に形成される電極は、反りにより、同一平面
内に位置できなくなる。この状態で、実装基板に配置す
ると、実装基板上の電極と半導体装置裏面の電極に隙間
を発生し、半田不良等を発生する。本発明では、第2の
導電膜4が厚く形成されるため、これらの問題も防止で
きる。
やステージに当接されたり、搬送装置で擦られたりす
る。よってたくさんの傷が発生する。しかし第2の導電
膜4を電極として活用する場合、しかもファインパター
ンを形成する場合、第2の導電膜4全体を35μm以下
にエッチング、研磨または研削し、第2の導電膜4を薄
くする。特にエッチングの場合、この損傷を取り除くこ
とができる。また研磨、研削をすると、この工程により
傷が入るが、この後、ライトエッチングをすることによ
り取り除くことができる。
の導電膜よりも厚くすることにより、絶縁樹脂シートと
しての色々なメリットが生まれ、しかもこの絶縁樹脂シ
ートを採用した半導体装置に於いても優れた効果を発生
する。
たは図2に於いて、第1の導電膜3と第2の導電膜との
間に少なくとも一層の導電膜を設けても良い。一般的に
多層基板と言われているものである。この場合、絶縁樹
脂は、少なくとも2層となる。現在、4層、5層のメタ
ル配線が形成されたフレキシブルシートは、商品化され
ている。よってそのスルーホールの形成方法等は、省略
する。この場合でも、裏面に厚い導電膜を形成すること
により、前述したようなメリットが発生する。
方法を説明する第3の実施の形態図3〜図7、図8〜図
9に於いて、絶縁樹脂シート1を使った半導体装置の製
造方法を説明する。尚、(A)で示す図は、平面図であ
り、(B)で示す図は、A−A線に於ける断面図であ
る。
用意される。この絶縁樹脂シート1の裏面は、第2の導
電膜4が全面に形成され、表面には第1の導電膜3が全
面に形成されて用意される。
除かれたホトレジストを全面に形成する。そしてこのホ
トレジストを介して第1の導電膜3をエッチングする。
尚、第1の導電膜3、第2の導電膜4は、両者共にCu
を主材料とするものである。従ってエッチング液は、塩
化第2鉄または塩化第2銅である。尚、開口部の開口径
は、ホトリソグラフィーの解像度により変化するが、こ
こでは50μm程度である。またエッチングの際に、第
2の導電膜4は、接着性のシート等でカバーした方がよ
い。しかし第2の導電膜4自体が十分に厚く、エッチン
グ後にも、平坦性が維持できる膜厚であれば、シートで
カバーすることもない。
Ni、公知のリードフレーム材等でも良い。ただし、第
2の導電膜4は、樹脂封止し熱硬化するまで平坦性を維
持できる厚みであることが大切である。尚、作業性が考
慮され、絶縁樹脂シートの両側には、ガイド孔が設けら
れている。(以上図3を参照) 続いて、前記ホトレジストを取り除いた後、第1の導電
膜3をマスクにして、レーザーにより開口部7の真下の
絶縁樹脂2を取り除き、開口部7の底に第2の導電膜4
を露出させる。レーザーとしては、炭酸ガスレーザーが
好ましい。またレーザーで絶縁樹脂を蒸発させた後、開
口部の底部に残査がある場合は、過マンガン酸ソーダま
たは過硫酸アンモン等でウェットエッチングし、この残
査を取り除く。
と第1の導電膜3が電気的に導通するようにメッキを行
う。一般には、無電解メッキと電解メッキの両方を行
う。ここでは、無電解メッキにより約2μmのCuを少
なくとも開口部の全面に形成する。これにより第1の導
電膜3と第2の導電膜4が電気的に導通するため、再度
この導電膜3,4を電極にして電解メッキを行い、約2
0μmのCuをメッキする。これにより、開口部7は、
Cuで埋め込まれる。尚、商品名でエバラユージライト
というメッキ液を採用すると、開口部のみを選択的に埋
め込むことも可能である。またメッキ膜は、ここではC
uを採用したが、Au、Ag、Pd等を採用しても良
い。またマスクを使用して部分メッキをしても良い。図
4では、無電解メッキ膜と電解メッキ膜が一体で図示さ
れ、符号13で示されている。
れ、ボンディングパッド5、アイランド6には、Au、
Ag等の膜が形成される。
形成し、ボンディングパッド5、アイランド6および金
型当接領域10の上にホトレジストが残るようにパター
ニングする。尚、図12、図13に示すように配線12
が形成される場合は、この配線の上にもホトレジストが
形成される。そしてこのホトレジストをエッチングマス
クとして、第1の導電膜3をパターニングし、ボンディ
ングパッド5、アイランド6、当接領域10を形成す
る。
ンディング装置のテーブルに装着する。第2の導電膜4
は、膜厚が厚く形成されるため、テーブルと実質面で接
触される。ここでテーブルが約400度Cに成り、半導
体素子14とアイランド6が固着される。例えば、アイ
ランド6の表面にAuが形成され、半導体素子14の裏
面にAuが形成されるとこの温度で共晶結合が可能とな
る。またアイランド6の上にAgが形成される場合は、
一般的には半田等のロウ材が採用されて固着される。
Cの熱が加わるので、一般の絶縁樹脂シートでは、反り
が発生する事がある。この現象は、絶縁樹脂の劣化、ダ
イボンディング性の低下をもたらす。しかし第2の導電
膜4が厚いため、その反りを防止することが可能とな
る。また第2の導電膜が厚いため、ヒートシンクとして
作用し、絶縁樹脂の劣化も防止できる。尚、ここで、半
導体素子は、フェイスダウンで実装されても良い。この
場合、半導体素子の表面には、半田ボールやバンプが設
けられる。そして絶縁樹脂シート1の表面には、半田ボ
ールの位置に対応した部分に電極が設けられ、両者が固
着される。またアイランド6は、省略されるが、放熱用
の電極として、半導体素子と絶縁された状態で残してお
いても良い。
ーボンダーに移送され、ボンダーのテーブルに設置され
る。この時も、第2の導電膜4が厚いことで、テーブル
と絶縁樹脂シート1は、実質的に面で接触されることに
なる。金属細線15として、Auが採用される場合、2
50度C〜300度Cに加熱される。またAl線に依る
接続では、常温で超音波が加えられる。
発生が抑制されるので、ボンディング時の衝撃によるク
ラックを抑制することができる。またAu、Alの金属
細線15を採用する場合、ボンディングパッド5の表面
には、AuまたはAgが最表面に形成される。(以上図
4を参照) 続いて、絶縁樹脂シート1は、モールド装置へと搬送さ
れ、ステージに実装される。モールド方法としては、ト
ランスファーモールド、インジェクションモールド、塗
布、ディピング等でも可能である。しかし量産性を考慮
すると、トランスファーモールド、インジェクションモ
ールドが適している。この場合、図17に示すトランス
ファーモールド装置100に実装され、封止樹脂16が
熱で溶融されてモールドされる。図17に於いて、10
0Aが下金型、100Bが上金型、101が封止領域で
あり、キャビティと一般には言われている。また102
は、ガイド孔11を通過するガイドピンで、103がポ
ット、104がランナーである。
する下金型は、フラットであるため、絶縁樹脂シート1
は、フラットで当接される必要がある。つまりキャビテ
ィ101の中に高温の溶融した樹脂16が注入され、そ
の後室温にまで冷却されて硬化される。しかしモールド
体を金型から取り出した際、封止樹脂16の収縮は、完
全に終了していないのが一般的である。そのため、封止
樹脂16の収縮が完全に完了するまで、第2の導電膜4
によってパッケージの平坦性を維持している。
の裏面電極として加工され、この複数の電極が実質同一
面内に配置できることになる。(以上図5を参照) 続いて、絶縁樹脂シート1は、エッチング装置へ搬送さ
れ、まず第2の導電膜4全体が35μm以下に薄くなる
までエッチングされる。これにより、今まで、第2の導
電膜4に発生した傷は取り除かれる。尚、残った第2の
導電膜4の膜厚は、パターンの緻密度に左右される。
尚、研磨、研削により削っても良い。しかし、最後にこ
の工程で発生した傷を取り除くためにライトエッチング
を施した方が良い。また最近では、ウェハの平坦化を目
的としてCMP(Chemical Mechanical Polishing)が採
用されている。本願に於いてもこの方法が採用できる。
ーニングされる。これもホトレジストを採用したホトリ
ソグラフィで実現できる。ここでは、図6Aに示すよう
に、ボンディングパッド5に対応した位置に第2の電極
16Aが形成され、半田ボール形成位置には第2の電極
16Bが形成され、両者を一体でつなぐ配線12が設け
られる。例えば、BGA等で採用される再配線パターン
と同じものである。第2の導電膜4が薄く形成されるた
め、このパターンはファインで実現できる。
縁樹脂シート1の裏面には、例えば半田レジスト等の絶
縁性樹脂18が被覆され、第2の電極16Bの部分が開
口され、半田17が設けられる。尚、半田ボールを載置
し、溶融しても良い。
トリックス状に形成されているため、個々に分離され
る。方法としてはダイシング、カット等が考えられる。
(以上図6を参照) 図7は、図6の変形例である。ここでは、第2の導電膜
4は、全て取り除かれている。そして絶縁樹脂2から露
出しているメッキ膜13に半田ボール17が固着されて
いるものである。
をフェイスダウンで実装するものである。
の放熱用電極20または配線等が形成されるが、ここま
での工程は、図4までの説明と同じであるので省略をす
る。
された後、半導体素子14が実装される。半導体素子1
4のパッドには、半田ボールまたはバンプ等の接続手段
21が形成され、第1の電極19と電気的に接続され
る。尚、放熱用の電極20は、省略されても良い。(以
上図8を参照) 続いて、絶縁樹脂シート1は、トランスファーモールド
装置に移送され、封止樹脂16で封止される。尚、半導
体素子14と絶縁樹脂シート1との隙間が非常に狭く、
封止樹脂16が浸入しにくい場合は、粘度の小さいアン
ダーフィル22を間に浸透した後にモールドされてもよ
い。(以上図9を参照) その後は、図6や、図7で説明したように、第2の導電
膜4を薄くし、パターニングし、半田等を形成した後
に、半導体装置として個々に分離される。
した半導体装置について説明する。尚図10Aは、半導
体装置の平面図、図10Bは、A−A線の断面図、図1
0Cは、B−B線の断面図である。
に、本実施の形態も絶縁樹脂シートの裏面に形成される
第2の導電膜が厚く形成されて絶縁樹脂シートとして供
給され、これを支持基板として活用し、半導体素子14
の固着、アンダーフィルの充填、そして封止樹脂をトラ
ンスファーモールドして形成したものである。
上と多く、素子数も非常に多いICである。例えば図4
では、ボンディングパッド5を半導体素子の周りに形成
できている。しかし200ピン以上となると、ボンディ
ングパッドのサイズに限界があり、最小サイズにしても
ボンディングパッドがリング状に配置できないものがあ
る。
バンプが形成され、これらが絶縁樹脂の表面に形成され
た第1の電極と接続されるものである。
1のバンプと接続され、絶縁樹脂32の表面に沿って第
1の配線33を介して外側に延在され、第1の電極34
と接続される。そしてこの第1の電極34に設けられた
バイアホール35を介して絶縁樹脂の裏面に設けられた
第2の電極36と接続されている。
1のバンプと接続され、第1の電極37の裏面に形成さ
れたバイアホール35を介して絶縁樹脂32の裏面に形
成された第2の電極38と電気的に接続され、そこから
第2の配線39を介して内側に延在され、そこで第2の
電極40と電気的に接続されている。
3、39を活用し、絶縁樹脂32の裏面に形成される第
2の電極36、40を分散させている。つまりパッケー
ジの裏面に200以上の電極が分散されているわけであ
る。
に形成された厚い第2の導電膜の活用により、パッケー
ジの裏面がフラットに形成される。これは、この第1の
電極36、40を実質的に一平面内に配置することにな
る。よってこの半導体装置を実装基板に実装しても、実
装基板側に配置された電極と面で当接でき、接続不良を
なくすことができる。
いて図11を参照して本発明の絶縁樹脂シートを採用し
た半導体装置について説明する。尚図11Aは、半導体
装置の平面図、図11は、A−A線の断面図、図11C
は、B−B線の断面図である。
止樹脂41を省略したものである。どちらかといえば、
絶縁樹脂シートに半導体素子31を実装したら、上から
封止樹脂をポッテイングしたり、アンダーフィル材42
だけですましたものである。この場合、封止樹脂の硬化
の際に発生する樹脂収縮が無くなるため、全体の反りを
抑制できるものである。
の形態と同じであるので、これ以上の説明は、省略す
る。
いて図12を参照して本発明の絶縁樹脂シートを採用し
た半導体装置について説明する。尚図12Aは、半導体
装置の平面図、図12Bは、A−A線の断面図、図12
Cは、B−B線の断面図である。
とも2つ実装され、この複数の素子が第1の配線や第2
の配線を介して電気的に接続されるものである。
交差する部分が発生するため、点線で示した様に、絶縁
樹脂32の裏面に第2の配線43を設けてクロスオーバ
ーを実現したものである。
することにより、パッケージ裏面のフラット性を高める
と同時に、色々な製造工程への搬送性、取り扱い性を容
易にするものである。
を薄くしてから、第2の電極、第2の配線としてパター
ニングできる。つまり2層配線が実現できるため、この
ようなクロスオーバーが実現できるわけである。
第1の導電膜と第2の導電膜の間に更に銅箔パターンを
加えた、3層以上のパターンにより、更に複雑な回路を
実現できる。
実装されているが、半導体素子以外にチップ抵抗、チッ
プコンデンサ等の受動素子を実装することにより、いわ
ゆるハイブリッド回路が1パッケージで実現できるもの
である。
く異なる点がある。つまり平面的な実装面積が増大する
ことである。つまり本発明の一つのテーマでもあるパッ
ケージの反りが大きく問題となってくるわけである。し
かし第2の導電膜自体が厚く形成されれば、封止樹脂が
完全に収縮するまで第2の導電膜でその平坦性を維持で
きる。よって、パッケージの裏面に位置する第2の電極
が一平面内に配置されることになり、実装基板への実装
性が向上され、歩留まりの向上を実現できる。
いて図13を参照して本発明の絶縁樹脂シートを採用し
た半導体装置について説明する。尚図13Aは、半導体
装置の平面図、図13Bは、A−A線の断面図、図13
Cは、B−B線の断面図である。
止樹脂を省略したものである。どちらかといえば、支持
基板に半導体素子を実装したら、上から封止樹脂をポッ
テイングしたり、アンダーフィル材だけですましたもの
である。この場合、封止樹脂の硬化の際に発生する樹脂
収縮が無くなるため、全体の反りを抑制できるものであ
る。
の形態と同じであるので、これ以上の説明は、省略す
る。
く形成されているため、絶縁樹脂シートとして反りに対
して強くなり、搬送性を向上させることができる。
フィラーが混入されて堅くなったものでも、両面が導電
膜でカバーされている絶縁樹脂シートとなる。よってメ
ーカーから供給され、製造装置に実装されるまでの間で
発生するクラックが抑止できる。
に渡り導電膜が厚く形成されるため、チップのダイボン
ディング、ワイヤーボンダー、半導体素子の封止のため
の支持基板として利用できる。しかも、絶縁樹脂材料自
身が柔らかい場合、ワイヤーボンダー時のエネルギーを
金属細線に伝えづらいが、裏面に導電膜が形成されるた
め、エネルギーの伝搬を向上できワイヤーボンディング
性を向上できる。
り、第2の電極または/および第2の配線をファインパ
ターンとすることができる。しかも第2の導電膜の裏面
をエッチングしたり、研磨/研削することにより薄くで
きるため、各製造工程で受けた損傷の部分を取り除くこ
とができる。
と、剛性が高まり、クラックが発生しやすくなる。しか
し両面に導電膜が形成されることでクラックが発生しに
くくなる。また裏面に第2の導電膜を厚く形成すれば、
絶縁樹脂シート自体のフラット性が高まり、よりクラッ
クの発生を防止できる。
る。
る。
である。
である。
である。
である。
である。
である。
である。
である。
である。
である。
である。
ある。
Claims (19)
- 【請求項1】 表面に形成された第1の導電膜と、裏面
の実質全面に設けられ、前記第1の導電膜よりも厚く形
成された第2の導電膜と、前記第1の導電膜と前記第2
の導電膜との間に設けられたシート状の絶縁樹脂とを有
することを特徴とした絶縁樹脂シート。 - 【請求項2】 前記第1の導電膜は、35μm以下で、
第2の導電膜は、70μm以上であり、前記絶縁樹脂
は、100μm以下であることを特徴とした請求項1に
記載の絶縁樹脂シート。 - 【請求項3】 前記絶縁樹脂は、ポリイミド樹脂または
エポキシ樹脂を主成分とすることを特徴とした請求項2
に記載の絶縁樹脂シート。 - 【請求項4】 前記第1の導電膜は、パターニング加工
領域の実質全面に設けられ、前記第2の導電膜は、少な
くとも下金型の封止領域に対応する全面に形成されるこ
とを特徴とした請求項1〜請求項3のいずれかに記載の
絶縁樹脂シート。 - 【請求項5】 前記第1の導電膜は、半導体素子と電気
的に接続するためにパターニングされ、前記第2の導電
膜は、少なくとも下金型の封止領域に対応する全面に形
成されることを特徴とした請求項1〜請求項3のいずれ
かに記載の絶縁樹脂シート。 - 【請求項6】 表面に形成された第1の導電膜と、裏面
の実質全面に設けられ、前記第1の導電膜よりも厚く形
成された第2の導電膜と、前記第1の導電膜と前記第2
の導電膜との間に設けられたシート状の絶縁樹脂とを有
する絶縁樹脂シートを用意し、 前記第1の導電膜を第1の電極または/および第1の配
線に加工し、 前記第1の電極または/および第1の配線と電気的に接
続した半導体素子を固着し、 前記絶縁樹脂シートを封止金型に搬送し、前記第2の導
電膜を金型に当接して、前記半導体素子を封止し、 前記第2の導電膜をパターニングし、前記第1の電極ま
たは/および第1の配線と電気的に接続される第2の電
極または/および第2の配線を形成することを特徴とし
た半導体装置の製造方法。 - 【請求項7】 前記絶縁樹脂シートは、前記第1の導電
膜が前記第1の電極または/および第1の配線に加工さ
れた状態で用意されることを特徴とした請求項6に記載
の半導体装置の製造方法。 - 【請求項8】 第2の導電膜を70μm以上とし、前記
絶縁樹脂シートの搬送性を高めたことを特徴とする請求
項6または請求項8に記載の半導体装置の製造方法。 - 【請求項9】 前記封止の後、前記第2の導電膜を薄く
して、前記第2の電極または/および第2の配線を形成
することを特徴とした請求項6〜請求項8のいずれかに
記載の半導体装置の製造方法。 - 【請求項10】 表面に形成された第1の導電膜と、裏
面の実質全面に形成された第2の導電膜とを有し、間に
は絶縁樹脂が設けられた絶縁樹脂シートであり、 前記第1の導電膜と前記第2の導電膜との間に設けられ
た少なくとも一層の第3の配線または/および第3の電
極と、前記第3の配線または/第3の電極を絶縁する少
なくとも2層の絶縁樹脂とを有し、前記第2の導電膜が
前記第1の導電膜よりも厚く形成されることを特徴とし
た絶縁樹脂シート。 - 【請求項11】 前記第1の導電膜は、35μm以下
で、第2の導電膜は、70μm以上であり、前記絶縁樹
脂は、100μm以下であることを特徴とした請求項1
0に記載の絶縁樹脂シート。 - 【請求項12】 前記絶縁樹脂は、ポリイミド樹脂また
はエポキシ樹脂を主成分とすることを特徴とした請求項
11に記載の絶縁樹脂シート。 - 【請求項13】 前記第1の導電膜は、パターニング加
工領域の実質全面に設けられ、前記第2の導電膜は、少
なくとも下金型の封止領域に対応する部分に形成される
ことを特徴とした請求項10〜請求項12のいずれかに
記載の絶縁樹脂シート。 - 【請求項14】 前記第1の導電膜は、半導体素子と電
気的に接続するためにパターニングされ、前記第2の導
電膜は、少なくとも下金型の封止領域に対応する部分に
形成されることを特徴とした請求項10〜請求項12の
いずれかに記載の絶縁樹脂シート。 - 【請求項15】 前記絶縁樹脂には、フィラーが混入さ
れる請求項3または請求項12に記載の絶縁樹脂シー
ト。 - 【請求項16】 表面に形成された第1の導電膜と、裏
面の実質全面に形成された第2の導電膜とを有し、間に
は絶縁樹脂が設けられ、前記第1の導電膜と前記第2の
導電膜との間に設けられた少なくとも一層の第3の配線
または/および第3の電極と、前記第3の配線または/
および第3の電極を絶縁する少なくとも2層の絶縁樹脂
とを有し、前記第2の導電膜が前記第1の導電膜よりも
厚く形成された絶縁樹脂シートを用意し、 前記第1の導電膜を第1の電極または/および第1の配
線に加工すると共に、前記第1の電極または/および第
1の配線と前記第2の導電膜とを電気的に接続する接続
部を形成し、 前記第1の電極または/および第1の配線と電気的に接
続した半導体素子を固着し、 前記絶縁樹脂シートを封止金型に搬送し、前記第2の導
電膜を金型に当接して、前記半導体素子を封止し、 前記第2の導電膜をパターニングし、前記第1の電極ま
たは/および第1の配線と電気的に接続される第2の電
極または/および第2の配線を形成することを特徴とし
た半導体装置の製造方法。 - 【請求項17】 前記絶縁樹脂シートは、前記第1の導
電膜が前記第1の電極または/および第1の配線に加工
された状態で用意されることを特徴とした請求項16に
記載の半導体装置の製造方法。 - 【請求項18】 第2の導電膜を70μm以上とし、前
記絶縁樹脂シートの搬送性を高めたことを特徴とする請
求項16または請求項17に記載の半導体装置の製造方
法。 - 【請求項19】 前記封止の後、前記第2の導電膜を薄
くして、前記第2の電極または/および第2の配線を形
成することを特徴とした請求項16〜請求項18のいず
れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060173A JP3685724B2 (ja) | 2001-03-05 | 2001-03-05 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060173A JP3685724B2 (ja) | 2001-03-05 | 2001-03-05 | 回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004235834A Division JP2005005730A (ja) | 2004-08-13 | 2004-08-13 | 回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261191A true JP2002261191A (ja) | 2002-09-13 |
JP3685724B2 JP3685724B2 (ja) | 2005-08-24 |
Family
ID=18919629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001060173A Expired - Fee Related JP3685724B2 (ja) | 2001-03-05 | 2001-03-05 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3685724B2 (ja) |
-
2001
- 2001-03-05 JP JP2001060173A patent/JP3685724B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3685724B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI476888B (zh) | 嵌埋穿孔中介層之封裝基板及其製法 | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
JP4056854B2 (ja) | 半導体装置の製造方法 | |
JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
KR100639736B1 (ko) | 회로 장치의 제조 방법 | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
JP2007115774A (ja) | 半導体装置の製造方法 | |
US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
US6664138B2 (en) | Method for fabricating a circuit device | |
US6720209B2 (en) | Method for fabricating a circuit device | |
JP2004119727A (ja) | 回路装置の製造方法 | |
US7141509B2 (en) | Method for fabricating a circuit device | |
JP2004165277A (ja) | 電子部品実装構造及びその製造方法 | |
KR100644977B1 (ko) | 회로 장치의 제조 방법 | |
JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3685724B2 (ja) | 回路装置 | |
JP2001168268A (ja) | 半導体モジュールおよび電子回路装置 | |
JP2005005730A (ja) | 回路装置の製造方法 | |
WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 | |
JP2003297977A (ja) | 電子部品の製造方法 | |
JP2004158596A (ja) | 回路装置の製造方法 | |
JPH10107084A (ja) | 半導体装置及びその製造方法 | |
JP2007266643A (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050324 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |